JP2001044641A - 半導体素子内蔵配線基板およびその製造方法 - Google Patents

半導体素子内蔵配線基板およびその製造方法

Info

Publication number
JP2001044641A
JP2001044641A JP11218056A JP21805699A JP2001044641A JP 2001044641 A JP2001044641 A JP 2001044641A JP 11218056 A JP11218056 A JP 11218056A JP 21805699 A JP21805699 A JP 21805699A JP 2001044641 A JP2001044641 A JP 2001044641A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
resin
built
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11218056A
Other languages
English (en)
Other versions
JP3619395B2 (ja
Inventor
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP21805699A priority Critical patent/JP3619395B2/ja
Priority to US09/627,846 priority patent/US6359235B1/en
Publication of JP2001044641A publication Critical patent/JP2001044641A/ja
Application granted granted Critical
Publication of JP3619395B2 publication Critical patent/JP3619395B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Abstract

(57)【要約】 【課題】半導体素子を内蔵し、基板の小型化と、素子の
実装密度を高めることのできる半導体素子内蔵配線基板
を提供する。 【解決手段】少なくとも熱硬化性樹脂を含む複数の絶縁
層を積層してなる絶縁基板と、該絶縁基板の表面および
内部に形成された配線回路層と、金属粉末が充填されて
なるビアホール導体とを具備する配線基板の表面または
内部に半導体素子が内蔵され、前記半導体素子の電極と
前記ビアホール導体あるいは前記配線回路層を電気的に
接続してなる半導体素子内蔵配線基板において、前記基
板に内蔵される半導体素子の上下面の少なくとも一方の
前記絶縁層との間に前記熱硬化性樹脂の硬化温度よりも
低いガラス転移点を持つ樹脂層を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子が内蔵
されてなる半導体素子内蔵配線基板とその製造方法の改
良に関するものである。
【０００２】
【従来技術】近年、電子機器の小型化が進み、携帯情報
端末の発達や、コンピューターを持ち運んで操作する、
いわゆるモバイルコンピューティングの普及によってさ
らに小型、薄型且つ高精細の多層配線基板が求められる
傾向にある。また、従来、多層配線基板に対して、半導
体素子を搭載させるには、予め作製されたパッケージに
半導体素子を気密に封入した後、そのパッケージを多層
配線基板表面に実装する方法が採用されている。
【０００３】このように、従来の半導体素子を搭載する
方法では、半導体素子を気密封入したパッケージを多層
配線基板表面の配線回路層と電気的に接続する工程が必
要であり、半導体素子を含む電気装置を完成するまでの
製造工程が多く、コスト高を招いていた。しかも、半導
体素子の搭載部が多層配線基板の表面のみであるため
に、基板の薄層化、小型化および複数の半導体素子の高
密度実装化を阻害していた。
【０００４】また、半導体素子と配線回路層とを接続す
る場合においても、ワイヤボンディングによって行う場
合、接続パッドは２００μｍ程度のピッチが必要なの
で、それより小さいピッチでの接続が難しくなり、小型
化に対応できないものであった。また、個々の端子間を
接続する必要があるために、接続に要する時間が長くな
り、生産性が落ちるという問題があった。しかも、ワイ
ヤボンディングによる接続はワイヤがループを描くよう
に配線せざるを得ないため、必然的に半導体素子の厚さ
方向に０．５ｍｍ程度のクリアランスを作らざるを得な
くなり、半導体装置の小型化薄型化を阻害していた。
【０００５】このような問題に対処する方法として例え
ば特開平９−１８６２０４号、特開平９−２８３６９７
号、特開平１１−４０７４５号では半導体素子を気密封
入したパッケージを積層してモジュール化することが提
案されている。
【０００６】この場合、配線基板全体の面積を少なくす
ることはできるが、全体厚さは逆に厚くなり、また、積
層したパッケージを接続するための工程が複雑でコスト
がアップする傾向があった。
【０００７】以上のような現状から、配線基板自体に半
導体素子を内蔵させることが試みられている。この試み
は従来のプリント配線板技術をベースとする方法とビル
ドアップ基板の技術をベースとする方法に大別される。
【０００８】プリント配線板の技術をベースとする方法
は、例えば特開平８−８８４７１号のようにプリント配
線板を作製しその一部を機械加工して凹みをつけ、この
部分に半導体素子を収納して配線板内の配線と電気的に
接続し、さらにこの基板に熱プレスなどの方法で多層化
を行っていく方法である。
【０００９】ビルドアップ配線板の技術をベースとする
方法は、例えば特開平９−３２１４０８号、特開平９−
４６０４９号のように、プリント配線板を作製し一部を
機械加工して凹みをつけ、この部分に半導体素子を配置
し、その上にビルドアップ法で回路を形成することによ
って半導体素子を内蔵する方法である。
【００１０】
【発明が解決しようとする課題】しかし、これらの方法
はいずれも量産面に問題があった。即ち、上記プリント
配線板の技術をベースとする方法では、熱プレスを行う
際、片面の基板はすでに硬化済みのため、機械加工した
空隙部にわずかな加工凹凸が残っていてもこの部分に応
力が集中し半導体素子が割れていた。また、樹脂の硬化
収縮が半導体素子の裏と表で異なるため、硬化収縮に伴
う応力集中によっても半導体素子が割れる傾向があっ
た。
【００１１】ビルドアップ配線板の技術をベースとする
方法では、このような応力の発生は少なく半導体素子の
割れは発生しにくいものの、配線を形成する工程がメッ
キなどの湿式法であること、ビルドアップ配線板で使用
する感光性樹脂が本質的に吸湿性が高いため、吸湿に起
因する耐熱性不足( はんだリフロー時のふくれなど)、
温度サイクル試験、プレッシャークッカー試験などでの
信頼性の低下が大きいため、実用化が阻害されていた。
【００１２】また、ビルドアップ配線板は、感光性樹脂
よりも吸湿性が少ない、ビアホール加工を炭酸ガスなど
のレーザーで加工して製造したレーザービア基板が注目
されているが、この方法で半導体素子を内蔵しようとす
るとレーザーの熱で半導体素子上の回路が破壊されるな
どの問題があった。また、シリコンの熱伝導率が大きい
ためレーザーの熱がシリコンに吸収され、レーザー加工
後、シリコン上にスミアと呼ばれる樹脂の残滓が堆積
し、電気的接続を阻害する等の問題もあり、この方法の
実用化は困難である。
【００１３】従って、本発明は、半導体素子を内蔵し、
基板の小型化と、素子の実装密度を高めることのできる
半導体素子内蔵配線基板を提供することを目的とするも
のである。さらに、本発明は、配線基板内部に半導体素
子を内蔵することのできる配線基板を容易に作製するこ
とのできる半導体素子内蔵配線基板の製造方法を提供す
ることを目的とするものである。
【００１４】
【課題を解決するための手段】本発明者は、半導体素子
を内蔵した配線基板の小型化および製造の簡略化につい
て検討を重ねた結果、半導体素子の上下面の少なくとも
一方の前記絶縁層との間に、半導体素子を内蔵する配線
基板における熱硬化性樹脂の硬化温度よりも低いガラス
転移点を持つ樹脂層を形成することにより、半導体素子
を内蔵するときの半導体素子への応力集中を緩和し、半
導体素子を内蔵する工程の生産性を飛躍的に改善できる
ことを見出した。
【００１５】また、特に未硬化の熱硬化性樹脂を含む絶
縁シート内に半導体素子を配置して絶縁シートの硬化と
同時に半導体素子の内蔵化を行うことで、さらに応力集
中の緩和ができることを見出した。
【００１６】即ち、本発明の半導体素子内蔵配線基板
は、少なくとも熱硬化性樹脂を含む複数の絶縁層を積層
してなる絶縁基板と、該絶縁基板の表面および内部に形
成された配線回路層と、金属粉末が充填されてなるビア
ホール導体とを具備する配線基板の表面または内部に半
導体素子が内蔵され、前記半導体素子の電極と前記ビア
ホール導体あるいは前記配線回路層を電気的に接続して
なる半導体素子内蔵配線基板において、前記基板に内蔵
される半導体素子の上下面の少なくとも一方の前記絶縁
層との間に前記熱硬化性樹脂の硬化温度よりも低いガラ
ス転移点を持つ樹脂層を形成したことを特徴とするもの
である。
【００１７】また、かかる配線基板においては、前記樹
脂層が、前記熱硬化性樹脂の硬化温度よりも低いガラス
転移点を持つ熱硬化性樹脂と、無機化合物との複合材料
であること、特に前記熱硬化性樹脂の硬化温度よりも低
いガラス転移点を持つ熱硬化性樹脂がエポキシ系樹脂で
あり無機化合物が酸化珪素であることが望ましい。
【００１８】また、前記樹脂層内に、前記半導体素子の
電極と、前記ビアホール導体あるいは配線回路層とを電
気的に接続するための導体路が形成されていることが望
ましい。
【００１９】また、本発明の半導体素子搭載配線基板の
製造方法は、熱硬化性樹脂を含有する未硬化の複数の絶
縁シートの一部に所定の半導体素子を搭載するための空
隙を加工する工程と、前記絶縁シートに配線回路層およ
びビアホール導体を形成する工程と、前記熱硬化性樹脂
の硬化温度よりも低いガラス転移点を持つ樹脂層を形成
した半導体素子を前記絶縁シートの空隙に配置して他の
絶縁シートとともに積層する工程と、前記積層物を前記
熱硬化性樹脂の熱硬化温度に加熱して前記絶縁シートを
硬化させる工程と、を具備することを特徴とするもので
ある。
【００２０】なお、かかる製造方法においては、前記樹
脂層を形成した半導体素子が、前記樹脂層を半導体ウエ
ハに密着させた後に、スライス加工して作製されたもの
であることが望ましく、また、前記熱硬化時に、前記半
導体素子の電極と前記配線回路層あるいはビアホール導
体とを電気的に接続することが望ましい。
【００２１】
【作用】単結晶シリコンを始めとして半導体素子の基体
材料は非常に脆い材料によって構成されている。このた
め、このような半導体素子を絶縁基板中に熱硬化性樹脂
を含むような多層配線基板の内部に内蔵させる場合、半
導体素子を上下から絶縁層によって挟み込み固定する必
要がある。このような場合、基板作製時の熱硬化などの
加熱によって有機樹脂を含有する配線基板の絶縁層と半
導体素子との熱膨張差が非常に大きいことにより応力が
発生したり、圧着時の加圧による応力によって半導体素
子が破壊されることが多かった。
【００２２】本発明の製造方法によれば、半導体素子を
未硬化またはＢステージ状態の絶縁基板内に内蔵処理す
るために、室温から硬化開始温度までの間、絶縁基板は
軟らかな状態であるために半導体素子に応力集中が生じ
ず、素子は健全な状態が保たれる。また、絶縁基板の熱
硬化性樹脂の硬化を行う時点では、半導体素子の片面ま
たは両面に密着した樹脂層のガラス転移点Ｔｇが熱硬化
温度よりも低いために、熱硬化温度では、樹脂層が軟化
するため、半導体素子は多層配線基板の硬化開始から硬
化完了までの間、常に軟らかな材料に包まれることによ
り健全な状態が保たれる。その結果、熱硬化時の絶縁基
板の硬化収縮などに伴う応力をこの軟化した樹脂層が吸
収緩和し、半導体素子に対する応力の付加を低減するこ
とができる。
【００２３】このような効果により多層配線基板内部へ
の半導体素子内蔵が歩留まり良く行なわれ、従来行なわ
れていた、基板表面への電子部品の実装に加えて基板内
部への半導体素子実装が可能となるため、電子機器の一
層の小型化が可能になる。
【００２４】
【発明の実施の形態】本発明の一例として半導体素子を
内蔵した多層配線基板の製造方法について図１乃至図４
をもとに説明する。なお、図１は、多層配線基板を構成
する１層の配線シートの製造方法に関するもので、図
２、図３は、多層配線基板の内部に収納する半導体素子
の製造方法に関するもので、図４は、多層配線基板の組
み立て方法を説明するための図である。
【００２５】図１（ａ）まず、未硬化の絶縁シート１
を準備する。絶縁シート１としては、熱硬化性樹脂を含
有する絶縁材料からなり、絶縁材料としての電気的特
性、耐熱性、および機械的強度を有する熱硬化性樹脂で
あれば特に限定されるものでなく、例えば、フェノール
樹脂、エポキシ樹脂、イミド樹脂、フェニレンエーテル
樹脂、ビスマイレイドトリアジン樹脂、アリル樹脂等
が、単独または組み合わせて使用できる。
【００２６】また、上記の絶縁シート１中には、絶縁基
板あるいは配線基板全体の強度を高めるために、有機樹
脂に対してフィラーを複合化させることもできる。有機
樹脂と複合化されるフィラーとしては、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＡｌＮ、ＳｉＣ等の無機質フィラーやガラスや
アラミド樹脂からなる不織布、織布などに上記樹脂を含
浸させて用いてもよい。なお、有機樹脂とフィラーと
は、体積比率で２５：７５〜９５：５の比率で複合化さ
れるのが適当である。
【００２７】特に、上記絶縁シート１としては、一般に
市販されているプレプレグが好適に用いられる。なかで
も熱硬化型ポリフェニレンエーテル樹脂をガラスクロス
に含浸させたプリプレグは樹脂くずの発生が少ない点で
有利である。
【００２８】次に絶縁シート１にビアホール２を形成
する。絶縁シート１へのビアホール（ビアホール）の形
成は、パンチング、炭酸ガスレーザ、ＹＡＧレーザ、及
びエキシマレーザ等の照射による加工など公知の方法が
採用される。
【００２９】次いでこのビアホール２に導電性ペース
トを充填してビアホール導体３を形成する。ビアホール
に充填する導体ペースト中に含まれる金属としては、錫
（Ｓｎ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、銀（Ａ
ｇ）、銅（Ｃｕ）など、およびこれらの合金が好適に用
いられる。
【００３０】その後、この絶縁シート１に配線回路層
４を形成した転写フイルム５を圧着して配線回路層４を
絶縁シート１の表面に転写する。配線回路層４として
は、銅、アルミニウム、金、銀の群から選ばれる少なく
とも１種、または２種以上の合金からなることが望まし
く、特に、銅、または銅を含む合金が最も望ましい。ま
た、場合によっては、導体組成物として回路の抵抗調整
のためにＮｉ−Ｃｒ合金などの高抵抗の金属を混合、ま
たは合金化してもよい。なお、この配線回路層４は、金
属箔からなることが望ましい。
【００３１】以上で一層の配線シートＡを作製すること
ができる。このとき、絶縁シート１を完全には硬化させ
ないことが重要である。配線回路層転写時に加熱硬化を
行うことも可能であるが、絶縁シート１が未硬化または
Ｂステージ状態にあって室温で柔軟性を保っていること
が重要である。柔軟でなければ、基板を本硬化させると
きの加圧によって後述する半導体素子内蔵時に応力が集
中し、素子が破壊する場合が多いからである。
【００３２】一方、図１（ｂ）に示すように、図１
（ａ）と同様の絶縁シート１を準備し、レーザー等
を用いてビアホール２とともに半導体素子を内蔵するた
めの空隙６を加工する。加工は上記と同様に炭酸ガスレ
ーザーが好適に用いられるが、空隙部は金型による打ち
抜き加工を行っても良い。次いで、ビアホール２に導
電性ペーストを充填し、ビアホール導体３を形成する。
かかる工程〜で、一層分の配線シートＢを作製する
ことができるが、場合によっては、の工程に、さらに
前記図１（ａ）のと同様にして配線回路層を形成して
もよい。
【００３３】次に、配線基板内に収納する半導体素子の
製造方法について図２をもとに説明する。図２によれ
ば、まず、（ａ）に示すように、半導体回路を形成した
半導体ウエハ１１を用意する。
【００３４】（ｂ）そして、ウエハ１１に感光性樹脂か
らなるレジスト１２を塗布して、（ｃ）露光現像を行っ
てホール１３を形成し、（ｄ）そのホール内に、導体ペ
ーストを充填するか、または部分メッキ法等によって銅
などの金属を析出させビアポスト１４を形成する。次に
（ｅ）このウエハ１１からレジスト１２を剥離した後、
表面に、前記配線基板を形成するための絶縁シート１中
の前記熱硬化性樹脂の硬化温度よりも低いガラス転移点
を持つ軟質の樹脂層１５を圧着させ、（ｆ）樹脂層１５
を研磨で除去して、ビアポスト１４を露出させる。
（ｇ）そして、ウエハ１１を半導体素子個々にスライシ
ングして（ｈ）内蔵用半導体素子Ｃを得る。
【００３５】なお、半導体ウエハ１１の厚さが薄く、強
度が低い場合には、右の（ａ’）〜（ｈ’）の方法でウ
エハ１１の両面に樹脂層１５を形成した内蔵用半導体素
子Ｃ’を作製する。なお、このようにして作製する半導
体素子としては、メモリー、ＭＰＵ、システムＬＳＩな
どが挙げられ、特に、メモリーなど面積の大きいチップ
を内蔵することが望ましい。
【００３６】また、別の方法を図３に示した。まず
（ａ）半導体回路を形成したウエハ１１を準備する。
（ｂ）別途、前記配線基板を形成するための絶縁シート
１中の前記熱硬化性樹脂の硬化温度よりも低いガラス転
移点を持つ軟質の樹脂層１６を作製し、（ｃ）この樹脂
層１６に、厚み方向に貫通するビアホール１７を形成
し、（ｄ）そのビアホール１７内に、導体ペーストをス
クリーン印刷や吸引処理しながら充填して、半導体素子
接続用のビアホール導体１８を形成する。（ｅ）次に、
この樹脂層１６をウエハ１１に密着させる。（ｆ）所望
により樹脂層を乾燥させた後、ウエハ１１とともに所定
寸法にスライシングすることにより（ｇ）内蔵用半導体
素子Ｄを得る。
【００３７】なお、半導体ウエハ１１の厚さが薄く、強
度が低い場合には、図３の右の（ａ’）〜（ｇ’）の方
法でウエハ１１の両面に樹脂層１６を形成した内蔵用半
導体素子Ｄ’を作製する。
【００３８】（樹脂層の材質）なお、樹脂層１６は、こ
の配線基板の絶縁層中の熱硬化性樹脂の硬化温度Ｔ１よ
りも低いガラス転移点Ｔｇを有するものであれば、特に
限定されるものでなく、例えば、フェノール樹脂、エポ
キシ樹脂、イミド樹脂、フェニレンエーテル樹脂、ビス
マイレイドトリアジン樹脂、アクリル樹脂等、アクリル
樹脂、ポリプロピレン樹脂、ポリエチレン樹脂などの熱
硬化性や熱可塑性の樹脂が単独または組み合わせて使用
できる。特に、ガラス転移点Ｔｇが硬化温度Ｔ１よりも
３０℃以上低いことが望ましい。
【００３９】また、上記の絶縁シート１中には、絶縁基
板あるいは配線基板全体の強度を高めるために、有機樹
脂に対してフィラーを複合化させることもできる。有機
樹脂と複合化されるフィラーとしては、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＡｌＮ、ＳｉＣ等の無機質フィラーが好適に用
いられる。また、ガラスやアラミド樹脂からなる不織
布、織布などに上記樹脂を含浸させて用いてもよい。な
お、有機樹脂とフィラーとは、体積比率で２５：７５〜
９５：５の比率で複合化されるのが適当である。これら
の中でもシリコンチップとの密着性の点で、エポキシ樹
脂を主体とする熱硬化性樹脂とシリカとの混合物である
ことが最も望ましい。
【００４０】一方、半導体素子の電極と接続されるビア
ホール１７内に充填する導体ペースト中に含まれる金属
としては、錫（Ｓｎ）、亜鉛（Ｚｎ）、ビスマス（Ｂ
ｉ）、銀（Ａｇ）、銅（Ｃｕ）など、およびこれらの合
金が好適に用いられる。
【００４１】次に、本発明の半導体素子内蔵配線基板の
組み立て方法について、図４をもとに説明する。図４
（ｃ）に示すように、図１（ａ）と同様にして作製され
た配線シートＡ１の表面に、図２で作製した一方の表面
に樹脂層１５が形成された半導体素子Ｃを載置し、半導
体素子Ｃの裏面に形成されたビアポスト１４を配線シー
トＡ１におけるパッド１９と当接させる。
【００４２】（ｄ）そして、半導体素子Ｃを搭載した絶
縁シートＡ１の表面及び／または裏面に、図１（ａ）の
方法で作成されたビアホール導体３や配線回路層４が形
成された配線シートＡ２や、図１（ｂ）の方法で作成さ
れた半導体素子Ｃを内蔵するための空隙６やビアホール
導体３が形成された配線シートＢ１、Ｂ２を用いて、半
導体素子Ｃが空隙６内に収納されるように積層する。
【００４３】（ｅ）また、所望によって、上記の積層体
の表面または裏面に、転写法によって、転写フィルム２
０の表面に形成した配線回路層２１を積層体の表面また
は裏面に押しつけ、（ｆ）転写フィルム２０のみを剥が
すことにより、配線回路層２１を積層体の表面または裏
面に転写する。
【００４４】（ｇ）その後、上記のようにして作製され
た積層物を絶縁シート１中の熱硬化性樹脂の硬化温度Ｔ
１以上に加熱することにより、積層物を完全に硬化する
ことができる。
【００４５】この時、半導体素子Ｃの樹脂層１５内に形
成されたビアポスト１４内の導体材料および／または配
線基板に設けたビアホール導体中の導体として、その融
点Ｔ２が前記硬化温度Ｔ１よりも低い共晶半田などの低
融点導体材料を用いることにより、半導体素子Ｃの電極
とビアホール導体３、ビアポスト６とパッド１９、ある
いはビアポスト１４とビアホール導体３とを当接させて
おくことにより、上記熱硬化時に、低融点導体材料が溶
融し、上記の当接部を電気的に接続固定することがで
き、半導体素子の接続固定と熱硬化処理とを同時に行う
ことができる。
【００４６】また、半導体素子Ｃの少なくとも一方の絶
縁層との間に絶縁層中の熱硬化性樹脂の硬化温度Ｔ１よ
りも低いガラス転移点Ｔｇを持つ樹脂層１５、１６を形
成しているために、熱硬化温度Ｔ１においては、樹脂層
１５、１６は軟化した状態にあり、その結果、熱硬化時
の絶縁基板の硬化収縮などに伴う応力をこの軟化した樹
脂層１５、１６が吸収緩和し、半導体素子Ｃに対する応
力の付加を低減することができる。
【００４７】また、この樹脂層１５、１６は、配線基板
の絶縁層と半導体素子との熱膨張差に起因する応力を吸
収緩和する作用をなすものであるが、この作用を充分に
発揮させる上では、この樹脂層１５、１６の厚みは、
０．１ｍｍ以上であることが望ましい。
【００４８】このようにして、本発明によれば、その結
果、図４（ｇ）に示すように、半導体素子Ｃが多層配線
基板の内部の密閉された空隙６中に収納搭載され、空隙
６内において配線基板のビアホール導体３や配線回路層
４と電気的に接続された半導体素子内蔵配線基板を作製
することができる。
【００４９】また、図５は半導体素子Ｃ’を用いた時の
完成された配線基板の概略断面図である。
【００５０】なお、本発明によれば、上記の方法を発展
させて、あらゆる形態の半導体素子を内蔵した配線基板
を作製することができ、例えば、多層配線基板内の同一
層内、あるいは異なる層に、複数の空隙を形成して各空
隙内に半導体素子を収納することにより、複数の半導体
素子を内蔵した配線基板を得ることができる。
【００５１】また、熱硬化性樹脂を硬化前に、その樹脂
の最低溶融粘度を示す温度±３０℃の範囲内で５ｋｇ／
ｃｍ2 の圧力を印加することで樹脂を流動させ、半導体
素子Ｃの周囲の絶縁層との隙間を極力小さくすることが
信頼性を高める上で望ましい。
【００５２】また、上記の製造方法は、半導体素子を基
板内部に収納した場合について述べたが、半導体素子を
配線基板の一方の表面から半導体素子の表面が露出した
状態で内蔵させることも可能である。
【００５３】さらに、当然ながら、上記のように配線基
板内部に半導体素子を内蔵した配線基板の表面に半導体
素子を搭載させることも可能であり、その場合、半導体
素子の半田ペーストロウ材などによる表面実装工程を熱
硬化工程と同時に行うこともできる。
【００５４】このように、本発明によれば、配線基板の
内部に、単一のみならず、複数の半導体素子を容易に搭
載することができるために、配線基板の小型化と、半導
体素子の実装密度を高めることのできる半導体素子内蔵
配線基板を提供できる。しかも、本発明の製造方法によ
れば、半導体素子の配線基板への接続と、多層配線基板
との製造を同時に行うことができる結果、製造工程の簡
略化が可能であり、製造の歩留りを高め、コストの低減
を図ることができる。
【００５５】
【実施例】（１）半導体回路を形成したシリコンウエハ
にフォトレジストを密着させ、露光現像してビアを形成
し、さらに銅メッキを行ってビア内に銅が析出したビア
ポストを形成した。
【００５６】一方、エポキシ樹脂（ガラス転移点Ｔｇ＝
１００〜１８０℃）４０体積％、あるいはポリイミド樹
脂（ガラス転移点Ｔｇ＝２５０℃）４０体積％、シリカ
粉末６０体積％の割合となるように、ワニス状態の樹脂
と粉末を混合しドクターブレード法により、厚さ５０μ
ｍの絶縁シートを作製した。成形した絶縁シートを上記
のシリコンウエハのビアポスト形成面に隙間無く圧着し
た後、研磨により絶縁シートを削り全てのビアポストを
表面に露出させた。その後、半導体回路の検査を行い、
ダイシングによりそれぞれの半導体素子に切り分けて、
内蔵用半導体素子（耐熱温度２５０℃）を作製した。
【００５７】（２）Ａ−ＰＰＥ（熱硬化型ポリフェニレ
ンエーテル）樹脂（硬化温度＝２００℃）５５体積％、
ガラス織布４５体積％のプリプレグを準備した。このプ
リプレグに炭酸ガスレーザーで直径１００μｍのビアホ
ールを形成し、ビアホール内に表面に銀をメッキした平
均粒径が５μｍの銅粉末を含む導電性ペーストを充填し
た。また、同じくプリプレグの一部に炭酸ガスレーザー
によるトレパン加工により収納する半導体素子の大きさ
よりもわずかに大きい縦１０．０５ｍｍ×横１０．０５
ｍｍの空隙を作製した。
【００５８】また、ＰＰＥ（ポリフェニレンエーテル）
樹脂に対しシリカ粉末５０体積％の割合となるように、
ワニス状態の樹脂と粉末を混合しドクターブレード法に
より、厚さ１５０μｍの絶縁シートａを作製し、その絶
縁シートａにパンチングで直径０．１ｍｍのビアホール
を複数個形成し、そのうち、半導体素子の電極と接続さ
れるビアホール内に表面に銀をメッキした平均粒径が５
μｍの銅粉末を添加した導体ペーストを充填してビアホ
ール導体を形成した。
【００５９】（３）一方、ポリエチレンテレフタレート
（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗
布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面
に接着した。そして、フォトレジスト（ドライフィル
ム）を塗布し露光現像を行った後、これを塩化第二鉄溶
液中に浸漬して非パターン部をエッチング除去して配線
回路層を形成した。なお、作製した配線回路層は、線幅
が２０μｍ、配線と配線との間隔が２０μｍの微細なパ
ターンである。
【００６０】（４）そして、（２）で作製した絶縁シー
トａの表面に、転写シートの配線回路層側を絶縁シート
ａに３０ｋｇ／ｃｍ2 の圧力で圧着した後、転写シート
を剥がして、配線回路層を絶縁シートａに転写させた。
【００６１】（５）次に、ビアホール導体および配線回
路層が形成された絶縁シートａの表面に、前記（１）で
作製した内蔵用半導体素子を載置し、素子の裏面に形成
された電極とビアホール導体の端部の露出部が当接する
ように位置合わせし、有機系接着剤によって仮固定し
た。
【００６２】（６）その後、上記と同様にしてビアホー
ル導体または配線回路層を形成した絶縁シートｂに対し
て、縦１０．０５ｍｍ×横１０．０５ｍｍの空隙をパン
チングによって形成し、それを半導体素子の厚さ分積層
し、最後に空隙を有しない絶縁シートｃを積層し、２０
ｋｇ／ｃｍ2 の圧力を印加して圧着した。
【００６３】（７）そして、この積層物を２００℃で１
時間加熱して完全硬化させて多層配線基板を作製した。
なお、加熱による樹脂の流動で絶縁シートの空隙が収縮
して絶縁層とチップとが密着しチップと絶縁層との隙間
はほとんどなくなっていた。
【００６４】得られた多層配線基板に対して、−５５℃
〜１２５℃の熱サイクル１０００回の試験を施し、試験
後の多層配線基板に対して、半導体素子と基板との接続
抵抗を測定し、抵抗変化率が初期抵抗の１０％以下のも
のを合格品として、その合格率を表１に示した。
【００６５】また、半田リフロー試験では、２６０℃で
３０秒間保持した後、試験後の多層配線基板に対して、
接続抵抗を測定し、抵抗変化率が初期抵抗の１０％以下
のものを合格品として、その合格率を表１に示した。
【００６６】
【表１】
【００６７】表１のように、樹脂層を形成しなかった試
料Ｎo.１では、熱サイクル試験や半田リフロー試験で合
格品が得られず、しかも、一部の半導体素子に割れの発
生が確認された。また、樹脂層を形成してもその樹脂層
のガラス転移点が熱硬化温度よりも高い試料Ｎo.２で
は、樹脂層の形成による効果が全く発揮されなかった。
なお、所定の樹脂層を形成した本発明の半導体素子内蔵
配線基板は、断面における配線回路層やビアホール導体
の形成付近を観察した結果、半導体素子と多層配線板と
は良好な接続状態であり、各配線間の導通テストを行っ
た結果、配線の断線も認められず、半導体素子の動作に
おいても何ら問題はなかった。
【００６８】
【発明の効果】以上詳述したとおり、本発明によれば、
配線基板の内部に、単一あるいは複数の半導体素子を安
定に且つ容易に搭載することができるために、配線基板
の小型化と、半導体素子の実装密度を高めることのでき
る半導体素子内蔵配線基板を提供できる。しかも、本発
明の製造方法によれば、製造時の半導体素子への応力の
付与を樹脂層の形成によって緩和しつつ配線基板への接
続と、多層配線基板との製造を同時に行うことができる
結果、製造工程の簡略化と、製造の歩留りを高め、コス
トの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子内蔵配線基板の配線シート
を作製するための工程図である。
【図２】本発明の半導体素子内蔵配線基板の内蔵用半導
体素子を作製するための工程図である。
【図３】本発明の半導体素子内蔵配線基板の内蔵用半導
体素子を作製するための他の工程図である。
【図４】本発明の半導体素子内蔵配線基板の組み立て図
である。
【図５】本発明の半導体素子内蔵配線基板の他の完成し
た概略断面図である。
【符号の説明】
１ 絶縁シート ２ ビアホール ３ ビアホール導体 ４ 配線回路層 ５ 転写シート ６ 空隙 １１ ウエハ １５、１６ 樹脂層 Ｃ，Ｃ’、Ｄ，Ｄ’ 半導体素子

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】少なくとも熱硬化性樹脂を含む複数の絶縁
    層を積層してなる絶縁基板と、該絶縁基板の表面および
    内部に形成された配線回路層と、金属粉末が充填されて
    なるビアホール導体とを具備する配線基板の表面または
    内部に半導体素子が内蔵され、前記半導体素子の電極と
    前記ビアホール導体あるいは前記配線回路層を電気的に
    接続してなる半導体素子内蔵配線基板において、前記基
    板に内蔵される半導体素子の上下面の少なくとも一方の
    前記絶縁層との間に前記熱硬化性樹脂の硬化温度よりも
    低いガラス転移点を持つ樹脂層を形成したことを特徴と
    する半導体素子内蔵配線基板。
  2. 【請求項２】前記樹脂層が、前記熱硬化性樹脂の硬化温
    度よりも低いガラス転移点を持つ熱硬化性樹脂と、無機
    化合物との複合材料であることを特徴とする請求項１記
    載の半導体素子内蔵配線基板。
  3. 【請求項３】前記熱硬化性樹脂の硬化温度よりも低いガ
    ラス転移点を持つ熱硬化性樹脂がエポキシ系樹脂であ
    り、無機化合物が酸化珪素である請求項２記載のの半導
    体素子内蔵配線基板。
  4. 【請求項４】前記樹脂層内に、前記半導体素子の電極
    と、前記ビアホール導体あるいは配線回路層とを電気的
    に接続するための導体路が形成されていることを特徴と
    する請求項１乃至請求項３のいずれか記載の半導体素子
    内蔵配線基板。
  5. 【請求項５】熱硬化性樹脂を含有する未硬化の複数の絶
    縁シートの一部に所定の半導体素子を搭載するための空
    隙を加工する工程と、 前記絶縁シートに配線回路層およびビアホール導体を形
    成する工程と、 前記熱硬化性樹脂の硬化温度よりも低いガラス転移点を
    持つ樹脂層を形成した半導体素子を前記絶縁シートの空
    隙に配置して他の絶縁シートとともに積層する工程と、 前記積層物を前記熱硬化性樹脂の熱硬化温度に加熱して
    前記絶縁シートを硬化させる工程と、を具備することを
    特徴とする半導体素子内蔵配線基板の製造方法。
  6. 【請求項６】前記樹脂層を形成した半導体素子が、前記
    樹脂層を半導体ウエハに密着させた後に、スライス加工
    して作製されたものである請求項５記載の半導体素子内
    蔵配線基板の製造方法。
  7. 【請求項７】前記熱硬化時に、前記半導体素子の電極と
    前記配線回路層あるいはビアホール導体とを電気的に接
    続することを特徴とする請求項５記載の半導体素子内蔵
    配線基板の製造方法。
JP21805699A 1999-07-30 1999-07-30 半導体素子内蔵配線基板およびその製造方法 Expired - Lifetime JP3619395B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21805699A JP3619395B2 (ja) 1999-07-30 1999-07-30 半導体素子内蔵配線基板およびその製造方法
US09/627,846 US6359235B1 (en) 1999-07-30 2000-07-28 Electrical device mounting wiring board and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21805699A JP3619395B2 (ja) 1999-07-30 1999-07-30 半導体素子内蔵配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001044641A true JP2001044641A (ja) 2001-02-16
JP3619395B2 JP3619395B2 (ja) 2005-02-09

Family

ID=16713964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21805699A Expired - Lifetime JP3619395B2 (ja) 1999-07-30 1999-07-30 半導体素子内蔵配線基板およびその製造方法

Country Status (2)

Country Link
US (1) US6359235B1 (ja)
JP (1) JP3619395B2 (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
JP2003303938A (ja) * 2002-02-05 2003-10-24 Sony Corp 半導体装置内蔵多層配線基板及びその製造方法
EP1267597A3 (en) * 2001-06-13 2004-10-13 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
JP2004296690A (ja) * 2003-03-26 2004-10-21 Shinko Electric Ind Co Ltd 半導体素子を内蔵した多層回路基板の製造方法
EP1478023A1 (en) * 2002-02-19 2004-11-17 Matsushita Electric Industrial Co., Ltd. Module part
JP2005142466A (ja) * 2003-11-10 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005158999A (ja) * 2003-11-26 2005-06-16 Casio Comput Co Ltd 半導体装置
JP2005159199A (ja) * 2003-11-28 2005-06-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
KR100526079B1 (ko) * 2002-01-11 2005-11-08 가부시키가이샤 덴소 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
US7091716B2 (en) 2002-02-25 2006-08-15 Fujitsu Limited Multilayer wiring board, manufacturing method therefor and test apparatus thereof
WO2007043639A1 (ja) * 2005-10-14 2007-04-19 Fujikura Ltd. プリント配線基板及びプリント配線基板の製造方法
JP2007103964A (ja) * 2006-12-11 2007-04-19 Kyocera Corp コンデンサ素子内蔵多層配線基板および電子装置
KR100738986B1 (ko) 2006-06-22 2007-07-13 한국해양연구원 차체 외부 냉각장치
WO2007080713A1 (ja) * 2006-01-13 2007-07-19 Cmk Corporation 半導体素子内蔵プリント配線板及びその製造方法
JP2007234888A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法及びシステム基板
JP2008509549A (ja) * 2004-08-05 2008-03-27 イムベラ エレクトロニクス オサケユキチュア 素子を含む層の形成
US7368813B2 (en) 2003-11-10 2008-05-06 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
JP2008270443A (ja) * 2007-04-19 2008-11-06 Fujikura Ltd 積層配線基板及びその製造方法
JP2008277415A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 電子部品内蔵基板及びその製造方法
JP2009016378A (ja) * 2007-06-29 2009-01-22 Fujikura Ltd 多層配線板及び多層配線板製造方法
JP2009026860A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
JP2009130095A (ja) * 2007-11-22 2009-06-11 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US7608480B2 (en) 2004-03-31 2009-10-27 Casio Computer Co., Ltd. Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
US7615411B2 (en) 2003-06-03 2009-11-10 Casio Computer Co., Ltd. Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof
JP2010147308A (ja) * 2008-12-19 2010-07-01 Canon Inc 配線基板の製造方法、およびインクジェット記録ヘッド用基板の製造方法
KR101004216B1 (ko) 2009-08-31 2010-12-24 주식회사 심텍 초슬림 회로 기판이 접합된 칩 내장형 인쇄회로기판 제조방법
JP2011097019A (ja) * 2009-10-29 2011-05-12 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板
JP2012156533A (ja) * 2012-03-26 2012-08-16 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
CN103547062A (zh) * 2012-07-13 2014-01-29 三星电机株式会社 具有金属层的绝缘膜
JPWO2016060073A1 (ja) * 2014-10-16 2017-04-27 株式会社村田製作所 複合デバイス
CN108419383A (zh) * 2012-11-02 2018-08-17 三星电机株式会社 用于制造印刷电路板的方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4348785B2 (ja) * 1999-07-29 2009-10-21 三菱瓦斯化学株式会社 高弾性率ガラス布基材熱硬化性樹脂銅張積層板
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
DE10205450A1 (de) * 2002-02-08 2003-08-28 Infineon Technologies Ag Schaltungsträger und Herstellung desselben
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
US6849935B2 (en) 2002-05-10 2005-02-01 Sarnoff Corporation Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board
USRE41914E1 (en) 2002-05-10 2010-11-09 Ponnusamy Palanisamy Thermal management in electronic displays
JP4191678B2 (ja) * 2002-05-31 2008-12-03 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US20040012935A1 (en) * 2002-07-16 2004-01-22 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
US7181839B2 (en) * 2003-01-14 2007-02-27 Matsushita Electric Industrial Co., Ltd. Method for producing a circuit board
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
JP4062168B2 (ja) * 2003-05-19 2008-03-19 ソニー株式会社 端子部材の構造
US20050085531A1 (en) * 2003-10-03 2005-04-21 Hodge Carl N. Thiophene-based compounds exhibiting ATP-utilizing enzyme inhibitory activity, and compositions, and uses thereof
US7017795B2 (en) 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
DE602004016483D1 (de) * 2004-07-16 2008-10-23 St Microelectronics Sa Elektronische Schaltungsanordnung, Vorrichtung mit solcher Anordnung und Herstellungsverfahren
US7253502B2 (en) * 2004-07-28 2007-08-07 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same
US7045897B2 (en) * 2004-07-28 2006-05-16 Endicott Interconnect Technologies, Inc. Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
WO2007002995A1 (en) * 2005-07-04 2007-01-11 Griffith University Fabrication of electronic components in plastic
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board
US20070048507A1 (en) * 2006-08-01 2007-03-01 Furukawa Circuit Foil Co., Ltd. Laminated circuit board
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4647505B2 (ja) * 2006-01-26 2011-03-09 富士通株式会社 構造体および配線基板並びに配線付き構造体の製造方法
JP4795067B2 (ja) * 2006-03-28 2011-10-19 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品付基板の製造方法
US7658988B2 (en) * 2006-04-03 2010-02-09 E. I. Du Pont De Nemours And Company Printed circuits prepared from filled epoxy compositions
KR20130023362A (ko) * 2006-05-24 2013-03-07 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
JP5170685B2 (ja) * 2006-08-28 2013-03-27 株式会社村田製作所 導電性接合材料、及び電子装置
JP4862641B2 (ja) * 2006-12-06 2012-01-25 株式会社デンソー 多層基板及び多層基板の製造方法
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP2011501473A (ja) * 2007-10-26 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 多層チップキャリアおよび製造方法
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US8238113B2 (en) * 2010-07-23 2012-08-07 Imbera Electronics Oy Electronic module with vertical connector between conductor patterns
GB2502934B (en) * 2011-04-04 2015-08-12 Murata Manufacturing Co Chip component-embedded resin multilayer substrate and manufacturing method thereof
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US9277645B2 (en) * 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
WO2013118455A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 抵抗形成基板とその製造方法
CN204994111U (zh) * 2013-02-15 2016-01-20 株式会社村田制作所 层叠电路基板
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
KR20170037331A (ko) * 2015-09-25 2017-04-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
ITUB20155408A1 (it) * 2015-11-10 2017-05-10 St Microelectronics Srl Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US10897074B2 (en) * 2017-09-30 2021-01-19 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Housing, method for manufacturing housing, and mobile terminal
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715934B2 (ja) 1994-09-14 1998-02-18 日本電気株式会社 多層印刷配線基板装置及びその製造方法
JP3796773B2 (ja) 1995-07-31 2006-07-12 イビデン株式会社 電子部品搭載用の多層基板
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
JP2728074B2 (ja) 1995-12-28 1998-03-18 日本電気株式会社 テープキャリアパッケージのスタック構造
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JPH1140745A (ja) 1997-07-17 1999-02-12 Hitachi Ltd 半導体装置およびその半導体装置を組み込んだ電子装置
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955948B2 (en) 2001-01-19 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a component built-in module
JP4683770B2 (ja) * 2001-05-31 2011-05-18 京セラ株式会社 電気素子内蔵配線基板およびその製法
JP2002359319A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
EP1267597A3 (en) * 2001-06-13 2004-10-13 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US7294587B2 (en) 2001-10-18 2007-11-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
CN1293790C (zh) * 2001-10-18 2007-01-03 松下电器产业株式会社 元件内置模块及其制造方法
US6975516B2 (en) 2001-10-18 2005-12-13 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
KR100526079B1 (ko) * 2002-01-11 2005-11-08 가부시키가이샤 덴소 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판
JP2003303938A (ja) * 2002-02-05 2003-10-24 Sony Corp 半導体装置内蔵多層配線基板及びその製造方法
EP1478023A1 (en) * 2002-02-19 2004-11-17 Matsushita Electric Industrial Co., Ltd. Module part
EP1478023A4 (en) * 2002-02-19 2008-12-31 Panasonic Corp MODULE PART
US7091716B2 (en) 2002-02-25 2006-08-15 Fujitsu Limited Multilayer wiring board, manufacturing method therefor and test apparatus thereof
US7284311B2 (en) 2002-02-25 2007-10-23 Fujitsu Limited Multilayer wiring board, manufacturing method therefor and test apparatus thereof
JP2004296690A (ja) * 2003-03-26 2004-10-21 Shinko Electric Ind Co Ltd 半導体素子を内蔵した多層回路基板の製造方法
US7615411B2 (en) 2003-06-03 2009-11-10 Casio Computer Co., Ltd. Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof
US7709942B2 (en) 2003-06-03 2010-05-04 Casio Computer Co., Ltd. Semiconductor package, including connected upper and lower interconnections
US7692282B2 (en) * 2003-11-10 2010-04-06 Casio Computer Co., Ltd Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
USRE43380E1 (en) 2003-11-10 2012-05-15 Teramikros, Inc. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US7563640B2 (en) 2003-11-10 2009-07-21 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
JP2005142466A (ja) * 2003-11-10 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
US7368813B2 (en) 2003-11-10 2008-05-06 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
JP2005158999A (ja) * 2003-11-26 2005-06-16 Casio Comput Co Ltd 半導体装置
JP2005159199A (ja) * 2003-11-28 2005-06-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US7608480B2 (en) 2004-03-31 2009-10-27 Casio Computer Co., Ltd. Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
JP2008509549A (ja) * 2004-08-05 2008-03-27 イムベラ エレクトロニクス オサケユキチュア 素子を含む層の形成
JP4592751B2 (ja) * 2005-10-14 2010-12-08 株式会社フジクラ プリント配線基板の製造方法
KR100987688B1 (ko) 2005-10-14 2010-10-13 가부시키가이샤후지쿠라 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US7849591B2 (en) 2005-10-14 2010-12-14 Fujikura Ltd. Method of manufacturing a printed wiring board
TWI415542B (zh) * 2005-10-14 2013-11-11 Fujikura Ltd A printed wiring board, and a printed wiring board
JPWO2007043639A1 (ja) * 2005-10-14 2009-04-16 株式会社フジクラ プリント配線基板及びプリント配線基板の製造方法
WO2007043639A1 (ja) * 2005-10-14 2007-04-19 Fujikura Ltd. プリント配線基板及びプリント配線基板の製造方法
US8035979B2 (en) 2006-01-13 2011-10-11 Cmk Corporation Printed wiring board with built-in semiconductor element, and process for producing the same
US7894200B2 (en) 2006-01-13 2011-02-22 Cmk Corporation Printed wiring board with built-in semiconductor element, and process for producing the same
TWI387409B (zh) * 2006-01-13 2013-02-21 Nippon Cmk Kk 內建半導體元件之印刷布線板及其製造方法
KR101102220B1 (ko) * 2006-01-13 2012-01-05 가부시키가이샤 르네사스 히가시니혼 세미콘덕터 반도체소자 내장 프린트 배선판 및 그 제조 방법
WO2007080713A1 (ja) * 2006-01-13 2007-07-19 Cmk Corporation 半導体素子内蔵プリント配線板及びその製造方法
JP2007214535A (ja) * 2006-01-13 2007-08-23 Cmk Corp 半導体素子内蔵プリント配線板及びその製造方法
JP2007234888A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法及びシステム基板
JP4714042B2 (ja) * 2006-03-01 2011-06-29 Ｏｋｉセミコンダクタ株式会社 部品内蔵基板の製造方法
KR100738986B1 (ko) 2006-06-22 2007-07-13 한국해양연구원 차체 외부 냉각장치
JP2007103964A (ja) * 2006-12-11 2007-04-19 Kyocera Corp コンデンサ素子内蔵多層配線基板および電子装置
JP4511511B2 (ja) * 2006-12-11 2010-07-28 京セラ株式会社 コンデンサ素子内蔵多層配線基板の製造方法
JP2008270443A (ja) * 2007-04-19 2008-11-06 Fujikura Ltd 積層配線基板及びその製造方法
JP2008277415A (ja) * 2007-04-26 2008-11-13 Kyocera Corp 電子部品内蔵基板及びその製造方法
JP2009016378A (ja) * 2007-06-29 2009-01-22 Fujikura Ltd 多層配線板及び多層配線板製造方法
JP2009026860A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法
US8441126B2 (en) 2007-07-18 2013-05-14 Elpida Memory, Inc. Semiconductor device
KR101611804B1 (ko) * 2007-11-01 2016-04-11 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2009130095A (ja) * 2007-11-22 2009-06-11 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010147308A (ja) * 2008-12-19 2010-07-01 Canon Inc 配線基板の製造方法、およびインクジェット記録ヘッド用基板の製造方法
KR101004216B1 (ko) 2009-08-31 2010-12-24 주식회사 심텍 초슬림 회로 기판이 접합된 칩 내장형 인쇄회로기판 제조방법
US8618421B2 (en) 2009-10-29 2013-12-31 Samsung Electro-Mechanics Co., Ltd. Electronics component embedded PCB
JP2011097019A (ja) * 2009-10-29 2011-05-12 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板
JP2012156533A (ja) * 2012-03-26 2012-08-16 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
CN103547062A (zh) * 2012-07-13 2014-01-29 三星电机株式会社 具有金属层的绝缘膜
JP2012248897A (ja) * 2012-09-18 2012-12-13 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
CN108419383A (zh) * 2012-11-02 2018-08-17 三星电机株式会社 用于制造印刷电路板的方法
JPWO2016060073A1 (ja) * 2014-10-16 2017-04-27 株式会社村田製作所 複合デバイス

Also Published As

Publication number Publication date
JP3619395B2 (ja) 2005-02-09
US6359235B1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US6694613B2 (en) Method for producing a printed-circuit board having projection electrodes
KR100670751B1 (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법
WO2007086498A1 (ja) 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JP3207174B2 (ja) 電気素子搭載配線基板およびその製造方法
JP2008172076A (ja) 多層配線基板の製造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP3633136B2 (ja) 印刷配線基板
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2002009440A (ja) 複合配線基板
JP2007027255A (ja) 半導体実装基板及びその製造方法
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP3429743B2 (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041112

R150 Certificate of patent or registration of utility model

Ref document number: 3619395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

EXPY Cancellation because of completion of term