JP2008509549A - 素子を含む層の形成 - Google Patents

素子を含む層の形成 Download PDF

Info

Publication number
JP2008509549A
JP2008509549A JP2007524358A JP2007524358A JP2008509549A JP 2008509549 A JP2008509549 A JP 2008509549A JP 2007524358 A JP2007524358 A JP 2007524358A JP 2007524358 A JP2007524358 A JP 2007524358A JP 2008509549 A JP2008509549 A JP 2008509549A
Authority
JP
Japan
Prior art keywords
layer
substrate surface
conductor
insulating material
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007524358A
Other languages
English (en)
Other versions
JP4630333B2 (ja
Inventor
トーオミネン リスト
パルム ペッテリ
Original Assignee
イムベラ エレクトロニクス オサケユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イムベラ エレクトロニクス オサケユキチュア filed Critical イムベラ エレクトロニクス オサケユキチュア
Publication of JP2008509549A publication Critical patent/JP2008509549A/ja
Application granted granted Critical
Publication of JP4630333B2 publication Critical patent/JP4630333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

導体パターン（１９）を有する基板表面（２）の上に回路基板層を形成する方法を提供する。形成された回路基板層は、導体パターン層（１４）と、絶縁層（１）と、絶縁材料層（１）内の少なくとも一つの素子（６）とを具える。本発明によれば、素子（６）は、導体層（４）に取り付けられ、導体層（４）は、絶縁層（１）によって取り付けられた基板表面（２）に対して位置決めされる。したがって、絶縁材料層（１）は、導体層（４）と基板表面（２）との間に形成され、少なくとも一つの素子（６）が配置される。コンタクト開口（１７）が素子（６）のコンタクトエリア（７）の部分に形成されるとともに導電材料がコンタクト開口（１７）に形成されるように、電気的なコンタクトが素子（６）のコンタクトエリア（７）と導体層（４）との間に形成される。導体層（４）がパターン化されて導体パターン層（１４）を形成し、少なくとも一つのビア（２０）が、基板表面（２）の導体パターン層（１４）と導体パターン（１９）との間に形成される。

Description

本発明は、素子を含む層を形成する方法に関する。
素子を含む層は、例えば、多層回路基板又は他の同様な電子モジュールを製造するときに形成される。特に、本発明に関する方法は、電子モジュールに形成された導体構造を通じて層の外部の回路に電気的に接続し又は互いに電気的に接続する一つ以上の素子を含む層を形成しようとするものである。本明細書中、そのような層を回路基板層と称する。
米国特許第６，４８９，６８５号は、回路基板形成中に素子を回路基板の内側に配置する第１の解決を開示する。この解決において、導体パターンは、支持基板の上に形成され、素子が、形成された導体パターンに接続される。その後、表面に他の導体パターン層が存在することができるとともに回路基板の基板材料としての役割を果たす絶縁層が、導体パターン及び素子の上に形成される。絶縁層を形成した後、支持基板が構造から取り外される。
米国特許第６，０３８，１３３号は、上記方法と同様な方法だけでなく、基板回路の形成中に素子を回路基板の内側に配置する第２の解決を開示する。第２の解決において、素子は、導電性の接着剤を用いて銅箔に接着され、その後、回路基板の基板材料としての役割を果たす絶縁層が、銅箔及び素子の上に形成される。絶縁層を形成した後、導体パターンが銅箔から形成される。
導電性の接着剤を用いて形成されるコンタクトの電気的な特性は、特別良好ではなく、米国特許第６，４８９，６８５号及び米国特許第６，０３８，１３３号に開示された方法は、電気的な特性が重要である多数の用途に適切でない。
本発明は、導電パターンを具える基板表面上に回路基板層を形成する新たな方法を提案する。特に、新たな方法は、素子のコンタクトバンプ又は他のコンタクトエリアに対して高品質かつ信頼性がある電気的な特性を有するコンタクトを形成することができる。
本発明は、形成される回路基板の一つ以上の素子を導体層に取り付けることに基づき、この段階では、導体層は、導体パターン層を形成するためにパターニングされていない。一つ以上の素子が基板表面に対向するとともに素子が絶縁材料内に配置されるように、導体層は、基板表面に対して位置決めされるとともに絶縁材料を用いて基板表面に取り付けられる。素子のコンタクトエリアの位置にコンタクト開口が形成されるとともに導電材料がコンタクト開口に形成されるように、素子のコンタクトエリアと導体パターン層との間の電気的なコンタクトが形成される。導電材料を、好適には化学的及び／又は電気化学的なメタライゼーション方法を用いて形成する。その後、導体をパターニングして導体パターン層を形成し、必要なビアを、導体パターン層と基板表面の導体パターのとの間に形成する。
更に詳しくは、本発明による方法は、請求項１の特徴部分で説明されたものによって特徴付けられる。
重大な利点が本発明によって得られる。
本発明による方法を用いて、所望の数の回路基板層を回路基板又は他の電子モジュールの表面に加えることができる。本発明による方法を用いて、回路基板層を、導体パターンを有する他の表面に加えることもできる。
本発明による方法を用いて、素子のコンタクトバンプ又は他のコンタクトエリアに対して高品質かつ信頼性のある電気的なコンタクトを形成することもできる。これは、コンタクトを形成するときに、例えば、回路基板産業で知られているともに信頼性があることがわかっている一部のマイクロビア加工を用いることができることに基づく。例えば、先ず、コンタクトエリアをレーザ又はプラズマを用いてクリーニングし、その後、化学的及び／又は電気化学的なメタライゼーション方法を用いて金属をコンタクト開口で成長させることによって、コンタクトを形成することができる。
以下、本発明を、実施の形態及び添付図面を参照しながら説明する。
本実施の形態の方法において、例えば金属層とすることができるむき出しの導体層４から形成を開始することができる。銅箔（Cu）は、導体層４を形成するのに適切な材料の一つである。工程に対して選択される導体薄膜４が非常に薄い場合、又は導体薄膜が他の理由により機械的な耐久性のない場合、導体薄膜４を支持層１２によって支持するのが好ましい（図１）。この場合、例えば、工程が支持層１２の形成から開始するように処理を施すことができる。支持層１２を、例えば、アルミニウム（Ａｌ）や鋼鉄や銅のような導電材料又はポリマーのような絶縁材料によって構成することができる。支持層１２の反対側において、例えば、回路基板産業で周知である一部の製造方法を用いることによって、パターン化されていない導体層４を形成することができる。導体層を、例えば、支持層１２の表面に銅箔（Ｃｕ）を堆積することによって形成することができる。支持層１２が導体層１４の表面上に形成されるように処理を施すこともできる。導体薄膜４を、表面処理した金属薄膜、又は複数の層若しくは複数の材料を含む他の薄膜とすることもできる。
例えば絶縁材料層１（図示せず）が存在する第１の表面上で導体層４から形成を開始することもできる。この場合、第１の表面を、絶縁層１内に含まれる素子が取り付けられる側の表面とする。一部の実施の形態において、この絶縁層１の反対の表面上に更に別の導体層４が存在することができる。本実施の形態で支持層１２が用いられる場合、支持層１２は、導体層４とは反対側の表面すなわち第１の表面上に存在する。この場合、嵌め込まれる素子用の孔又は凹部が絶縁層１に形成される。凹部を、絶縁材料層１及び導体層４を互いに取り付ける前又は取付後に形成することができる。凹部の形成の際に、回路基板産業で知られている加工方法、例えば、フライス削り又はレーザ加工を用いることができる。
第１の実施の形態において、（図示しない）コンタクト開口を、取り付けられる素子６のコンタクトエリア７の位置で導体層４に形成する（図３及び７を比較されたい。）。したがって、コンタクト開口を、素子６を導体層に取り付ける前に形成する。コンタクト開口を、例えば、レーザ加工によって形成することができる。コンタクト開口の相互の位置決めを、素子のコンタクトエリア７の相互の位置に従って選択し、コンタクト開口の各グループの位置及び位置決めを、素子が電子モジュール全体に対して正確に配置されるように選択する。更に一般的な実施の形態において、それぞれの電気的なコンタクトの形成に関連する各コンタクトエリア７に対して一つのコンタクト開口が形成されるが、単一のコンタクトエリア７に対して複数のコンタクト開口が形成される実施の形態も存在する。形成されるコンタクト開口の表面領域を、対応するコンタクトエリア７の表面領域とほぼ同一の大きさとすることもできる。当然、コンタクト開口の表面エリアを、対応するコンタクトエリア７の表面エリアより小さくなるように選択することもでき、一部の実施の形態では、それより僅かに大きくなるように選択することもできる。コンタクト開口の形状を、例えば、円形状、楕円状、卵形状、鋭角状又は線形状にすることができる。
コンタクト開口を、導体層の第１又は第２の表面の方向から形成することができる。本実施の形態で導体層の第２の側の支持層１２を用いる場合、第１の表面の方向からコンタクト開口を形成するのが好ましい。その理由は、形成される開口が導体層１２を貫通する必要がないからである。そのような実施の形態において、コンタクト開口は、支持層１２が除去された後に形成される。コンタクト開口を、支持層の方向からのエッチングによって導体層４及び支持層１２により形成された材料層を間引くことによって形成することもできる。この場合、支持層１２に対応する材料層の部分が除去されるとともに、コンタクト開口が形成される。したがって、コンタクト開口は、導体層４を完全に貫いて延在する。
第２の実施の形態において、コンタクト開口は、素子が取り付けられる前に導体層４に形成されず、素子の取付後にのみコンタクト開口１７が形成される（図７）。そのような実施の形態において、素子を位置決めするために適切な位置決めマークが用いられる。第１及び第２の実施の形態において、基板表面２における回路基板層及び導体構造の相互の位置決めに対して、位置決め開口３（図１）が形成される。両方の実施の形態において、位置決め開口を、素子６を導体層に取り付ける前又は取り付けた後に形成することができる。
両方の実施の形態において、素子６を接着剤によって導体層４の表面に取り付ける（図３）。接着に際し、接着層５を、導体層４の取付表面、素子６の取付表面又はその両方の上に広げる（図２）。その後、素子６を、位置決めマークを用いて素子６用の位置に位置決めすることができる。
素子６の取付表面は、導体４に対向する素子６の表面を意味する。素子６の取付表面は、素子に対する電気的なコンタクトを形成することができるコンタクトエリアを具える。コンタクトエリアを、例えば、素子６の表面上の平坦なエリアとすることができ、更に一般的には、素子６の表面から突出するコンタクトバンプのようなコンタクト突出部とすることができる。一般に、少なくとも二つのコンタクトエリア又は突出部が素子６に存在する。複雑なマイクロ回路において、膨大な数のコンタクトエリアが存在することがある。
一般に、非常に多くの接着剤が取付表面に広がって接着剤が素子６と導体層４との間の空間を完全に充填するのが好ましい。個別の充填剤を必要としない。素子６と導体層４との間の空間の充填は、素子６と導体層４との間の機械的な接続を強化し、その結果、機械的な耐久性が更に強い構造が得られる。ギャップのない完全な接着層も、後に導体層４に形成される導体パターン１４も支持し、後の工程段階で構成を保護する。第１の実施の形態において、接着中に接着剤がコンタクト開口にも入る。
用語「接着剤」は、素子を導体層に取り付けることができる材料を意味する。接着剤の第１の特性は、比較的液体の形態又は表面形状に従う形態、例えば、薄膜の形態で導体層及び／又は素子の表面上に広がることができることである。接着剤の第２の特性は、広がった後に硬化し又は少なくとも素子を所定の方法で構造に取り付けるまで（導体層に対する）所定の位置に素子を保持できるように少なくとも部分的に硬化できることである。接着剤の第３の特性は、接着機能、すなわち、接着された表面を離さない機能である。
用語「接着」は、接着剤による素子及び導体層の取付を意味する。接着の際に、接着剤が素子と導体層との間に流し込まれ、素子が、導体層に対して適切な位置に配置され、この場合、接着剤は、素子及び導体層に接触し、素子と導体層との間の空間を少なくとも部分的に充填する。その後、接着剤を（少なくとも部分的に）硬化することができ、又は、接着剤を、素子が接着剤によって導体層に接着するように（少なくとも部分的に）硬化する。一部の実施の形態において、素子のコンタクト突出部は、導体層とのコンタクトを行うために接着中に接着層を貫くことができる。
本実施の形態で用いられる接着剤を、例えば、充填された又は充填されない熱硬化性樹脂とする。用いられる接着剤が導体薄膜、回路基板及び素子に対して十分な接着を有するように接着剤が選択される。接着剤の好適な特性の一つは、好適な熱膨張係数であり、その結果、接着剤の熱膨張は、工程中の周辺材料の熱膨張と著しく異ならない。選択された接着剤は、好適には最大でも数秒の短い硬化時間を有する必要がある。この時間内に、接着剤は少なくとも部分的に硬化する必要があり、その結果、接着剤は、素子を適切な位置に保持することができるようになる。最終的な硬化は更なる時間を要することがあり、最終的な硬化を、後の処理工程に関連して行うよう設定することができる。接着剤は、例えば１００〜２６５℃の温度まで数回加熱する処理温度及び他の製造工程ストレス、例えば、化学的又は機械的ストレスに耐える必要もある。接着剤の導電率を、好適には、絶縁材料の導電率のオーダとする。
適切な絶縁材料層１を、電子モジュール、例えば、回路基板の基板材料として選択する。絶縁材料層１を、適切なポリマー又はポリマーを含む材料から構成することができる。絶縁材料層１の構成材料を、例えば、液体形状又は（プリプレグのような）プレキュア形態とすることができる。ＲＦ４又はＲＦ５タイプのシートのようなグラスファイバ補強シートを、絶縁材料層１の製造に用いることができる。絶縁材料層１の形成に用いることができる材料の他の例を、ＰＩ（ポリイミド）、アラミド、ポリテトラフルオロエチレン及びテフロン（登録商標）とすることができる。熱硬化性プラスチックの代わりに又は熱硬化性プラスチックとともに、熱可塑性プラスチックを、絶縁材料層１、例えば、適切なＬＣＰ（液晶ポリマー）の形成に用いることもできる。
導体層４に接着される素子６の寸法及び相互位置に従って選択した凹部又はスルーホールを、適切な方法を用いて絶縁層１に形成する（図５）。凹部又はスルーホールを、素子６より僅かに大きく形成することもでき、この場合、導体層４に対する絶縁層１の位置決めはそれほど重要ではない。素子６に対してスルーホールが形成される絶縁材料層１が工程中に用いられる場合、孔が形成されない個別の絶縁材料層１１を更に用いることによって所定の利点を得ることができる。そのような絶縁材料層１１を、素子に対して形成されたスルーホールをカバーするために絶縁材料の上に配置することができる。
その後、絶縁材料が硬化され、その結果、十分に一体化された絶縁材料層１が形成される（図６）。十分に一体化された絶縁材料層１は、単一の絶縁材料シート１を用いる実施の形態と複数の絶縁材料シート１，１１を用いる実施の形態の両方で形成される。
絶縁材料層１が透明でない場合、基板表面２の上の回路基板層及び導体構造の相互の位置決めのために位置決め開口１３を絶縁材料層に形成することができる。この手順を、第１及び第２の実施の形態で用いることができる。同様に、絶縁材料層１１を用いるときに位置決め開口３３を絶縁材料層１１に形成することができる。位置決め開口１３及び位置決め開口３３を、基板表面上の位置決めマーク３９に従って配置する。位置決め開口１３（必要な場合には、位置決め開口３３も）を位置決めマーク３９と同一位置に配置するように一つ以上の絶縁材料層を基板表面２の上に配置するとき、導体層４を、位置決め開口３を通じて基板表面２に対する正確な位置決めを行うことができる。位置決めを、例えば、位置決めされたシート全体のエッジエリアに配置された位置決めピンを用いて行うこともできる。
位置決めの他の例として、導体層４を位置決め開口３を通じて位置決めするとともに導体層４を基板表面２の上の正確な位置に保持することによって、導体層４を、基板表面２に対する正確な位置に配置する。その後、少なくとも部分的に硬化していない絶縁材料シート１を、導体層４と基板表面２との間に配置し、これらを互いにプレスする。プレスの際に、導体層４及び基板表面２は互いに横方向に移動することができず、導体層４及び基板表面２は、互いに正確な位置となる。そのような実施の形態において、絶縁材料層１は、位置決め開口１３を有する必要がない。同様に、第２の絶縁材料層１１を用いるときにも位置決め開口３３を必要としない。
層の取付後、マイクロビアが電子モジュールに形成され、これによって、電気的なコンタクトを素子６のコンタクトエリアと導体層４との間に形成することができる。
ビアを形成するに際し、第１の実施の形態のコンタクト開口１７に入った接着剤又は他の材料を除去する。これは、素子が第１の面に接着される際に導電材料４の第２の面の方向から自然に生じる。開口のクリーニングに関連して、素子６のコンタクトエリア７をクリーニングすることもでき、これによって、高品質の電気的なコンタクトを形成するためのコンディションを更に向上することができる。クリーニングは、プラズマ技術を用いて、化学的に、又はレーザを用いて行うことができる。コンタクト開口及びコンタクトエリアが既に十分にクリーンである場合、クリーニングを自然に省略することができる。
第２の実施の形態のこの段階において、コンタクト開口１７を導体層４に形成する（図７）。コンタクト開口１７は、例えば、位置決め開口３によって位置決めされる。コンタクト開口１７を、例えば、レーザを用いて形成することができる。
コンタクト開口１７の形成又はクリーニングに関連して、基板表面２の上の導体パターン層１４と導体構造１９との間に形成されるビア用の孔を形成することもできる。
その後、所望の場合には、素子６の位置決めの精度を検査することができる。これは、素子６の良好に位置決めされたコンタクトエリア７がコンタクト開口１７を通じて導体層４の方向から見えるということに基づく。
（必要な場合に）第１の実施の形態においてコンタクト開口がクリーニングされた後、又は第２の実施の形態においてコンタクト開口が形成された後、素子６と導体層４との間の電気的なコンタクトを形成するよう導電材料がコンタクト開口１７に設けられる。同一の接続において、ビア２０に対する導体も形成することができる。導電材料を、例えば、コンタクト開口に導電ペーストを充填することによって形成することができる。導電材料を、回路基板産業で既知の成長法の一部を用いて形成することもできる。現段階では、最適な電気的なコンタクトを、冶金接合(metallurgical joint)を形成することによって、例えば、化学的又は電気化学的な方法を用いて導電材料を成長させることによって形成する。そのような方法は、少なくとも最も要求される用途で用いることが試みられる。好適な変形例は、化学的な方法を用いる薄膜の成長及び更に経済的な電気化学的な方法を用いる連続的な成長である。当然、これらの方法に加えて、最終結果に関して有益な他の方法を用いることもできる。同時に、導体層４の厚さを増大することもできる（図８）。
その後、導体層４をパターニングして、導体パターン層１４を形成する（図９）。
第１の実施の形態による回路基板層を形成するとき、２００３年４月１日に出願された同一出願人のフィニッシュの特許出願番号２００３０４９３に開示された製造方法を回路基板層の形成の際に利用することができ、この出願は、本願の優先日まで公開されていない。
第２の実施の形態による回路基板層を形成するとき、２００４年６月１５日に出願された同一出願人のフィニッシュの特許出願番号２００４０８２７に開示された製造方法を回路基板層の形成の際に利用することができ、この出願は、本願の優先日まで公開されていない。
上記例は、あり得る工程の一部を表し、これによって、本発明を実施することができる。しかしながら、本発明は、上記第１及び第２の実施の形態に限定されるものではなく、本発明は、請求の範囲の全体及び均等解釈を考慮して他の工程及び最終製品もカバーする。本発明は、例示した構成及び方法に限定されるものではなく、説明した例と著しく異なる多様な電子モジュール及び回路基板を製造するために本発明の種々の用途を用いることができることは、当業者に明らかである。したがって、図示した構成要素及び回路は、製造工程を表すためにのみ示す。したがって、幾多の変更を、本発明による基本概念から逸脱することなく例示した工程に対して行うことができる。例えば、変更は、種々の段階で説明した製造技術及び処理工程の相互のシーケンスに関する。
回路基板層を重ね合わせて形成するために上記回路基板層形成方法を繰り返すこともできる。このようにして、例えば図１０に示すような構成を形成することができ、この構成は、素子を含む互いに電気的に接続した重ね合わせの回路基板層を具える。
したがって、回路基板層を、様々な基板表面２の上に追加することができる。上記実施の形態において、素子と関連の導体層との間の電気的なコンタクトが導体層の折り曲げによって損傷されないので、基板表面２を曲面とすることもできる。これは、電気的なコンタクトを導体層の折り曲げ後のみに形成するということに基づく。
本発明の一実施の形態における回路基板層の形成の際の開始材料としての導体薄膜を示す。 局所的な接着層を図１の導体層の上に加えた一実施の形態による中間段階を示す。 素子を図２の接着層に接着した一実施の形態による中間段階を示す。 図３を上下反対にしたピースを示す。 図４のピースを複数の絶縁材料層によって基板表面に取り付けた一実施の形態による中間段階を示す。 図４のピースを一つの絶縁材料層によって基板表面に取り付けた一実施の形態による中間段階を示す。 導体層の支持層が除去されるとともに素子及びビア用孔に対するコンタクトを形成するためにコンタクト開口を形成した一実施の形態による中間段階を示す。 導電材料を図７のコンタクト開口、ビア及び導体層に形成した一実施の形態による中間段階を示す。 図８に示すピースの表面上の導体層をパターニングして導体パターン層を形成する一実施の形態によるピースを示す。 三つの回路基板層を基板表面上に重ね合わせて形成した一実施の形態による電子モジュールを示す。

Claims (19)

  1. 基板表面（２）上に回路基板層を形成する方法であって、前記基板表面（２）が導体パターン（１９）を有し、前記回路基板層が、導体パターン層（１４）と、絶縁材料層（１）と、前記絶縁材料層（１）内にある少なくとも一つの素子（６）とを具える方法において、
    導体層（４）を取り出し、前記導体層の第１の表面の側で、前記少なくとも一つの素子（６）を前記導体層（４）に取り付け、
    前記導体層（４）を前記基板表面（２）に対して位置決めし、前記基板表面（２）に対向する前記導体層（４）の第１の表面の側で、前記導体層を、絶縁材料（１）を用いて前記基板表面（２）に取り付けて、前記少なくとも一つの素子（６）が配置された前記絶縁材料層（１）を、前記導体層（４）と前記基板表面（２）との間に形成し、
    前記素子（６）のコンタクトエリア（７）の位置にコンタクト開口（１７）を形成するとともに前記コンタクト開口（１７）に導電材料を形成することによって、前記素子（６）のコンタクトエリア（７）と前記導体層（４）との間の電気的なコンタクトを形成し、
    前記導体層（４）をパターニングして導電パターン層（１４）を形成し、
    前記導電パターン層（１４）と前記基板表面（２）の前記導体パターン（１９）との間に少なくとも一つのビアを形成することを特徴とする方法。
  2. 請求項１記載の方法において、前記基板表面（２）を前記回路基板の表面とすることを特徴とする方法。
  3. 請求項１又は２記載の方法において、前記素子（６）、例えばマイクロ回路を、絶縁性の接着剤（５）を用いて前記導体層（４）に取り付け、取付後、前記絶縁性の接着剤によりビアを形成することによって、前記導体層と前記コンタクトエリア又はコンタクトバンプとの間の電気的なコンタクトを形成することを特徴とする方法。
  4. 請求項３記載の方法において、前記導体層（４）を前記絶縁材料（１）を用いて前記基板表面（２）に取り付けた後、前記素子（６）の前記コンタクトエリア（７）と前記導体層（１４）との間に電気的なコンタクトを形成することを特徴とする方法。
  5. 請求項１から４のうちのいずれかに記載の方法において、化学的及び／又は電気化学的なメタライゼーション方法を用いて前記コンタクト開口に前記導電材料を形成することを特徴とする方法。
  6. 請求項１から５のうちのいずれかに記載の方法において、前記素子（６）を取り付けるとき、前記導体層（４）が、位置決め用の開口（３）を有することを特徴とする方法。
  7. 請求項１から５のうちのいずれかに記載の方法において、前記素子（６）を取り付けるとき、前記導体層（４）が、前記素子のコンタクトエリアの位置に開口（３）を有することを特徴とする方法。
  8. 請求項１から７のうちのいずれかに記載の方法において、前記素子（６）を取り付けるとき、前記導体層（４）が、ビア形成用の開口（３）を有することを特徴とする方法。
  9. 請求項１から８のうちのいずれかに記載の方法において、前記基板表面（２）が、形成される回路基板層を前記基板表面（２）に対して位置決めする位置決めマーク（３９）を有することを特徴とする方法。
  10. 請求項１から９のうちのいずれかに記載の方法において、前記絶縁材料層（１）を形成するとき、少なくとも部分的に硬化していない少なくとも一つの絶縁材料シート（１）を、前記基板表面（２）と前記導体層（４）の第１の表面との間に配置することを特徴とする方法。
  11. 請求項１０記載の方法において、前記絶縁材料層（１）を形成するとき、前記絶縁材料シート（１，１１）が、位置決め用の開口（１３，３３）を有することを特徴とする方法。
  12. 請求項１から１１のうちのいずれかに記載の方法において、単一の絶縁材料から構成される一体となった絶縁材料層（１）を、前記導体層と前記基板表面（２）との間に形成するように、前記導体層（４）を、一つの絶縁材料を用いて前記基板表面（２）に取り付けることを特徴とする方法。
  13. 請求項１から１２のうちのいずれかに記載の方法において、前記導体層（４）と前記基板表面（２）との間の絶縁材料層（１）を、前記素子（６）の取付後に形成し、前記導体パターン（１４）を、前記絶縁材料層（１）の形成後に前記導体層（４）から形成することを特徴とする方法。
  14. 請求項１から１３のうちのいずれかに記載の方法において、前記絶縁材料が前記素子（６）を包囲するとともに前記素子（６）の表面に接触するように前記絶縁材料層（１）を形成することを特徴とする方法。
  15. 請求項１から１４のうちのいずれかに記載の方法において、複数の素子を前記回路基板層に配置するとともに、一つ以上の回路基板層の導体パターン（１４）を用いて電気的な機能を果たすためにこれらの素子を組み合わせることを特徴とする方法。
  16. 請求項１から１５のうちのいずれかに記載の方法において、前記基板表面（２）を曲面とすることを特徴とする方法。
  17. 請求項１から１６のうちのいずれかに記載の方法において、最初に、第１の回路基板層を前記基板表面（２）の上に形成し、次に、前記第１の回路基板層の表面に次の回路基板層を形成し、先行する回路基板層が前記基板表面としての役割を果たすように、前記方法を、重なり合う少なくとも二つの回路基板層を形成するために用いることを特徴とする方法。
  18. 請求項１から１７のうちのいずれかに記載の方法において、同一の処理工程で前記コンタクト開口（１７）及び前記ビア（２０）に導電材料を充填することを特徴とする方法。
  19. 請求項１から１８のうちのいずれかに記載の方法において、化学的及び／又は電気化学的なメタライゼーション方法を用いて前記ビア（２０）に導電材料を形成することを特徴とする方法。
JP2007524358A 2004-08-05 2005-08-04 基板表面上に回路基板層を形成する方法 Active JP4630333B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20041059A FI117812B (fi) 2004-08-05 2004-08-05 Komponentin sisältävän kerroksen valmistaminen
PCT/FI2005/000352 WO2006013230A2 (en) 2004-08-05 2005-08-04 Manufacture of a layer including a component

Publications (2)

Publication Number Publication Date
JP2008509549A true JP2008509549A (ja) 2008-03-27
JP4630333B2 JP4630333B2 (ja) 2011-02-09

Family

ID=32922092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007524358A Active JP4630333B2 (ja) 2004-08-05 2005-08-04 基板表面上に回路基板層を形成する方法

Country Status (7)

Country Link
US (1) US7673387B2 (ja)
JP (1) JP4630333B2 (ja)
KR (1) KR20070041774A (ja)
CN (2) CN100543983C (ja)
AT (1) AT503718B1 (ja)
FI (1) FI117812B (ja)
WO (1) WO2006013230A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013537367A (ja) * 2010-09-17 2013-09-30 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 複数の回路基板領域からなる回路基板を製造する方法および回路基板
JPWO2014203603A1 (ja) * 2013-06-18 2017-02-23 株式会社村田製作所 樹脂多層基板の製造方法
WO2022209319A1 (ja) * 2021-04-02 2022-10-06 株式会社村田製作所 配線基板及びモジュール

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP2008544512A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
KR20140033245A (ko) 2006-05-24 2014-03-17 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
CN101472399B (zh) * 2007-12-26 2011-09-21 欣兴电子股份有限公司 内埋式线路板的制作方法
US8259454B2 (en) 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
TWI462194B (zh) * 2011-08-25 2014-11-21 Chipmos Technologies Inc 半導體封裝結構及其製作方法
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
TWI463634B (zh) * 2012-08-29 2014-12-01 Macronix Int Co Ltd 晶片堆疊結構及其製造方法
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
KR102175825B1 (ko) * 2018-11-26 2020-11-06 엘비세미콘 주식회사 반도체 패키지의 제조방법
CN111010808B (zh) * 2019-12-31 2022-05-13 生益电子股份有限公司 一种pcb的制作方法
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH11135951A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 多層配線基板
JP2001044641A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 半導体素子内蔵配線基板およびその製造方法
JP2002305364A (ja) * 1997-11-25 2002-10-18 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2003037205A (ja) * 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2003133693A (ja) * 2001-10-29 2003-05-09 Denso Corp 配線形成方法、回路形成方法、配線形成装置、回路形成装置
JP2003142831A (ja) * 2001-11-05 2003-05-16 Sharp Corp 電子部品内装配線板およびその製造方法
WO2003065778A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
JP2004071946A (ja) * 2002-08-08 2004-03-04 Hitachi Chem Co Ltd 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPH0744320B2 (ja) 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6284564B1 (en) 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP2001156457A (ja) * 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6701614B2 (en) 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP2003249763A (ja) 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH11135951A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 多層配線基板
JP2002305364A (ja) * 1997-11-25 2002-10-18 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールおよびその製造方法
JP2001044641A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 半導体素子内蔵配線基板およびその製造方法
JP2003037205A (ja) * 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2003133693A (ja) * 2001-10-29 2003-05-09 Denso Corp 配線形成方法、回路形成方法、配線形成装置、回路形成装置
JP2003142831A (ja) * 2001-11-05 2003-05-16 Sharp Corp 電子部品内装配線板およびその製造方法
WO2003065778A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
JP2004071946A (ja) * 2002-08-08 2004-03-04 Hitachi Chem Co Ltd 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013537367A (ja) * 2010-09-17 2013-09-30 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 複数の回路基板領域からなる回路基板を製造する方法および回路基板
US9226390B2 (en) 2010-09-17 2015-12-29 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for producing a circuit board consisting of a plurality of circuit board areas and circuit board
US10321558B2 (en) 2010-09-17 2019-06-11 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board
JPWO2014203603A1 (ja) * 2013-06-18 2017-02-23 株式会社村田製作所 樹脂多層基板の製造方法
JPWO2014203718A1 (ja) * 2013-06-18 2017-02-23 株式会社村田製作所 樹脂多層基板の製造方法
US9961780B2 (en) 2013-06-18 2018-05-01 Murata Manufacturing Co., Ltd. Method for manufacturing resin multilayer board
US10098238B2 (en) 2013-06-18 2018-10-09 Murata Manufacturing Co., Ltd. Method of manufacturing resin multilayer substrate
WO2022209319A1 (ja) * 2021-04-02 2022-10-06 株式会社村田製作所 配線基板及びモジュール

Also Published As

Publication number Publication date
CN100543983C (zh) 2009-09-23
US7673387B2 (en) 2010-03-09
AT503718A5 (de) 2009-04-15
US20080295326A1 (en) 2008-12-04
WO2006013230A3 (en) 2006-05-11
KR20070041774A (ko) 2007-04-19
WO2006013230A2 (en) 2006-02-09
AT503718B1 (de) 2009-06-15
CN101027775A (zh) 2007-08-29
FI117812B (fi) 2007-02-28
FI20041059A (fi) 2006-02-06
AT503718A2 (de) 2007-12-15
FI20041059A0 (fi) 2004-08-05
JP4630333B2 (ja) 2011-02-09
CN101686612A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP4630333B2 (ja) 基板表面上に回路基板層を形成する方法
JP5160895B2 (ja) 電子モジュールの製造方法
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
US9674948B2 (en) Rigid-flex electronic module
JP5175719B2 (ja) 回路基板構造の製造方法及び回路基板構造
KR100478314B1 (ko) 다층구조의 플렉시블 배선판과 그 제조방법
US8405999B2 (en) Flexible wiring board and method of manufacturing same
US8789271B2 (en) Method for integrating an electronic component into a printed circuit board
US20070166886A1 (en) Method for manufacturing an electronic module
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
WO2014203718A1 (ja) 樹脂多層基板の製造方法
US8487194B2 (en) Circuit board including an embedded component
KR20080038124A (ko) 회로 보드 구조체 및 회로 보드 구조체 제조 방법
JP3183653B2 (ja) フレキシブル基板
JP5916731B2 (ja) 複数の回路基板領域からなる回路基板を製造する方法および回路基板
JP2003197822A (ja) 配線基板、多層配線基板およびそれらの製造方法
JPH0360097A (ja) 多層プリント配線基板の製造方法
KR101233445B1 (ko) 부품실장형 인쇄회로기판 제조방법
JP2003209355A (ja) 配線基板の製造方法および配線基板
JP2005317832A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090629

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090819

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4630333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250