CN101472399B - 内埋式线路板的制作方法 - Google Patents

内埋式线路板的制作方法 Download PDF

Info

Publication number
CN101472399B
CN101472399B CN2007101943807A CN200710194380A CN101472399B CN 101472399 B CN101472399 B CN 101472399B CN 2007101943807 A CN2007101943807 A CN 2007101943807A CN 200710194380 A CN200710194380 A CN 200710194380A CN 101472399 B CN101472399 B CN 101472399B
Authority
CN
China
Prior art keywords
support plate
layer
line
circuit board
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101943807A
Other languages
English (en)
Other versions
CN101472399A (zh
Inventor
张振铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN2007101943807A priority Critical patent/CN101472399B/zh
Publication of CN101472399A publication Critical patent/CN101472399A/zh
Application granted granted Critical
Publication of CN101472399B publication Critical patent/CN101472399B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种内埋式线路板,其包括介电层、二线路层以及电子元件。这些线路层分别内埋于介电层的两侧边。此外,电子元件是内埋于介电层中,且与这些线路层其中之一电性连接。此外,本发明还公开了一种内埋式线路板的制作方法。

Description

内埋式线路板的制作方法
技术领域
本发明涉及一种线路板及其制作方法,且特别涉及一种内埋式线路板(embedded circuit board)及其制作方法。
背景技术
近年来,随着电子技术的日新月异,高科技电子产业的相继问世,使得更人性化、功能更佳的电子产品不断地推陈出新,并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置线路基板,此线路基板除了具有导电线路以外,亦可承载单个例如是电容、电感、电阻或是IC芯片的电子元件,以作为电子产品的资料处理单元,然而电子元件或是导电线路配置于线路基板上会造成承载面积增加,因而如何将电子元件以及导电线路内埋于线路基板中,已成为当前的关键技术。
发明内容
本发明提供一种内埋式线路板及其制作方法,其可有效地缩减内埋式线路板的尺寸,以使内埋式线路板符合轻、薄、短、小的设计趋势。
本发明提供一种内埋式线路板的制作方法,其可提升内埋式线路板的制作效率。
本发明提出一种内埋式线路板,其包括介电层(dielectric layer)、二线路层(circuit layer)以及电子元件。这些线路层分别内埋于介电层的两侧边。此外,电子元件是内埋于介电层中,且与这些线路层其中之一电性连接。
在本发明的一实施例中,电子元件与线路层间电性连接的型态为倒装焊接合(flip chip)。
在本发明的一实施例中,介电层的材料包括玻璃环氧基树脂(FR-4、FR-5)、双顺丁烯二酸酰亚胺(Bismaleimide-Triazine,BT)或环氧树脂(epoxyresin)。
在本发明的一实施例中,电子元件为有源元件或是无源元件。
本发明另提出一种内埋式线路板的制作方法,其包括下列步骤。首先,提供一复合载板,复合载板包括第一载板、第二载板以及第三载板,第一载板与第二载板分别位于第三载板的两侧。接着,分别于第一载板与第二载板上形成线路层。然后,移除第三载板,以分离第一载板以及第二载板。接着,于第一载板上形成与线路层电性连接的电子元件,其中第一载板、与第一载板对应的线路层以及电子元件构成第一线路结构,而第二载板以及与其对应的线路层构成第二线路结构。接着,提供一介电层,并分别于介电层的两侧压合第一线路结构以及第二线路结构。之后,移除第一载板以及第二载板,以形成内埋式线路板,其中介电层的一侧内埋有电子元件以及与第一载板对应的线路层,另一侧内埋有与第二载板对应的线路层。
在本发明的一实施例中,于第一载板以及第二载板上形成线路层的方法包括下列步骤。首先,于第一载板以及第二载板上形成导电层。接着,图案化导电层以形成线路层。
在本发明的一实施例中,图案化导电层以形成线路层的方法包括下列步骤。首先,于每一个导电层上形成光刻胶层。接着,图案化该光刻胶层以形成图案化光刻胶层,其中图案化光刻胶层暴露出部分导电层。然后,移除图案化光刻胶层暴露出的部分导电层,以形成线路层。之后,移除该图案化光刻胶层。
在本发明的一实施例中,图案化该光刻胶层的方法包括光刻工艺(lithography process)。
本发明再提出一种内埋式线路板的制作方法,其包括下列步骤。首先,提供一复合载板,复合载板包括第一载板、第二载板以及第三载板,第一载板与第二载板分别位于第三载板的两侧。接着,分别于第一载板与第二载板上形成线路层。然后,于第一载板上形成与线路层电性连接的电子元件,其中第一载板、与第一载板对应的线路层以及电子元件构成第一线路结构,第二载板以及与其对应的线路层构成第二线路结构,而第一线路结构、第二线路结构以及第三载板构成一复合线路结构。接着,移除第三载板,以分离第一线路结构以及第二线路结构。接着,提供一介电层,并分别于介电层的两侧压合第一线路结构以及第二线路结构。之后,移除第一载板以及第二载板,以形成内埋式线路板,其中介电层的一侧内埋有电子元件以及与第一载板对应的线路层,另一侧内埋有与第二载板对应的线路层。
在本发明的一实施例中,于第一载板以及第二载板上形成线路层的方法包括下列步骤。首先,于第一载板以及第二载板上形成导电层。接着,图案化导电层以形成线路层。
在本发明的一实施例中,图案化导电层以形成线路层的方法包括下列步骤。首先,于每一个导电层上形成光刻胶层。接着,图案化该光刻胶层以形成图案化光刻胶层,其中图案化光刻胶层暴露出部分导电层。然后,移除图案化光刻胶层暴露出的部分导电层,以形成线路层。之后,移除该图案化光刻胶层。
在本发明的一实施例中,图案化该光刻胶层的方法包括光刻工艺。
本发明又提出一种内埋式线路板的制作方法,其包括下列步骤。首先,提供一复合载板,复合载板包括第一载板、第二载板以及第三载板,第一载板与第二载板分别位于第三载板的两侧。接着,分别于第一载板与第二载板上形成线路层。然后,于第一载板上形成与线路层电性连接的电子元件,其中第一载板、与第一载板对应的线路层以及电子元件构成第一线路结构,而第二载板以及与其对应的线路层构成第二线路结构。接着,移除第三载板,以分离第一线路结构以及第二线路结构。提供另一复合线路结构,并于另一复合线路结构具有电子元件的一侧压合第二介电层与第二线路结构,于另一侧压合第一介电层与第一线路结构,其中第二介电层位于另一复合线路结构与第二线路结构之间,第一介电层位于另一复合线路结构与第一线路结构之间。之后,移除第一载板、第二载板以及第三载板,以形成二内埋式线路板,其中第一介电层以及第二介电层的一侧内埋有电子元件以及与第一载板对应的线路层,另一侧内埋有与第二载板对应的线路层。
在本发明的一实施例中,于第一载板以及第二载板上形成线路层的方法包括下列步骤。首先,于第一载板以及第二载板上形成导电层。接着,图案化导电层以形成线路层。
在本发明的一实施例中,图案化导电层以形成线路层的方法包括下列步骤。首先,于每一个导电层上形成光刻胶层。接着,图案化该光刻胶层以形成图案化光刻胶层,其中图案化光刻胶层暴露出部分导电层。然后,移除图案化光刻胶层暴露出的部分导电层,以形成线路层。之后,移除该图案化光刻胶层。
在本发明的一实施例中,图案化该光刻胶层的方法包括光刻工艺。
本发明是采用堆叠的方式来将电子元件以及线路层配置于内埋式线路板中。因此,本发明可缩减内埋式线路板的尺寸,以符合轻、薄、短、小的设计趋势。此外,在同样面积的内埋式线路板中,本发明可置入更多线路层以及电子元件,以提升了内埋式线路板的效能。另一方面,相较于应用激光成孔以及机械钻孔的方式来制作线路层,本发明的内埋式线路板的制作方法有较佳的线路层制作效率,进而提升内埋式线路板的整体制作效能。
另外,本发明亦提出同时制作二内埋式电路板的方法,以更有效地提升内埋式电路板的产能以及制作速率。
为让本发明的上述特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1K绘示本发明一实施例的内埋式线路板的制作方法的流程剖视图。
图2A至图2K绘示本发明另一实施例的内埋式线路板的制作方法的流程剖视图。
图3A至图3K绘示本发明再一实施例的内埋式线路板的制作方法的流程剖视图。
附图标记说明
100:内埋式线路板        110:复合载板
112:第一载板            114:第二载板
116:第三载板            120:导电层
120’:线路层            130:光刻胶层
130’:图案化光刻胶层    140:电子元件
150:介电层              150’:第一介电层
150”:第二介电层        S100、S100’:复合线路结构
S110:第一线路结构       S120:第二线路结构
具体实施方式
图1A至图1K绘示本发明一实施例的内埋式线路板的制作方法的流程 剖视图。本实施例的内埋式线路板的制作方法包括下列步骤:首先,如图1A所示,提供复合载板110,复合载板110包括第一载板112、第二载板114以及第三载板116,第一载板112与第二载板114分别位于第三载板116的两侧。接着,如图1B至图1F所示,分别于第一载板112与第二载板114上形成线路层120’。下文中,本实施例将先针对线路层120’的形成方式做详细说明。
承上所述,在本实施例中,分别于第一载板112与第二载板114上形成线路层120’的方式包括下列步骤:首先,于第一载板112以及第二载板114上形成材料例如是铜的导电层120(如图1B所示)。接着,例如是通过压合(lamination)的方式以于每一个导电层120上形成光刻胶层130(如图1C所示)。接着,例如是通过光刻工艺来图案化该光刻胶层130以形成图案化光刻胶层130’(如图1D所示)。其中,图案化光刻胶层130’暴露出部分导电层120。然后,例如是通过蚀刻工艺(etching process)来移除图案化光刻胶层130’暴露出的部分导电层120,并移除该图案化光刻胶层130’即可完成线路层120’的制作(如图1E至图1F所示)。
在完成线路层120’的制作后,接着如图1G所示,移除第三载板116,以分离第一载板112以及第二载板114。接着,如图1H所示,于第一载板112上形成与线路层120’电性连接的电子元件140,其中电子元件140与线路层120’间电性连接的型态例如为倒装焊接合,且电子元件可以是有源元件或是无源元件。在本实施例中,第一载板112、与第一载板112对应的线路层120’以及电子元件140构成第一线路结构S110,而第二载板114以及与其对应的线路层120’构成第二线路结构S120。接着,如图1I至图1J所示,提供介电层150,并分别于介电层150的两侧边压合第一线路结构S110以及第二线路结构S120。其中,介电层150的材料例如是玻璃环氧基树脂、双顺丁烯二酸酰亚胺或环氧树脂。之后,如图1K所示,例如是利用剥离法(lift-off)来移除第一载板112以及第二载板114。如此一来,即可完成本实施例的内埋式线路板100的制作,其中介电层150的一侧内埋有电子元件140以及与第一载板对应的线路层120’,另一侧内埋有与第二载板对应的线路层120’。
图2A至图2K绘示本发明另一实施例的内埋式线路板的制作方法的流程剖视图。其中,图2A至图2F的制作流程与图1A至图1F的制作流程相 同,本文在此即不做任何赘述。在本实施例中,完成图2F所示的线路层120’的制作后,本实施例会预先于第一载板112上形成与线路层120’电性连接的电子元件140(如图2G所示)。同样地,第一载板112、与第一载板112对应的线路层120’以及电子元件140构成第一线路结构S110,而第二载板114以及与其对应的线路层120’构成第二线路结构S120。此外,第一线路结构S110、第二线路结构S120以及第三载板116构成复合线路结构S100。接着,如图2H所示,移除第三载板116,以分离第一线路结构S110以及第二线路结构S120。接着,与图1I至图1K所示的工艺相同,提供介电层150,并分别于介电层150的两侧压合第一线路结构S110以及第二线路结构S120(如图2I至图2J所示),接着再移除第一载板112以及第二载板114(如图2K所示)。如此一来,同样可形成内埋式线路板100。
图3A至图3K绘示本发明再一实施例的内埋式线路板的制作方法的流程剖视图。其中,图3A至图3H的制作流程与图2A至图2H的制作流程相同,本文在此即不做任何赘述。在本实施例中,在移除第三载板116,以分离第一线路结构S110以及第二线路结构S120(如图3H所示)之后,本实施例会提供另一复合线路结构S100’,并于复合线路结构S100’具有电子元件140的一侧压合第二介电层150”与第二线路结构S120,于另一侧压合第一介电层150’与第一线路结构S110(如图3I至图3J所示),其中第二介电层150”位于复合线路结构S100’与第二线路结构S120之间,第一介电层150’位于复合线路结构S100’与第一线路结构S110之间。之后,同样可利用剥离法来移除第一载板112、第二载板114以及第三载板116,即可形成内埋式线路板100’以及100”(如图3K所示)。其中,内埋式线路板100’以及100”的组成相同于内埋式线路板100(如图1K所示)的组成。
综上所述,本发明是利用堆叠的方式来将具有电子元件与线路层的第一载板以及具有线路层的第二载板分别压合于介电层的两侧,以使介电层的两侧分别内埋有线路层以及线路层与电子元件的组合。相较于将线路层以及电子元件配置在同一平面的线路板设计方式,本发明能有效地缩减内埋式线路板的尺寸,以使内埋式线路板符合轻、薄、短、小的设计趋势。此外,在同样面积的内埋式线路板中,本发明可置入更多线路层以及电子元件,以提升了内埋式线路板的效能。另外,相较于应用激光成孔以及机械钻孔的方式来制作线路层,由于本发明是利用光刻工艺来定义线路层的配设位置,因此本 发明有较佳的线路层制作效率,进而提升了内埋式线路板的整体制作效能。
另一方面,本发明亦提出同时制作二内埋式电路板的方法,以更有效地提升内埋式电路板的产能以及制作速率。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,本领域技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (12)

1.一种内埋式线路板的制作方法,包括:
提供一复合载板,该复合载板包括第一载板、第二载板以及第三载板,该第一载板与该第二载板分别位于该第三载板的两侧;
分别于该第一载板与该第二载板上形成线路层;
移除该第三载板,以分离该第一载板以及该第二载板;
于该第一载板上形成与该线路层电性连接的电子元件,其中该第一载板、与该第一载板对应的该线路层以及该电子元件构成第一线路结构,而该第二载板以及与其对应的该线路层构成第二线路结构;
提供一介电层,并分别于该介电层的两侧压合该第一线路结构以及该第二线路结构;以及
移除该第一载板以及该第二载板,以形成内埋式线路板,其中该介电层的一侧内埋有该电子元件以及与该第一载板对应的该线路层,另一侧内埋有与该第二载板对应的该线路层。
2.如权利要求1所述的内埋式线路板的制作方法,其中于该第一载板以及该第二载板上形成该线路层的方法包括:
于该第一载板以及该第二载板上形成导电层;以及
图案化该导电层以形成该线路层。
3.如权利要求2所述的内埋式线路板的制作方法,其中图案化该导电层以形成该线路层的方法包括:
于各该导电层上形成光刻胶层;
图案化该光刻胶层以形成图案化光刻胶层,其中该图案化光刻胶层暴露出部分该导电层;
移除该图案化光刻胶层暴露出的部分该导电层,以形成该线路层;以及
移除该图案化光刻胶层。
4.如权利要求3所述的内埋式线路板的制作方法,其中图案化该光刻胶层的方法包括光刻工艺。
5.一种内埋式线路板的制作方法,包括:
提供一复合载板,该复合载板包括第一载板、第二载板以及第三载板,该第一载板与该第二载板分别位于该第三载板的两侧;
分别于该第一载板与该第二载板上形成线路层;
于该第一载板上形成与该线路层电性连接的电子元件,其中该第一载板、与该第一载板对应的该线路层以及该电子元件构成第一线路结构,而该第二载板以及与其对应的该线路层构成第二线路结构;
移除该第三载板,以分离该第一线路结构以及该第二线路结构;
提供一介电层,并分别于该介电层的两侧压合该第一线路结构以及该第二线路结构;以及
移除该第一载板以及该第二载板,以形成内埋式线路板,其中该介电层的一侧内埋有该电子元件以及与该第一载板对应的该线路层,另一侧内埋有与该第二载板对应的该线路层。
6.如权利要求5所述的内埋式线路板的制作方法,其中于该第一载板以及该第二载板上形成该线路层的方法包括:
于该第一载板以及该第二载板上形成导电层;以及
图案化该导电层以形成该线路层。
7.如权利要求6所述的内埋式线路板的制作方法,其中图案化该导电层以形成该线路层的方法包括:
于各该导电层上形成光刻胶层;
图案化该光刻胶层以形成图案化光刻胶层,其中该图案化光刻胶层暴露出部分该导电层;
移除该图案化光刻胶层暴露出的部分该导电层,以形成该线路层;以及
移除该图案化光刻胶层。
8.如权利要求7所述的内埋式线路板的制作方法,其中图案化该光刻胶层的方法包括光刻工艺。
9.一种内埋式线路板的制作方法,包括:
提供一复合载板,该复合载板包括第一载板、第二载板以及第三载板,该第一载板与该第二载板分别位于该第三载板的两侧;
分别于该第一载板与该第二载板上形成线路层;
于该第一载板上形成与该线路层电性连接的电子元件,其中该第一载板、与该第一载板对应的该线路层以及该电子元件构成第一线路结构,该第二载板以及与其对应的该线路层构成第二线路结构,而该第一线路结构、该第二线路结构以及该第三载板构成一复合线路结构;
移除该第三载板,以分离该第一线路结构以及该第二线路结构;
提供另一复合线路结构,并于另一该复合线路结构具有该电子元件的一侧压合第二介电层与该第二线路结构,于另一侧压合第一介电层与该第一线路结构,其中该第二介电层位于另一该复合线路结构与该第二线路结构之间,该第一介电层位于另一该复合线路结构与该第一线路结构之间;以及
移除该另一复合线路结构的第三载板、该第一载板以及该第二载板,以形成二内埋式线路板,其中该第一介电层以及该第二介电层的一侧内埋有该电子元件以及与该第一载板对应的该线路层,另一侧内埋有与该第二载板对应的该线路层。
10.如权利要求9所述的内埋式线路板的制作方法,其中于该第一载板以及该第二载板上形成该线路层的方法包括:
于该第一载板以及该第二载板上形成导电层;以及
图案化该导电层以形成该线路层。
11.如权利要求10所述的内埋式线路板的制作方法,其中图案化该导电层以形成该线路层的方法包括:
于各该导电层上形成光刻胶层;
图案化该光刻胶层以形成图案化光刻胶层,其中该图案化光刻胶层暴露出部分该导电层;
移除该图案化光刻胶层暴露出的部分该导电层,以形成该线路层;以及
移除该图案化光刻胶层。
12.如权利要求11所述的内埋式线路板的制作方法,其中图案化该光刻胶层的方法包括光刻工艺。
CN2007101943807A 2007-12-26 2007-12-26 内埋式线路板的制作方法 Expired - Fee Related CN101472399B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101943807A CN101472399B (zh) 2007-12-26 2007-12-26 内埋式线路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101943807A CN101472399B (zh) 2007-12-26 2007-12-26 内埋式线路板的制作方法

Publications (2)

Publication Number Publication Date
CN101472399A CN101472399A (zh) 2009-07-01
CN101472399B true CN101472399B (zh) 2011-09-21

Family

ID=40829416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101943807A Expired - Fee Related CN101472399B (zh) 2007-12-26 2007-12-26 内埋式线路板的制作方法

Country Status (1)

Country Link
CN (1) CN101472399B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036498B (zh) * 2009-09-29 2013-02-13 欣兴电子股份有限公司 内埋式组件基板结构及其制作方法
CN102131350B (zh) * 2010-01-15 2013-01-23 欣兴电子股份有限公司 线路板及其制程
KR20120035007A (ko) * 2010-10-04 2012-04-13 삼성전기주식회사 인쇄회로기판의 제조방법
CN105451471B (zh) * 2014-06-19 2018-03-27 健鼎(无锡)电子有限公司 多层电路板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177901A (zh) * 1996-09-06 1998-04-01 松下电器产业株式会社 印制布线基板的制造方法和印制布线板
CN101027775A (zh) * 2004-08-05 2007-08-29 伊姆贝拉电子有限公司 制造包括部件的层

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177901A (zh) * 1996-09-06 1998-04-01 松下电器产业株式会社 印制布线基板的制造方法和印制布线板
CN101027775A (zh) * 2004-08-05 2007-08-29 伊姆贝拉电子有限公司 制造包括部件的层

Also Published As

Publication number Publication date
CN101472399A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN100593963C (zh) 内埋式线路结构及其工艺
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US20150382459A1 (en) Printed Circuit Board And Method For Fabricating The Same, And Apparatus For Fabricating Printed Circuit Borad
CN101436578A (zh) 配线基板和制造配线基板的方法
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
US20100097770A1 (en) Printed circuit board and manufacturing method thereof
CN100581314C (zh) 线路板的立体图案化结构及其工艺
CN102573278A (zh) 多层布线基板
CN101472399B (zh) 内埋式线路板的制作方法
US20120028459A1 (en) Manufacturing process of circuit substrate
CN109922600B (zh) 线路板结构及其制作方法
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
CN102446772B (zh) 制造半导体封装的方法
TW200922429A (en) Structure and manufacturing method of (with embedded component) multilayer circuit board
CN109803494A (zh) 电路板及其制造方法
CN107454761B (zh) 高密度增层多层板的制造方法
CN104254191B (zh) 无芯层封装基板及其制作方法
CN101990791B (zh) 印刷电路板及其制造方法
CN104284530B (zh) 无芯板工艺制作印制电路板的方法
CN106851977A (zh) 印刷电路板及其制作方法
JP2011100792A5 (zh)
JP2003332503A (ja) 放熱板を有する回路基板及びその製造法
ITVI20120145A1 (it) Struttura comprensiva di involucro comprendente connessioni laterali
KR101009080B1 (ko) 방열 인쇄회로기판 및 그 제조방법
CN107567208A (zh) 一种印刷电路板制备方法及印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20161226