CN109922600B - 线路板结构及其制作方法 - Google Patents

线路板结构及其制作方法 Download PDF

Info

Publication number
CN109922600B
CN109922600B CN201810117083.0A CN201810117083A CN109922600B CN 109922600 B CN109922600 B CN 109922600B CN 201810117083 A CN201810117083 A CN 201810117083A CN 109922600 B CN109922600 B CN 109922600B
Authority
CN
China
Prior art keywords
inductor
coil patterns
conductive
insulating layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810117083.0A
Other languages
English (en)
Other versions
CN109922600A (zh
Inventor
林纬廸
简俊贤
陈富扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN109922600A publication Critical patent/CN109922600A/zh
Application granted granted Critical
Publication of CN109922600B publication Critical patent/CN109922600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H01F2027/065—Mounting on printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种线路板结构及其制作方法，所述线路板结构包括绝缘层、第一介电层、第一电感、第二介电层以及第二电感。绝缘层包括第一导电通孔、第一表面以及第二表面。第一导电通孔贯穿绝缘层以连通第一表面以及第二表面。第一介电层位于第一表面。第一电感位于第一表面且包括第一导电线圈以及第一磁通轴。第一导电线圈以螺旋形式贯穿第一介电层，且第一磁通轴的方向平行于第一表面。第二介电层位于第二表面。第二电感位于第二表面且包括第二导电线圈以及第二磁通轴。第二导电线圈以螺旋形式贯穿第二介电层，且第二磁通轴的方向平行于第二表面。

Description

线路板结构及其制作方法
技术领域
本发明涉及一种线路板结构及其制作方法，尤其涉及一种具有电感的线路板结构及其制作方法。
背景技术
随着电子产品的需求朝向高功能化、信号传输高速化及电路元件高密度化，集成电路芯片所呈现的功能越强，而针对微波通讯产品以及消费性电子产品，搭配的被动元件数量也随之遽增。再者，在电子产品强调轻薄短小之际，如何在有限的构装空间中容纳数目庞大的电子元件，已成为电子构装业者急待解决与克服的技术瓶颈。为了解决此一问题，构装技术逐渐走向单构装系统(System in Package；SIP)的系统整合阶段，特别是多芯片模块(Multi-Chip Module；MCM)的封装。而其中，内埋式主动元件及被动元件技术(embeddedtechnology)成为关键技术。通过元件的内埋化，可使封装体积大幅度缩小，能放入更多高功能性元件，以增加衬底表面的布局面积，以达到电子产品薄型化的目的。
一般而言，在现有的线路板结构中，通常是先在载板表面进行打孔，然后再将多个被动元件(如：电感)配置于载板上并进行焊接(即，一般所称的置件)。然而，通过上述配置方式，通常被动元件的宽度，以及在多个被动元件之间的最短距离都会在毫米(millimeter；mm)等级以上，因此较难将线路板结构的体积缩小。除此之外，在将多个电感元件以上述配置方式之下，由于电感之间的间距较大，因此较难形成电感耦合作用(coupling)。因此，在电子产品轻薄短小的需求下，如何进一步降低电感元件与线路板结构的体积，并且维持足够的电感效能，实已成目前亟欲解决的课题。
发明内容
本发明提供一种线路板结构及其制作方法，其可提升线路板结构的电感效能并降低线路板结构的体积。
本发明提供一种线路板结构，其包括绝缘层、第一介电层、第一电感、第二介电层以及第二电感。绝缘层包括第一导电通孔、第一表面以及相对第一表面的第二表面。第一导电通孔贯穿绝缘层以连通第一表面以及第二表面。第一电感位于绝缘层的第一表面上并电连接第一导电通孔。第一电感包括第一导电线圈以及第一磁通轴，其中第一导电线圈以螺旋形式贯穿第一介电层，且第一磁通轴的方向平行于第一表面。第二介电层设置于第二表面。第二电感位于绝缘层的第二表面上并电连接第一导电通孔。第二电感包括第二导电线圈以及第二磁通轴，其中第二导电线圈以螺旋形式贯穿第二介电层，且第二磁通轴的方向平行于第二表面。
在本发明的一实施例中，上述的绝缘层包括核心层。
在本发明的一实施例中，上述的核心层的材料不同于第一介电层及第二介电层的材料，核心层的材料包括高分子玻璃纤维复合材料衬底、玻璃衬底、陶瓷衬底、绝缘硅衬底或聚酰亚胺(Polyimide；PI)玻璃纤维复合衬底。
在本发明的一实施例中，上述的绝缘层的材料与第一介电层及第二介电层的材料相同。
在本发明的一实施例中，上述的第一导电线圈包括多个第一上线圈图案、多个第一下线圈图案以及多个第一导电盲孔。多个第一上线圈图案彼此平行地位于绝缘层的第一表面上。多个第一下线圈图案彼此平行地位于第一介电层上。多个第一导电盲孔贯穿第一介电层以电连接第一上线圈图案以及第一下线圈图案。
在本发明的一实施例中，上述的第二导电线圈包括多个第二上线圈图案、多个第二下线圈图案以及多个第二导电盲孔。多个第二上线圈图案彼此平行地位于绝缘层的第二表面上。多个第二下线圈图案彼此平行地位于第二介电层上。多个第二导电盲孔贯穿第二介电层以电连接第二上线圈图案以及第二下线圈图案。
在本发明的一实施例中，上述的第一电感于绝缘层上的正投影与第二电感至少部分重叠。
在本发明的一实施例中，上述的第一电感至第二电感的最短垂直距离小于等于100微米。
在本发明的一实施例中，上述的线路板结构还包括第三电感。第三电感位于第一电感及第二电感的一侧，并与第一电感或第二电感电耦合。第三电感包括第三导电线圈以及第三磁通轴，其中第三导电线圈以螺旋形式贯穿绝缘层，且第三磁通轴的方向平行于第一表面。
在本发明的一实施例中，上述的第三导电线圈包括多个第三上线圈图案、多个第三下线圈图案以及多个第三导电通孔。多个第三上线圈图案位于绝缘层的第一表面上。多个第三下线圈图案位于绝缘层的第二表面上。多个第三导电通孔贯穿绝缘层以电连接第三上线圈图案以及第三下线圈图案。
在本发明的一实施例中，上述的第三上线圈图案位于第一介电层上，上述的第三下线圈图案位于第二介电层上，上述的第三导电通孔贯穿绝缘层、第一介电层以及第二介电层，以电连接第三上线圈图案以及第三下线圈图案。
在本发明的一实施例中，上述的第三电感至第一电感或第二电感的最短水平距离小于等于100微米。
在本发明的一实施例中，上述的第三导电通孔包括实心导电柱、空心导电柱或多个彼此连接的导电通孔。
本发明的线路板结构的制作方法的制作方法包括下列步骤。提供绝缘层。绝缘层包括第一导电通孔、第一表面以及相对第一表面的第二表面。第一导电通孔贯穿绝缘层以连通第一表面以及第二表面。在绝缘层的第一表面上形成多个彼此平行的第一上线圈图案。在第一上线圈图案上形成第一介电层。形成多个贯穿第一介电层的第一导电盲孔。在第一介电层上形成多个彼此平行的第一下线圈图案，其中，第一下线圈图案通过第一导电盲孔电连接至第一上线圈图案，且第一上线圈图案、第一导电盲孔以及第一下线圈图案构成第一电感。在绝缘层的第二表面上形成多个彼此平行的第二上线圈图案。在第二上线圈图案上形成第二介电层。形成多个贯穿第二介电层的第二导电盲孔。在第二介电层上形成多个彼此平行的第二下线圈图案，其中，第二下线圈图案通过第二导电盲孔电连接至第二上线圈图案，且第二上线圈图案、第二导电盲孔以及第二下线圈图案构成第二电感。
在本发明的一实施例中，上述的第一上线圈图案的延伸方向与第一下线圈图案的延伸方向不同，且第二上线圈图案的延伸方向与第二下线圈图案的延伸方向不同。
在本发明的一实施例中，上述的第一电感于绝缘层上的正投影与第二电感至少部分重叠。
在本发明的一实施例中，上述的第一电感至第二电感的最短垂直距离小于等于100微米。
在本发明的一实施例中，上述的线路板结构的制作方法还包括下列步骤。形成多个贯穿绝缘层的第三导电通孔。在绝缘层的第一表面上形成多个第三上线圈图案。在绝缘层的第二表面上形成多个第三下线圈图案，其中，第三下线圈图案通过第三导电通孔电连接至第三上线圈图案，且第三上线圈图案、第三导电通孔以及第三下线圈图案构成第三电感。
在本发明的一实施例中，上述的第三电感至第一电感或第二电感的最短水平距离小于等于100微米。
在本发明的一实施例中，上述的第一介电层位于第三上线圈图案与绝缘层之间。
在本发明的一实施例中，上述的第二介电层位于第三下线圈图案与绝缘层之间。
基于上述，本发明将第一电感的第一导电线圈以螺旋形式贯穿第一介电层，且将第二电感的第二导电线圈以螺旋形式贯穿第二介电层，如此，可以降低电子元件的体积。并且，由于第一电感的第一磁通轴的方向平行于绝缘层的第一表面，第二电感的第二磁通轴的方向平行于绝缘层的第二表面，且第一电感至第二电感的最短垂直距离可以小于等于100微米，如此，可以使第一电感与第二电感之间形成电感耦合作用，以提升电感效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1H是依照本发明的第一实施例的一种线路板结构的制造过程的剖面示意图；
图1I是依照本发明的第一实施例的一种线路板结构的部分立体示意图；
图1J是依照本发明第二实施例的一种线路板结构的部分上视示意图；
图2A至图2D是依照本发明第二实施例的一种线路板结构的部分制造过程的剖面示意图；
图2E是依照本发明第二实施例的一种线路板结构的部分上视示意图；
图3是依照本发明的第三实施例的一种线路板结构的剖面示意图；
图4是依照本发明的第四实施例的一种线路板结构的剖面示意图。
附图标记说明
100、200、300、400：线路板结构；
110：绝缘层；
112：第一导电通孔；
112a、212a：贯孔；
114：第一表面；
116：第二表面；
120、124、128、130、140：图案化线路层；
122、126、132、142：图案化介电层；
122a、126a：介电层开口；
150：第一介电层；
150a：第一开口；
10：第一电感；
12：第一导电线圈；
10a：第一磁通轴；
14：第一上线圈图案；
16：第一下线圈图案；
18：第一导电盲孔；
19：第一接垫；
160：第二介电层；
160a：第二开口；
20：第二电感；
22：第二导电线圈；
20a：第二磁通轴；
24：第二上线圈图案；
26：第二下线圈图案；
28：第二导电盲孔；
29：第二接垫；
170：第一保护层；
180：第二保护层；
30、30’、30”：第三电感；
32、32’、32”：第三导电线圈；
30a：第三磁通轴；
34：第三上线圈图案；
36：第三下线圈图案；
38、38’、38”：第三导电通孔。
具体实施方式
有关本发明之前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。
图1A至图1H是依照本发明的第一实施例的一种线路板结构的制造过程的剖面示意图。图1I是依照本发明的第一实施例的一种线路板结构的部分立体示意图。图1J是依照本发明第二实施例的一种线路板结构的部分上视示意图，且图1J省略示出部分膜层。具体而言，图1I是依照本发明的第一实施例的一种线路板结构中的其中一个电感的部分立体示意图。
本实施例的线路板结构的制作方法包括下列步骤。首先，请参照图1A，提供绝缘层110，其中，绝缘层110包括贯孔(through hole)112a、第一表面114以及第二表面116，且第一表面114与第二表面116彼此相对，而贯孔112a贯穿绝缘层110以连通第一表面114以及第二表面116。本实施例可例如使用机械钻孔或激光钻孔的方式形成贯穿绝缘层110的贯孔112a，当然，本实施例仅用以举例说明，本发明并不限制贯孔112a的形成方式。
在本实施例中，绝缘层110可以包括核心层，且核心层110可包括高分子玻璃纤维复合材料衬底、玻璃衬底、陶瓷衬底、绝缘硅衬底或聚酰亚胺(Polyimide；PI)玻璃纤维复合衬底等，但本发明不限于此。在其他实施例中，绝缘层110可以为具有单层或多层介电材质的介电层。
接着，请参照图1B，在某些实施例中，可于绝缘层110的第一表面114上形成图案化线路层120，和/或于绝缘层110的第二表面116上形成图案化线路层124。图案化线路层120以及图案化线路层124可以在同一线路工艺步骤中同时形成。具体而言，图案化线路层120和/或图案化线路层124的制作方法可例如包括下列步骤。可以通过沉积工艺和/或电镀工艺等其他适宜的工艺在绝缘层110的第一表面114和/或第二表面116上形成导电物质。并且，导电物质可以进一步填入绝缘层110的贯孔112a(示出于图1A)内，以形成具有导电性质的第一导电通孔112。随后，可以通过例如微影及蚀刻工艺以对覆盖于绝缘层110的第一表面114上的导电物质进行图案化，以形成图案化线路层120。或是，可以通过例如微影及蚀刻工艺以对覆盖于绝缘层110的第二表面116上的导电物质进行图案化，以形成图案化线路层124。基于导电性的考量，图案化线路层120和/或图案化线路层124一般是使用金属材料，但本发明不限于此。
接着，请参照图1C，选择性地于图案化线路层120上形成图案化介电层122以及选择性地于图案化线路层124上形成图案化介电层126。图案化介电层122、126可以具有多个介电层开口122a、126a，以暴露出部分的图案化线路层120、124。图案化介电层122、126的材料可以包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、感光性介电材料或其他适宜的介电材料。以无机的介电材料为例，可以通过沉积工艺或其他适宜的工艺在绝缘层110的第一表面114上形成覆盖图案化线路层120的无机介电材料，随后，例如可以通过微影及蚀刻工艺以使覆盖于图案化线路层120上的无机介电材料形成介电层开口122a。以有机的介电材料为例，可以通过涂布法、黏合法、溶胶凝胶法(Sol-Gel method)或压合法或其他适宜的工艺在绝缘层110的第一表面114以及第二表面116上形成覆盖图案化线路层120、124的有机介电材料，随后，可以依据有机介电材料的性质进行光聚合(photopolymerization)或烘烤(baking)工艺而固化，并通过显影、蚀刻、钻孔或其他适宜的工艺以使覆盖于图案化线路层120、124上的有机介电材料形成介电层开口122a、126a。
接着，请参照图1D，在某些实施例中，在形成图案化介电层122、126之后，可于图案化介电层122上依序形成另一图案化线路层130以及另一图案化介电层132，并于图案化介电层126上形成图案化线路层140以及图案化介电层142。图案化线路层130、140的形成方式可以类似于前述的图案化线路层120、124，且图案化介电层132、142的形成方式可以类似于前述的图案化介电层122、126，故于此不加以详述。
在某些实施例中，部分的图案化线路层140可以为第二上线圈图案24，且在其他未示出的剖面上，第二上线圈图案24可以电连接至图案化线路层124。
在本实施例中，若绝缘层110为核心层，则此绝缘层110可以与其第一表面114上的图案化线路层120、130以及其第二表面116上的图案化线路层124、140构成双面线路板(double sided wiring board)，并于此双面线路板的相对两面上分别继续堆叠其他膜层。须说明的是，形成图案化线路层120、124、130、140以及图案化介电层122、126、132、142的步骤(也即图1B至图1D所示的步骤)可为选择性的步骤，也可省略上述选择性的步骤。并且，本发明并不限制形成于绝缘层110上的图案化线路层以及图案化介电层的数量。
接着，请参照图1E，在绝缘层110的第一表面114上形成多个彼此平行的第一上线圈图案14。第一上线圈图案14的形成方式可以类似于前述的图案化线路层120，故于此不加以详述。值得注意的是，在图1E的剖面示意图中，由于剖面位置的关系，仅表示了多个第一上线圈图案14的其中之一，而多个第一上线圈图案14之间的平行关系可以如图1I或图1J所示出。
请继续参照图1E，在绝缘层110的第二表面116上形成多个彼此平行的第二上线圈图案24。第二上线圈图案24的形成方式或图案可以类似于前述的第一上线圈图案14，故于此不加以详述。值得注意的是，在本实施例中，对于第一上线圈图案14以及第二上线圈图案24的形成顺序并不加以限制。
在某些实施例中，可以选择性地可于绝缘层110的第二表面116上再形成图案化线路层128。图案化线路层128的形成方式可以类似于前述的图案化线路层120，故于此不加以详述。
接着，请参照图1F，在形成第一上线圈图案14之后，在第一上线圈图案14上形成第一介电层150。第一介电层150具有多个第一开口150a，以暴露出各个第一上线圈图案14的相对两端。第一介电层150的形成方式可以类似于前述的图案化介电层122，且第一介电层150上的第一开口150a的形成方式可以类似于前述的图案化介电层122的介电层开口122a，故于此不加以详述。
请继续参照图1F，在形成第二上线圈图案24之后，在第二上线圈图案24上形成第二介电层160。第二介电层160具有多个贯穿第二介电层160及图案化介电层142的第二开口160a，以暴露出各个第二上线圈图案24的相对两端。第二介电层160的形成方式可以类似于前述的第一介电层150，且第二介电层160上的第二开口160a的形成方式可以类似于前述的第一介电层150上的第一开口150a，故于此不加以详述。值得注意的是，在本实施例中，对于第一介电层150以及第二介电层160的形成顺序并不加以限制，也可同时形成。
接着，请参照图1G，在形成第一介电层150之后，在第一介电层150上形成第一下线圈图案16。并且，用于形成第一下线圈图案16的导电物质可以进一步填入第一介电层150的第一开口150a(示出于图1F)内，以形成多个第一导电盲孔18。如图1I所示，多个第一导电盲孔18的其中两个可以分别连接同一个第一上线圈图案14的相对两端，以使各个第一上线圈图案14通过设置于其上的第一导电盲孔18与相邻的第一下线圈图案16电连接。第一下线圈图案16的形成方式可以类似于前述的第一上线圈图案14，故于此不加以详述。值得注意的是，在图1G的剖面示意图中，由于剖面位置的关系，仅表示了多个第一上线圈图案14的其中之一，而多个第一上线圈图案14之间的平行关系可以如图1I或图1J所示出。
如图1I所示，第一上线圈图案14、第一导电盲孔18以及第一下线圈图案16可以构成具有第一导电线圈12的第一电感10。换言之，第一电感10的第一导电线圈12是以螺旋形式贯穿第一介电层150。如此一来，可以使第一电感10的第一磁通轴10a的方向约略平行于第一表面114。在本实施例中，第一电感10可以为自电感(Self-Inductance)，但本发明不限于此。在其他实施例中，第一电感10也可以为互电感(Mutual Inductance)。
在本实施例中，可以在第一介电层150上形成第一接垫19，且第一接垫19可以与第一电感10电连接，以使第一电感10通过第一接垫19以与其他的电子元件电连接。在本实施例中，第一接垫19与第一下线圈图案16可以为同一图案化导电层，但本发明不限于此。
请继续参照图1G，在形成第二介电层160及其具有的多个第二开口160a之后，于第二介电层160上形成第二下线圈图案26。并且，用于形成第二下线圈图案26的导电物质可以进一步填入第二介电层160的第二开口160a(示出于图1F)内，以形成多个第二导电盲孔28。多个第二导电盲孔28的其中两个可以分别连接同一个第二上线圈图案24的相对两端，以使各个第二上线圈图案24通过设置于其上的第二导电盲孔28与相邻的第二下线圈图案26电连接。第二下线圈图案26的形成方式可以类似于前述的第二上线圈图案24，故于此不加以详述。
类似于如图1I所示的第一电感10，第二上线圈图案24、第二导电盲孔28以及第二下线圈图案26可以构成具有第二导电线圈22的第二电感20。换言之，第二电感20的第二导电线圈22是以螺旋形式贯穿第二介电层160。如此一来，可以使第二电感20的第二磁通轴20a的方向平行于第二表面116。在本实施例中，第二电感20可以为自电感，但本发明不限于此。在其他实施例中，第二电感20也可以为互电感。
在本实施例中，第一电感10可以与第二电感20电串联，且第一电感10的第一磁通轴10a的方向与第二电感20的第二磁通轴20a的方向大致上相同。如此一来，可以通过第一电感10及第二电感20的彼此串联来提升线路板结构100的电感效能。在一些实施例中，第一电感10至第二电感20的最短垂直距离D1小于等于100微米(micrometer；μm)，以使具有立体螺旋结构的第一电感10与第二电感20可以产生增强电感耦合效果(enhance inductancecoupling)，而可以在有限的空间中提升电感效能。
在本实施例中，可以在第二介电层160上形成第二接垫29，且第二接垫29可以与第二电感20电连接，以使第二电感20通过第二接垫29以与其他的电子元件电连接。在本实施例中，第二接垫29与第二下线圈图案26可以为同一图案化导电层，但本发明不限于此。
接着，请参照图1H，在形成第一下线圈图案16之后，可以于第一下线圈图案16上形成第一保护层170，且第一保护层170可以暴露出第一接垫19。第一保护层170可以为防焊层(solder mask)或干膜(dry film)，但本发明不限于此。
请继续参照图1H，在形成第二下线圈图案26之后，可以于第二下线圈图案26上形成第二保护层180，且第二保护层180可以暴露出第二接垫29。第二保护层180可以为防焊层或干膜，但本发明不限于此。值得注意的是，在本实施例中，对于第一保护层170以及第二保护层180的形成顺序并不加以限制。第一接垫19与第二接垫29的表面还包括进一步地进行表面处理，在其上形成有机保焊层(Organic Solderability Preservatives；OSP)、镍金、钯金、镍钯金、镍银、钯银、镍钯银等，但不限于此。
经过上述工艺后即可大致上完成本实施例的线路板结构100的制作。在结构上来说，本实施例的线路板结构100包括绝缘层110、第一介电层150、第一电感10、第二介电层160以及第二电感20。绝缘层110包括第一导电通孔112、第一表面114以及相对第一表面114的第二表面116。第一导电通孔112贯穿绝缘层110以连通第一表面114以及第二表面116。第一电感10位于绝缘层110的第一表面114上并电连接第一导电通孔112。第一电感10包括第一导电线圈12以及第一磁通轴10a，其中第一导电线圈12以螺旋形式贯穿第一介电层150，且第一磁通轴10a的方向平行于第一表面114。第二介电层160设置于第二表面116。第二电感20位于绝缘层110的第二表面116上并电连接第一导电通孔112。第二电感20包括第二导电线圈22以及第二磁通轴20a，其中第二导电线圈22以螺旋形式贯穿第二介电层160，且第二磁通轴20a的方向平行于第二表面116。
在本实施例中，绝缘层110可为核心层，且核心层110的材料可以不同于第一介电层150和/或第二介电层160的材料。核心层110的材料可以包括高分子玻璃纤维复合材料、玻璃衬底、陶瓷衬底、绝缘硅衬底、聚酰亚胺(Polyimide；PI)玻璃纤维复合衬底或其他类似的硬质介电材料。换言之，本实施例的线路板结构100可为具有核心层110的有芯(core)线路板结构，但本发明不限于此。在其他实施例中，绝缘层110的材料与第一介电层150和/或第二介电层160的材料相同或相似，也就是说，绝缘层110可为一般的介电层，如此，线路板结构100则可为无芯(coreless)线路板结构，其工艺可例如为在载板的相对两表面上皆形成上述的第一电感10、第二电感20以及其他叠构膜层，之后在将载板移除以形成两个独立的无芯线路板结构。
在本实施例中，第一电感10于绝缘层110上的正投影与第二电感20至少部分重叠，且可以使第一电感10至第二电感20的最短距离(最短垂直距离D1和/或最短水平距离)小于等于100微米(micrometer；μm)，以使具有立体螺旋结构的第一电感10与第二电感20可以产生增强电感耦合效果，而可以在线路板结构100的有限空间中提升电感效能。
图2A至图2D是依照本发明第二实施例的一种线路板结构的部分制造过程的剖面示意图。值得注意的是，在本实施例中，线路板结构的部分制造过程与图1A至图1H所示出的制造过程相同或相似，其类似的构件以相同的标号表示，且具有类似的功能或形成方式，并省略描述。具体而言，在本实施例中，形成线路板结构100中第一电感10以及第二电感20的制造过程可以类似于图1A至图1H所示出的制造过程，为求简洁，于此不加以赘述。
首先，请同时参照图1E与图2A，在形成如图1E所示出的第一上线圈图案14以及第二上线圈图案24之后，可以于第一上线圈图案14上形成第一介电层150，且于第二上线圈图案24上形成第二介电层160。
接着，请参照图2B，可以通过机械钻孔或激光钻孔的方式，以形成贯穿绝缘层110、图案化介电层122、126、132、142(若有)、第一介电层150以及第二介电层160的多个贯孔212a。
接着，请参照图2C，在形成多个贯孔212a之后，可以通过沉积工艺和/或电镀工艺等其他适宜的工艺，以在第一介电层150和/或第二介电层160上形成导电物质。并且，导电物质可以进一步填入多个贯孔212a(示出于图2B)内，以形成多个具有导电性质的第三导电通孔38。
请继续参照图2C，可以通过微影及蚀刻工艺以使覆盖于第一介电层150上的导电物质图案化，以在形成第一下线圈图案16的步骤中同时形成多个第三上线圈图案34。并且，可以通过微影及蚀刻工艺以使覆盖于第二介电层160上的导电物质图案化，以在形成第二下线圈图案26的步骤中同时形成多个第三下线圈图案36。在本实施例中，第三上线圈图案34以及第三下线圈图案36可在同一线路工艺步骤中同时形成。值得注意的是，在其他实施例中，对于第三上线圈图案34以及第三下线圈图案36的形成顺序并不加以限制。并且，在图2C的剖面示意图中，由于剖面位置的关系，仅表示了多个第三上线圈图案34及多个第三下线圈图案36的其中之一，而多个第三上线圈图案34之间的平行关系可以如图2E所示出。
类似于如图1I所示的第一电感10，第三上线圈图案34、第三导电通孔38以及第三下线圈图案36可以构成具有第三导电线圈32的第三电感30。换言之，第三电感30的第三导电线圈32是以螺旋形式贯穿绝缘层110、图案化介电层122、126、132、142(若有)、第一介电层150以及第二介电层160。如此一来，可以使第三电感30的第三磁通轴30a(示出于图2E)的方向平行于绝缘层110的第一表面114和/或第二表面116。在本实施例中，第三电感30可以为自电感，但本发明不限于此。在其他实施例中，第三电感30也可以为互电感。
在本实施例中，第三电感30可以与第二电感20电串联，且第三电感30的第三磁通轴30a的方向与第二电感20的第二磁通轴20a的方向大致上相同。如此一来，可以通过第三电感30及第二电感20以提升线路板结构100的电感效能。在一些实施例中，第三电感30至第二电感20的最短水平距离小于等于100微米，以使具有立体螺旋结构的第三电感30与第二电感20可以产生增强电感耦合效果，而可以在有限的空间中提升电感效能。在其他可行的实施例中，也可以使第三电感30至第一电感10的最短距离小于等于100微米，以使第三电感30与第一电感10可以产生增强电感耦合效果，而可以在有限的空间中提升电感效能。
在本实施例中，第一下线圈图案16可与第三上线圈图案34位在同一层，且第二下线圈图案26可与第三下线圈图案36位在同一层，但本发明不限于此。在其他的实施例中，第一下线圈图案16与第三上线圈图案34可以分别位在不同的膜层，和/或第二下线圈图案26与第三下线圈图案36可分别位在不同的膜层。举例而言，可以使第一上线圈图案14与第三上线圈图案34位在相同的膜层，和/或使第二上线圈图案24与第三下线圈图案36位在相同的膜层。在其他实施例中，第三电感30的第三导电线圈32可至少以螺旋形式贯穿绝缘层110，并与第一电感10或第二电感20电连接。据此，第三上线圈图案34可例如与图案化线路层120在同一步骤中形成，而第三下线圈图案36则可例如与图案化线路层140在同一步骤中形成。
接着，请参照图2D，在形成第三上线圈图案34之后，可以于第三上线圈图案34上形成第一保护层170。并且，在形成第三下线圈图案36之后，可以于第三下线圈图案36上形成第二保护层180。值得注意的是，在本实施例中，对于第一保护层170以及第二保护层180的形成顺序并不加以限制。
经过上述工艺后即可大致上完成本实施例的线路板结构200的制作。请同时参照图2D与图2E，其中图2E是依照本发明第二实施例的一种线路板结构的部分上视示意图，图2D是沿图2E中A-A’剖线的剖面示意图，且图2E省略示出部分膜层。在本实施例中，线路板结构200与线路板结构100相似，而线路板结构200与线路板结构100的主要差别在于：线路板结构200还包括由多个第三上线圈图案34、多个第三下线圈图案36以及多个第三导电通孔38所构成的第三电感30。
在本实施例中，第三电感30的多个第三导电通孔38可以为实心导电柱，但本发明不限于此。
图3是依照本发明的第三实施例的一种线路板结构的剖面示意图。第三实施例的线路板结构300与图2D的线路板结构200相似，而线路板结构300与线路板结构200的主要差别在于：多个第三上线圈图案34、多个第三下线圈图案36以及多个第三导电通孔38’可以构成第三电感30’的第三导电线圈32’。换言之，第三电感30’的第三导电线圈32’是以螺旋形式贯穿绝缘层110、图案化介电层122、126、132、142(若有)、第一介电层150以及第二介电层160，且第三电感30’的多个第三导电通孔38’可以为空心导电柱，但本发明不限于此。
在一些实施例中，第三导电通孔38’中间也可以为塞孔树脂材料或高分子玻璃陶瓷混合材料等，但不限于此。
图4是依照本发明的第四实施例的一种线路板结构的剖面示意图。第四实施例的线路板结构400与图2D的线路板结构200相似，而线路板结构400与线路板结构200的主要差别在于：多个第三上线圈图案34、多个第三下线圈图案36以及多个第三导电通孔38”可以构成第三电感30”的第三导电线圈32”。换言之，第三电感30”的第三导电线圈32”是以螺旋形式贯穿绝缘层110、图案化介电层122、126、132、142(若有)、第一介电层150以及第二介电层160，且第三电感30”的多个第三导通孔38”可以为X型导电通孔。
综上所述，本发明将第一电感的第一导电线圈以螺旋形式贯穿第一介电层，且将第二电感的第二导电线圈以螺旋形式贯穿第二介电层，如此，可以缩小电感尺寸并且降低线路板结构的体积，达到轻薄短小的需求。并且，由于第一电感的第一磁通轴的方向平行于绝缘层的第一表面，第二电感的第二磁通轴的方向平行于绝缘层的第二表面，且第一电感至第二电感的最短距离可以小于等于100微米，如此，可以使第一电感与第二电感之间形成增强电感耦合作用，以提升电感效能。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种线路板结构，其特征在于，包括：
绝缘层，包括第一导电通孔、第一表面以及相对所述第一表面的第二表面，所述第一导电通孔贯穿所述绝缘层以连通所述第一表面以及所述第二表面；
第一介电层，设置于所述第一表面；
第一电感，位于所述绝缘层的所述第一表面上并电连接所述第一导电通孔，所述第一电感包括第一导电线圈以及第一磁通轴，其中所述第一导电线圈以螺旋形式贯穿所述第一介电层，且所述第一磁通轴的方向平行于所述第一表面；
第二介电层，设置于所述第二表面；
第二电感，位于所述绝缘层的所述第二表面上并电连接所述第一导电通孔，所述第二电感包括第二导电线圈以及第二磁通轴，其中所述第二导电线圈以螺旋形式贯穿所述第二介电层，且所述第二磁通轴的方向平行于所述第二表面；以及
第三电感，位于所述第一电感及所述第二电感的一侧，并与所述第一电感或所述第二电感电性耦合，所述第三电感包括第三导电线圈以及第三磁通轴，其中所述第三导电线圈以螺旋形式贯穿所述绝缘层，且所述第三磁通轴的方向平行于所述第一表面，
其中所述第一电感至所述第二电感的最短垂直距离小于等于100微米，所述第三电感至所述第一电感或所述第二电感的最短水平距离小于等于100微米；
其中所述第一导电线圈包括：
多个第一上线圈图案，彼此平行地位于所述绝缘层的所述第一表面上；
多个第一下线圈图案，彼此平行地位于所述第一介电层上；以及
多个第一导电盲孔，贯穿所述第一介电层以电连接所述多个第一上线圈图案以及所述多个第一下线圈图案，
其中所述第二导电线圈包括：
多个第二上线圈图案，彼此平行地位于所述绝缘层的所述第二表面上；
多个第二下线圈图案，彼此平行地位于所述第二介电层上；以及
多个第二导电盲孔，贯穿所述第二介电层以电连接所述多个第二上线圈图案以及所述多个第二下线圈图案，
其中所述第三导电线圈包括：
多个第三上线圈图案，位于所述绝缘层的所述第一表面上；
多个第三下线圈图案，位于所述绝缘层的所述第二表面上；以及
多个第三导电通孔，贯穿所述绝缘层以电连接所述多个第三上线圈图案以及所述多个第三下线圈图案，
其中所述多个第三上线圈图案位于所述第一介电层上，所述多个第三下线圈图案位于所述第二介电层上，所述多个第三导电通孔贯穿所述绝缘层、所述第一介电层以及所述第二介电层，以电连接所述多个第三上线圈图案以及所述多个第三下线圈图案，且所述第一下线圈图案与所述第三上线圈图案位在同一层，所述第二下线圈图案与所述第三下线圈图案位在同一层。
2.根据权利要求1所述的线路板结构，其中所述绝缘层包括核心层。
3.根据权利要求2所述的线路板结构，其中所述核心层的材料不同于所述第一介电层及所述第二介电层的材料，所述核心层的材料包括高分子玻璃纤维复合材料衬底、玻璃衬底、陶瓷衬底、绝缘硅衬底或聚酰亚胺玻璃纤维复合衬底。
4.根据权利要求1所述的线路板结构，其中所述绝缘层的材料与所述第一介电层及所述第二介电层的材料相同。
5.根据权利要求1所述的线路板结构，其中所述第一电感于所述绝缘层上的正投影与所述第二电感至少部分重叠。
6.根据权利要求1所述的线路板结构，其中各所述第三导电通孔包括实心导电柱、空心导电柱或X型导电通孔。
7.一种线路板结构的制作方法，其特征在于，包括：
提供绝缘层，包括第一导电通孔、第一表面以及相对所述第一表面的第二表面，所述第一导电通孔贯穿所述绝缘层以连通所述第一表面以及所述第二表面；
在所述绝缘层的所述第一表面上形成多个彼此平行的第一上线圈图案；
在所述绝缘层的所述第二表面上形成多个彼此平行的第二上线圈图案；
在所述多个第一上线圈图案上形成第一介电层；
在所述多个第二上线圈图案上形成第二介电层；形成多个贯穿所述第一介电层的第一导电盲孔；
形成多个贯穿所述第二介电层的第二导电盲孔；
在所述第一介电层上形成多个彼此平行的第一下线圈图案，其中所述多个第一下线圈图案通过所述多个第一导电盲孔电连接至所述多个第一上线圈图案，且所述多个第一上线圈图案、所述多个第一导电盲孔以及所述多个第一下线圈图案构成第一电感；
在所述第二介电层上形成多个彼此平行的第二下线圈图案，其中所述多个第二下线圈图案通过所述多个第二导通孔电连接至所述多个第二上线圈图案，且所述多个第二上线圈图案、所述多个第二导电盲孔以及所述多个第二下线圈图案构成第二电感；
形成多个贯穿所述绝缘层的第三导电通孔；以及
在所述绝缘层的所述第一表面以及所述第二表面上分别形成多个第三上线圈图案以及多个第三下线圈图案，其中所述多个第三下线圈图案通过所述多个第三导电通孔电连接至所述多个第三上线圈图案，且所述多个第三上线圈图案、所述多个第三导电通孔以及所述多个第三下线圈图案构成第三电感，
其中所述第一电感至所述第二电感的最短垂直距离小于等于100微米，所述第三电感至所述第一电感或所述第二电感的最短水平距离小于等于100微米，且所述第一下线圈图案与所述第三上线圈图案经由相同的工艺形成，所述第二下线圈图案与所述第三下线圈图案经由相同的工艺形成。
8.根据权利要求7所述的线路板结构的制作方法，其中所述多个第一上线圈图案的延伸方向与所述多个第一下线圈图案的延伸方向不同，且所述多个第二上线圈图案的延伸方向与所述多个第二下线圈图案的延伸方向不同。
9.根据权利要求7所述的线路板结构的制作方法，其中所述第一电感于所述绝缘层上的正投影与所述第二电感至少部分重叠。
10.根据权利要求7所述的线路板结构的制作方法，其中所述第一介电层位于所述多个第三上线圈图案与所述绝缘层之间，且所述第二介电层位于所述多个第三下线圈图案与所述绝缘层之间。
CN201810117083.0A 2017-12-13 2018-02-06 线路板结构及其制作方法 Active CN109922600B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106143691A TWI678952B (zh) 2017-12-13 2017-12-13 線路板結構及其製作方法
TW106143691 2017-12-13

Publications (2)

Publication Number Publication Date
CN109922600A CN109922600A (zh) 2019-06-21
CN109922600B true CN109922600B (zh) 2021-03-05

Family

ID=63963986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810117083.0A Active CN109922600B (zh) 2017-12-13 2018-02-06 线路板结构及其制作方法

Country Status (3)

Country Link
US (1) US10123418B1 (zh)
CN (1) CN109922600B (zh)
TW (1) TWI678952B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552008B2 (en) * 2018-11-28 2023-01-10 Intel Corporation Asymmetric cored integrated circuit package supports
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板
TWI830566B (zh) * 2022-12-30 2024-01-21 恆勁科技股份有限公司 整合有電感線路結構之封裝載板及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077538A (ja) * 1999-09-02 2001-03-23 Fuji Photo Film Co Ltd プリント基板のパターンコイル
CN1469400A (zh) * 2003-07-02 2004-01-21 威盛电子股份有限公司 形成于二布线层间的电感
CN105142341A (zh) * 2015-09-11 2015-12-09 禾邦电子（中国）有限公司 Pcb线圈

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07272932A (ja) * 1994-03-31 1995-10-20 Canon Inc プリントインダクタ
FR2771843B1 (fr) * 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
US8803648B2 (en) * 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US20140253279A1 (en) 2013-03-08 2014-09-11 Qualcomm Incorporated Coupled discrete inductor with flux concentration using high permeable material
US9264013B2 (en) 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US9443921B2 (en) 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US9954267B2 (en) 2015-12-28 2018-04-24 Qualcomm Incorporated Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077538A (ja) * 1999-09-02 2001-03-23 Fuji Photo Film Co Ltd プリント基板のパターンコイル
CN1469400A (zh) * 2003-07-02 2004-01-21 威盛电子股份有限公司 形成于二布线层间的电感
CN105142341A (zh) * 2015-09-11 2015-12-09 禾邦电子（中国）有限公司 Pcb线圈

Also Published As

Publication number Publication date
TWI678952B (zh) 2019-12-01
CN109922600A (zh) 2019-06-21
US10123418B1 (en) 2018-11-06
TW201929619A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
KR100819278B1 (ko) 인쇄회로 기판 및 그 제조 방법
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
US20140104798A1 (en) Hybrid lamination substrate, manufacturing method thereof and package substrate
US20050252683A1 (en) Circuit substrate and method of manufacturing plated through slot thereon
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
US9324580B2 (en) Process for fabricating a circuit substrate
CN109922600B (zh) 线路板结构及其制作方法
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
JP2002314257A (ja) 多層回路基板、その製造方法および電気アセンブリ
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN110087392B (zh) 线路板结构及其制作方法
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
US7013560B2 (en) Process for fabricating a substrate
US9253880B2 (en) Printed circuit board including a plurality of circuit layers and method for manufacturing the same
US6946727B2 (en) Vertical routing structure
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
CN104219881A (zh) 复合式电路板及其制作方法
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
US20240155765A1 (en) Electronic component embedded substrate and manufacturing method therefor
KR101983266B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101113889B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR102222605B1 (ko) 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant