TW201929619A - 線路板結構及其製作方法 - Google Patents
線路板結構及其製作方法 Download PDFInfo
- Publication number
- TW201929619A TW201929619A TW106143691A TW106143691A TW201929619A TW 201929619 A TW201929619 A TW 201929619A TW 106143691 A TW106143691 A TW 106143691A TW 106143691 A TW106143691 A TW 106143691A TW 201929619 A TW201929619 A TW 201929619A
- Authority
- TW
- Taiwan
- Prior art keywords
- inductor
- conductive
- coil patterns
- dielectric layer
- circuit board
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000004907 flux Effects 0.000 claims abstract description 32
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 269
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 239000012792 core layer Substances 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 13
- 239000002131 composite material Substances 0.000 claims description 8
- 239000003365 glass fiber Substances 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 14
- 239000003989 dielectric material Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000001808 coupling effect Effects 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005553 drilling Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical compound [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 description 1
- 239000010956 nickel silver Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
- H01F2027/065—Mounting on printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Abstract
一種線路板結構,包括絕緣層、第一介電層、第一電感、第二介電層以及第二電感。絕緣層包括第一導電通孔、第一表面以及第二表面。第一導電通孔貫穿絕緣層以連通第一表面以及第二表面。第一介電層位於第一表面。第一電感位於第一表面且包括第一導電線圈以及第一磁通軸。第一導電線圈以螺旋形式貫穿第一介電層,且第一磁通軸的方向平行於第一表面。第二介電層位於第二表面。第二電感位於第二表面且包括第二導電線圈以及第二磁通軸。第二導電線圈以螺旋形式貫穿第二介電層,且第二磁通軸的方向平行於第二表面。一種線路板結構的製作方法亦被提出。
Description
本發明是有關於一種線路板結構及其製作方法,且特別是有關於一種具有電感的線路板結構及其製作方法。
隨著電子產品的需求朝向高功能化、訊號傳輸高速化及電路元件高密度化,積體電路晶片所呈現的功能越強,而針對微波通訊產品以及消費性電子產品,搭配的被動元件數量亦隨之遽增。再者,在電子產品強調輕薄短小之際,如何在有限的構裝空間中容納數目龐大的電子元件,已成為電子構裝業者急待解決與克服的技術瓶頸。為了解決此一問題,構裝技術逐漸走向單構裝系統(System in Package;SIP)的系統整合階段,特別是多晶片模組(Multi-Chip Module;MCM)的封裝。而其中,內埋式主動元件及被動元件技術(embedded technology)成為關鍵技術。藉由元件的內埋化,可使封裝體積大幅度縮小,能放入更多高功能性元件,以增加基板表面之佈局面積,以達到電子產品薄型化之目的。
一般而言,在習知的線路板結構中,通常是先在載板表面進行打孔,然後再將多個被動元件(如:電感)配置於載板上並進行焊接(即,一般所稱的置件)。然而,藉由上述配置方式,通常被動元件的寬度,以及在多個被動元件之間的最短距離都會在毫米(millimeter;mm)等級以上,因此較難將線路板結構的體積縮小。除此之外,在將多個電感元件以上述配置方式之下,由於電感之間的間距較大,因此較難形成電感耦合作用(coupling)。因此,在電子產品輕薄短小的需求下,如何進一步降低電感元件與線路板結構的體積,並且維持足夠的電感效能,實已成目前亟欲解決的課題。
本發明提供一種線路板結構及其製作方法,其可提升線路板結構的電感效能並降低線路板結構的體積。
本發明提供一種線路板結構,其包括一絕緣層、一第一介電層、一第一電感、一第二介電層以及一第二電感。絕緣層包括一第一導電通孔、一第一表面以及相對第一表面的一第二表面。第一導電通孔貫穿絕緣層以連通第一表面以及第二表面。第一電感位於絕緣層的第一表面上並電性連接第一導電通孔。第一電感包括一第一導電線圈以及一第一磁通軸,其中第一導電線圈以螺旋形式貫穿第一介電層,且第一磁通軸的方向平行於第一表面。第二介電層設置於第二表面。第二電感位於絕緣層的第二表面上並電性連接第一導電通孔。第二電感包括一第二導電線圈以及一第二磁通軸,其中第二導電線圈以螺旋形式貫穿第二介電層,且第二磁通軸的方向平行於第二表面。
在本發明的一實施例中,上述的絕緣層包括一核心層。
在本發明的一實施例中,上述的核心層的材料不同於第一介電層及第二介電層的材料,核心層的材料包括高分子玻璃纖維複合材料基板、玻璃基板、陶瓷基板、絕緣矽基板或聚醯亞胺(Polyimide;PI)玻璃纖維複合基板。
在本發明的一實施例中,上述的絕緣層的材料與第一介電層及第二介電層的材料相同。
在本發明的一實施例中,上述的第一導電線圈包括多個第一上線圈圖案、多個第一下線圈圖案以及多個第一導電盲孔。多個第一上線圈圖案彼此平行地位於絕緣層的第一表面上。多個第一下線圈圖案彼此平行地位於第一介電層上。多個第一導電盲孔貫穿第一介電層以電性連接第一上線圈圖案以及第一下線圈圖案。
在本發明的一實施例中,上述的第二導電線圈包括多個第二上線圈圖案、多個第二下線圈圖案以及多個第二導電盲孔。多個第二上線圈圖案彼此平行地位於絕緣層的第二表面上。多個第二下線圈圖案彼此平行地位於第二介電層上。多個第二導電盲孔貫穿第二介電層以電性連接第二上線圈圖案以及第二下線圈圖案。
在本發明的一實施例中,上述的第一電感於絕緣層上的一正投影與第二電感至少部分重疊。
在本發明的一實施例中,上述的第一電感至第二電感的最短垂直距離小於等於100微米。
在本發明的一實施例中,上述的線路板結構更包括一第三電感。第三電感位於第一電感及第二電感的一側,並與第一電感或第二電感電性耦合。第三電感包括一第三導電線圈以及一第三磁通軸,其中第三導電線圈以螺旋形式貫穿絕緣層,且第三磁通軸的方向平行於第一表面。
在本發明的一實施例中,上述的第三導電線圈包括多個第三上線圈圖案、多個第三下線圈圖案以及多個第三導電通孔。多個第三上線圈圖案位於絕緣層的第一表面上。多個第三下線圈圖案位於絕緣層的第二表面上。多個第三導電通孔貫穿絕緣層以電性連接第三上線圈圖案以及第三下線圈圖案。
在本發明的一實施例中,上述的第三上線圈圖案位於第一介電層上,上述的第三下線圈圖案位於第二介電層上,上述的第三導電通孔貫穿絕緣層、第一介電層以及第二介電層,以電性連接第三上線圈圖案以及第三下線圈圖案。
在本發明的一實施例中,上述的第三電感至第一電感或第二電感的最短水平距離小於等於100微米。
在本發明的一實施例中,上述的第三導電通孔包括實心導電柱、空心導電柱或多個彼此連接的導電通孔。
本發明的線路板結構的製作方法的製作方法包括下列步驟。提供一絕緣層。絕緣層包括一第一導電通孔、一第一表面以及相對第一表面的一第二表面。第一導電通孔貫穿絕緣層以連通第一表面以及第二表面。於絕緣層的第一表面上形成多個彼此平行的第一上線圈圖案。於第一上線圈圖案上形成一第一介電層。形成多個貫穿第一介電層的第一導電盲孔。於第一介電層上形成多個彼此平行的第一下線圈圖案,其中,第一下線圈圖案藉由第一導電盲孔電性連接至第一上線圈圖案,且第一上線圈圖案、第一導電盲孔以及第一下線圈圖案構成一第一電感。於絕緣層的第二表面上形成多個彼此平行的第二上線圈圖案。於第二上線圈圖案上形成一第二介電層。形成多個貫穿第二介電層的第二導電盲孔。於第二介電層上形成多個彼此平行的第二下線圈圖案,其中,第二下線圈圖案藉由第二導電盲孔電性連接至第二上線圈圖案,且第二上線圈圖案、第二導電盲孔以及第二下線圈圖案構成一第二電感。
在本發明的一實施例中,上述的第一上線圈圖案的延伸方向與第一下線圈圖案的延伸方向不同,且第二上線圈圖案的延伸方向與第二下線圈圖案的延伸方向不同。
在本發明的一實施例中,上述的第一電感於絕緣層上的一正投影與第二電感至少部分重疊。
在本發明的一實施例中,上述的第一電感至第二電感的最短垂直距離小於等於100微米。
在本發明的一實施例中,上述的線路板結構的製作方法更包括下列步驟。形成多個貫穿絕緣層的第三導電通孔。於絕緣層的第一表面上形成多個第三上線圈圖案。於絕緣層的第二表面上形成多個第三下線圈圖案,其中,第三下線圈圖案藉由第三導電通孔電性連接至第三上線圈圖案,且第三上線圈圖案、第三導電通孔以及第三下線圈圖案構成一第三電感。
在本發明的一實施例中,上述的第三電感至第一電感或第二電感的最短水平距離小於等於100微米。
在本發明的一實施例中,上述的第一介電層位於第三上線圈圖案與絕緣層之間。
在本發明的一實施例中,上述的第二介電層位於第三下線圈圖案與絕緣層之間。
基於上述,本發明將第一電感的第一導電線圈以螺旋形式貫穿第一介電層,且將第二電感的第二導電線圈以螺旋形式貫穿第二介電層,如此,可以降低電子元件的體積。並且,由於第一電感的第一磁通軸的方向平行於絕緣層的第一表面,第二電感的第二磁通軸的方向平行於絕緣層的第二表面,且第一電感至第二電感的最短垂直距離可以小於等於100微米,如此,可以使第一電感與第二電感之間形成電感耦合作用,以提升電感效能。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明。並且,在下列各實施例中,相同或相似的元件將採用相同或相似的標號。
圖1A至圖1H是依照本發明的第一實施例的一種線路板結構的製造過程的剖面示意圖。圖1I是依照本發明的第一實施例的一種線路板結構的部分立體示意圖。圖1J是依照本發明第二實施例的一種線路板結構的部分上視示意圖,且圖1J省略繪示部分膜層。具體而言,圖1I是依照本發明的第一實施例的一種線路板結構中的其中一個電感的部分立體示意圖。
本實施例的線路板結構的製作方法包括下列步驟。首先,請參照圖1A,提供一絕緣層110,其中,絕緣層110包括一貫孔(through hole)112a、一第一表面114以及一第二表面116,且第一表面114與第二表面116彼此相對,而貫孔112a貫穿絕緣層110以連通第一表面114以及第二表面116。本實施例可例如使用機械鑽孔或雷射鑽孔的方式形成貫穿絕緣層110的貫孔112a,當然,本實施例僅用以舉例說明,本發明並不限制貫孔112a的形成方式。
在本實施例中,絕緣層110可以包括核心層,且核心層110可包括高分子玻璃纖維複合材料基板、玻璃基板、陶瓷基板、絕緣矽基板或聚醯亞胺(Polyimide;PI)玻璃纖維複合基板等,但本發明不限於此。在其他實施例中,絕緣層110可以為具有單層或多層介電材質的介電層。
接著,請參照圖1B,在某些實施例中,可於絕緣層110的第一表面114上形成圖案化線路層120,且/或於絕緣層110的第二表面116上形成圖案化線路層124。圖案化線路層120以及圖案化線路層124可以在同一線路製程步驟中同時形成。具體而言,圖案化線路層120及/或圖案化線路層124的製作方法可例如包括下列步驟。可以藉由沉積製程及/或電鍍製程等其他適宜的製程在絕緣層110的第一表面114及/或第二表面116上形成導電物質。並且,導電物質可以進一步填入絕緣層110的貫孔112a(繪示於圖1A)內,以形成具有導電性質的第一導電通孔112。隨後,可以藉由例如微影及蝕刻製程以對覆蓋於絕緣層110的第一表面114上的導電物質進行圖案化,以形成圖案化線路層120。或是,可以藉由例如微影及蝕刻製程以對覆蓋於絕緣層110的第二表面116上的導電物質進行圖案化,以形成圖案化線路層124。基於導電性的考量,圖案化線路層120及/或圖案化線路層124一般是使用金屬材料,但本發明不限於此。
接著,請參照圖1C,選擇性地於圖案化線路層120上形成一圖案化介電層122以及選擇性地於圖案化線路層124上形成一圖案化介電層126。圖案化介電層122、126可以具有多個介電層開口122a、126a,以暴露出部分的圖案化線路層120、124。圖案化介電層122、126的材料可以包含無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、感光性介電材料或其他適宜的介電材料。以無機的介電材料為例,可以藉由沉積製程或其他適宜的製程在絕緣層110的第一表面114上形成覆蓋圖案化線路層120的無機介電材料,隨後,例如可以藉由微影及蝕刻製程以使覆蓋於圖案化線路層120上的無機介電材料形成介電層開口122a。以有機的介電材料為例,可以藉由塗佈法、黏合法、溶膠凝膠法(Sol-Gel method)或壓合法或其他適宜的製程在絕緣層110的第一表面114以及第二表面116上形成覆蓋圖案化線路層120、124的有機介電材料,隨後,可以依據有機介電材料的性質進行光聚合(photopolymerization)或烘烤(baking)製程而固化,並藉由顯影、蝕刻、鑽孔或其他適宜的製程以使覆蓋於圖案化線路層120、124上的有機介電材料形成介電層開口122a、126a。
接著,請參照圖1D,在某些實施例中,在形成圖案化介電層122、126之後,可於圖案化介電層122上依序形成另一圖案化線路層130以及另一圖案化介電層132,並於圖案化介電層126上形成圖案化線路層140以及圖案化介電層142。圖案化線路層130、140的形成方式可以類似於前述的圖案化線路層120、124,且圖案化介電層132、142的形成方式可以類似於前述的圖案化介電層122、126,故於此不加以詳述。
在某些實施例中,部分的圖案化線路層140可以為第二上線圈圖案24,且在其他未繪示的剖面上,第二上線圈圖案24可以電性連接至圖案化線路層124。
在本實施例中,若絕緣層110為核心層,則此絕緣層110可以與其第一表面114上的圖案化線路層120、130以及其第二表面116上的圖案化線路層124、140構成雙面線路板(double sided wiring board),並於此雙面線路板的相對兩面上分別繼續堆疊其他膜層。須說明的是,形成圖案化線路層120、124、130、140以及圖案化介電層122、126、132、142的步驟(亦即圖1B至圖1D所示的步驟)可為選擇性的步驟,亦可省略上述選擇性的步驟。並且,本發明並不限制形成於絕緣層110上的圖案化線路層以及圖案化介電層的數量。
接著,請參照圖1E,於絕緣層110的第一表面114上形成多個彼此平行的第一上線圈圖案14。第一上線圈圖案14的形成方式可以類似於前述的圖案化線路層120,故於此不加以詳述。值得注意的是,在圖1E的剖面示意圖中,由於剖面位置的關係,僅表示了多個第一上線圈圖案14的其中之一,而多個第一上線圈圖案14之間的平行關係可以如圖1I或圖1J所繪示。
請繼續參照圖1E,於絕緣層110的第二表面116上形成多個彼此平行的第二上線圈圖案24。第二上線圈圖案24的形成方式或圖案可以類似於前述的第一上線圈圖案14,故於此不加以詳述。值得注意的是,在本實施例中,對於第一上線圈圖案14以及第二上線圈圖案24的形成順序並不加以限制。
在某些實施例中,可以選擇性地可於絕緣層110的第二表面116上再形成圖案化線路層128。圖案化線路層128的形成方式可以類似於前述的圖案化線路層120,故於此不加以詳述。
接著,請參照圖1F,在形成第一上線圈圖案14之後,於第一上線圈圖案14上形成第一介電層150。第一介電層150具有多個第一開口150a,以暴露出各個第一上線圈圖案14的相對兩端。第一介電層150的形成方式可以類似於前述的圖案化介電層122,且第一介電層150上的第一開口150a的形成方式可以類似於前述的圖案化介電層122的介電層開口122a,故於此不加以詳述。
請繼續參照圖1F,在形成第二上線圈圖案24之後,於第二上線圈圖案24上形成第二介電層160。第二介電層160具有多個貫穿第二介電層160及圖案化介電層142的第二開口160a,以暴露出各個第二上線圈圖案24的相對兩端。第二介電層160的形成方式可以類似於前述的第一介電層150,且第二介電層160上的第二開口160a的形成方式可以類似於前述的第一介電層150上的第一開口150a,故於此不加以詳述。值得注意的是,在本實施例中,對於第一介電層150以及第二介電層160的形成順序並不加以限制,亦可同時形成。
接著,請參照圖1G,在形成第一介電層150之後,於第一介電層150上形成第一下線圈圖案16。並且,用於形成第一下線圈圖案16的導電物質可以進一步填入第一介電層150的第一開口150a(繪示於圖1F)內,以形成多個第一導電盲孔18。如圖1I所示,多個第一導電盲孔18的其中兩個可以分別連接同一個第一上線圈圖案14的相對兩端,以使各個第一上線圈圖案14藉由設置於其上的第一導電盲孔18與相鄰的第一下線圈圖案16電性連接。第一下線圈圖案16的形成方式可以類似於前述的第一上線圈圖案14,故於此不加以詳述。值得注意的是,在圖1G的剖面示意圖中,由於剖面位置的關係,僅表示了多個第一上線圈圖案14的其中之一,而多個第一上線圈圖案14之間的平行關係可以如圖1I或圖1J所繪示。
如圖1I所示,第一上線圈圖案14、第一導電盲孔18以及第一下線圈圖案16可以構成具有第一導電線圈12的第一電感10。換言之,第一電感10的第一導電線圈12是以螺旋形式貫穿第一介電層150。如此一來,可以使第一電感10的第一磁通軸10a的方向約略平行於第一表面114。在本實施例中,第一電感10可以為自電感(Self-Inductance),但本發明不限於此。在其他實施例中,第一電感10也可以為互電感(Mutual Inductance)。
在本實施例中,可以在第一介電層150上形成第一接墊19,且第一接墊19可以與第一電感10電性連接,以使第一電感10藉由第一接墊19以與其他的電子元件電性連接。在本實施例中,第一接墊19與第一下線圈圖案16可以為同一圖案化導電層,但本發明不限於此。
請繼續參照圖1G,在形成第二介電層160及其具有的多個第二開口160a之後,於第二介電層160上形成第二下線圈圖案26。並且,用於形成第二下線圈圖案26的導電物質可以進一步填入第二介電層160的第二開口160a(繪示於圖1F)內,以形成多個第二導電盲孔28。多個第二導電盲孔28的其中兩個可以分別連接同一個第二上線圈圖案24的相對兩端,以使各個第二上線圈圖案24藉由設置於其上的第二導電盲孔28與相鄰的第二下線圈圖案26電性連接。第二下線圈圖案26的形成方式可以類似於前述的第二上線圈圖案24,故於此不加以詳述。
類似於如圖1I所示的第一電感10,第二上線圈圖案24、第二導電盲孔28以及第二下線圈圖案26可以構成具有第二導電線圈22的第二電感20。換言之,第二電感20的第二導電線圈22是以螺旋形式貫穿第二介電層160。如此一來,可以使第二電感20的第二磁通軸20a的方向平行於第二表面116。在本實施例中,第二電感20可以為自電感,但本發明不限於此。在其他實施例中,第二電感20也可以為互電感。
在本實施例中,第一電感10可以與第二電感20電性串聯,且第一電感10的第一磁通軸10a的方向與第二電感20的第二磁通軸20a的方向大致上相同。如此一來,可以藉由第一電感10及第二電感20的彼此串聯來提升線路板結構100的電感效能。在一些實施例中,第一電感10至第二電感20的最短垂直距離D1小於等於100微米(micrometer;μm),以使具有立體螺旋結構的第一電感10與第二電感20可以產生增強電感耦合效果(enhance inductance coupling),而可以在有限的空間中提升電感效能。
在本實施例中,可以在第二介電層160上形成第二接墊29,且第二接墊29可以與第二電感20電性連接,以使第二電感20藉由第二接墊29以與其他的電子元件電性連接。在本實施例中,第二接墊29與第二下線圈圖案26可以為同一圖案化導電層,但本發明不限於此。
接著,請參照圖1H,在形成第一下線圈圖案16之後,可以於第一下線圈圖案16上形成第一保護層170,且第一保護層170可以暴露出第一接墊19。第一保護層170可以為防焊層(solder mask)或乾膜(dry film),但本發明不限於此。
請繼續參照圖1H,在形成第二下線圈圖案26之後,可以於第二下線圈圖案26上形成第二保護層180,且第二保護層180可以暴露出第二接墊29。第二保護層180可以為防焊層或乾膜,但本發明不限於此。值得注意的是,在本實施例中,對於第一保護層170以及第二保護層180的形成順序並不加以限制。第一接墊19與第二接墊29的表面更包括進一步地進行表面處理,在其上形成有機保焊層(Organic Solderability Preservatives;OSP)、鎳金、鈀金、鎳鈀金、鎳銀、鈀銀、鎳鈀銀等,但不限於此。
經過上述製程後即可大致上完成本實施例的線路板結構100的製作。在結構上來說,本實施例的線路板結構100包括一絕緣層110、一第一介電層150、一第一電感10、一第二介電層160以及一第二電感20。絕緣層110包括一第一導電通孔112、一第一表面114以及相對第一表面114的一第二表面116。第一導電通孔112貫穿絕緣層110以連通第一表面114以及第二表面116。第一電感10位於絕緣層110的第一表面114上並電性連接第一導電通孔112。第一電感10包括一第一導電線圈12以及一第一磁通軸10a,其中第一導電線圈12以螺旋形式貫穿第一介電層150,且第一磁通軸10a的方向平行於第一表面114。第二介電層160設置於第二表面116。第二電感20位於絕緣層110的第二表面116上並電性連接第一導電通孔112。第二電感20包括一第二導電線圈22以及一第二磁通軸20a,其中第二導電線圈22以螺旋形式貫穿第二介電層160,且第二磁通軸20a的方向平行於第二表面116。
在本實施例中,絕緣層110可為一核心層,且核心層110的材料可以不同於第一介電層150及/或第二介電層160的材料。核心層110的材料可以包括高分子玻璃纖維複合材料、玻璃基板、陶瓷基板、絕緣矽基板、聚醯亞胺(Polyimide;PI)玻璃纖維複合基板或其他類似的硬質介電材料。換言之,本實施例的線路板結構100可為具有核心層110的有芯(core)線路板結構,但本發明不限於此。在其他實施例中,絕緣層110的材料與第一介電層150及/或第二介電層160的材料相同或相似,也就是說,絕緣層110可為一般的介電層,如此,線路板結構100則可為一無芯(coreless)線路板結構,其製程可例如為在載板的相對兩表面上皆形成上述的第一電感10、第二電感20以及其他疊構膜層,之後在將載板移除以形成兩個獨立的無芯線路板結構。
在本實施例中,第一電感10於絕緣層110上的一正投影與第二電感20至少部分重疊,且可以使第一電感10至第二電感20的最短距離(最短垂直距離D1及/或最短水平距離)小於等於100微米(micrometer;μm),以使具有立體螺旋結構的第一電感10與第二電感20可以產生增強電感耦合效果,而可以在線路板結構100的有限空間中提升電感效能。
圖2A至圖2D是依照本發明第二實施例的一種線路板結構的部分製造過程的剖面示意圖。值得注意的是,在本實施例中,線路板結構的部分製造過程與圖1A至圖1H所繪示的製造過程相同或相似,其類似的構件以相同的標號表示,且具有類似的功能或形成方式,並省略描述。具體而言,在本實施例中,形成線路板結構100中第一電感10以及第二電感20的製造過程可以類似於圖1A至圖1H所繪示的製造過程,為求簡潔,於此不加以贅述。
首先,請同時參照圖1E與圖2A,在形成如圖1E所繪示的第一上線圈圖案14以及第二上線圈圖案24之後,可以於第一上線圈圖案14上形成第一介電層150,且於第二上線圈圖案24上形成第二介電層160。
接著,請參照圖2B,可以藉由機械鑽孔或雷射鑽孔的方式,以形成貫穿絕緣層110、圖案化介電層122、126、132、142(若有)、第一介電層150以及第二介電層160的多個貫孔212a。
接著,請參照圖2C,在形成多個貫孔212a之後,可以藉由沉積製程及/或電鍍製程等其他適宜的製程,以在第一介電層150及/或第二介電層160上形成導電物質。並且,導電物質可以進一步填入多個貫孔212a(繪示於圖2B)內,以形成多個具有導電性質的第三導電通孔38。
請繼續參照圖2C,可以藉由微影及蝕刻製程以使覆蓋於第一介電層150上的導電物質圖案化,以在形成第一下線圈圖案16的步驟中同時形成多個第三上線圈圖案34。並且,可以藉由微影及蝕刻製程以使覆蓋於第二介電層160上的導電物質圖案化,以在形成第二下線圈圖案26的步驟中同時形成多個第三下線圈圖案36。在本實施例中,第三上線圈圖案34以及第三下線圈圖案36可在同一線路製程步驟中同時形成。值得注意的是,在其他實施例中,對於第三上線圈圖案34以及第三下線圈圖案36的形成順序並不加以限制。並且,在圖2C的剖面示意圖中,由於剖面位置的關係,僅表示了多個第三上線圈圖案34及多個第三下線圈圖案36的其中之一,而多個第三上線圈圖案34之間的平行關係可以如圖2E所繪示。
類似於如圖1I所示的第一電感10,第三上線圈圖案34、第三導電通孔38以及第三下線圈圖案36可以構成具有第三導電線圈32的第三電感30。換言之,第三電感30的第三導電線圈32是以螺旋形式貫穿絕緣層110、圖案化介電層122、126、132、142(若有)、第一介電層150以及第二介電層160。如此一來,可以使第三電感30的第三磁通軸30a的方向平行於絕緣層110的第一表面114及/或第二表面116。在本實施例中,第三電感30可以為自電感,但本發明不限於此。在其他實施例中,第三電感30也可以為互電感。
在本實施例中,第三電感30可以與第二電感20電性串聯,且第三電感30的第三磁通軸30a的方向與第二電感20的第二磁通軸20a的方向大致上相同。如此一來,可以藉由第三電感30及第二電感20以提升線路板結構100的電感效能。在一些實施例中,第三電感30至第二電感20的最短水平距離D2小於等於100微米,以使具有立體螺旋結構的第三電感30與第二電感20可以產生增強電感耦合效果,而可以在有限的空間中提升電感效能。在其他可行的實施例中,也可以使第三電感30至第一電感10的最短距離小於等於100微米,以使第三電感30與第一電感10可以產生增強電感耦合效果,而可以在有限的空間中提升電感效能。
在本實施例中,第一下線圈圖案16可與第三上線圈圖案34位在同一層,且第二下線圈圖案26可與第三下線圈圖案36位在同一層,但本發明不限於此。在其他的實施例中,第一下線圈圖案16與第三上線圈圖案34可以分別位在不同的膜層,且/或第二下線圈圖案26與第三下線圈圖案36可分別位在不同的膜層。舉例而言,可以使第一上線圈圖案14與第三上線圈圖案34位在相同的膜層,且/或使第二上線圈圖案24與第三下線圈圖案36位在相同的膜層。在其他實施例中,第三電感30的第三導電線圈32可至少以螺旋形式貫穿絕緣層110,並與第一電感10或第二電感20電性連接。據此,第三上線圈圖案34可例如與圖案化線路層120在同一步驟中形成,而第三下線圈圖案36則可例如與圖案化線路層140在同一步驟中形成。
接著,請參照圖2D,在形成第三上線圈圖案34之後,可以於第三上線圈圖案34上形成第一保護層170。並且,在形成第三下線圈圖案36之後,可以於第三下線圈圖案36上形成第二保護層180。值得注意的是,在本實施例中,對於第一保護層170以及第二保護層180的形成順序並不加以限制。
經過上述製程後即可大致上完成本實施例的線路板結構200的製作。請同時參照圖2D與圖2E,其中圖2E是依照本發明第二實施例的一種線路板結構的部分上視示意圖,圖2D是沿圖2E中A-A’剖線的剖面示意圖,且圖2E省略繪示部分膜層。在本實施例中,線路板結構200與線路板結構100相似,而線路板結構200與線路板結構100的主要差別在於:線路板結構200更包括由多個第三上線圈圖案34、多個第三下線圈圖案36以及多個第三導電通孔38所構成的第三電感30。
在本實施例中,第三電感30的多個第三導電通孔38可以為實心導電柱,但本發明不限於此。
圖3是依照本發明的第三實施例的一種線路板結構的剖面示意圖。第三實施例的線路板結構300與圖2D的線路板結構200相似,而線路板結構300與線路板結構200的主要差別在於:多個第三上線圈圖案34、多個第三下線圈圖案36以及多個第三導電通孔38’可以構成第三電感30’的第三導電線圈32’。換言之,第三電感30’的第三導電線圈32’是以螺旋形式貫穿絕緣層110、圖案化介電層122、126、132、142(若有)、第一介電層150以及第二介電層160,且第三電感30’的多個第三導電通孔38’可以為空心導電柱,但本發明不限於此。
在一些實施例中,第三導電通孔38’中間也可以為塞孔樹脂材料或高分子玻璃陶瓷混合材料等,但不限於此。
圖4是依照本發明的第四實施例的一種線路板結構的剖面示意圖。第四實施例的線路板結構400與圖2D的線路板結構200相似,而線路板結構400與線路板結構200的主要差別在於:多個第三上線圈圖案34、多個第三下線圈圖案36以及多個第三導電通孔38”可以構成第三電感30”的第三導電線圈32”。換言之,第三電感30”的第三導電線圈32”是以螺旋形式貫穿絕緣層110、圖案化介電層122、126、132、142(若有)、第一介電層150以及第二介電層160,且第三電感30”的多個第三導通孔38”可以為X型導電通孔。
綜上所述,本發明將第一電感的第一導電線圈以螺旋形式貫穿第一介電層,且將第二電感的第二導電線圈以螺旋形式貫穿第二介電層,如此,可以縮小電感尺寸並且降低線路板結構的體積,達到輕薄短小的需求。並且,由於第一電感的第一磁通軸的方向平行於絕緣層的第一表面,第二電感的第二磁通軸的方向平行於絕緣層的第二表面,且第一電感至第二電感的最短距離可以小於等於100微米,如此,可以使第一電感與第二電感之間形成增強電感耦合作用,以提升電感效能。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300‧‧‧線路板結構
110‧‧‧絕緣層
112‧‧‧第一導電通孔
112a、212a‧‧‧貫孔
114‧‧‧第一表面
116‧‧‧第二表面
120、124、128、130、140‧‧‧圖案化線路層
122、126、132、142‧‧‧圖案化介電層
122a、126a‧‧‧介電層開口
150‧‧‧第一介電層
150a‧‧‧第一開口
10‧‧‧第一電感
12‧‧‧第一導電線圈
10a‧‧‧第一磁通軸
14‧‧‧第一上線圈圖案
16‧‧‧第一下線圈圖案
18‧‧‧第一導電盲孔
19‧‧‧第一接墊
160‧‧‧第二介電層
160a‧‧‧第二開口
20‧‧‧第二電感
22‧‧‧第二導電線圈
20a‧‧‧第二磁通軸
24‧‧‧第二上線圈圖案
26‧‧‧第二下線圈圖案
28‧‧‧第二導電盲孔
29‧‧‧第二接墊
170‧‧‧第一保護層
180‧‧‧第二保護層
30、30’、30”‧‧‧第三電感
32、32’、32”‧‧‧第三導電線圈
30a‧‧‧第三磁通軸
34‧‧‧第三上線圈圖案
36‧‧‧第三下線圈圖案
38、38’、38”‧‧‧第三導電通孔
D1‧‧‧最短垂直距離
D2‧‧‧最短水平距離
圖1A至圖1H是依照本發明的第一實施例的一種線路板結構的製造過程的剖面示意圖。 圖1I是依照本發明的第一實施例的一種線路板結構的部分立體示意圖。 圖1J是依照本發明第二實施例的一種線路板結構的部分上視示意圖。 圖2A至圖2D是依照本發明第二實施例的一種線路板結構的部分製造過程的剖面示意圖。 圖2E是依照本發明第二實施例的一種線路板結構的部分上視示意圖。 圖3是依照本發明的第三實施例的一種線路板結構的剖面示意圖。 圖4是依照本發明的第四實施例的一種線路板結構的剖面示意圖。
Claims (20)
- 一種線路板結構,包括: 一絕緣層,包括一第一導電通孔、一第一表面以及相對該第一表面的一第二表面,該第一導電通孔貫穿該絕緣層以連通該第一表面以及該第二表面; 一第一介電層,設置於該第一表面; 一第一電感,位於該絕緣層的該第一表面上並電性連接該第一導電通孔,該第一電感包括一第一導電線圈以及一第一磁通軸,其中該第一導電線圈以螺旋形式貫穿該第一介電層,且該第一磁通軸的方向平行於該第一表面; 一第二介電層,設置於該第二表面;以及 一第二電感,位於該絕緣層的該第二表面上並電性連接該第一導電通孔,該第二電感包括一第二導電線圈以及一第二磁通軸,其中該第二導電線圈以螺旋形式貫穿該第二介電層,且該第二磁通軸的方向平行於該第二表面。
- 如申請專利範圍第1項所述的線路板結構,其中該絕緣層包括一核心層。
- 如申請專利範圍第2項所述的線路板結構,其中該核心層的材料不同於該第一介電層及該第二介電層的材料,該核心層的材料包括高分子玻璃纖維複合材料基板、玻璃基板、陶瓷基板、絕緣矽基板或聚醯亞胺玻璃纖維複合基板。
- 如申請專利範圍第1項所述的線路板結構,其中該絕緣層的材料與該第一介電層及該第二介電層的材料相同。
- 如申請專利範圍第1項所述的線路板結構,其中該第一導電線圈包括: 多個第一上線圈圖案,彼此平行地位於該絕緣層的該第一表面上; 多個第一下線圈圖案,彼此平行地位於該第一介電層上;以及 多個第一導電盲孔,貫穿該第一介電層以電性連接該些第一上線圈圖案以及該些第一下線圈圖案。
- 如申請專利範圍第1項所述的線路板結構,其中該第二導電線圈包括: 多個第二上線圈圖案,彼此平行地位於該絕緣層的該第二表面上; 多個第二下線圈圖案,彼此平行地位於該第二介電層上;以及 多個第二導電盲孔,貫穿該第二介電層以電性連接該些第二上線圈圖案以及該些第二下線圈圖案。
- 如申請專利範圍第1項所述的線路板結構,其中該第一電感於該絕緣層上的一正投影與該第二電感至少部分重疊。
- 如申請專利範圍第1項所述的線路板結構,其中該第一電感至該第二電感的最短垂直距離小於等於100微米。
- 如申請專利範圍第1項所述的線路板結構,更包括一第三電感,位於該第一電感及該第二電感的一側,並與該第一電感或該第二電感電性耦合,該第三電感包括一第三導電線圈以及一第三磁通軸,其中該第三導電線圈以螺旋形式貫穿該絕緣層,且該第三磁通軸的方向平行於該第一表面。
- 如申請專利範圍第9項所述的線路板結構,其中該第三導電線圈包括: 多個第三上線圈圖案,位於該絕緣層的該第一表面上; 多個第三下線圈圖案,位於該絕緣層的該第二表面上;以及 多個第三導電通孔,貫穿該絕緣層以電性連接該些第三上線圈圖案以及該些第三下線圈圖案。
- 如申請專利範圍第10項所述的線路板結構,其中該些第三上線圈圖案位於該第一介電層上,該些第三下線圈圖案位於該第二介電層上,該些第三導電通孔貫穿該絕緣層、該第一介電層以及該第二介電層,以電性連接該些第三上線圈圖案以及該些第三下線圈圖案。
- 如申請專利範圍第9項所述的線路板結構,其中該第三電感至該第一電感或該第二電感的最短水平距離小於等於100微米。
- 如申請專利範圍第10項所述的線路板結構,其中各該第三導電通孔包括實心導電柱、空心導電柱或X型導電通孔。
- 一種線路板結構的製作方法,包括: 提供一絕緣層,包括一第一導電通孔、一第一表面以及相對該第一表面的一第二表面,該第一導電通孔貫穿該絕緣層以連通該第一表面以及該第二表面; 於該絕緣層的該第一表面上形成多個彼此平行的第一上線圈圖案; 於該絕緣層的該第二表面上形成多個彼此平行的第二上線圈圖案; 於該些第一上線圈圖案上形成一第一介電層; 於該些第二上線圈圖案上形成一第二介電層;形成多個貫穿該第一介電層的第一導電盲孔; 形成多個貫穿該第二介電層的第二導電盲孔; 於該第一介電層上形成多個彼此平行的第一下線圈圖案,其中該些第一下線圈圖案藉由該些第一導電盲孔電性連接至該些第一上線圈圖案,且該些第一上線圈圖案、該些第一導電盲孔以及該些第一下線圈圖案構成一第一電感;以及 於該第二介電層上形成多個彼此平行的第二下線圈圖案,其中該些第二下線圈圖案藉由該些第二導通孔電性連接至該些第二上線圈圖案,且該些第二上線圈圖案、該些第二導電盲孔以及該些第二下線圈圖案構成一第二電感。
- 如申請專利範圍第13項所述的線路板結構的製作方法,其中該些第一上線圈圖案的延伸方向與該些第一下線圈圖案的延伸方向不同,且該些第二上線圈圖案的延伸方向與該些第二下線圈圖案的延伸方向不同。
- 如申請專利範圍第13項所述的線路板結構的製作方法,其中該第一電感於該絕緣層上的一正投影與該第二電感至少部分重疊。
- 如申請專利範圍第13項所述的線路板結構的製作方法,其中該第一電感至該第二電感的最短垂直距離小於等於100微米。
- 如申請專利範圍第16項所述的線路板結構的製作方法,更包括: 形成多個貫穿該絕緣層的第三導電通孔;以及 於該絕緣層的該第一表面以及該第二表面上分別形成多個第三上線圈圖案以及多個第三下線圈圖案,其中該些第三下線圈圖案藉由該些第三導電通孔電性連接至該些第三上線圈圖案,且該些第三上線圈圖案、該些第三導電通孔以及該些第三下線圈圖案構成一第三電感。
- 如申請專利範圍第18項所述的線路板結構的製作方法,其中該第三電感至該第一電感或該第二電感的最短水平距離小於等於100微米。
- 如申請專利範圍第18項所述的線路板結構的製作方法,其中該第一介電層位於該些第三上線圈圖案與該絕緣層之間,且該第二介電層位於該些第三下線圈圖案與該絕緣層之間。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106143691A TWI678952B (zh) | 2017-12-13 | 2017-12-13 | 線路板結構及其製作方法 |
CN201810117083.0A CN109922600B (zh) | 2017-12-13 | 2018-02-06 | 线路板结构及其制作方法 |
US15/903,049 US10123418B1 (en) | 2017-12-13 | 2018-02-23 | Circuit board structure and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106143691A TWI678952B (zh) | 2017-12-13 | 2017-12-13 | 線路板結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201929619A true TW201929619A (zh) | 2019-07-16 |
TWI678952B TWI678952B (zh) | 2019-12-01 |
Family
ID=63963986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106143691A TWI678952B (zh) | 2017-12-13 | 2017-12-13 | 線路板結構及其製作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10123418B1 (zh) |
CN (1) | CN109922600B (zh) |
TW (1) | TWI678952B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11552008B2 (en) * | 2018-11-28 | 2023-01-10 | Intel Corporation | Asymmetric cored integrated circuit package supports |
JP7381323B2 (ja) * | 2019-12-17 | 2023-11-15 | 日東電工株式会社 | 両面配線回路基板の製造方法および両面配線回路基板 |
TWI830566B (zh) * | 2022-12-30 | 2024-01-21 | 恆勁科技股份有限公司 | 整合有電感線路結構之封裝載板及其製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07272932A (ja) * | 1994-03-31 | 1995-10-20 | Canon Inc | プリントインダクタ |
FR2771843B1 (fr) * | 1997-11-28 | 2000-02-11 | Sgs Thomson Microelectronics | Transformateur en circuit integre |
JP2001077538A (ja) * | 1999-09-02 | 2001-03-23 | Fuji Photo Film Co Ltd | プリント基板のパターンコイル |
CN1469400A (zh) * | 2003-07-02 | 2004-01-21 | 威盛电子股份有限公司 | 形成于二布线层间的电感 |
US8723048B2 (en) * | 2010-11-09 | 2014-05-13 | Broadcom Corporation | Three-dimensional coiling via structure for impedance tuning of impedance discontinuity |
US8803648B2 (en) * | 2012-05-03 | 2014-08-12 | Qualcomm Mems Technologies, Inc. | Three-dimensional multilayer solenoid transformer |
US20140253279A1 (en) | 2013-03-08 | 2014-09-11 | Qualcomm Incorporated | Coupled discrete inductor with flux concentration using high permeable material |
US9264013B2 (en) | 2013-06-04 | 2016-02-16 | Qualcomm Incorporated | Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods |
US9443921B2 (en) | 2015-02-10 | 2016-09-13 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and semiconductor manufacturing process |
CN105142341A (zh) * | 2015-09-11 | 2015-12-09 | 禾邦电子(中国)有限公司 | Pcb线圈 |
US9954267B2 (en) | 2015-12-28 | 2018-04-24 | Qualcomm Incorporated | Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter |
-
2017
- 2017-12-13 TW TW106143691A patent/TWI678952B/zh active
-
2018
- 2018-02-06 CN CN201810117083.0A patent/CN109922600B/zh active Active
- 2018-02-23 US US15/903,049 patent/US10123418B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10123418B1 (en) | 2018-11-06 |
CN109922600A (zh) | 2019-06-21 |
TWI678952B (zh) | 2019-12-01 |
CN109922600B (zh) | 2021-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014082493A (ja) | ハイブリッド積層基板及びその製造方法、並びにパッケージ基板 | |
JP5637607B2 (ja) | コイル部品 | |
KR100819278B1 (ko) | 인쇄회로 기판 및 그 제조 방법 | |
US20150107880A1 (en) | Multilayer printed circuit board | |
US7751202B2 (en) | Multi-layered printed circuit board having integrated circuit embedded therein | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
TWI513379B (zh) | 內埋元件的基板結構與其製造方法 | |
TWI678952B (zh) | 線路板結構及其製作方法 | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
TWI556382B (zh) | 封裝基板及其製法 | |
TW201530728A (zh) | 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法 | |
CN110087392B (zh) | 线路板结构及其制作方法 | |
TWI512922B (zh) | 封裝基板與封裝結構之製法 | |
TWI484600B (zh) | 無核心封裝基板及其製法 | |
TWI556695B (zh) | 電路板封裝結構及其製造方法 | |
TW201936019A (zh) | 線路板結構及其製作方法 | |
TWM508791U (zh) | 封裝基板與晶片封裝結構 | |
TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
KR101441466B1 (ko) | 초박형 패키지기판 및 제조방법 | |
TWI411362B (zh) | 無核心層之封裝基板及其製法 | |
US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
TW201230276A (en) | Package substrate and fabrication method thereof | |
KR101360814B1 (ko) | 고밀도 패키지 기판 구조 및 제조방법 | |
JP2018032850A (ja) | プリント回路基板 | |
JP2004282003A (ja) | 回路基板用コア材 |