TWI556695B - 電路板封裝結構及其製造方法 - Google Patents

Description

電路板封裝結構及其製造方法

本發明是有關於一種半導體封裝結構及半導體封裝結構的製造方法，且特別是有關於一種電路板封裝結構及電路板封裝結構的製造方法。

一般而言，在電路板的製作過程中，需將特定的元件置入電路板預設的容置槽內，例如散熱用的銅塊、鐵芯等。其中鐵芯因具有磁性，可應用於變壓器(transformer)或扼流器(power choke)的結構。磁力元件對應力非常敏感，而磁力元件的電氣特性會因環境造成的應力影響甚而導致損壞，習知製程與封裝結構本身都會產生影響感值的應力。

習知電路板為四層的封裝結構，並以正反兩面均具有銅的銅箔基板(Copper Clad Laminate, CCL)為基板。在製作電路板時，可利用成型機於基板正面形成面形成複數個互不連通的環形容置槽。接著，置入環形的鐵芯於容置槽中，並於容置槽中填入環氧樹脂等黏膠材料固定鐵芯。之後，可將表面具銅箔的玻璃纖維(FR4)壓合於基板的正反兩面，並經由鑽孔、鍍銅等製程，形成可導通基板正反兩面銅箔的通道(via)。最後，圖案化銅箔並於基板正反兩面以環氧樹脂覆蓋。

然而，容置槽中的黏膠固化後會產生應力，使鐵芯的電感值降低。並且，電路板主要係由多層疊構層疊合所構成，而，相疊之疊構層之間係透過導電貫孔(Plating Through Hole, PTH)或導通孔(conductive via)而彼此電性連接。其中，以機械鑽孔的方式所形成之多個貫孔，係以電鍍銅的方式形成一電鍍層於貫孔之內側壁上，接著再填入一介電材料於貫孔中，以作為電性連接線路層、電源平面以及接地平面之導電貫孔（PTH）。然而，隨著電路板封裝結構的尺寸微型化，其導電貫孔的尺寸也逐漸縮小，使其製程難度將大幅的增加，也容易產生電鍍不均勻的情形。

本發明提供一種電路板封裝結構，其可提升環形磁力元件的電感質，並可提升電路板封裝結構的製程良率。

本發明提供一種電路板封裝結構的製造方法，其可提升電路板封裝結構的環形磁力元件的電感質，並可提升其製程良率。

本發明的電路板封裝結構包括一基板、一環形磁力元件、一第一疊構層、多個第一外部導通柱、多個第一內部導通柱、多個第二疊構層以及多個導電開槽。基板包括一環形凹槽、彼此相對的一第一表面以及一第二表面。環形凹槽設置於第一表面。環形磁力元件設置於環形凹槽內。第一疊構層設置於第一表面上並覆蓋環形凹槽。第一外部導通柱貫穿基板並位於環形凹槽的一外圍區域。第一內部導通柱貫穿基板並位於環形凹槽所圈圍的一內部區域。第一外部導通柱分別與對應的第一內部導通柱電性連接。第二疊構層分別設置於第一疊構層以及第二表面上。導電開槽設置於基板的一周緣。導電開槽貫穿基板、第一疊構層以及第二疊構層。

本發明的電路板封裝結構的製造方法包括下列步驟。首先，提供一基板。基板包括彼此相對的一第一表面以及一第二表面以及多個切割道。接著，形成多個環形凹槽於第一表面。接著，分別設置多個環形磁力元件於環形凹槽內。接著，壓合一第一疊構層於第一表面上並覆蓋環形凹槽。接著，形成貫穿基板的多個第一外部導通柱以及多個第一內部導通柱，其中第一外部導通柱位於各環形凹槽的一外圍區域，第一內部導通柱位於各環形凹槽所圈圍的一內部區域。第一外部導通柱分別與對應的第一內部導通柱電性連接。接著，各壓合一第二疊構層於第一疊構層以及第二表面上，各第二疊構層覆蓋第一外部導通柱及第一內部導通柱。接著，形成多個導電貫孔，其中導電貫孔位於切割道上。接著，沿著切割道切割基板以及導電貫孔以形成多個彼此獨立的電路板封裝結構，其中導電貫孔經切割而形成多個導電開槽，導電開槽分別位於各電路板封裝結構的一周緣。

基於上述，本發明將導電貫孔設置於基板的切割道上，因此，在進行切割製程以形成多個獨立的電路板封裝結構時，導電貫孔也同時被切割而形成暴露於封裝結構外的導電開槽，讓技術人員可透過暴露於外的導電開槽而輕易檢測出導電開槽內的導通情形（例如電性測試）。因此，本發明的電路板封裝結構及其製造方法可有效提升製程良率，並提升電路板封裝結構的電性表現。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。

圖1A至圖1M是依照本發明的一實施例的一種電路板封裝結構的製造方法的流程剖面示意圖。請先參照圖1A，本實施例的電路板封裝結構的製造方法包括下述步驟。首先，提供如圖1A所示的基板110。本實施例的基板110可例如為銅箔基板（Copper Clad Laminate, CCL），其可包括銅箔層、離型膜、環氧樹脂或含已固化環氧樹脂的玻璃纖維層，在本實施例中，基板110包括一基材112以及兩銅箔層114，其中，基材112的材料可包括含有半固化（B-stage）環氧樹脂的玻璃纖維層（prepreg, PP）或是含有已固化（C-stage）環氧樹脂的玻璃纖維層（FR4）。當然，本實施例僅用以舉例說明，本發明並不限制基板110的種類。基板110包括彼此相對的一第一表面116以及一第二表面118以及多個切割道CL。

請接續參照圖1B，形成多個環形凹槽120（繪示為一個）於第一表面116上。在本實施例中，切割道CL可例如將基板110劃分為多個子基板，而上述的多個環形凹槽120可分別設置於上述的多個子基板上，且本實施例並不限制各子基板上的環形凹槽120的數量。形成環形凹槽120的方法可例如透過成型機的銑刀（route bit）進行切割成型。環形凹槽120可將基板110區分為一內部區域R1以及一外圍區域R2。內部區域R1如圖1B所示之為環形凹槽120所圈圍的區域，而外圍區域R2則如圖1B所示位於環形凹槽120的外圍。

請接續參照圖1C，分別設置多個環形磁力元件130於環形凹槽120內。在本實施例中，設置環形磁力元件130於環形凹槽120內之前，可先如圖1B所示之透過例如噴射點膠製程而形成一黏著層GL於各個環形凹槽120的一底面。在本實施例中，黏著層GL的材料可包括環氧樹脂，且黏著層GL覆蓋環形凹槽120的底面的一覆蓋面積小於或等於環形凹槽120的底面的一總面積的十分之一。在這樣的配置下，環形磁力元件130便可透過黏著層GL而固定於環形凹槽120內。並且，由於黏著層GL覆蓋環形凹槽120的底面所佔的面積極小，因而可減少黏著層GL固化而產生的應力，進而降低應力對環形磁力元件130的電感值及電氣特性所造成的負面影響。

接著，請參照圖1D，壓合一第一疊構層140於第一表面116上並覆蓋環形凹槽120及環形磁力元件130。第一疊構層140可例如為單面蝕刻的銅箔基板（CCL），其可包括一基材、一銅箔層以及一含非固化環氧樹脂的玻璃纖維層，銅箔層及含非固化環氧樹脂的玻璃纖維層覆蓋基材的上表面。相似地，本實施例亦可在壓合第一疊構層140於第一表面116上之前，先如圖1C所示之透過例如噴射點膠製程而形成一黏著層GL於各個環形磁力元件130的一頂面。在本實施例中，黏著層GL的材料可包括環氧樹脂，且黏著層GL覆蓋環形磁力元件130的頂面的一覆蓋面積小於或等於環形磁力元件130的頂面的一總面積的十分之一。如此，環形磁力元件130可透過黏著層GL而固定於環形凹槽120內，更可減少黏著層GL固化而產生的應力對環形磁力元件130的電感值及電氣特性所造成的負面影響。

請參照圖1E至圖1H，接著，可形成如圖1E所示的位於外圍區域R2的多個外部貫孔152a以及位於內部區域R1的多個內部貫孔154a。外部貫孔152a及內部貫孔154a貫穿基板110及第一疊構層140。接著，再如圖1F所示進行一電鍍製程，以形成包覆基板110與第一疊構層140的表面以及外部貫孔152a與內部貫孔154a的內壁的導電層。接著，再如圖1G所示，將塞孔材152b、154b填入外部貫孔152a與內部貫孔154a內。塞孔材152b、154b的材質可為絕緣材料或是其他適合的塞孔材料。

之後，再對上述的導電層進行一圖案化製程，即可形成如圖1H所示的多個第一外部導通柱152以及多個第一內部導通柱154，其中，第一外部導通柱152位於各環形凹槽120的外圍區域R2，第一內部導通柱154位於各環形凹槽120所圈圍的內部區域R1，且第一外部導通柱152分別與對應的第一內部導通柱154電性連接。如此，彼此電性連接的第一外部導通柱152與第一內部導通柱154形成環繞環形磁力元件130的電性迴路，因而達到環繞線圈於環形磁力元件130的效果。

接著，請參照圖1I，各壓合一第二疊構層160於第一疊構層140以及第二表面118上，各第二疊構層160覆蓋第一外部導通柱152及第一內部導通柱154。在本實施例中，第二疊構層160可包括一銅箔層以及一含非固化環氧樹脂的玻璃纖維層，分別位於彼此相對的上下層，且含非固化環氧樹脂的玻璃纖維層位於第二疊構層160用以壓合於第二疊構層160的一壓合面上。

接著，請參照圖1J至圖1L，可形成如圖1J所示的位於外圍區域R2的多個貫孔170a，其貫穿基板110、第一疊構層140及第二疊構層160，且貫孔170a位於切割道CL上，換句話說，切割道CL通過各個貫孔170a。接著，再如圖1K所示進行一電鍍製程，以形成包覆基板110、第一疊構層140及第二疊構層160的表面以及貫孔170a的內壁的導電層。接著，再對上述的導電層進行一圖案化製程，以形成如圖1L所示的多個導電貫孔170，其中導電貫孔170位於切割道CL上。之後，可再形成防焊層165於第二疊構層160上，且防焊層165暴露導電貫孔170。

接著，請參照圖1K及圖1M，沿著切割道CL切割基板110以及導電貫孔170，以形成多個彼此獨立的電路板封裝結構100，其中，導電貫孔170經切割而形成多個導電開槽172，導電開槽172分別位於各電路板封裝結構100的一周緣。在本實施例中，導電開槽172可分別與第一外部導通柱152電性連接。如此，本實施例的電路板封裝結構100即可透過暴露於外的導電開槽172而輕易檢測出導電開槽172內的電性導通情形（例如電性測試）。如此，電路板封裝結構100的製造方法即大致完成。

在結構上來說，本實施例的電路板封裝結構100如圖1M所示包括一基板110、一環形磁力元件130、一第一疊構層140、多個第一外部導通柱152、多個第一內部導通柱154、多個第二疊構層160以及多個導電開槽172。基板110包括如圖1B所示的環形凹槽120、彼此相對的第一表面116以及第二表面118。環形凹槽120設置於第一表面116。環形磁力元件130設置於環形凹槽120內。第一疊構層140設置於第一表面116上並覆蓋環形凹槽120。

承上述，第一外部導通柱152貫穿基板110及第一疊構層140並位於環形凹槽120的外圍區域R2，而第一內部導通柱154則貫穿基板110及第一疊構層140並位於環形凹槽120所圈圍的內部區域R1。第一外部導通柱152分別與對應的第一內部導通柱154電性連接，以形成環繞環形磁力元件130的線圈迴路。第二疊構層160分別設置於第一疊構層140以及第二表面118上。導電開槽172則設置於基板110的周緣並貫穿基板110、第一疊構層140以及第二疊構層160。在本實施例中，導電開槽172分別與第一外部導通柱152電性連接。

詳細而言，電路板封裝結構100更可包括如圖1D所示的一黏著層GL，其設置於環形凹槽120的一底面，且此黏著層GL覆蓋環形凹槽120的底面的覆蓋面積小於或等於環形凹槽120的底面的總面積的十分之一。此外，電路板封裝結構100亦可包括另一黏著層GL，其設置於環形磁力元件130的頂面，並且，相似地，此黏著層GL覆蓋環形磁力元件130的頂面的覆蓋面積亦是小於或等於環形磁力元件130的頂面的總面積的十分之一。如此，環形磁力元件130可透過黏著層GL而固定於環形凹槽120內。並且，由於黏著層GL覆蓋環形凹槽120的底面及環形磁力元件130的頂面的覆蓋面積極小，因而可減少黏著層GL固化而產生的應力，進而可降低應力對環形磁力元件130的電感值及電氣特性所造成的負面影響。

圖2A至圖2I是依照本發明的一實施例的一種電路板封裝結構的製造方法的部分流程剖面示意圖。本實施例的前半段製程可沿用前一實施例的圖1A至圖1I的製程，也就是說，本實施例的電路板封裝結構的製造方法可在圖1I的製程之後，改為接續圖2A至圖2I的製程。

因此，在本實施例的製造流程中，如圖1I所示的分別壓合第二疊構層160於第一疊構層140及基板110的第二表面118上之後，可如圖2A所示之形成位於外圍區域R2的多個外部貫孔182a、位於內部區域R1的多個內部貫孔184a以及多個盲孔186a。外部貫孔182a及內部貫孔184a貫穿基板110、第一疊構層140及第二疊構層160，而盲孔186a則連接第一疊構層140與第二疊構層160。

接著，再如圖2B所示進行一電鍍製程，以形成包覆基板110、第一疊構層140及第二疊構層160的表面與外部貫孔182a、內部貫孔184a及盲孔186a的內壁的導電層。接著，再如圖2C所示，將塞孔材182b、184b填入外部貫孔182a與內部貫孔184a內。塞孔材182b、184b的材質可為絕緣材料或是其他適合的塞孔材料。

之後，再對上述的導電層進行一圖案化製程，以形成如圖2D所示的多個第二外部導通柱182、多個第二內部導通柱184、多個圖案化線路層188以及至少一個導通盲孔186或接墊。第二外部導通柱182位於外圍區域R2，第二內部導通柱184位於內部區域R1，且第二外部導通柱182分別與對應的第二內部導通柱184電性連接。圖案化線路層188分別設置於第二疊構層160上並連接對應的導通盲孔186或接墊與對應的第二外部導通柱182。導通盲孔186或接墊則連接第一疊構層140與第二疊構層160。詳細而言，導通盲孔186或接墊電性連接至第一外部導通柱152或第一內部導通柱154，更具體來說，導通盲孔186或接墊可連接第一外部導通柱152或第一內部導通柱154的至少一端，或設置於第一疊構層140或第二表面118上。如此，第二外部導通柱182即可透過圖案化線路層188及導通盲孔186或接墊而與對應的第一外部導通柱152電性連接。如此，彼此電性連接的第二外部導通柱182與第二內部導通柱184也形成另一環繞環形磁力元件130的電性迴路，因而達到增加環繞環形磁力元件130的線圈數的效果，進而可提升電感值。

請參照圖2E，接著，各壓合一第三疊構層190於第二疊構層160上。第三疊構層190覆蓋第二外部導通柱182及第二內部導通柱184。在本實施例中，第三疊構層190的結構可相似於第二疊構層160而可包括一銅箔層以及一含非固化環氧樹脂的玻璃纖維層，分別位於彼此相對的上下層，且含非固化環氧樹脂的玻璃纖維層位於第三疊構層190的一壓合面上。

接著，可形成如圖2F所示的位於外圍區域R2的多個貫孔175a，其貫穿基板110、第一疊構層140、第二疊構層160及第三疊構層190，且貫孔175a位於切割道CL上，換句話說，切割道CL通過各個貫孔175a。接著，再如圖2G所示進行一電鍍製程，以形成一導電層，其包覆基板110、第一疊構層140、第二疊構層160及第三疊構層190的表面與貫孔175a的內壁。接著，再對上述的導電層進行一圖案化製程，以形成如圖2H所示的多個導電貫孔175，其中導電貫孔175位於切割道CL上並貫穿基板110、第一疊構層140、第二疊構層160及第三疊構層190。之後，可再形成防焊層195於第三疊構層190上，且防焊層195暴露導電貫孔175。

接著，請參照圖2H及圖2I，沿著如圖2H所示的切割道CL切割基板110、第一疊構層140、第二疊構層160、第三疊構層190以及導電貫孔175，以形成多個彼此獨立的電路板封裝結構100a，其中，導電貫孔175經切割而形成多個導電開槽176，導電開槽176分別位於各電路板封裝結構100a的一周緣。在本實施例中，導電開槽176可分別與第二外部導通柱182電性連接。如此，本實施例的電路板封裝結構100a即可透過暴露於外的導電開槽176而輕易檢測出導電開槽176內的導通情形（例如電性測試），因而可提升電路板封裝結構100a的製程良率。如此，電路板封裝結構100a的製造方法即大致完成。

在結構上來說，如圖2I所示的電路板封裝結構100a與前述實施例中的電路板封裝結構100的不同之處在於：電路板封裝結構100a更包括多個第二外部導通柱182、多個第二內部導通柱184、至少一個導通盲孔186或接墊、多個圖案化線路層188以及多個第三疊構層190。第二外部導通柱182貫穿基板110、第一疊構層140及第二疊構層160並設置於外圍區域R2。第二內部導通柱184貫穿基板110、第一疊構層140及第二疊構層160並設置於內部區域R1，且第二外部導通柱182分別與對應的第二內部導通柱184電性連接。

承上述，導通盲孔186或接墊連接第一疊構層140與第二疊構層160。詳細而言，導通盲孔186或接墊電性連接至第一外部導通柱152或第一內部導通柱154，更具體來說，導通盲孔186或接墊可連接第一外部導通柱152或第一內部導通柱154的至少一端，或設置於第一疊構層140或第二表面118上。圖案化線路層188則設置於第二疊構層160上並連接導通盲孔186與對應的第二外部導通柱182。如此，第二外部導通柱182可透過導通盲孔186及圖案化線路層188而與對應的第一外部導通柱152電性連接。因此，彼此電性連接的第二外部導通柱182與第二內部導通柱184也可形成另一環繞環形磁力元件130的電性迴路，因而達到增加環繞環形磁力元件130的線圈數的效果，進而可提升電感值。

並且，第三疊構層190分別設置於第二疊構層160上，且第三疊構層190覆蓋第二外部導通柱182及第二內部導通柱184。導電開槽176位於基板110的周緣而貫穿基板110、第一疊構層140、第二疊構層160及第三疊構層190，並分別與第二外部導通柱182電性連接。

綜上所述，本發明將導電貫孔設置於基板的切割道上，因此，在進行切割製程以形成多個獨立的電路板封裝結構時，導電貫孔也同時被切割而形成暴露於封裝結構外的導電開槽，讓技術人員可透過暴露於外的導電開槽而輕易檢測出導電開槽內的導通情形（例如電性測試），因而可提升電路板封裝結構的製程良率。

此外，本發明更透過黏著層將環形磁力元件固定於基板的環形凹槽內，並將黏著層的覆蓋面積控制在小於或等於其所覆蓋的表面的總面積的十分之一。如此，由於黏著層的覆蓋面積極小，因而可減少黏著層固化而產生的應力，進而降低應力對環形磁力元件的電感值及電氣特性所造成的負面影響。

並且，本發明更可透過疊構增層的方式於環形磁力元件的外圍區域及內部區域形成導通柱，並將其電性連接，以形成環繞環形磁力元件的電性迴路，並可重複上述製程步驟以透過重覆增層的方式而形成多個環繞環形磁力元件的電性迴路，以此增加環繞環形磁力元件的線圈的數量，因而可提升電感值。因此，本發明的電路板封裝結構及其製造方法可有效提升製程良率，並提升電路板封裝結構的電性表現。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、100a‧‧‧電路板封裝結構
110‧‧‧基板
112‧‧‧基材
114‧‧‧銅箔層
116‧‧‧第一表面
118‧‧‧第二表面
120‧‧‧環形凹槽
130‧‧‧環形磁力元件
140‧‧‧第一疊構層
152‧‧‧第一外部導通柱
152a、182a‧‧‧外部貫孔
152b、154b、182b、184b‧‧‧塞孔材
154‧‧‧第一內部導通柱
154a、184a‧‧‧內部貫孔
160‧‧‧第二疊構層
165、195‧‧‧防焊層

170、175‧‧‧導電貫孔

170a、175a‧‧‧貫孔

172、176‧‧‧導電開槽

182‧‧‧第二外部導通柱

184‧‧‧第二內部導通柱

186‧‧‧導通盲孔

186a‧‧‧盲孔

188‧‧‧圖案化線路層

190‧‧‧第三疊構層

CL‧‧‧切割道

GL‧‧‧黏著層

R1‧‧‧內部區域

R2‧‧‧外圍區域

圖1A至圖1M是依照本發明的一實施例的一種電路板封裝結構的製造方法的流程剖面示意圖。 圖2A至圖2I是依照本發明的一實施例的一種電路板封裝結構的製造方法的部分流程剖面示意圖。

100‧‧‧電路板封裝結構

110‧‧‧基板

120‧‧‧環形凹槽

130‧‧‧環形磁力元件

140‧‧‧第一疊構層

152‧‧‧第一外部導通柱

154‧‧‧第一內部導通柱

160‧‧‧第二疊構層

165‧‧‧防焊層

172‧‧‧導電開槽

GL‧‧‧黏著層

R1‧‧‧內部區域

R2‧‧‧外圍區域

Claims (26)

1. 一種電路板封裝結構，包括：一基板，包括一環形凹槽、彼此相對的一第一表面以及一第二表面，該環形凹槽設置於該第一表面；一環形磁力元件，設置於該環形凹槽內；一第一疊構層，設置於該第一表面上並覆蓋該環形凹槽；多個第一外部導通柱，貫穿該基板並位於該環形凹槽的一外圍區域；多個第一內部導通柱，貫穿該基板並位於該環形凹槽所圈圍的一內部區域，該些第一外部導通柱分別與對應的該些第一內部導通柱電性連接；多個第二疊構層，分別設置於該第一疊構層以及該第二表面上，其中每一該第二疊構層包括一銅箔層以及一含非固化環氧樹脂的玻璃纖維層，且該含非固化環氧樹脂的玻璃纖維層鄰近該第一疊構層；以及多個導電開槽，設置於該基板的一周緣，該些導電開槽貫穿該基板、該第一疊構層以及該第二疊構層。
2. 如申請專利範圍第1項所述的電路板封裝結構，更包括一黏著層，設置於該環形凹槽的一底面。
3. 如申請專利範圍第2項所述的電路板封裝結構，其中該黏著層覆蓋該底面的一覆蓋面積小於或等於該底面的一總面積的十分之一。
4. 如申請專利範圍第1項所述的電路板封裝結構，更包括一黏著層，設置於該環形磁力元件的一頂面。
5. 如申請專利範圍第4項所述的電路板封裝結構，其中該黏著層覆蓋該頂面的一覆蓋面積小於或等於該頂面的一總面積的十分之一。
6. 如申請專利範圍第1項所述的電路板封裝結構，其中該些導電開槽分別與該些第一外部導通柱或該些第一內部導通柱電性連接。
7. 如申請專利範圍第1項所述的電路板封裝結構，更包括：多個第二外部導通柱，貫穿該基板、該些第一疊構層以及該些第二疊構層並設置於該外圍區域；以及多個第二內部導通柱，貫穿該基板、該些第一疊構層以及該些第二疊構層並設置於該內部區域，該些第二外部導通柱分別與對應的該些第二內部導通柱電性連接，並與該些第一外部導通柱或該些第一內部導通柱電性連接。
8. 如申請專利範圍第7項所述的電路板封裝結構，更包括：至少一導通盲孔或接墊，電性連接至該些第一外部導通柱或該些第一內部導通柱；以及多個圖案化線路層，設置於該些第二疊構層上並連接該些導通盲孔或接墊與該些第二外部導通柱或該些第二內部導通柱。
9. 如申請專利範圍第8項所述的電路板封裝結構，其中該導通盲孔或接墊連接該些第一外部導通柱或該些第一內部導通柱的至少一端，或設置於該第一疊構層或該第二表面上。
10. 如申請專利範圍第7項所述的電路板封裝結構，其中該些導電開槽分別與該些第二外部導通柱或該些第二內部導通柱電性連接。
11. 如申請專利範圍第7項所述的電路板封裝結構，更包括：多個第三疊構層，分別設置於該些第二疊構層上，各該第三疊構層覆蓋該些第二外部導通柱及該些第二內部導通柱。
12. 如申請專利範圍第11項所述的電路板封裝結構，其中該些導電開槽貫穿該基板、該第一疊構層、該些第二疊構層及該些第三疊構層。
13. 一種電路板封裝結構的製造方法，包括：提供一基板，該基板包括彼此相對的一第一表面以及一第二表面以及多個切割道；形成多個環形凹槽於該第一表面；分別設置多個環形磁力元件於該些環形凹槽內；壓合一第一疊構層於該第一表面上並覆蓋該些環形凹槽；形成貫穿該基板的多個第一外部導通柱以及多個第一內部導通柱，其中該些第一外部導通柱位於各該環形凹槽的一外圍區域，該些第一內部導通柱位於各該環形凹槽所圈圍的一內部區 域，該些第一外部導通柱分別與對應的該些第一內部導通柱電性連接；各壓合一第二疊構層於該第一疊構層以及該第二表面上，各該第二疊構層覆蓋該些第一外部導通柱及該些第一內部導通柱，其中每一該第二疊構層包括一銅箔層以及一含非固化環氧樹脂的玻璃纖維層，且該含非固化環氧樹脂的玻璃纖維層位於該第二疊構層用以壓合於該第二疊構層的一壓合面上；形成多個導電貫孔，其中該些導電貫孔位於該些切割道上；以及沿著該些切割道切割該基板以及該些導電貫孔以形成多個彼此獨立的電路板封裝結構，其中該些導電貫孔經切割而形成多個導電開槽，該些導電開槽分別位於各該電路板封裝結構的一周緣。
14. 如申請專利範圍第13項所述的電路板封裝結構的製造方法，更包括：在設置該些環形磁力元件於該些環形凹槽內之前，形成一黏著層於各該環形凹槽的一底面。
15. 如申請專利範圍第14項所述的電路板封裝結構的製造方法，其中該黏著層覆蓋該底面的一覆蓋面積小於或等於該底面的一總面積的十分之一。
16. 如申請專利範圍第14項所述的電路板封裝結構的製造方法，形成該黏著層的方法包括噴射點膠製程。
17. 如申請專利範圍第13項所述的電路板封裝結構的製造方法，更包括：在壓合該第一疊構層於該第一表面上之前，形成一黏著層於各該環形磁力元件的一頂面。
18. 如申請專利範圍第17項所述的電路板封裝結構的製造方法，其中該黏著層覆蓋該頂面的一覆蓋面積小於或等於該頂面的一總面積的十分之一。
19. 如申請專利範圍第17項所述的電路板封裝結構的製造方法，形成該黏著層的方法包括噴射點膠製程。
20. 如申請專利範圍第13項所述的電路板封裝結構的製造方法，其中該些導電開槽分別與該些第一外部導通柱或該些第一內部導通柱電性連接。
21. 如申請專利範圍第13項所述的電路板封裝結構的製造方法，更包括：在各壓合該第二疊構層於該第一疊構層以及該第二表面上之後，形成多個第二外部導通柱以及多個第二內部導通柱，其中該些第二外部導通柱位於該外圍區域，該些第二內部導通柱位於該內部區域，該些第二外部導通柱分別與對應的該些第二內部導通柱電性連接，並與該些第一外部導通柱或該些第一內部導通柱電性連接。
22. 如申請專利範圍第21項所述的電路板封裝結構的製造方法，更包括： 在形成該些第二外部導通柱以及該些第二內部導通柱的同時，形成至少一導通盲孔或接墊以及多個圖案化線路層，該導通盲孔或接墊電性連接至該些第一外部導通柱或第一內部導通柱，該些圖案化線路層設置於該些第二疊構層上並連接該導通盲孔或接墊與該些第二外部導通柱或該些第二內部導通柱。
23. 如申請專利範圍第22項所述的電路板封裝結構，其中該導通盲孔或接墊連接該些第一外部導通柱或該些第一內部導通柱的至少一端，或設置於該第一疊構層或該第二表面上。
24. 如申請專利範圍第21項所述的電路板封裝結構的製造方法，其中該些導電開槽分別與該些第二外部導通柱或該些第二內部導通柱電性連接。
25. 如申請專利範圍第21項所述的電路板封裝結構的製造方法，更包括：各壓合一第三疊構層於該些第二疊構層上，各該第三疊構層覆蓋該些第二外部導通柱及該些第二內部導通柱。
26. 如申請專利範圍第25項所述的電路板封裝結構的製造方法，其中該些導電貫孔貫穿該基板、該第一疊構層、該第二疊構層及該第三疊構層。