KR102466206B1

KR102466206B1 - 인쇄회로기판

Info

Publication number: KR102466206B1
Application number: KR1020150180342A
Authority: KR
Inventors: 이창보
Original assignee: 삼성전기주식회사
Priority date: 2015-12-16
Filing date: 2015-12-16
Publication date: 2022-11-11
Also published as: KR20170072020A

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명이 실시예에 따른 인쇄회로기판은 내부에 제1 회로패턴이 형성되는 제1 절연층, 상기 제1 절연층 상에 형성되는 프라이머층, 상기 프라이머층 상에 형성된 제2 절연층, 상기 제1 회로패턴의 일면 이상이 노출되도록 상기 프라이머층의 일부와 상기 제2 절연층의 일부를 관통하여 형성되는 제1 관통홀을 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.

전자 기기의 소형화 및 고성능화의 요구에 따라, 전자 기기에 장착되는 인쇄회로기판 또한 소형화 및 고성능화가 요구되고 있다.

전자 기기의 소형화 및 고성능화를 구현하기 위해 IC와 같은 능동소자(Active devices) 또는 MLCC형태의 커패시터 등 수동소자(Passive devices)가 인쇄회로기판 내부에 실장되는 기술이 개발되고 있으며, 이러한 인쇄회로기판은 소형화, 박형화를 구현하기 위해 다양한 방식으로 내부에 전자 소자가 실장될 수 있다.

대한민국 공개특허공보 제2006-0134512호(2006.12.28)

본 발명의 실시예에 따르면 관통홀의 깊이가 상이하게 형성될 수 있는 인쇄회로기판을 제공하기 위한 것이다.

본 발명의 일 측면에 따르면, 내부에 회로패턴이 형성된 절연층 상에 프라이머층 및 또 다른 절연층이 적층되어 절연층 및 프라이머층의 일부가 관통됨으로써 관통홀이 형성되고, 관통홀에 대하여 회로패턴이 노출될 수 있는 인쇄회로기판을 제공한다.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 3 내지 4은 본 발명의 제2 실시예에 따른 인쇄회로기판의 부분 확대도이다.
도 5는 본 발명의 제3 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 6은 본 발명의 제4 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 7은 본 발명의 제5 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 8 내지 도 22은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법의 주요 단계를 나타낸 단면도이다.
도 23 내지 도 37는 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법의 주요 단계를 나타낸 단면도이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 본 발명에서 외곽 절연층은 최외층에 형성된 절연층 뿐만 아니라 관통홀에 의해 일면이 노출되는 절연층을 포함하는 개념이다.

제1 실시예

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 개략적으로 나타내는 단면도이다.

도 1을 참조하면, 인쇄회로기판(1000)은 내부에 제1 회로패턴(1)이 형성되는 제1 절연층(10), 제1 절연층(1) 상에 형성되는 프라이머층(300), 프라이머층(300) 상에 형성된 제2 절연층(20), 제1 회로패턴(1)의 일면 이상이 노출되도록 프라이머층(300)의 일부와 제2 절연층(20)의 일부를 관통하여 형성되는 제1 관통홀(90)을 포함할 수 있다.

제1 회로패턴(1)은 제1 절연층(10)에 대하여 일면 이상이 노출될 수도 있지만, 일면만 노출되는 임베디드 회로패턴(embedded circuit pattern)일 수 있다.

임베디드 회로패턴(embedded circuit pattern)은 코어리스 인쇄회로기판에 이용되는 디태치 코어 필름(detach core film) 상에 형성되고, 절연층 내부에 형성되어 디태치 코어 필름이 제거되면서 제거된 부분에 일면만 노출되는 회로패턴 또는 본 발명의 실시예와 같이 프라이머층(300)이 제거되어 절연층 내부에 매립된 상태에서 절연층에 대하여 일면만 노출되는 회로패턴일 수 있다.

제2 회로패턴(2)은 제2 절연층(20) 내부에 형성될 수 있으며, 제2 회로패턴(2)의 두께는 제2 절연층(20)의 두께와 동일하게 형성될 수 있다.

한편, 제2 회로패턴(2)과 제2 절연층(20)이 동일한 높이로 형성된 상태에서 프라이머층(300)이 형성된 후 프라이머층(300)이 제거되면, 제1 회로패턴(1)의 일면만 노출될 수 있다 (임베디드 회로패턴 형성).

제1 절연층(10)과 제2 절연층(20) 사이에는 프라이머층(300)이 형성될 수 있다.

프라이머층(300)은 무기조화제를 포함하고, 표면의 일부가 제거되어 무기조화제의 노출 및 제거 공정에 의해 표면에 조도를 형성할 수 있는 층이다.

프라이머층(300)은 전기적 절연이 가능한 절연층이면서, 조도가 용이하게 형성되어 도금 밀착력이 높아 미세 회로패턴이 형성되기 용이하다.

프라이머층(300)이 제1 절연층(10)과 제2 절연층(20) 사이에 형성됨으로써, 각각의 절연층 내부에 형성된 회로패턴 간 절연을 위해 요구되는 절연층의 두께를 줄일 수 있다.

프라이머층(300)의 두께는 제2 절연층(20)의 두께보다 얇게 형성될 수 있으며, 바람직하게는, 프라이머층(300)의 두께는 1 내지 10μm 로 형성될 수 있다.

프라이머층(300)은 아크릴계, 아크릴 우레탄계, 에폭시계 또는 이들을 2종 이상 혼합된 수지로 형성될 수 있어 그 재질 또한 제한되지 않는다.

한편, 제1 절연층(10)과 제2 절연층(20)은 열경화성 수지, 광경화성 수지, 열가소성 수지, 보강재 등이 함침된 수지 등으로 형성될 수 있어, 그 재질 또한 제한되지 않다. 제1 절연층(10)과 제2 절연층(20)은 상호 상이한 재질로 형성될 수 있다.

제2 실시예

도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)을 개략적으로 나타내는 단면도이다.

도 2를 참조하면, 제2 실시예에 따른 인쇄회로기판(2000)은 제1 외곽 절연층(30), 제2 외곽 절연층(40), 제1 외층 회로패턴(3), 제1 비아(11), 제2 비아(12), 제2 관통홀(92) 및 보호층(70)을 더 포함할 수 있다.

제1 외곽 절연층(30)은 제1 절연층(10) 상에 형성될 수 있으며, 제2 외곽 절연층(40)은 제2 절연층 상에 형성될 수 있다.

제1 외층 회로패턴(3)은 제1 외곽 절연층(30) 내부에 형성될 수 있다.

제1 비아(11)는 제1 절연층(10) 내부에 형성되어 제1 회로패턴(1) 또는 제2 회로패턴(2)과 전기적으로 연결될 수 있다.

제2 비아(12)는 제2 외곽 절연층(40) 내부에 형성될 수 있으며 제2 회로패턴(2)과 전기적으로 연결될 수 있다.

보호층(70)은 제1 외곽 절연층(30) 또는 제2 외곽 절연층 상에 형성될 수 있으며, 회로패턴을 보호하고 절연을 위한 것으로 솔더 레지스트(SR resist), PID, ABF, BF, PPG 등이 필요에 따라 선택되어 사용될 수 있다.

마찬가지로, 본 발명의 실시예에 따른 제1 외곽 절연층(30)과 제2 외곽 절연층(40)은 솔더 레지스트(SR resist), PID, ABF, BF, PPG 중 필요에 따라 선택되어 형성될 수 있으며, 상호 상이한 재질로 형성될 수 있다.

또한, 제1 외곽 절연층(30)과 제2 외곽 절연층(40)은 인접한 절연층과 상호 다른 재질로 형성될 수 있다. 예를 들어, 제2 절연층(20)이 PID로 형성될 수 있으며, 제2 외곽 절연층(40)은 솔더 레지스트로 형성될 수 있어 상호 다른 재질로 형성될 수 있다.

제2 관통홀(92)은 제1 회로패턴(1)의 일면 이상이 노출되도록 제2 외곽 절연층(40)의 일부를 관통하여 형성될 수 있다.

도 1 및 도 2를 참조하여, 제1 실시예에 따른 인쇄회로기판(1000)과 제2 실시예에 따른 인쇄회로기판(2000)을 비교하면, 제2 실시예에 따른 인쇄회로기판(2000) 내 형성된 관통홀의 높이(h2)가 제1 실시예에 따른 인쇄회로기판(1000) 내 형성된 제1 관통홀의 높이(h1)가 보다 높게 형성된 것을 확인할 수 있다(h1＜h2).

제2 실시예에 따른 인쇄회로기판(2000)에 형성된 관통홀의 높이(h2)는 제1 관통홀(90)의 높이(h1)에 제2 관통홀(92)의 높이가 추가되어 형성된 높이로, 제1 관통홀(90)의 높이보다 높게 형성될 수 있다.

제2 관통홀(92)의 높이는 제2 외곽 절연층(40)이 관통되어 형성됨으로써, 제2 외곽 절연층(40)의 두께와 동일하게 형성될 수 있다.

도 3 및 4은 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)의 일부 영역(A,B)의 부분 확대도이다.

도 3을 참조하면, 프라이머층(300)은 제1 절연층(10) 상에 부분적으로 형성되는 것을 확인할 수 있다. 프라이머층(300)이 제1 절연층(10) 상에 부분적으로 형성되는 것은 후술한 관통홀이 형성되는 공정에서 부분적으로 제거되기 때문이며 이는 제조 방법의 설명에서 후술한다.

제1 관통홀(90)과 제2 관통홀(92)은 폭이 상이할 있으며, 제2 관통홀(92)은 관통홀(90)의 측면에 대하여 내측 방향으로 이격되어 형성될 수도 있다.

따라서, 제1 관통홀(90)의 횡단면의 폭(W1)과 제2 관통홀의 횡단면의 폭(W2)은 달리 형성될 수 있으며, 제1 관통홀(90)의 폭(W1)이 제2 관통홀의 폭(W2)보다 넓게 형성될 수 있다(W1〉W2).

반면, 도면에는 도시되지 않았지만, 제2 관통홀(92)은 제1 관통홀(90)의 측면에 대하여 외측 방향으로 이격되어 형성될 수도 있다.

더 나아가, 제1 관통홀(90)과 제2 관통홀(92)은 폭이 동일할 수 있으며, 상호 정합되어 형성될 수도 있다.

도 4를 참조하면, 제1 비아(11)는 제2 회로패턴(2)의 일면에 형성되되, 제2 회로패턴(2)의 일단으로부터 내측 방향으로부터 이격되어 형성될 수 있다.

또한, 제2 비아(12)는 제2 회로패턴(2)의 타면에 형성되되, 제2 회로패턴(2)의 일단으로부터 내측 방향으로부터 이격되어 형성될 수 있다.

프라이머층(300)은 제2 회로패턴(2)의 일면 및 제1 비아(11)의 측면을 접하도록 형성될 수 있다.

따라서, 제1 비아(11)는 측면 둘레에 일정 높이를 형성하는 프라이머층(300)이 형성되고, 프라이머층(300) 상에 형성된 제2 회로패턴(2)과 전기적으로 연결되록 형성될 수 있다.

제3 실시예

도 5는 본 발명의 제3 실시예에 따른 인쇄회로기판(3000)을 개략적으로 나타내는 단면도이다.

도 5를 참조하면, 제3 실시예에 따른 인쇄회로기판(3000)은 제2 실시예에 따른 인쇄회로기판(2000)의 제2 외곽 절연층(40) 상에 제3 외곽 절연층(60)이 형성되고, 제2 외곽 절연층(40) 상에 비아(13)가 더 형성된 것을 확인할 수 있다.

제3 관통홀(94)은 제1 회로패턴(1)의 일면 이상이 노출되도록 제3 외곽 절연층(60)의 일부가 관통되어 형성될 수 있다.

제3 관통홀(94)은 제2 관통홀(92)과 폭이 상호 동일하게 형성될 수 있으며, 상호 정합되도록 형성될 수 있다.

제2 외층 회로패턴(4)은 제2 외곽 절연층(40) 내에 형성될 수 있다.

도 2 및 도 5를 참조하여, 제2 실시예에 따른 인쇄회로기판(2000)과 제3 실시예에 따른 인쇄회로기판(3000)을 비교하면, 제3 실시예에 따른 인쇄회로기판(3000) 내 형성된 관통홀의 높이(h3)가 제2 실시예에 따른 인쇄회로기판(2000) 내 형성된 관통홀의 높이(h2) 보다 높게 형성된 것을 확인할 수 있다(h2 ＜h3).

제3 관통홀(94)의 높이는 제3 외곽 절연층(60)의 일부가 관통되어 형성된 것으로 제3 외곽 절연층(60)의 두께와 동일하게 형성될 수 있다.

따라서, 제3 실시예에 따른 인쇄회로기판(3000) 내 형성된 관통홀의 높이(h3)는 제3 관통홀(94)의 높이가 추가되어 제2 실시예에 따른 인쇄회로기판(2000) 내 형성된 관통홀의 높이(h2) 보다 높게 형성될 수 있는 것이다.

제4 실시예

도 6는 본 발명의 제4 실시예에 따른 인쇄회로기판(4000)을 개략적으로 나타내는 단면도이다.

도 6를 참조하면, 제4 실시예에 따른 인쇄회로기판(4000)에서, 제2 비아(12)는 제3 외곽 절연층(60)을 관통하는 비아와 연결될 수 있으며, 제3 외곽 절연층(60)에 상에는 회로패턴이 형성되고, 회로패턴 상에 보호층(70)이 더 형성될 수 있다.

제5 실시예

도 7은 본 발명의 제5 실시예에 따른 인쇄회로기판(5000)을 개략적으로 나타내는 단면도이다.

도 7은 본 발명의 제5 실시예에 따른 인쇄회로기판(5000)을 개략적으로 나타내는 단면도이다. 제5 실시예에 따른 인쇄회로기판(5000)은 제2 실시예에 따른 인쇄회로기판(2000)에 따른 제2 외곽 절연층(40) 상에 제2 외층 회로패턴(4)을 더 포함할 수 있다.

상기 검토한 바와 같이 본 발명의 실시예에 따른 인쇄회로기판들은 전자 소자의 높이에 따라 형성되는 절연층의 높이를 달리 형성할 수 있으며, 절연층에 형성되는 비아, 회로패턴의 설계를 달리하여 형성될 수 있다.

제1 실시예에 따른 인쇄회로기판의 제조방법

도 8 내지 도 22은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법의 주요 단계를 나타낸 단면도이다.

도 8 및 도 10을 참조하면, 제1 실시예에 따른 인쇄회로기판의 제조방법은 캐리어 부재(100)를 준비하는 단계(도 8), 캐리어 부재(100) 상에 제2 외곽 절연층(40)을 형성하는 단계(도 9), 제1 외곽 절연층(40) 상에 금속 희생층(200)을 형성하는 단계(도 9)를 포함할 수 있다.

캐리어 부재(100)를 준비하는 단계(도 7)에서 캐리어 부재(100)는 캐리어 코어(102) 양면에 캐리어 금속층(104)이 형성된 것일 수 있으며, 캐리어 코어(102)는 절연재 또는 금속으로 형성될 수 있다. 캐리어 금속층(104)은 바람직하게는 구리로 형성될 수 있으나, 이에 한정되는 것은 아니다.

캐리어 부재(100) 상에 제2 외곽 절연층(40)을 형성하는 단계(도 8)에서 제2 외곽 절연층(40)은 캐리어 부재(100)가 제거된 후 내부에 관통홀(90)이 형성되는 절연층이다. (추가되는 내용 없는 지 외곽 절연층이 먼저 형성되는 것에 대한)

제2 외곽 절연층(40) 상에 금속 희생층(200)을 형성하는 단계(도 9)에서 금속 희생층(200)은 관통홀(90)을 형성하기 위해 외곽 절연층에 드릴 가공(drilling)을 하는 경우 금속 희생층(200)이 드릴에 의해 관통되지 않아 드릴 가공시 장벽층을 형성할 수 있다.

따라서, 금속 희생층(200)과 캐리어 부재(100) 사이에 형성된 간격을 조절함으로써 관통홀(90)의 깊이를 달리 형성할 수 있다 (도 1 및 도 2 참조 최종 확인).

또한, 외곽 절연층 상에 금속 희생층(200)을 형성하는 단계(도 9)에서 금속 희생층(200)은 회로패턴(2)과 동시에 형성될 수 있으며, 관통홀(90)의 면적과 대응되는 금속 희생층(200)의 면적은 전자 소자(500)의 실장 면적을 확보하기 위해 제2 회로패턴(2)보다 넓게 형성되는 것이 바람직하다.

도 11 내지 도 13을 참조하면, 제1 실시예에 따른 인쇄회로기판의 제조방법은 금속 희생층(200) 상에 제2 절연층을 형성하는 단계(도 11), 금속 희생층(200)의 일면이 노출되도록 제2 절연층을 식각(etching)하는 단계(도 12), 제2 절연층(20) 상에 프라이머층(300)을 형성하고, 프라이머층(300) 상에 제1 회로패턴(1)을 형성하는 단계(도 13)를 포함할 수 있다.

금속 희생층(200)의 일면이 노출되도록 제2 절연층(20)을 식각하는 단계(도 12)에서 제2 절연층(20)의 높이는 제2 회로패턴(2)의 높이와 동일하게 형성될 수 있다.

한편, 제2 절연층(20) 상에 프라이머층(300)을 형성하고, 프라이머층(300) 상에 제1 회로패턴(1)을 형성하는 단계(도 13)에서 프라이머층(300)은 제1 회로패턴(1)과 제2 회로패턴(2) 상 전기적 절연을 가능하게 하면서 프라이머층(300)을 중심으로 한 층간 접착력을 향상시킬 수 있다.

도 14 내지 도 16을 참조하면, 제1 실시예에 따른 인쇄회로기판의 제조방법은 제1 회로패턴(1) 상에 제1 절연층(10)을 형성하는 단계(도 14), 제1 외층 회로패턴(3) 상에 제1 외곽 절연층(30)을 형성하는 단계(도 15), 캐리어 부재(100)에서 코어(102)를 제거하는 단계(도 16)를 포함할 수 있다.

제1 회로패턴(1) 상에 제1 절연층(10)을 형성하는 단계 이후, 제1 절연층(10) 내에 제1 비아(11)가 형성될 수 있으며, 제1 절연층(10) 상에 제1 외층 회로패턴(3)이 형성될 수 있다 (도 14).

제1 외층 회로패턴(3) 상에 제1 외곽 절연층(30)이 형성되고, 제1 외곽 절연층(30) 상부로 노출된 제1 외층 회로패턴(5)이 더 형성될 수도 있다(도 15).

이후, 캐리어 부재(100)에서 캐리어 코어(102)이 제거되어 2개의 인쇄회로기판으로 분리될 수 있다(도 16). 이하에서는, 분리된 인쇄회로기판 중 하나의 인쇄회로기판을 기준으로 설명하며, 도면에는 도시되지 않았지만, 캐리어 부재(100) 상 1개의 인쇄회로기판을 제조하는 공정을 배제하지 않는다.

또한, 이 후 진행되는 인쇄회로기판의 제조방법은 분리된 인쇄회로기판 2개 모두에 진행되는 것을 제한하지 않는다.

도 17 내지 도 22를 참조하면, 제1 실시예에 따른 인쇄회로기판의 제조방법은 캐리어 금속층(104)을 에칭하는 단계(도 17), 제2 외곽 절연층(40) 상에 보호층(70)을 형성하는 단계(도 18), 제2 외곽 절연층(40)에 비아홀(80)을 형성하는 단계(도 19)를 포함할 수 있으며, 이 후, 금속 희생층(200)을 제거하여, 제2 관통홀(92)을 형성하는 단계(도 20), 프라이머층(300)을 제거하여, 제1 회로패턴(1)의 상면이 제1 절연층(10)의 일면에 대해 노출되도록 제1 관통홀(90)을 형성하는 단계(도 21) 및 제1 회로패턴(1) 상에 전자 소자(500)를 실장하는 단계(도 22)를 포함할 수 있다.

제2 관통홀(92)을 형성하는 단계(도 20)에서 금속 희생층(200) 상에 형성된 제2 외곽 절연층(40)은 금속 희생층(200)이 프라이머층(300)으로부터 분리됨과 동시에 제거될 수 있다.

금속 희생층(200)은 금속 에칭액을 사용하여 제거되며, 금속 에칭액은 제2 외곽 절연층(40)에 비아홀(80)을 형성하는 단계(도 19)에서 형성된 비아홀(80)을 통해 금속 희생층(200)에 도달할 수 있다.

프라이머층(300)을 제거하는 단계에서 프라이머층(300)은 금속 희생층(200)제거되면서 노출된 부분만 제거되고, 제1 절연층(10)과 제2 절연층(20) 사이에 형성된 부분은 제거되지 않고 남아 부분적으로 제거된다(도 21).

프라이머층(300)이 부분적으로 제거되면, 일면이 노출된 제1 회로패턴(1) 상에는 전자 소자(500)가 실장될 수 있다(도 22).

전자 소자(500)는 솔더볼(50) 등에 의해 제1 회로패턴(1)과 전기적으로 연결될 수 있다.

또한, 제시된 도면에는 전자 소자(500)가 제1 회로패턴(1)와 연결되는 것만 제시되었으나 기판 내부에 형성된 그 외 회로패턴과 연결될 수 있으며, 와이어 본딩 등 다양한 연결방식으로 연결될 수 있다.

본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법에 따르면, 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)이 형성될 수 있다.

제2 실시예에 따른 인쇄회로기판의 제조방법

도 23 내지 도 37는 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법의 주요 단계를 나타낸 단면도이다.

도 23 내지 도 26을 참조하면, 제2 실시예에 따른 인쇄회로기판 제조방법은 캐리어 부재(100) 상에 제3 외곽 절연층(60)을 형성하는 단계(도 23), 제2 외층 회로패턴(4)을 형성하는 단계(도 24), 제2 외곽 절연층(40)을 형성하는 단계(도 25) 및 제2 외곽 절연층(40) 상에 금속 희생층(200) 및 회로패턴(2)을 형성하는 단계를 포함할 수 있다(도 26).

제3 외곽 절연층(60)을 형성하는 단계에서 제 1 실시예에 따른 제조방법과 달리 캐리어 부재(100) 상에 제3 외곽 절연층(60)이 형성됨으로써, 관통홀의 깊이를 보다 깊게 형성할 수 있다(도 23).

본 발명의 실시예에 따르면, 캐리어 부재(100) 상에 제3 외곽 절연층(60)이 형성되는 것만을 도시하였으나, 외곽 절연층은 관통홀의 깊이 또는 필요에 따라 추가 적층될 수 있다.

도 27 내지 도 29를 참조하면, 제2 실시예에 따른 인쇄회로기판 제조방법은 금속 희생층(200) 상에 제2 절연층을 형성하는 단계(도 27), 금속 희생층(200)의 일면이 노출되도록 상기 제2 절연층을 식각하는 단계(도 28), 식각된 제2 절연층(20) 상에 프라이머층(300)을 형성하고, 프라이머층(300) 상에 제1 회로패턴(1)을 형성하는 단계(도 29)를 포함할 수 있다.

도 30 내지 도 31을 참조하면, 제2 실시예에 따른 인쇄회로기판 제조방법은 제1 절연층(10) 상에 제1 외층 회로패턴(3)을 형성하는 단계(도 30), 제1 외층 회로패턴(3) 상에 제1 외곽 절연층(30)을 형성하는 단계(도 31), 제1 외곽 절연층(30) 상에 형성되는 제1 외층 회로패턴(5)을 형성하는 단계(도 31) 및 제1 외곽 절연층(30) 상에 보호층(70)을 형성하는 단계(도 31)를 포함할 수 있다.

도 32 내지 도 37을 참조하면, 제2 실시예에 따른 인쇄회로기판 제조방법은 캐리어 부재(100)에서 코어(102)를 제거하는 단계(도 32), 캐리어 금속층(104)을 에칭하는 단계(도 33), 제2 외곽 절연층(40)에 비아홀(80)을 형성하는 단계(도 34), 금속 희생층(200)을 제거하여, 제2 관통홀(92) 및 제3 관통홀(94)을 형성하는 단계(도 35), 프라이머층(300)을 제거하여 제1 관통홀(90)을 형성하는 단계(36) 및 제1 회로패턴(1) 상 전자소자(700)를 배치하는 단계를 포함할 수 있다.

본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법에 따르면, 본 발명의 제3 실시예에 따른 인쇄회로기판(3000)이 형성될 수 있다.

제2 실시예에 따른 인쇄회로기판의 제조방법을 제1 실시예에 따른 인쇄회로기판의 제조방법과 비교하면, 제3 외곽 절연층(60)이 추가적으로 형성되는 것에 차이가 있으며, 제3 외곽 절연층(60)이 추가적으로 형성됨에 따라 관통홀의 높이가 보다 높게 형성될 수 있다.

인쇄회로기판 내에 배치되는 전자 소자(500, 700)의 높이에 따라 관통홀의 높이는 달리 형성될 수 있다.

도면에는 도시되지 않았으나, 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 제조방법은 절연층과 보호층 사이의 적층 순서를 달리하여 형성하거나 일면 또는 내부에 형성되는 회로패턴 및 비아의 형성 순서를 달리하는 것일 뿐 금속 희생층(200)과 캐리어 부재(100) 사이에 형성되는 절연층의 층수 및 높이에 따라 관통홀의 깊이가 결정될 수 있는 것은 동일하다.

더 나아가, 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 제조방법은 관통홀 주변에 형성되는 절연층 내부에 회로패턴, 비아가 형성될 수 있어 인쇄회로기판의 박형화에 유리하다.

상기 검토한 바와 같이 본 발명의 실시예에 따른 인쇄회로기판들은 캐리어 부재(100)와 금속 희생층(200) 사이에 형성된 절연층의 높이를 자유롭게 변경함으로써, 관통홀의 깊이를 자유롭게 형성할 수 있다.

또한, 본 발명의 실시예에 따른 인쇄회로기판들은 관통홀의 하부에 형성되는 회로패턴이 임베디드 회로패턴으로 형성됨에 따라 미세 회로패턴의 구현이 보다 용이하다.

한편, 전자 소자가 배치된 절연층 내부에 형성된 회로패턴과 연결될 수 있어 전자 소자와 회로패턴 간 연결 및 비아와의 연결거리를 짧게 형성할 수 있다. 따라서, 전자 소자와 회로패턴 간 전송 거리(electrical path)를 줄일 수 있어 인쇄회로기판의 전기적 특성이 향상될 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

1: 제1 회로패턴
2: 제2 회로패턴
3: 제1 외층 회로패턴
4: 제2 외층 회로패턴
10: 제1 절연층
20: 제2 절연층
30: 제1 외곽 절연층
40: 제2 외곽 절연층
70: 솔더 레지스트층
80: 비아홀
90: 제1 관통홀
92: 제2 관통홀
94: 제3 관통홀
1000, 2000, 3000, 4000: 인쇄회로기판

Claims

내부에 제1 회로패턴이 형성되는 제1 절연층;
상기 제1 절연층의 일면에 형성되는 프라이머층;
상기 프라이머층 상에 형성된 제2 절연층;
상기 제1 회로패턴의 일면이 노출되도록 상기 프라이머층의 일부와 상기 제2 절연층의 일부를 관통하여 형성되는 제1 관통홀; 및
상기 제2 절연층 내에 형성되는 제2 회로패턴;을 포함하며,
상기 프라이머층의 측면은 상기 제1 관통홀의 측면으로 노출되며,
상기 프라이머층의 적어도 일부가 상기 제1 절연층과 상기 제2 회로패턴 사이에 배치되는 인쇄회로기판.
제1항에 있어서,
상기 제1 절연층의 타면에 형성되는 제1 외곽 절연층;을 더 포함하는 인쇄회로기판.
제1항에 있어서,
상기 제2 절연층 상에 형성되는 제2 외곽 절연층;을 더 포함하는 인쇄회로기판.
제3항에 있어서,
상기 제1 회로패턴의 일면이 노출되도록 상기 제2 외곽 절연층의 일부를 관통하여 형성되는 제2 관통홀;을 더 포함하는 인쇄회로기판.
제4항에 있어서,
상기 제2 외곽 절연층 상에 형성되는 제3 외곽 절연층;을 더 포함하는 인쇄회로기판.
제5항에 있어서,
상기 제1 회로패턴의 일면이 노출되도록 상기 제3 외곽 절연층의 일부가 관통되어 형성되는 제3 관통홀;을 더 포함하는 인쇄회로기판.
제4항에 있어서,
상기 제1 관통홀의 폭과 상기 제2 관통홀의 폭은 상호 동일하게 형성되는, 인쇄회로기판.
제7항에 있어서,
상기 제1 관통홀과 상기 제2 관통홀은 상호 정합되도록 형성되는, 인쇄회로기판.
제4항에 있어서,
상기 제1 관통홀의 폭과 상기 제2 관통홀의 폭은 상호 상이하게 형성되는, 인쇄회로기판.
제9항에 있어서,
상기 제1 관통홀은 상기 제2 관통홀의 내측 또는 외측 방향으로 이격되어 형성되는, 인쇄회로기판.
제6항에 있어서,
상기 제2 관통홀의 폭과 상기 제3 관통홀의 폭은 상호 상이하게 형성되는, 인쇄회로기판.
제6항에 있어서,
상기 제2 관통홀의 폭과 상기 제3 관통홀의 폭은 상호 동일하게 형성되는, 인쇄회로기판.
제12항에 있어서,
상기 제2 관통홀과 상기 제3 관통홀은 상호 정합되도록 형성되는, 인쇄회로기판.
제1항에 있어서,
상기 프라이머층의 두께는 상기 제2 절연층의 두께보다 얇게 형성되는, 인쇄회로기판.
삭제
제3항에 있어서,
상기 제2 절연층의 두께와 상기 제2 회로패턴의 두께는 상호 동일하게 형성되는, 인쇄회로기판.
제2항에 있어서,
상기 제1 외곽 절연층 내에 형성되는 제1 외층 회로패턴;을 더 포함하는 인쇄회로기판.
제3항에 있어서,
상기 제2 외곽 절연층 내에 형성된 제2 외층 회로패턴;을 더 포함하는 인쇄회로기판.
제3항에 있어서,
상기 제1 절연층 내부에 형성되어 상기 제1 회로패턴 또는 상기 제2 회로패턴과 전기적으로 연결되는 제1 비아;를 더 포함하는 인쇄회로기판.
제3항 또는 제19항에 있어서,
상기 제2 외곽 절연층 내부에 형성되어 상기 제2 회로패턴과 전기적으로 연결되는 제2 비아;를 더 포함하는 인쇄회로기판.
제20항에 있어서,
상기 제1 비아는,
상기 제2 회로패턴의 일면에 형성되되,
상기 제2 회로패턴의 일단으로부터 내측 방향으로부터 이격되어 형성되는, 인쇄회로기판.
제21항에 있어서,
상기 제2 비아는,
상기 제2 회로패턴의 타면에 형성되되,
상기 제2 회로패턴의 일단으로부터 내측 방향으로부터 이격되어 형성되는, 인쇄회로기판.
제22항에 있어서,
상기 프라이머층은,
상기 제2 회로패턴의 일면 및 상기 제1 비아의 측면에 접하도록 형성되는, 인쇄회로기판.