TWI543676B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI543676B
TWI543676B TW103119591A TW103119591A TWI543676B TW I543676 B TWI543676 B TW I543676B TW 103119591 A TW103119591 A TW 103119591A TW 103119591 A TW103119591 A TW 103119591A TW I543676 B TWI543676 B TW I543676B
Authority
TW
Taiwan
Prior art keywords
circuit
layer
layers
insulating layer
patterns
Prior art date
Application number
TW103119591A
Other languages
English (en)
Other versions
TW201519714A (zh
Inventor
李在洙
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201519714A publication Critical patent/TW201519714A/zh
Application granted granted Critical
Publication of TWI543676B publication Critical patent/TWI543676B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

印刷電路板及其製造方法
本發明是有關於一種印刷電路板及其製造方法。
隨著電子業的發展，已經對於電子元件之效能與功能的改善、以及電子元件的微型化有所需求。因此，用於高密度表面承載元件之板體(例如是半導體封裝(semiconductor package)或類似物)已經突顯出來。如上所述，為了滿足電路板之密度之增加以及電路板之輕薄的需求，電路圖案之高密度層間連結係有所需求的。
電鍍之技術係加工介層孔(via hole)的一種方法，並且電鍍介層孔之內部周圍表面或填充一電鍍層於介層孔中，以實現層間連結。
然而，上述之先前技術在高密度層間連結中有所限制，可能無法被應用為完整的生產技術。
目前已經對於一種結構有所需求，此種結構能夠藉 由增加電路圖案之層間連結或電路設計之自由度來實現電路之密度的增加。
本發明已致力於提供一種半導體封裝及其製造方法此半導體封裝的電路圖案係被埋入於半導體封裝基板的介層中，此半導體封裝的電路圖案能夠作為一連接盤(land)。
根據本發明一實施例，係提供一種印刷電路板，包括：一絕緣層、一第一電路層、一第二電路層、以及介層。第一電路層包括第一電路圖案及第二電路圖案，第一電路圖案及第二電路圖案係埋入於絕緣層的第一表面中，使得第一電路圖案及第二電路圖案的上表面係被暴露。第二電路層包括第三電路圖案及第四電路圖案，第三電路圖案及第四電路圖案係形成於絕緣層的第二表面上。介層係將第二電路圖案與第四電路圖案彼此電性連接，且介層係形成於絕緣層中，使得第二電路圖案係被埋入於介層中。
第一電路圖案及第二電路圖案的高度可小於絕緣層的高度，使得第一電路圖案與絕緣層之間、以及第二電路圖案與絕緣層之間係形成步階。
第二電路圖案可作為連接盤。
第二電路圖案的寬度可等於或小於介層的直徑。
介層與第二電路圖案可由相同的材料所製成。
印刷電路板可更包括一焊料光阻，焊料光阻係形成以暴露出在第一電路層及第二電路層中係作為接合墊(connection pad)的電路圖案。
印刷電路板可更包括增層，增層係堆疊於絕緣層的第二表面上。
根據本發明之另一實施例，係提供一半導體封裝，半導體封裝包括：一絕緣層、一第一電路層、一第二電路層、介層、以及一電子元件。第一電路層包括第一電路圖案及第二電路圖案，第一電路圖案與第二電路圖案係被埋入於絕緣層的第一表面中，使得第一電路圖案與第二電路圖案的上表面係被暴露。第二電路層包括第三電路圖案及第四電路圖案，第三電路圖案及第四電路圖案係形成於絕緣層的第二表面上。介層係將該些第二電路圖案與該些第四電路圖案彼此電性連接，且介層係形成於絕緣層中，使得第二電路圖案係被埋入於介層中。電子元件係連接於第一電路層，且電子元件係被安裝於第一電路層上。
根據本發明之另一實施例，係提供一半導體封裝，半導體封裝包括：一絕緣層、一第一電路層、一第二電路層、介層、一電子元件、焊料凸塊、以及一上半導體封裝。第一電路層包括第一電路圖案及第二電路圖案，第一電路圖案與第二電路圖案係被埋入於絕緣層的第一表面中，使得第一電路圖案與第二電路圖案的上表面係被暴露。第二電路層包括第三電路圖案及第四電路圖案，第三電路圖案及第四電路圖案係形成於絕緣層的第二 表面上。介層係將該些第二電路圖案與該些第四電路圖案彼此電性連接，且介層係形成於絕緣層中，使得第二電路圖案係被埋入於介層中。電子元件係連接於第一電路圖案，且電子元件係被安裝於第一電路圖案上。焊料凸塊係形成於第二電路圖案上。上半導體封裝係連接於焊料凸塊，且上半導體封裝係被安裝於焊料凸塊上。
根據本發明之另一實施例，係提供一種製造印刷電路板的方法，包括：製備一載體基板；形成第一金屬層，第一金屬層係位於載體基板的2個表面上；形成第一電路層，第一電路層係位於第一金屬層的2個表面上，第一電路層包括第一電路圖案與第二電路圖案；於第一電路層上依序地形成絕緣層與第二金屬層；形成介層孔，介層孔係位於第二金屬層與絕緣層中，使得第二電路圖案係被暴露；形成介層及被圖案化的金屬電鍍層，使得第二電路圖案係被埋入於其中；將載體基板與第一金屬層彼此分開；以及移除第一金屬層與第二金屬層，以暴露第一電路層，且形成第二電路層，第二電路層包括第三電路圖案與第四電路圖案。
根據本發明之另一實施例，係提供一種製造半導體封裝的方法，包括：製備一載體基板；形成第一金屬層，第一金屬層係位於載體基板的2個表面上；形成第一電路層，第一電路層係位於第一金屬層的2個表面上，第一電路層包括第一電路圖案與第二電路圖案；於第一電路層上依序地形成絕緣層與第二金 屬層；形成介層孔，介層孔係位於第二金屬層與絕緣層中，使得第二電路圖案係被暴露；形成介層及被圖案化的金屬電鍍層，使得第二電路圖案係被埋入於其中；將載體基板與第一金屬層彼此分開；移除第一金屬層與第二金屬層，以暴露第一電路層，且形成第二電路層，第二電路層包括第三電路圖案與第四電路圖案；以及安裝一電子元件，電子元件係位於第一電路層上。
根據本發明之另一實施例，係提供一種製造半導體封裝的方法，包括：製備一載體基板；形成第一金屬層，第一金屬層係位於載體基板的2個表面上；形成第一電路層，第一電路層係位於第一金屬層的2個表面上，第一電路層包括第一電路圖案與第二電路圖案；於第一電路層上依序地形成絕緣層與第二金屬層；形成介層孔，介層孔係位於第二金屬層與絕緣層中，使得第二電路圖案係被暴露；形成介層及被圖案化的金屬電鍍層，使得第二電路圖案係被埋入於其中；將載體基板與第一金屬層彼此分開；移除第一金屬層與第二金屬層，以暴露第一電路層，且形成第二電路層，第二電路層包括第三電路圖案與第四電路圖案；安裝一電子元件，電子元件係位於第一電路層上；以及形成焊料凸塊，焊料凸塊係位於第二電路圖案上；以及安裝一上半導體封裝，上半導體封裝係位於焊料凸塊上。
第一電路圖案與第二電路圖案的高度可小於絕緣層的高度，使得第一電路圖案與絕緣層之間、以及第二電路圖案與絕緣層之間係形成步階。
第二電路圖案可作為連接盤。
第二電路圖案的寬度可等於或小於介層的直徑。
介層與第二電路圖案可由相同的材料所製成。
方法可更包括形成增層，增層係位於第二電路層上。
形成第一電路圖案的步驟可包括：形成光阻層，光阻層係位於第一金屬層上，光阻層包括開口部，開口部係用於形成電路；形成電路層，電路層係位於開口部中；以及移除光阻層。
根據本發明一實施例，係提供一種印刷電路板，包括：一絕緣層、一第一電路層與一第二電路層、以及介層。第一電路層係形成於絕緣層的一側，第二電路層係形成於絕緣層的另一側。介層係形成為穿越通過絕緣層，以將第一電路層與第二電路層彼此電性連接，其中第一電路層包括電路圖案，電路圖案之至少一部分係位於介層。
介層係錐形，其中介層之一側的寬度係小於介層之另一側的寬度，且電路圖案係被埋入於介層的該一側之中。
電路圖案係被埋入於介層中，使得電路圖案的一表面係被暴露。
第一電路層更包括一電路圖案，電路圖案的至少一部分係被埋入於絕緣層中。
電路圖案的一表面係被暴露，電路圖案係被埋入於絕緣層中。
第二電路層包括一電路圖案，第二電路層的此電路圖案係突出於絕緣層的另一側上。
第一電路層的高度係小於絕緣層的高度，使得第一電路層與絕緣層之間係形成步階。
其他之方面及/或優點將被部分列舉於下列說明書中，且藉由說明書的描述將使部分內容係為明顯，或者藉由實施本發明可使部分內容獲得理解。
配合所附圖式，從下列詳細地敘述將可更明確地理解本發明之上述以及其他之目的、特徵以及優點，其中：
100‧‧‧印刷電路板
101‧‧‧載體基板
110‧‧‧第一金屬層
120‧‧‧光阻層
121‧‧‧開口部
131‧‧‧第一電路圖案
132‧‧‧第二電路圖案
133‧‧‧第三電路圖案
133a、134a、136a‧‧‧被圖案化的金屬電鍍層
132‧‧‧第二電路圖案
133‧‧‧第三電路圖案
133a、134a、136a‧‧‧被圖案化的金屬電鍍層
134‧‧‧第四電路圖案
135‧‧‧第一電路層
136‧‧‧第二電路層
140‧‧‧絕緣層
141‧‧‧第一表面
142‧‧‧第二表面
150‧‧‧第二金屬層
160‧‧‧介層孔
170‧‧‧介層
200、202‧‧‧焊料凸塊
201‧‧‧電子元件
300‧‧‧焊料光阻
400‧‧‧下半導體封裝
500‧‧‧上半導體封裝
600‧‧‧增層
1000、2000、3000、4000‧‧‧半導體封裝
第1圖係繪示根據本發明之第一實施例之印刷電路板的結構剖面圖。
第2圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。
第3圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。
第4圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。
第5圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。
第6圖至第15圖依序繪示根據本發明之另一較佳的實施例 之製造半導體封裝的方法的剖面圖。
以下將會配合所附圖示詳細描述實施例以使本發明之目的、特徵以及優點可被清楚理解。所附圖示中，相同的元件符號係用以代表相同或相似的元件，且將會省略其冗長的敘述。再者，於下列敘述中，詞彙「第一」、「第二」、「一側」、「另一側」及其類似詞彙係用以區分一特定元件與另一元件，但是這類元件的構造不應限制於這些詞彙。再者，於本發明的敘述中，當先前技術的詳細描述會混淆本發明之要旨時，將會省略此描述。
下文特舉實施例，並配合所附圖式，作詳細說明。
印刷電路板及使用其之半導體
根據本發明之一實施例的印刷電路板100係被配置為包括一絕緣層140、一第一電路層135與一第二電路層136、以及介層(via)170。第一電路層135係形成於絕緣層140的一側。第二電路層136係形成於絕緣層的另一側。介層170係穿越通過絕緣層140來形成，以將第一電路層及第二電路層彼此電性連接。第一電路層135包括電路圖案，電路圖案的至少一部分係被埋入於介層中。
本文中，介層170係錐形，介層170之一側的寬度係小於其之另一側的寬度，且電路圖案132係被埋入於介層170中。
此外，電路圖案132係被埋入於介層170中，因此電路圖案132之一表面係被暴露。
此外，第一電路層135進一步包括一電路圖案，電路圖案之至少一部分係被埋入於絕緣層140中。
本文中，電路圖案的一表面係被埋入於絕緣層140中，此表面係被暴露。
此外，第二電路層136包括一電路圖案，此電路圖案突出於絕緣層140的另一側上。
此外，第一電路層135的高度係小於絕緣層140的高度，使得第一電路層與絕緣層140之間形成一步階(step)。
印刷電路板
第1圖係繪示根據本發明之一實施例之印刷電路板的結構剖面圖。
第2圖至第5圖係繪示根據本發明之實施例之半導體封裝的結構剖面圖。
第1圖係繪示根據本發明之第一實施例之印刷電路板的結構剖面圖。第2圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。第3圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。第4圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。第5圖係繪示根據本發明之另一實施例之半導體封裝的結構剖面圖。
如第1圖所示，根據本發明之一實施例之印刷電路 板100係被配置為包括一絕緣層140、一第一電路層135、第二電路層136、介層170、焊料凸塊200、及一焊料光阻(solder resist)300。第一電路層135包括第一電路圖案131及第二電路圖案132，第一電路圖案131及第二電路圖案132係被埋入於絕緣層140的一第一表面141中，使得第一電路圖案131及第二電路圖案132的上表面被暴露。第二電路層136包括第三電路圖案133及第四電路圖案134，第三電路圖案133及第四電路圖案134係形成於絕緣層140的一第二表面142上。介層170係將第二電路圖案132與第四電路圖案134彼此電性連接，且介層170係形成於絕緣層140中，使得第二電路圖案132係被埋入於介層170之中。焊料凸塊200係形成於第一電路圖案131上。焊料光阻300係形成以暴露出在第一電路層135及第二電路層136中作為接合墊(connection pad)的電路圖案。
作為絕緣層140，可以使用樹脂絕緣層。作為樹脂絕緣層的材料，可以使用熱固性樹脂(例如是環氧樹脂(epoxy resin))、熱塑性樹脂(例如是聚亞醯胺樹脂(polyimide resin))、具有強化材料(例如是玻璃纖維)的樹脂、或是注入(impregnate)熱固性樹脂及熱塑性樹脂的無機填充物(例如是預浸體(prepreg))。此外，可以使用熱固性樹脂、光硬化性樹脂(photo-curable resin)及類似物。然而，絕緣層樹脂的材料並不特別限定於上述材料。
電路層135及136可以是由印刷電路板領域中所使用之電路的任何導電性金屬所製成，且在印刷電路板的例子中， 電路層135及136係由銅所製成。
若有需要，一表面處理層(未顯示)可進一步被形成於暴露的電路層上。
表面處理層可以是本領域所知的任何表面處理層，且可以透過例如電鍍金(electro gold plating)、浸鍍金(immersion gold plating)、有機可焊性保護劑(Organic Solderability Preservative,OSP)或浸鍍錫、浸鍍銀、無電鍍鎳金板(Electroless Nickel and Immersion Gold,ENIG)、直接浸鍍金(Direct Immersion Gold(DIG)plating)、熱風焊錫整平(Hot Air Solder Leveling,HASL)、或類似方法所形成。
本文中，第二電路圖案132係被製造以作為連接盤。因此，藉由將第二電路圖案132埋入於介層170中，由於更多的電路可被形成於一限定的區域中，可以製造出高密度的產品。
此外，第二電路圖案132所形成的寬度係小於介層170的直徑，因此僅有第二電路圖案132的上表面被暴露到外面。並且，除了上表面之外，第二電路圖案132的3個表面係埋入於介層170中，從而能夠改善半導體封裝的電特性及可靠度。
介層170可以是由與第二電路圖案132相同的材料所製成。介層係典型地由銅(copper,Cu)所製成，然亦可由任何的導電金屬所製成。
此外，第1圖中雖然已顯示介層170係錐形的例子，其中介層170在往下的方向的直徑變得較大，介層170亦可以是 先前技術中已知的所有形狀，例如是介層在往下的方向的直徑變得較小的錐形、圓形、或類似形狀。
此外，第一電路層135的暴露的上表面的高度係小於絕緣層140的高度，使得第一電路層135及絕緣層140之間可形成步階。
本文中，焊料在迴銲製程(reflow process)中係藉由步階被固定，以在第一電路圖案131上形成焊料凸塊200，從而能夠防止彼此相鄰的焊料之間的橋接現象(bridge phenomenon)。
如第2圖所示，根據本發明之另一實施例的半導體封裝1000係被配置以包括一印刷電路板100、一第一電路層135、一第二電路層136、介層170、一電子元件201、及一焊料光阻300。印刷電路板100包括絕緣層140。第一電路層135包括第一電路圖案131及第二電路圖案132，第一電路圖案131及第二電路圖案132係被埋入於絕緣層140的一第一表面141中，使得第一電路圖案131及第二電路圖案132的上表面被暴露。第二電路層136包括第三電路圖案133及第四電路圖案134，第三電路圖案133及第四電路圖案134係形成於絕緣層140的一第二表面142上。介層170係將第二電路圖案132與第四電路圖案134彼此電性連接，且介層170係形成於絕緣層140中，使得第二電路圖案132係被埋入於介層170之中。電子元件201係藉由焊料凸塊200連接於第一電路圖案131，且電子元件201係被安裝於第一電路圖案131上。焊料光阻300係被形成以暴露第一電路層135及第 二電路層136。
電子元件201係電性連接於印刷電路板的元件，以執行一預定功能，表示電子元件能夠被安裝於印刷電路板上，例如是一積體電路(IC)晶片。
雖然已繪示於第2圖中的電子元件201並未顯示其他詳細的元件，但可以使用具有本領域已知的所有結構的電子元件，並無特別限制。
本文中，第二電路圖案132係被製造以作為連接盤。因此，藉由將第二電路圖案132埋入於介層170中，由於更多的電路可被形成於一限定的區域中，可以製造出高密度的產品。
此外，第二電路圖案132所形成的寬度係小於介層170的直徑，因此僅有第二電路圖案132的上表面被暴露到外面。並且，除了上表面之外，第二電路圖案132的3個表面係埋入於介層170中，從而能夠改善半導體封裝的電特性及可靠度。
介層170可以是由與第二電路圖案132相同的材料所製成。介層係典型地由銅(copper,Cu)所製成，然亦可由任何的導電金屬所製成。
此外，第2圖中雖然已顯示介層170係錐形的例子，其中介層170在往下的方向的直徑變得較大，介層170亦可以是先前技術中已知的所有形狀，例如是介層在往下的方向的直徑變得較小的錐形、圓形、或類似形狀。
此外，第一電路層135的暴露的上表面的高度係小 於絕緣層140的高度，使得第一電路層135及絕緣層140之間可形成步階。
本文中，焊料在迴銲製程中係藉由步階被固定，以在第一電路圖案131上形成焊料凸塊200，從而能夠防止彼此相鄰的焊料之間的橋接現象。
如第3圖所示，根據本發明之另一實施例的半導體封裝2000係被配置以包括一印刷電路板100、一第一電路層135、一第二電路層136、介層170、電子元件201及一焊料光阻300。印刷電路板100包括絕緣層140。第一電路層135包括第一電路圖案131及第二電路圖案132，第一電路圖案131及第二電路圖案132係被埋入於絕緣層140的一第一表面141中，使得第一電路圖案131及第二電路圖案132的上表面被暴露。第二電路層136包括第三電路圖案133及第四電路圖案134，第三電路圖案133及第四電路圖案134係形成於絕緣層140的一第二表面142上。介層170係將第二電路圖案132與第四電路圖案134彼此電性連接，且介層170係形成於絕緣層140中，使得第二電路圖案132係被埋入於介層170之中。電子元件201係藉由焊料凸塊200連接於第一電路圖案131及第二電路圖案132，且安裝於第一電路圖案131及第二電路圖案132上。焊料光阻300係被形成以暴露第一電路層135及第二電路層136。
本文中，第二電路圖案132係被製造以作為連接盤。因此，藉由將第二電路圖案132埋入於介層170中，由於更多的 電路可被形成於一限定的區域中，可以製造出高密度的產品。
此外，第二電路圖案132所形成的寬度係小於介層170的直徑，因此僅有第二電路圖案132的上表面被暴露到外面。並且，除了上表面之外，第二電路圖案132的3個表面係埋入於介層170中，從而能夠改善半導體封裝的電特性及可靠度。
介層170可以是由與第二電路圖案132相同的材料所製成。介層係典型地由銅(copper,Cu)所製成，然亦可由任何的導電金屬所製成。
此外，第3圖中雖然已顯示介層170係錐形的例子，其中介層170在往下的方向的直徑變得較大，介層170亦可以是先前技術中已知的所有形狀，例如是介層在往下的方向的直徑變得較小的錐形、圓形、或類似形狀。
此外，第一電路層135的暴露的上表面的高度係小於絕緣層140的高度，使得第一電路層135及絕緣層140之間可形成步階。
本文中，焊料在迴銲製程中係藉由步階被固定，以在第一電路圖案131上形成焊料凸塊200，從而能夠防止彼此相鄰的焊料之間的橋接現象。
如第4圖所示，根據本發明之另一實施例的半導體封裝3000係被配置以包括一印刷電路板100、一第一電路層135、一第二電路層136、介層170、電子元件201、焊料凸塊202、及上半導體封裝500。印刷電路板100包括絕緣層140。第一電路 層135包括第一電路圖案131及第二電路圖案132，第一電路圖案131及第二電路圖案132係被埋入於絕緣層140的一第一表面141中，使得第一電路圖案131及第二電路圖案132的上表面被暴露。第二電路層136包括第三電路圖案133及第四電路圖案134，第三電路圖案133及第四電路圖案134係形成於絕緣層140的一第二表面142上。介層170係將第二電路圖案132與第四電路圖案134彼此電性連接，且介層170係形成於絕緣層140中，使得第二電路圖案132係被埋入於介層170之中。電子元件201係連接於第一電路圖案131，且電子元件201係被安裝於第一電路圖案131上。焊料凸塊202係形成於第二電路圖案132上。上半導體封裝500係連接於焊料凸塊202，且上半導體封裝500係被安裝於焊料凸塊202上。
本文中，第二電路圖案132係被製造以作為連接盤。因此，藉由將第二電路圖案132埋入於介層170中，由於更多的電路可被形成於一限定的區域中，可以製造出高密度的產品。
此外，第二電路圖案132所形成的寬度係小於介層170的直徑，因此僅有第二電路圖案132的上表面被暴露到外面。並且，除了上表面之外，第二電路圖案132的3個表面係埋入於介層170中，從而能夠改善半導體封裝的電特性及可靠度。
介層170可以是由與第二電路圖案132相同的材料所製成。介層係典型地由銅(copper,Cu)所製成，然亦可由任何的導電金屬所製成。
此外，第4圖中雖然已顯示介層170係錐形的例子，其中介層170在往下的方向的直徑變得較大，介層170亦可以是先前技術中已知的所有形狀，例如是介層在往下的方向的直徑變得較小的錐形、圓形、或類似形狀。
此外，第一電路層135的暴露的上表面的高度係小於絕緣層140的高度，使得第一電路層135及絕緣層140之間可形成步階。
本文中，焊料在迴銲製程中係藉由步階被固定，以在第一電路圖案131上形成焊料凸塊200，從而能夠防止彼此相鄰的焊料之間的橋接現象。
上半導體封裝500並不特別限制，而可以是安裝有一般半導體的封裝。上半導體封裝500可以是堆疊式封裝(package on package,POP)結構，其中上半導體封裝500係透過焊料凸塊202連接於下半導體封裝400。
如第5圖所示，根據本發明之另一實施例的半導體封裝4000係被配置以包括一印刷電路板100、一第一電路層135、一第二電路層136、介層170、電子元件201及焊料光阻300。印刷電路板100包括絕緣層140。第一電路層135包括第一電路圖案131及第二電路圖案132，第一電路圖案131及第二電路圖案132係被埋入於絕緣層140的一第一表面141中，使得第一電路圖案131及第二電路圖案132的上表面被暴露。第二電路圖案136包括第三電路圖案133及第四電路圖案134，第三電路圖案133 及第四電路圖案134係形成於絕緣層140的一第二表面142上。介層170係將第二電路圖案132與第四電路圖案134彼此電性連接，且介層170係形成於絕緣層140中，使得第二電路圖案132係被埋入於介層170之中。電子元件201係藉由焊料凸塊200連接於第一電路圖案131，且電子元件201係被安裝於第一電路圖案131上。焊料光阻300係形成於印刷電路板100的2個表面上，以暴露出在第一電路層135及第二電路層136中係作為接合墊的電路圖案。此外，根據本發明之另一實施例的半導體封裝4000進一步包括一增層600，增層600係堆疊於絕緣層140之第二表面142上。
本文中，第二電路圖案132係被製造以作為連接盤。因此，藉由將第二電路圖案132埋入於介層170中，由於更多的電路可被形成於一限定的區域中，可以製造出高密度的產品。
此外，第二電路圖案132所形成的寬度係小於介層170的直徑，因此僅有第二電路圖案132的上表面被暴露到外面。並且，除了上表面之外，第二電路圖案132的3個表面係埋入於介層170中，從而能夠改善半導體封裝的電特性及可靠度。
介層170可以是由與第二電路圖案132相同的材料所製成。介層係典型地由銅(copper,Cu)所製成，然亦可由任何的導電金屬所製成。
此外，第5圖中雖然已顯示介層170係錐形的例子，其中介層170在往下的方向的直徑變得較大，介層170亦可以是 先前技術中已知的所有形狀，例如是介層在往下的方向的直徑變得較小的錐形、圓形、或類似形狀。
此外，第一電路層135的暴露的上表面的高度係小於絕緣層140的高度，使得第一電路層135及絕緣層140之間可形成步階。
本文中，焊料在迴銲製程中係藉由步階被固定，以在第一電路圖案131上形成焊料凸塊200，從而能夠防止彼此相鄰的焊料之間的橋接現象。
此外，第5圖中雖然已顯示堆疊於絕緣層140上之增層600包括2個層(亦即一增層絕緣層及一增層電路層)的例子，增層亦可以包括3個層、4個層、或本領域中具有通常知識者可選擇的層數。
製造印刷電路板之方法
第6圖至第15圖依序繪示根據本發明之另一實施例之製造半導體封裝的方法。
如第6圖所示，一載體基板101係被製備。
載體基板101可由銅箔積層板(copper clad laminate,CCL)所製成，但並不特別限定於此。
本文中，第一金屬層110係形成於載體基板101的2個表面上。
第一金屬層110可以是由銅(Cu)所製成，但並不特別限定於此。
如第7圖所示，光阻層120具有開口部121，讓電路能夠形成於第一金屬層110上。
光阻層120係一般的光敏抗蝕膜(photosensitive resist film)，可由乾膜光阻(dry film resist)或類似物所製成，但並不特別限定於此。
如第8圖所示，第一電路層135可藉由以金屬填充開口部來形成，例如是藉由使用一製程(例如是電鍍製程或類似製程)來形成。
本文中，電路層可以是由用於電路之任何導電金屬所製成，且在印刷電路板中係典型地由銅(Cu)所製成。
如第9圖所示，為了形成電路，光阻層120可被移除。
如第10圖所示，絕緣層140及第二金屬層150可依序地形成於第一電路層135上。
作為絕緣層140，可以使用樹脂絕緣層。作為樹脂絕緣層的材料，可以使用熱固性樹脂(例如是環氧樹脂)、熱塑性樹脂(例如是聚亞醯胺樹脂)、具有強化材料(例如是玻璃纖維)的樹脂、或是注入熱固性樹脂及熱塑性樹脂無機填充物(例如是預浸體)。此外，可以使用熱固性樹脂、光硬化性樹脂(photo-curable resin)及類似物。然而，絕緣層樹脂的材料並不特別限定於上述材料。
如第11圖所示，介層孔160可形成於第二金屬層 150及絕緣層140中，使得在第一電路層135中的第二電路圖案132係被暴露。
本文中，介層孔160可使用機械式鑽孔或雷射鑽孔來形成，但並不特別限制於此。本文中，雷射鑽孔可以是二氧化碳雷射鑽孔(CO2 laser drill)或釔鋁石榴石雷射鑽孔(YAG laser drill)，但並不特別限制於此。
此外，第11圖中雖然已顯示介層170係錐形的例子，其中介層170在往下的方向的直徑變得較大，介層170亦可以是先前技術中已知的所有形狀，例如是介層在往下的方向的直徑變得較小的錐形、圓形、或類似形狀。
本文中，在形成介層孔160時，介層孔160所形成的直徑可大於第二電路圖案132的寬度。
如第12圖所示，可形成介層170及被圖案化的金屬電鍍層133a、134a、與136a，使得第二電路圖案132被埋入於其中。
本文中，填入於介層170中的金屬材料可以與被埋入的第二電路圖案132所使用的材料相同。
本文中，由於取代連接盤的第二電路圖案132係存在於介層孔160中，在填充金屬材料時可以讓介層填充產生有益的效果。
本文中，僅有第二電路圖案132的上表面被暴露到外面。並且，除了上表面之外，第二電路圖案132的3個表面係 埋入於介層170中，從而能夠改善半導體封裝的電特性及可靠度。
此外，第二電路圖案132係被製造以作為連接盤。因此，藉由將第二電路圖案132埋入於介層孔160中，由於更多的電路可被形成於一限定的區域中，可以製造出高密度的產品。
如第13圖所示，載體基板101與第一金屬層110可以被彼此分開。
在本實施例中，雖然已描述使用一刀片(blade)來將載體基板101與第一金屬層110彼此分開的例子，載體基板101與第一金屬層110可以使用本領域中已知的所有方法來彼此分開。
如第14圖所示，第一金屬層110與第二金屬層150可以被移除，以暴露第一電路層135，且可以形成第二電路層136，第二電路層136包括第三電路圖案133與第四電路圖案134。
更確切地說，本領域中具有通常知識者可充分理解，第二金屬層150可藉由快閃蝕刻(flash etching)被選擇性地僅移除一部分，其中此部分沒有形成金屬電鍍層136a。
第一金屬層110與第二金屬層150可以藉由蝕刻製程被移除，但並不特別限制於此。
本文中，在蝕刻第一金屬層110的製程中，第一電路層135與絕緣層140之間可形成步階。
本文中，焊料在迴銲製程中係藉由步階被固定，以 在第一電路圖案131上形成焊料凸塊200，從而能夠防止彼此相鄰的焊料之間的橋接現象。
雖然未顯示，增層可以被堆疊於絕緣層140的第二表面142上。
本文中，雖然已顯示增層堆疊於絕緣層的第二表面142上，增層包括2個層的例子，增層亦可以包括3個層、4個層、或本領域中具有通常知識者可選擇的層數。
如第15圖所示，焊料光阻300可形成於絕緣層140的2個表面上，以暴露出在第一電路層135及第二電路層136中係作為接合墊的電路圖案。
電子元件201可透過焊料凸塊200被安裝於第一電路圖案131上。
電子元件201係一電性連接於印刷電路板的元件，以執行一預定功能，表示電子元件能夠被安裝於印刷電路板上，例如是一積體電路(IC)晶片。
雖然已繪示於第15圖中的電子元件201並未顯示其他詳細的元件，但可以使用具有本領域已知的所有結構的電子元件，並無特別限制。
由於電路圖案係被製造以作為連接盤，電路圖案係被埋入於介層中，使得更多的電路可被形成於一限定的區域中。因此，可以製造出高密度的產品。
此外，電路圖案所形成的寬度係小於介層的直徑， 因此僅有電路圖案的上表面被暴露到外面。並且，除了上表面之外，電路圖案的3個表面係被埋入於介層中，從而能夠改善半導體封裝的電特性及可靠度。
雖然已揭露本發明之實施例來進行說明，然應理解的是，本發明並不限定於上述實施例。本發明所屬技術領域中具有通常知識者，在不脫離本發明之範圍和精神內，當可作各種之潤飾、添加與取代。
因此，任何以及所有的潤飾、更動或均等物安排應在本發明之範圍內，而本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧印刷電路板
135‧‧‧第一電路層
136‧‧‧第二電路層
140‧‧‧絕緣層
170‧‧‧介層
200‧‧‧焊料凸塊
131‧‧‧第一電路圖案
132‧‧‧第二電路圖案
133‧‧‧第三電路圖案
134‧‧‧第四電路圖案
141‧‧‧第一表面
142‧‧‧第二表面
300‧‧‧焊料光阻

Claims (32)

  1. 一種印刷電路板，包括：一絕緣層；一第一電路層，該第一電路層包括複數個第一電路圖案及複數個第二電路圖案，該些第一電路圖案係位於該絕緣層的凹陷部分中，該些第一電路圖案係位於該絕緣層的一第一側上，該些第二電路圖案係位於該絕緣層的該第一側中；一第二電路層，該第二電路層包括複數個第三電路圖案及複數個第四電路圖案，該些第三電路圖案及該些第四電路圖案係形成於該絕緣層的一第二側上；以及複數個介層，該些介層係將該些第二電路圖案與該些第四電路圖案彼此電性連接，且該些介層係形成於該絕緣層中，使得該些第二電路圖案係位於該些介層的凹陷部分中。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該些第一電路圖案及該些第二電路圖案的複數個上表面係由該絕緣層凹陷，使得該些第一電路圖案與該絕緣層之間、以及該些第二電路圖案與該絕緣層之間形成步階(step)。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該些第二電路圖案係作為連接盤(land)。
  4. 如申請專利範圍第1項所述之印刷電路板，其中該些第二電路圖案的寬度係等於或小於該些介層的直徑。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該些介層與該些第二電路圖案係由相同的材料所製成。
  6. 如申請專利範圍第1項所述之印刷電路板，更包括一焊料光阻，該焊料光阻係形成以暴露出在該第一電路層及該第二電路層中係作為接合墊(connection pad)的複數個電路圖案。
  7. 如申請專利範圍第1項所述之印刷電路板，更包括一增層，該增層係堆疊於該絕緣層的一第二表面上。
  8. 一種半導體封裝，包括：一絕緣層；一第一電路層，該第一電路層包括複數個第一電路圖案及複數個第二電路圖案，該些第一電路圖案係位於該絕緣層的凹陷部分中，該些第一電路圖案係位於該絕緣層的一第一側上，該些第二電路圖案係位於該絕緣層的該第一側中；一第二電路層，該第二電路層包括複數個第三電路圖案及複數個第四電路圖案，該些第三電路圖案及該些第四電路圖案係形成於該絕緣層的一第二側上；複數個介層，該些介層係將該些第二電路圖案與該些第四電路圖案彼此電性連接，且該些介層係形成於該絕緣層中，使得該些第二電路圖案係被埋入於該些介層中；以及一電子元件，該電子元件係連接於該第一電路層，且該電子元件係被安裝於該第一電路層上。
  9. 一種半導體封裝，包括： 一絕緣層；一第一電路層，該第一電路層包括複數個第一電路圖案及複數個第二電路圖案，該些第一電路圖案係位於該絕緣層的凹陷部分中，該些第一電路圖案係位於該絕緣層的一第一側上，該些第二電路圖案係位於該絕緣層的該第一側中，及一第二電路層，該第二電路層包括複數個第三電路圖案及複數個第四電路圖案，該些第三電路圖案及該些第四電路圖案係形成於該絕緣層的一第二側上；複數個介層，該些介層係將該些第二電路圖案與該些第四電路圖案彼此電性連接，且該些介層係形成於該絕緣層中，使得該些第二電路圖案係被埋入於該些介層中；一電子元件，該電子元件係連接於該些第一電路圖案，且該電子元件係被安裝於該些第一電路圖案上；複數個焊料凸塊，該些焊料凸塊係形成於該些第二電路圖案上；以及一上半導體封裝，該上半導體封裝係連接於該些焊料凸塊，且該上半導體封裝係被安裝於該些焊料凸塊上。
  10. 一種製造印刷電路板的方法，包括：形成一第一金屬層，該第一金屬層係位於一載體基板的2個表面上；形成一第一電路層，該第一電路層係位於2個該第一金屬層的2個各自的表面上，各個該第一電路層包括複數個第一電路圖 案與複數個第二電路圖案；依序地形成一絕緣層且再形成一第二金屬層，該絕緣層與該第二金屬層係位於2個該第一電路層上；形成複數個介層孔，該些介層孔係位於2個該第二金屬層及2個該絕緣層中，使得該些第二電路圖案係被暴露；形成複數個介層及複數個被圖案化的金屬電鍍層，該些介層係位於該些介層孔中，使得該些第二電路圖案係被埋入於該些介層中；將該載體基板與該第一金屬層彼此分開；以及移除該第一金屬層與該第二金屬層，以暴露該第一電路層，且形成複數個第二電路層，各個該些第二電路層包括複數個第三電路圖案與複數個第四電路圖案，該些第三電路圖案與該些第四電路圖案係來自該些被圖案化的金屬電鍍層。
  11. 一種製造半導體封裝的方法，包括：形成一第一金屬層，該第一金屬層係位於一載體基板的2個表面上；形成一第一電路層，該第一電路層係位於2個該第一金屬層的2個各自的表面上，各個該第一電路層包括複數個第一電路圖案與複數個第二電路圖案；依序地形成一絕緣層且再形成一第二金屬層，該絕緣層與該第二金屬層係位於2個該第一電路層上；形成複數個介層孔，該些介層孔係位於2個該第二金屬層及 2個該絕緣層中，使得該些第二電路圖案係被暴露；形成複數個介層，該些介層係位於該些介層孔中，且形成複數個被圖案化的金屬電鍍層，使得該些第二電路圖案係被埋入於該些介層中；將該載體基板與該第一金屬層彼此分開；移除該第一金屬層與該第二金屬層，以暴露該第一電路層；形成複數個第二電路層，各個該些第二電路層包括複數個第三電路圖案與複數個第四電路圖案，該些第三電路圖案與該些第四電路圖案係來自該些被圖案化的金屬電鍍層；以及安裝一電子元件，該電子元件係位於該第一電路層中的至少其中一個之上。
  12. 一種製造半導體封裝的方法，包括：形成一第一金屬層，該第一金屬層係位於一載體基板的2個表面上；形成一第一電路層，該第一電路層係位於2個該第一金屬層的各自的表面上，各個該第一電路層包括複數個第一電路圖案與複數個第二電路圖案；依序地形成一絕緣層且再形成一第二金屬層，該絕緣層與該第二金屬層係位於2個該第一電路層上；形成複數個介層孔，該些介層孔係位於2個該第二金屬層及2個該絕緣層中，使得該些第二電路圖案係被暴露；形成複數個介層，該些介層係位於該些介層孔中，且形成複 數個被圖案化的金屬電鍍層，使得該些第二電路圖案係被埋入於該些介層中；將該載體基板與該第一金屬層彼此分開；移除該第一金屬層與該第二金屬層，以暴露該第一電路層；形成複數個第二電路層，各個該些第二電路層包括複數個第三電路圖案與複數個第四電路圖案，該些第三電路圖案與該些第四電路圖案係來自該些被圖案化的金屬電鍍層；安裝一電子元件，該電子元件係位於該些第一電路圖案中的至少一個之上；形成複數個焊料凸塊，該些焊料凸塊係位於該些第二電路圖案中的至少一個之上；以及安裝一上半導體封裝，該上半導體封裝係位於該些焊料凸塊上。
  13. 如申請專利範圍第10項所述之方法，其中該些第一電路圖案與該些第二電路圖案的高度係小於各個該絕緣層的高度，使得該些第一電路圖案與各個該絕緣層之間、以及該些第二電路圖案與各個該絕緣層之間係形成步階。
  14. 如申請專利範圍第10項所述之方法，其中該些第二電路圖案係作為連接盤。
  15. 如申請專利範圍第10項所述之方法，其中該些第二電路圖案的寬度係等於或小於該些介層的直徑。
  16. 如申請專利範圍第10項所述之方法，其中該些介層與該 些第二電路圖案係由相同的材料所製成。
  17. 如申請專利範圍第10項所述之方法，更包括形成複數個增層，該些增層係位於該些第二電路層上。
  18. 如申請專利範圍第10項所述之方法，其中形成該些第一電路圖案的步驟包括：形成複數個光阻層，該些光阻層係位於該第一金屬層上，該些光阻層包括複數個開口部，該些開口部係用於形成電路；形成複數個電路層，該些電路層係位於該些開口部中；以及移除該些光阻層。
  19. 一種印刷電路板，包括：一絕緣層；一第一電路層與一第二電路層，該第一電路層係形成於該絕緣層的一側，該第二電路層係形成於該絕緣層的另一側；以及複數個介層，該些介層穿越通過該絕緣層，以將該第一電路層與該第二電路層彼此電性連接，其中該第一電路層包括一電路圖案，該電路圖案之至少一部分係被埋入於該些介層中。
  20. 如申請專利範圍第19項所述之印刷電路板，其中該些介層係錐形，其中該些介層之一側的寬度係小於該些介層之另一側的寬度，且該電路圖案係位於該些介層的該一側之中。
  21. 如申請專利範圍第19項所述之印刷電路板，其中該電路圖案係凹陷於該些介層中。
  22. 如申請專利範圍第19項所述之印刷電路板，其中該第一電路層更包括另一電路圖案，該另一電路圖案的至少一部分係位於該絕緣層中。
  23. 如申請專利範圍第22項所述之印刷電路板，其中該另一電路圖案的一表面係凹陷於該絕緣層中。
  24. 如申請專利範圍第19項所述之印刷電路板，其中該第二電路層包括一電路圖案，該第二電路層的該電路圖案係突出於該絕緣層的該另一側上。
  25. 如申請專利範圍第19項所述之印刷電路板，其中該第一電路層的一上表面係由該絕緣層凹陷，使得該第一電路層與該絕緣層之間形成步階。
  26. 一種印刷電路板，包括：一絕緣層，一介層，該介層係位於該絕緣層中，一第一電路層，該第一電路層係形成於該絕緣層的一第一側，且該第一電路層之一部分係被埋入於該介層中；一第二電路層，該第二電路層係形成於該絕緣層的一第二側，且該第二電路層係透過該介層來與該第一電路層之該部分電性連接。
  27. 如申請專利範圍第26項所述之印刷電路板，其中該第一電路層具有一第二部分，該第二部分係位於該絕緣層的凹陷的部分中。
  28. 如申請專利範圍第27項所述之印刷電路板，其中該第二部分的一表面係由該絕緣層之該第一側的一表面凹陷，該第二部分的該表面係遠離於該絕緣層的該第二側。
  29. 如申請專利範圍第26項所述之印刷電路板，更包括：一第一焊料光阻，該第一焊料光阻係形成於該絕緣層的該第一側上，且該第一焊料光阻係覆蓋於該第一電路層的該部分之上；一第二焊料光阻，該第二焊料光阻係形成於該絕緣層的該第二側上，該第二焊料光阻係暴露該第二電路層的一表面，該表面係位於該介層之上，而該第二焊料光阻係完全覆蓋於該第二電路層的其他部分之上。
  30. 一種製造印刷電路板的方法，包括：形成一電路圖案，該電路圖案係位於一金屬層上；形成一絕緣層，該絕緣層係位於該電路圖案上；形成一介層孔，該介層孔通過該絕緣層，暴露該電路圖案之一部分；形成一介層，該介層係位於該介層孔中，該介層將該電路圖案之該部分埋入；以及移除該金屬層，以暴露該電路圖案。
  31. 如申請專利範圍第30項所述之製造印刷電路板的方法，更包括：在形成該介層孔之前，先形成一第二金屬層，該第二金屬層係位於該絕緣層的一側上，該絕緣層的該側係相對於該電路圖案 所形成的一側，以及在形成該介層孔之後，形成一第二電路圖案，該第二電路圖案係位於該第二金屬層上。
  32. 如申請專利範圍第30項所述之製造印刷電路板的方法，更包括：形成該電路圖案的一部分，以具有一表面，該表面係由該絕緣層的一表面凹陷。
TW103119591A 2013-07-09 2014-06-05 印刷電路板及其製造方法 TWI543676B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130080440A KR101516072B1 (ko) 2013-07-09 2013-07-09 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201519714A TW201519714A (zh) 2015-05-16
TWI543676B true TWI543676B (zh) 2016-07-21

Family

ID=52258848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119591A TWI543676B (zh) 2013-07-09 2014-06-05 印刷電路板及其製造方法

Country Status (4)

Country Link
US (1) US20150016082A1 (zh)
KR (1) KR101516072B1 (zh)
CN (1) CN104284514A (zh)
TW (1) TWI543676B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
KR102425753B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
CN105304390B (zh) * 2015-11-04 2018-02-02 昆山兴协和光电科技有限公司 Led饰条及其制作方法、应用其的背光模组和键盘
KR102497595B1 (ko) * 2016-01-05 2023-02-08 삼성전자주식회사 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
US10334728B2 (en) * 2016-02-09 2019-06-25 Advanced Semiconductor Engineering, Inc. Reduced-dimension via-land structure and method of making the same
US9984898B2 (en) 2016-06-29 2018-05-29 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package including the same, and method for manufacturing the same
CN106507584A (zh) * 2016-11-30 2017-03-15 长沙牧泰莱电路技术有限公司 一种复合式电路板及其制作方法
CN108093572A (zh) * 2017-12-15 2018-05-29 上海美维科技有限公司 一种带有无孔盘盲孔结构的印制电路板的制作方法
KR20210047528A (ko) * 2019-10-22 2021-04-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
TWI390687B (zh) * 2009-01-05 2013-03-21 Unimicron Technology Corp 封裝基板及其製法
TWI394245B (zh) * 2009-02-05 2013-04-21 Unimicron Technology Corp 封裝基板及其製法
TWI358248B (en) * 2009-05-13 2012-02-11 Advanced Semiconductor Eng Embedded substrate having circuit layer device wit
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
KR101086828B1 (ko) * 2009-11-30 2011-11-25 엘지이노텍 주식회사 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
KR20150006686A (ko) 2015-01-19
KR101516072B1 (ko) 2015-04-29
CN104284514A (zh) 2015-01-14
US20150016082A1 (en) 2015-01-15
TW201519714A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
TWI543676B (zh) 印刷電路板及其製造方法
JP4842167B2 (ja) 多層配線基板の製造方法
US8955218B2 (en) Method for fabricating package substrate
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US9793200B2 (en) Printed wiring board
KR101055586B1 (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
CN107393899B (zh) 芯片封装基板
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2010129998A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2015126053A (ja) 配線基板、配線基板の製造方法及び電子装置
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
US20120152606A1 (en) Printed wiring board
US9491871B2 (en) Carrier substrate
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR102240704B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
TWI511634B (zh) 電路板製作方法
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법