CN104284514A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN104284514A
CN104284514A CN201410305502.5A CN201410305502A CN104284514A CN 104284514 A CN104284514 A CN 104284514A CN 201410305502 A CN201410305502 A CN 201410305502A CN 104284514 A CN104284514 A CN 104284514A
Authority
CN
China
Prior art keywords
circuit
circuit pattern
insulating barrier
layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410305502.5A
Other languages
English (en)
Inventor
李在洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104284514A publication Critical patent/CN104284514A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种印刷电路板，包括绝缘层；在所述绝缘层中的过孔，形成在所述绝缘层的一侧并且具有埋在所述过孔中的部分的第一电路层；形成在所述绝缘层的第二侧并且与在所述过孔中的所述第一电路层的部分电连接的第二电路层。

Description

印刷电路板及其制造方法
相关申请的交叉引用
本申请要求2013年7月9日递交的题为“Printed Circuit Board andMethod of Manufacturing the Same”的韩国专利申请No.10-2013-0080440的权益，该韩国专利申请的内容以引用的方式结合于此。
技术领域
本发明的实施方式涉及印刷电路板及其制造方法。
背景技术
随着电子工业的发展，电子元件的性能和功能的改善和电子元件的最小化被需求。因此，安装诸如半导体封装等的元件的高密度表面板显得重要。如上所述，为了满足对于板的密度的增加和板的厚度的需求，需要电路图案的高密度层间连接(interlayer connection)。
通过电镀的技术是处理过孔洞并且然后电镀过孔洞的内周表面或者在过孔洞中填充电镀层以实现层间连接的方案。
然而，上述的相关技术具有高密度层间连接的限制，不能被采用为完整的生产技术。
需要能够通过增加电路图案的层间连接的密度或电路设计的自由度实现电路密度的增加的结构。
引用列表
(专利文件1)日本专利公开No.2007-080581
发明内容
本发明致力于提供一种半导体封装及其制造方法，在该半导体封装中的能够用作连接盘(land)的电路图案被埋在半导体封装衬底的过孔中。
根据本发明的一个实施方式，提供了一种印刷电路板，包括：绝缘层；第一电路层，该第一电路层包括埋在所述绝缘层的第一表面中的第一电路图案和第二电路图案，使其上表面被暴露；第二电路层，该第二电路层包括形成在所述绝缘层的第二表面上的第三电路图案和第四电路图案；以及过孔，该过孔将所述第二电路图案和所述第四电路图案彼此电连接并且形成在所述绝缘层中，从而所述第二电路图案被埋于此。
所述第一和第二电路图案的高度可以低于绝缘层的高度，从而阶梯被形成在所述第一和第二电路图案与绝缘层之间。
所述第二电路图案可以用作连接盘。
所述第二电路图案可以具有等于或小于所述过孔的直径的宽度。
所述过孔和所述第二电路图案可以由相同的材料制成。
所述印刷电路板还可以包括焊阻，该焊阻被形成以针对所述第一电路层和所述第二电路层中的连接板(connection pad)暴露电路图案。
所述印刷电路板还可以包括堆叠在所述绝缘层的第二表面上的堆积层。
根据本发明的又一个实施方式，提供了一种半导体封装，包括：绝缘层；第一电路层，该第一电路层包括埋在所述绝缘层的第一表面中的第一电路图案和第二电路图案，使其上表面被暴露；第二电路层，该第二电路层包括形成在所述绝缘层的第二表面上的第三电路图案和第四电路图案；过孔，该过孔将所述第二电路图案和所述第四电路图案彼此电连接并且形成在所述绝缘层中，使得所述第二电路图案被埋于此；以及电子元件，该电子元件被连接至所述第一电路层并且被安装在所述第一电路层上。
根据本发明的又一个实施方式，提供了一种半导体封装，包括：绝缘层；第一电路层，该第一电路层包括埋在所述绝缘层的第一表面中的第一电路图案和第二电路图案，使其上表面被暴露；第二电路层，该第二电路层包括形成在所述绝缘层的第二表面上的第三电路图案和第四电路图案；过孔，该过孔将所述第二电路图案和所述第四电路图案彼此电连接并且形成在所述绝缘层中，使得所述第二电路图案在被埋于此；电子元件，该电子元件被连接至所述第一电路图案并且被安装在所述第一电路图案上；焊接凸点，该焊接凸点形成在所述第二电路图案上；以及上半导体封装，该上半导体封装被连接至所述焊接凸点并且被安装在所述焊接凸点上。
根据本发明的又一个实施方式，提供了一种制造印刷电路板的方法，包括：制备载体衬底；在载体衬底的两个表面上形成第一金属层；在所述第一金属层的两个表面上形成第一电路层，所述第一电路层包括第一和第二电路图案；在所述第一电路层上依次形成绝缘层和第二金属层；在所述第二金属层和所述绝缘层中均形成过孔，使得所述第二电路图案被暴露；形成过孔和图案化的金属镀层，使得所述第二电路图案被埋于此；将所述载体衬底和所述第一金属层彼此分离；以及移除所述第一和第二金属层从而暴露所述第一电路层并形成第二电路层，该第二电路层包括第三和第四电路图案。
根据本发明的又一个实施方式，提供了一种制造半导体封装的方法，包括：制备载体衬底；在载体衬底的两个表面上形成第一金属层；在所述第一金属层的两个表面上形成第一电路层，所述第一电路层包括第一和第二电路图案；在所述第一电路层的上依次形成绝缘层和第二金属层；在所述第二金属层和所述绝缘层中形成过孔，使得所述第二电路图案被暴露；形成过孔和图案化的金属镀层，从而所述第二电路图案被埋于此；将所述载体衬底和所述第一金属层彼此分离；移除所述第一和第二金属层从而暴露所述第一电路层并形成第二电路层，该第二电路层包括第三和第四电路图案；以及在所述第一电路层上安装电子元件。
根据本发明的又一个实施方式，提供了一种制造半导体封装的方法，包括：制备载体衬底；在载体衬底的两个表面上形成第一金属层；在所述第一金属层的两个表面上形成第一电路层，所述第一电路层包括第一和第二电路图案；在所述第一电路层上依次形成绝缘层和第二金属层；在所述第二金属层和所述绝缘层中形成过孔，使得所述第二电路图案被暴露；形成过孔和图案化的金属镀层，使得所述第二电路图案被埋在于此；将所述载体衬底和所述第一金属层彼此分离；移除所述第一和第二金属层从而暴露所述第一电路层并形成第二电路层，该第二电路层包括第三和第四电路图案；在所述第一电路图案上安装电子元件；在所述第二电路图案上形成焊接凸点；以及在所述焊接凸点上安装上半导体封装。
所述第一和第二电路图案的高度可以低于绝缘层的高度，从而阶梯被形成在所述第一和第二电路图案与绝缘层之间。
所述第二电路图案可以用作连接盘。
所述第二电路图案可以具有等于或小于所述过孔的直径的宽度。
所述过孔和所述第二电路图案可以由相同的材料制成。
该方法还可以包括在所述第二电路层上形成堆积层。
第一电路层的形成可以包括：在所述第一金属层上形成抗蚀层(resistlayer)，所述抗蚀层包括用于形成电路的开口部分；形成开口部分；以及移除所述抗蚀层。
根据本发明的一个实施方式，提供了一种印刷电路板，包括：绝缘层；形成在所述绝缘层的一侧的第一电路层和形成在所述绝缘层的另一侧的第二电路层；以及形成的以穿透所述绝缘层以将所述第一和第二电路层彼此电连接的过孔，其中所述第一电路层包括电路图案，该电路图案的至少一部分埋在所述过孔中。
所述过孔具有锥形形状，其中所述过孔的一侧的宽度小于另一侧的宽度，并且所述电路图案被埋在所述过孔的一侧中。
所述电路图案被埋在所述过孔中使其一个表面被暴露。
所述第一电路层还包括电路图案，该电路图案的至少一部分被埋在所述绝缘层内。
埋在所述绝缘层中的所述电路图案的一个表面被暴露。
所述第二电路层包括在所述绝缘层的另一侧上凸出的电路图案。
所述第一电路层具有低于所述绝缘层的高度，从而阶梯被形成在所述第一电路层和所述绝缘层之间。
附加的方面和/或优点将在随后的说明书的部分中被描述，并且通过描述或通过本发明的实践中将得知的其中的部分是显而易见的。
附图说明
根据以下结合附图的详细描述将更清楚地理解本公开的上述和其他目的、特征和其他优点，其中：
图1是示出了根据本发明一个实施方式的印刷电路板的结构的横截面图；
图2是示出了根据本发明又一个实施方式的半导体封装的结构的横斜截面图；
图3是示出了根据本发明又一个实施方式的半导体封装的结构的横截面图；
图4是示出了根据本发明又一个实施方式的半导体封装的结构的横截面面图；
图5是示出了根据本发明又一个实施方式的印刷电路板的结构的横截面图；以及
图6-15是顺序地示出了根据本发明又一个优选实施方式的制造半导体封装的方法的横截面图。
具体实施方式
本发明的目的、特征和优点根据随后结合附图的优选实施方式的详细描述而将被更加清楚地理解。在所有附图中，同样的参考标号被用于指示同样或相似的组件，并其多余描述被省略。进一步地，在以下描述中，术语“第一”、“第二”、“一侧”、“另一侧”等被用于将某一组件与其它组件区分，但是这些组件的配置不应被解释为受到这些术语的限制。进一步地，在本发明的描述中，当确定对相关技术的详细描述将会使本发明的主旨不清楚时，对它们的描述将被省略。
下文中，将参考附图对本发明的优选实施方式做详细描述。
印刷电路板以及使用该印刷电路板的半导体
根据本发明一个实施方式的印刷电路板100被配置为包括绝缘层140，形成在绝缘层140的一侧的第一电路层135和形成在绝缘层140的另一侧的第二电路层136，以及穿透绝缘层140以将第一和第二电路层彼此电连接而形成的过孔170，第一电路层135包括电路图案，该电路图案的至少一部分被埋在过孔中。
在这里，过孔170具有锥形形状，其中过孔170的一侧的宽度小于另一侧的宽度，并且电路图案132被埋在过孔170的一侧。
此外，电路图案135被埋在过孔170中，使其一个表面被暴露。
此外，第一电路层135还包括电路图案，该电路图案的至少一部分被埋在绝缘层140中。
在这里，被埋在绝缘层140中的电路图案的一个表面被暴露。
此外，第二电路层136包括在绝缘层140的另一侧上凸出的电路图案。
此外，第一电路层135具有低于绝缘层140的高度，从而在第一电路层和绝缘层140之间形成有阶梯。
印刷电路板
图1是示出了根据本发明实施方式的印刷电路板的结构的横截面图。
图2-5是示出了根据本发明实施方式的半导体封装的结构的横截面图。
图1是示出了根据本发明的第一实施方式的印刷电路板的结构的横截面图；图2是示出了根据本发明又一个实施方式的半导体封装的结构的横截面图；图3是示出了根据本发明又一个实施方式的半导体封装的结构的横截面图；图4是示出了根据本发明又一个实施方式的半导体封装的结构的横截面图；以及图5是示出了根据本发明又一个实施方式的半导体封装的结构的横截面图。
如图1所示，根据本发明的一个实施方式的印刷电路板100被配置为包括绝缘层140；第一电路层135，包括埋在绝缘层140的第一表面141中的第一电路图案131和第二电路图案132，使其上表面被暴露；第二电路层136，包括形成在绝缘层140的第二表面142上的第三电路图案133和第四电路图案134；过孔170，该过孔170将第二电路图案132和第四电路图案134彼此电连接并且形成在绝缘层140中，从而第二电路图案132被埋在其中；形成在第一电路图案131上的焊接凸点200；以及阻焊300，被形成以针对第一电路层135和第二电路层136中的连接板暴露电路图案。
对于绝缘层140，树脂绝缘层可以被使用。热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)、具有加固材料(诸如玻璃纤维)或在热固性树脂和热塑性数值中灌无机填料的树脂(例如，半固化片)，可以被用作树脂绝缘层材料。另外，可以使用热固性树脂、光固化树脂等。然而，树脂绝缘层的材料不特定局限于此。
电路层135和136可以由任何用于在电路板领域中的电路的导电金属制成，并且在印刷电路板的情况中由铜制成。
如果需要的话，表面处理层(未示出)可以被进一步形成在被暴露的电路层上。
表面处理层可以是本领域中已知的任意表面处理层，并且可以通过例如电镀金、浸镀金、有机可焊保护(OSP)或浸镀锡、浸镀银、化学镀镍浸镀金(electroless nickel immersion gold plating，ENIG)、直接浸金(DIG)电镀、热空气换料均涂(hot air solder levelling，HASL)等来形成。
在这里，第二电路图案132被制造以作为连接盘(land)。因此，由于通过将第二电路图案132埋在过孔170中，可以在有限的区域内形成更多的电路，高密度产品可以被生产。
此外，第二电路图案132被形成以具有小于过孔170的直径的宽度，从而只有第二电路图案132的上表面被暴露至外侧并且第二电路图案132不是上表面的三个表面被埋在过孔170中，从而可以改善半导体封装的电性能和可靠性。
过孔170可以由与第二电路图案132相同的材料制成。典型地，过孔由铜(Cu)制成，但也可以由任何导电金属制成。
此外，虽然图1中示出了过孔170具有锥形形状的情况，在该情况中其直径在向下的方向上变大，过孔170也可以具有本领域中已知的所有形状，例如直径在向下方向上变小的锥形形状、圆形等。
此外，被暴露的第一电路层135的上表面的高度低于绝缘层140的高度，从而可以在第一电路层135和绝缘层140之间形成阶梯。
在这里，焊料通过用于在第一电路图案131上形成焊接凸点200的回流工艺中的步骤来固定，从而可以防止在彼此邻近的焊料之间的桥连现象。
如图2所示，根据本发明的又一个实施方式的半导体封装2000被配置为包括：印刷电路板100，包括绝缘层140；包括埋在绝缘层140的第一表面141中的第一电路图案131和第二电路图案132并使其上表面被暴露的第一电路层135；包括形成在绝缘层140的第二表面142上的第三电路图案133和第四电路图案134的第二电路层136；将第二电路图案132和第四电路图案134彼此电连接的并且形成在绝缘层140中使得第二电路图案132被埋在其中的过孔170；通过焊接凸点200被连接至第一电路图案131并安装在第一电路图案131上的电子元件201；以及被形成以暴露第一电路层135和第二电路层136的阻焊300。
作为被电连接至印刷电路板以执行预定的功能的元件的电子元件201表示能够被安装在诸如集成电路(IC)芯片的印刷电路板上的电子元件。
虽然在图2中示意性地示出了电子元件201而每有其它详细的元件，本领域中已知的具有所有结构的电子元件可以被使用，而没有特定的限制。
在这里，第二电路图案132被制造以作为连接盘(land)。因此，由于通过将第二电路图案132埋在过孔170中，可以在有限的区域内形成更多的电路，高密度产品可以被生产。
此外，第二电路图案132被形成以具有小于过孔170的直径的宽度，从而只有第二电路图案132的上表面被暴露至外侧并且第二电路图案132不是上表面的三个表面被埋在过孔170中，从而可以改善半导体封装的电性能和可靠性。
过孔170可以由与第二电路图案132相同的材料制成。典型地，过孔由铜(Cu)制成，但也可以由任何导电金属制成。
此外，虽然图2中示出了过孔170具有锥形形状的情况，在该情况中其直径在向下的方向上变大，但是过孔170也可以具有本领域中已知的所有形状，例如直径在向下方向上变小的锥形形状、圆形等。
此外，被暴露的第一电路层135的上表面的高度低于绝缘层140的高度，从而可以在第一电路层135和绝缘层140之间形成阶梯。
在这里，焊料通过用于在第一电路图案131上形成焊接凸点200的回流工艺中的步骤来固定，从而可以防止彼此邻近的焊料之间的桥连现象。
如图3所示，根据本发明的又一个实施方式的半导体封装3000被配置为包括：印刷电路板100，包括绝缘层140；包括埋在绝缘层140的第一表面141中的第一电路图案131和第二电路图案132、使其上表面被暴露的第一电路层135；包括形成在绝缘层140的第二表面142上的第三电路图案133和第四电路图案134的第二电路层136；将第二电路图案132和第四电路图案134彼此电连接的并且形成在绝缘层140中使第二电路图案132被埋在其中的过孔170；通过焊接凸点200被连接至第一电路图案131和第二电路图案132并安装在第一电路图案131和第二电路图案132上的电子元件201；以及被形成以暴露第一电路层135和第二电路层136的阻焊300。
在这里，第二电路图案132被制造以作为连接盘(land)。因此，由于通过将第二电路图案132埋在过孔170中，可以在有限的区域内形成更多的电路，高密度产品可以被生产。
此外，第二电路图案132被形成以具有小于过孔170的直径的宽度，从而只有第二电路图案132的上表面被暴露至外侧并且第二电路图案132不是上表面的三个表面被埋在过孔170中，从而可以改善半导体封装的电性能和可靠性。
过孔170可以由与第二电路图案132相同的材料制成。典型地，过孔由铜(Cu)制成，但也可以由任何导电金属制成。
此外，虽然图3中示出了过孔170具有锥形形状的情况，在该情况中其直径在向下的方向上变大，过孔170也可以具有本领域中已知的所有形状，例如直径在向下方向上变小的锥形形状、圆形等。
此外，被暴露的第一电路层135的上表面的高度低于绝缘层140的高度，从而可以在第一电路层135和绝缘层140之间形成阶梯。
在这里，焊料通过用于在第一电路图案131上形成焊接凸点200的回流工艺中的步骤来固定，从而可以防止彼此邻近的焊料之间的桥连现象。
如图4所示，根据本发明的又一个实施方式的半导体封装4000被配置为包括：印刷电路板100，包括绝缘层140；包括埋在绝缘层140的第一表面141中使其上表面被暴露的第一电路图案131和第二电路图案132的第一电路层135；包括形成在绝缘层140的第二表面142上的第三电路图案133和第四电路图案134的第二电路层136；将第二电路图案132和第四电路图案134彼此电连接的并且形成在绝缘层140中使得第二电路图案132被埋在其中的过孔170；被连接至第一电路图案131并安装在第一电路图案131上的电子元件201；形成在第二电路图案132上的焊接凸点202；以及被连接至焊接凸点202并安装在焊接凸点202上的上半导体封装500。
在这里，第二电路图案132被制造以作为连接盘(land)。因此，由于通过将第二电路图案132埋在过孔170中，可以在有限的区域内形成更多的电路，高密度产品可以被生产。
此外，第二电路图案132被形成以具有小于过孔170的直径的宽度，从而只有第二电路图案132的上表面被暴露至外侧并且第二电路图案132不是上表面的三个表面被埋在过孔170中，从而可以改善半导体封装的电性能和可靠性。
过孔170可以由与第二电路图案132相同的材料制成。典型地，过孔由铜(Cu)制成，但也可以由任何导电金属制成。
此外，虽然图4中示出了过孔170具有锥形形状的情况，在该情况中其直径在向下的方向上变大，过孔170也可以具有本领域中已知的所有形状，例如直径在向下方向上变小的锥形形状、圆形等。
此外，被暴露的第一电路层135的上表面的高度低于绝缘层140的高度，从而可以在第一电路层135和绝缘层140之间形成阶梯。
在这里，焊料通过用于在第一电路图案131上形成焊接凸点200的回流工艺中的步骤固定，从而可以防止彼此邻近的焊料之间的桥连现象。
上半导体封装500不被特殊地限制，但是可以是普通半导体可以被安装在其中的封装。上半导体封装500具有典型的层叠封装(package onpackage，POP)结构，在该结构中其通过焊接凸点202被连接至下半导体封装400。
如图5所示，根据本发明的又一个实施方式的半导体封装5000被配置为包括：印刷电路板100，包括绝缘层140；包括埋在绝缘层140的第一表面141中使其上表面被暴露的第一电路图案131和第二电路图案132的第一电路层135；包括形成在绝缘层140的第二表面142上的第三电路图案133和第四电路图案134的第二电路层136；将第二电路图案132和第四电路图案134彼此电连接的并且形成在绝缘层140中使得第二电路图案132被埋在其中的过孔170；通过焊接凸点200被连接至第一电路图案131并安装在第一电路图案131上的电子元件201；形成在印刷电路衬底100的两个表面上以便针对第一电路层135和第二电路层136中连接板暴露电路图案的焊阻300。此外，根据又一个实施方式的半导体封装5000还包括堆叠在绝缘层140的第二表面142上的堆积层600。
在这里，第二电路图案132被制造以作为连接盘(land)。因此，由于通过将第二电路图案132埋在过孔170中，可以在有限的区域内形成更多的电路，高密度产品可以被生产。
此外，第二电路图案132被形成以具有小于过孔170的直径的宽度，从而只有第二电路图案132的上表面被暴露至外侧并且第二电路图案132不是上表面的三个表面被埋在过孔170中，从而可以改善半导体封装的电性能和可靠性。
过孔170可以由与第二电路图案132相同的材料制成。典型地，过孔由铜(Cu)制成，但也可以由任何导电金属制成。
此外，虽然图5中示出了过孔170具有锥形形状的情况，在该情况中其直径在向下的方向上变大，但是过孔170也可以具有本领域中已知的所有形状，例如其直径在向下方向上变小的锥形形状、圆形等。
此外，被暴露的第一电路层135的上表面的高度低于绝缘层140的高度，从而可以在第一电路层135和绝缘层140之间形成阶梯。
在这里，焊料通过用于在第一电路图案131上形成焊接凸点200的回流工艺中的步骤来固定，从而可以防止彼此邻近的焊料之间的桥连现象。
在这里，虽然在图5中示出了在绝缘层的第二表面142上堆叠的堆积层600包括两层(即堆积绝缘层和堆积电路层)的情况，但是堆积层也可以包括三层、四层或由本领域技术人员可选择的层数。
制造印刷电路板的方法
图6-15是顺序地示出了制造根据本发明又一个优选实施方式的半导体封装的结构的横界面图。
如图6所示，载体衬底101被制备。
载体衬底101可以由覆铜板(CCI)制成，但不被特定地限制于此。
在这里，第一金属层110被形成在载体衬底101的两个表面上。
第一金属层110可以由铜(Cu)制成，但不被特定地限制于此。
如图7所示，具有用于形成电路的开口部分121的抗蚀层120可以被形成在第一金属层110上。
为通用光敏抗蚀膜的抗蚀层120可以由干膜抗蚀剂等制成，但不被特定地限制于此。
如图8所示，第一电路层135可以通过对开口部分填充金属而被制成，例如使用电镀工艺等过程。
在这里，电路层可以由任何用于电路的导电金属制成，并且在印刷电路板中典型地由铜(Cu)制成。
如图9所示，用于形成电路的抗蚀层可以被移除。
如图10所示，绝缘层140和第二金属层150可以被顺序地形成在第一电路层135上。
对于绝缘层140，树脂绝缘层可以被使用。热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)、具有加固材料(诸如玻璃纤维)或在热固性树脂和热塑性树脂中灌无机填料的树脂(例如，半固化片)，可以被用作树脂绝缘层材料。另外，可以使用热固性树脂、光固化树脂等。然而，树脂绝缘层的材料不特定局限于此。
如图11所示，过孔160可以被形成在第二金属层150和绝缘层140中，使得第一电路层135中的第二电路层132可以被暴露。
在这里，过孔160可以使用机械钻或激光钻被形成，但并不特定地仅限于此。在这里，激光钻可以是CO2激光钻或YAG激光钻，但并不特定地仅限于此。
此外，虽然图11中示出了过孔170具有锥形形状的情况，在该情况中其直径在向下的方向上变大，但是过孔170也可以具有本领域中已知的所有形状，例如其直径在向下方向上变小的锥形形状、圆形等。
在这里，在形成过孔160的时间中，过孔160可以被形成以具有大于第二电路图案132的宽度的直径。
如图12所示，过孔170和图形化的金属镀层133a、134a和136a可以被形成，使得第二电路图案132被埋在其中。
在这里，填充在过孔170中的金属材料可以与被埋的第二电路图案132的材料相同。
在这里，由于代替连接盘的第二电路图案132出现在过孔160中，在填充金属材料时的过孔填充的有益效果可以被生成。
在这里，只有第二电路图案132的上表面被暴露至外侧并且第二电路图案132不是上表面的表面被埋在过孔170中，从而可以改善半导体封装的电性能和可靠性。
此外，第二电路图案132被制造以作为连接盘(land)。因此，由于通过将第二电路图案132被埋在过孔160中，可以在有限的区域内形成更多的电路，高密度产品可以被生产。
如图13所示，载体衬底101和第一金属层110可以彼此分离。
虽然在本实施方式中描述了载体衬底101和第一金属层110可以使用刀片(blade)彼此分离的情况，载体衬底101和第一金属层110也可以通过本领域中已知的任何方法被彼此分离。
如图14所示，第一和第二金属层110和150可以被移除以暴露第一电路层135，并且包括第三电路图案133和第四电路图案134的第二电路层136可以被形成。
更明确地说，本领域技术人员可以明显地意识到第二金属层150可以被可选择地仅部分地被移除，在该部分中金属电镀层136a没有通过普通闪刻蚀被形成。
第一和第二金属层110和150可以通过刻蚀工艺被移除，但并不特定地仅限于此。
在这里，可以在刻蚀第一金属层110的过程中在第一电路层135和绝缘层140之间形成有阶梯。
在这里，焊料通过用于在第一电路图案131上形成焊接凸点200的回流工艺中的步骤来固定，从而可以防止彼此邻近的焊料之间的桥连现象。
虽然未被示出，堆积层可以被堆叠在绝缘层140的第二表面142上。
在这里，虽然示出了堆叠在绝缘层的第二表面142上的堆积层包括两层，但是堆积层也可以包括三层、四层或由本领域技术人员可选择的层数。
如图15所示，焊阻300可以被形成在绝缘层140的两个表面上，以便针对第一和第二电路层135和136中的连接板暴露电路图案。
电子元件201可以通过焊接凸点200被安装在第一电路图案131上。
作为被电连接至印刷电路板以执行预定的功能的元件的电子元件201表示能够被安装在诸如IC芯片的印刷电路板上的电子元件。
虽然在图15中示意性地示出了电子元件201而每有其它详细的元件，但是本领域中已知的具有所有结构的电子元件可以被使用，而没有特定的限制。
由于电路图案被制造以作为连接盘(land)，电路图案被埋在过孔170中，使得可以在有限区域中次年改成更多的电路。因此，高密度产品可以被生产。
此外，电路图案被形成以具有小于过孔的直径的宽度，从而只有电路图案的上表面被暴露至外侧并且电路图案不是上表面的三个表面被埋在过孔中，从而可以改善半导体封装的电性能和可靠性。
尽管本发明的优选实施方式为了说明的目的已经被公开，但是将理解的是本发明并不限制于此，本领域的技术人员将理解，在不背离本发明的范围和精神的情况下，各种修改、添加和替代是可能的。
因此，任何及所有修改、变型或等同布置都应该被认为落于本发明的范围内，并且本发明的详细范围将由所附权利要求书公开。

Claims (33)

1.一种印刷电路板，包括：
绝缘层；
第一电路层，该第一电路层包括在所述绝缘层的第一侧上所述绝缘层的凹部中的第一电路图案和在所述绝缘层的第一侧中的第二电路图案；
第二电路层，该第二电路层包括形成在所述绝缘层的第二侧的第三电路图案和第四电路图案；以及
过孔，该过孔将所述第二电路图案和所述第四电路图案彼此电连接，并且形成在所述绝缘层中使得所述第二电路图案在所述过孔中。
2.根据权利要求1所述的印刷电路板，其中所述第二电路图案在所述过孔的凹部。
3.根据权利要求1所述的印刷电路板，其中所述第一电路图案和所述第二电路图案的上表面从所述绝缘层凹陷，从而阶梯被形成在所述第一电路图案和所述第二电路图案与所述绝缘层之间。
4.根据权利要求1所述的印刷电路板，其中所述第二电路图案用作连接盘。
5.根据权利要求1所述的印刷电路板，其中所述第二电路图案具有等于或小于过孔的直径的宽度。
6.根据权利要求1所述的印刷电路板，其中所述过孔和所述第二电路图案由相同的材料制成。
7.根据权利要求1所述的印刷电路板，还包括焊阻，该焊阻被形成以针对所述第一电路层和所述第二电路层中的连接板暴露电路图案。
8.根据权利要求1所述的印刷电路板，还包括堆积层，该堆积层被堆叠在所述绝缘层的第二表面上。
9.一种半导体封装，包括：
绝缘层；
第一电路层，该第一电路层包括在所述绝缘层的第一侧上所述绝缘层的凹部中的第一电路图案和在所述绝缘层的第一侧中的第二电路图案；
第二电路层，该第二电路层包括形成在所述绝缘层的第二侧的第三电路图案和第四电路图案；
过孔，该过孔将所述第二电路图案和所述第四电路图案彼此电连接，并且形成在所述绝缘层中使得所述第二电路图案在所述过孔中；以及
电子元件，该电子元件被连接至所述第一电路层并且被安装在所述第一电路层上。
10.一种半导体封装，包括：
绝缘层；
第一电路层，该第一电路层包括在所述绝缘层的第一侧上所述绝缘层的凹部中的第一电路图案和在所述绝缘层的第一侧中的第二电路图案；
第二电路层，该第二电路层包括形成在所述绝缘层的第二侧的第三电路图案和第四电路图案；
过孔，该过孔将所述第二电路图案和所述第四电路图案彼此电连接，并且形成在所述绝缘层中使得所述第二电路图案在所述过孔中；
电子元件，该电子元件被连接至所述第一电路层并且被安装在所述第一电路层上；
焊接凸点，该焊接凸点形成在所述第二电路图案上；以及
上半导体封装，该上半导体封装被连接至所述焊接凸点并且被安装在所述焊接凸点上。
11.一种制造印刷电路板的方法，包括：
在载体衬底的两个表面上形成第一金属层；
在两个所述第一金属层的两个各自的表面上形成第一电路层，每一个所述第一电路层包括第一电路图案和第二电路图案；
在两个所述第一电路层上依次形成绝缘层和第二金属层；
在两个所述第二金属层和两个所述绝缘层中均形成过孔洞，使得所述第二电路图案被暴露；
在所述过孔洞中形成过孔并且形成图案化的金属镀层，使得所述第二电路图案被埋在所述过孔中；
将所述载体衬底和所述第一金属层彼此分离；以及
移除所述第一金属层和第二金属层以暴露所述第一电路层，并形成第二电路层，每一个电路层包括来自图案化的金属镀层的第三电路图案和第四电路图案。
12.一种制造半导体封装的方法，包括：
在载体衬底的两个表面上形成第一金属层；
在两个所述第一金属层的两个各自的表面上形成第一电路层，每一个所述第一电路层包括第一和第二电路图案；
在两个所述第一电路层上依次形成绝缘层和第二金属层；
在两个所述第二金属层和两个所述绝缘层中均形成过孔洞，使得所述第二电路图案被暴露；
在所述过孔洞中形成过孔并且形成图案化的金属镀层，使得所述第二电路图案被埋在所述过孔中；
将所述载体衬底和所述第一金属层彼此分离；
移除所述第一金属层和所述第二金属层以暴露所述第一电路层；
形成第二电路层，该第二电路层中的每一个包括来自图案化的金属镀层的第三电路图案和第四电路图案；以及
在所述第一电路层中的至少一者上安装电子元件。
13.一种制造半导体封装的方法，包括：
在载体衬底的两个表面上形成第一金属层；
在两个所述第一金属层的各自的表面上形成第一电路层，每一个所述第一电路层包括第一电路图案和第二电路图案；
在两个所述第一电路层上依次形成绝缘层和第二金属层；
在两个所述第二金属层和两个所述绝缘层中均形成过孔洞，使得所述第二电路图案被暴露；
在所述过孔洞中形成过孔并且形成图案化的金属镀层，使得所述第二电路图案被埋在所述过孔中；
将所述载体衬底和所述第一金属层彼此分离；
移除所述第一金属层和所述第二金属层以暴露所述第一电路层；
形成第二电路层，该第二电路层中的每一个包括来自图案化的金属镀层的第三电路图案和第四电路图案；
在所述第一电路图案中的至少一者上安装电子元件；
在所述第二电路图案中的至少一者上形成焊接凸点；以及
在所述焊接凸点上安装上半导体封装。
14.根据权利要求11所述的方法，其中所述第一电路图案和所述第二电路图案的高度低于各自的绝缘层的高度，从而阶梯被形成在所述第一电路图案和第二电路图案与各自的绝缘层之间。
15.根据权利要求11所述的方法，其中所述第二电路图案用作连接盘。
16.根据权利要求11所述的方法，其中所述第二电路图案具有等于或小于所述过孔的直径的宽度。
17.根据权利要求11所述的方法，其中所述过孔和所述第二电路图案由相同的材料制成。
18.根据权利要求11所述的方法，还包括在所述第二电路层上形成堆积层。
19.根据权利要求11所述的方法，其中所述第一电路层的形成包括：
在所述第一金属层上形成抗蚀层，所述抗蚀层包括用于形成电路的开口部分；
在所述开口部分形成电路层；以及
移除所述抗蚀层。
20.一种印刷电路板，包括：
绝缘层；
形成在所述绝缘层的一侧的第一电路层和形成在所述绝缘层的另一侧的第二电路层；
穿透所述绝缘层以将所述第一电路层和第二电路层彼此电连接的过孔，
其中所述第一电路层包括电路图案，该电路图案的至少一部分在所述过孔中。
21.根据权利要求20所述的印刷电路板，其中所述过孔具有锥形形状，其中所述过孔的一侧的宽度小于另一侧的宽度，并且所述电路图案在所述过孔的一侧中。
22.根据权利要求21所述的印刷电路板，其中所述电路图案在所述过孔中凹陷。
23.根据权利要求20所述的印刷电路板，其中所述第一电路层还包括电路图案，该电路图案的至少一部分在所述绝缘层内。
24.根据权利要求23所述的印刷电路板，其中所述电路图案的一个表面在所述绝缘层中凹陷。
25.根据权利要求20所述的印刷电路板，其中所述第二电路层包括在所述绝缘层的另一侧上凸出的电路图案。
26.根据权利要求20所述的印刷电路板，其中所述第一电路层的上表面从所述绝缘层凹陷，从而阶梯被形成在所述第一电路层和所述绝缘层之间。
27.一种印刷电路板，包括：
绝缘层；
在所述绝缘层中的过孔；
第一电路层，该第一电路层形成在所述绝缘层的第一侧，并且其部分在所述过孔中；
第二电路层，该第二电路层形成在所述绝缘层的第二侧，并且通过所述过孔与所述第一电路层的所述部分电连接。
28.根据权利要求27所述的印刷电路板，其中所述第一电路层具有在所述绝缘层的凹部中的第二部分。
29.根据权利要求28所述的印刷电路板，其中所述第二部分的与所述绝缘层的第二侧相背对的表面从所述绝缘层的第一侧的表面凹陷。
30.根据权利要求27所述的印刷电路板，还包括：
焊阻，该焊阻被形成在所述绝缘层的所述第一侧上并且覆盖了所述第一电路层的所述部分；以及
焊阻，该焊阻形成在所述绝缘层的所述第二侧上，暴露了在所述过孔上的所述第二电路层的表面，同时完全覆盖了所述第二电路层的其它部分。
31.一种制造印刷电路板的方法，包括：
在金属层上形成电路图案；
在所述电路图案上形成绝缘层；
形成通过所述绝缘层的暴露所述电路图案的部分的过孔洞；
在所述过孔洞中形成埋入所述电路图案的所述部分的过孔；以及
移除所述金属层以暴露所述电路图案。
32.根据权利要求31所述的制造印刷电路板的方法，还包括：
在形成所述过孔洞之前，在所述绝缘层与形成有所述电路图案的一侧相对的一侧形成第二金属层；以及
在形成所述过孔洞之后，在所述第二金属层上形成第二电路图案。
33.根据权利要求31所述的制造印刷电路板的方法，还包括：
形成所述电路图案的一部分以具有从所述绝缘层的表面凹陷的表面。
CN201410305502.5A 2013-07-09 2014-06-30 印刷电路板及其制造方法 Pending CN104284514A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0080440 2013-07-09
KR1020130080440A KR101516072B1 (ko) 2013-07-09 2013-07-09 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN104284514A true CN104284514A (zh) 2015-01-14

Family

ID=52258848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410305502.5A Pending CN104284514A (zh) 2013-07-09 2014-06-30 印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US20150016082A1 (zh)
KR (1) KR101516072B1 (zh)
CN (1) CN104284514A (zh)
TW (1) TWI543676B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304390A (zh) * 2015-11-04 2016-02-03 昆山兴协和光电科技有限公司 Led饰条及其制作方法、应用其的背光模组和键盘
CN106507584A (zh) * 2016-11-30 2017-03-15 长沙牧泰莱电路技术有限公司 一种复合式电路板及其制作方法
CN106941102A (zh) * 2016-01-05 2017-07-11 三星电子株式会社 封装衬底、其制造方法和包括该封装衬底的封装器件
CN107046016A (zh) * 2016-02-09 2017-08-15 日月光半导体制造股份有限公司 尺寸减小的通孔连接盘结构及其制造方法
CN108093572A (zh) * 2017-12-15 2018-05-29 上海美维科技有限公司 一种带有无孔盘盲孔结构的印制电路板的制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
KR102425753B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US9984898B2 (en) 2016-06-29 2018-05-29 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package including the same, and method for manufacturing the same
KR20210047528A (ko) * 2019-10-22 2021-04-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080052905A1 (en) * 2006-09-06 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Fabricating method for printed circuit board
CN101188914A (zh) * 2006-11-21 2008-05-28 三星电机株式会社 制造印刷电路板的方法
TW201027681A (en) * 2009-01-05 2010-07-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
CN102083280A (zh) * 2009-11-30 2011-06-01 Lg伊诺特有限公司 嵌入式印刷电路板、多层印刷电路板以及它们的制造方法
US20120175153A1 (en) * 2011-01-11 2012-07-12 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI358248B (en) * 2009-05-13 2012-02-11 Advanced Semiconductor Eng Embedded substrate having circuit layer device wit
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080052905A1 (en) * 2006-09-06 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Fabricating method for printed circuit board
CN101188914A (zh) * 2006-11-21 2008-05-28 三星电机株式会社 制造印刷电路板的方法
TW201027681A (en) * 2009-01-05 2010-07-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
CN102083280A (zh) * 2009-11-30 2011-06-01 Lg伊诺特有限公司 嵌入式印刷电路板、多层印刷电路板以及它们的制造方法
US20120175153A1 (en) * 2011-01-11 2012-07-12 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304390A (zh) * 2015-11-04 2016-02-03 昆山兴协和光电科技有限公司 Led饰条及其制作方法、应用其的背光模组和键盘
CN105304390B (zh) * 2015-11-04 2018-02-02 昆山兴协和光电科技有限公司 Led饰条及其制作方法、应用其的背光模组和键盘
CN106941102A (zh) * 2016-01-05 2017-07-11 三星电子株式会社 封装衬底、其制造方法和包括该封装衬底的封装器件
CN106941102B (zh) * 2016-01-05 2022-06-24 三星电子株式会社 封装衬底、其制造方法和包括该封装衬底的封装器件
CN107046016A (zh) * 2016-02-09 2017-08-15 日月光半导体制造股份有限公司 尺寸减小的通孔连接盘结构及其制造方法
CN106507584A (zh) * 2016-11-30 2017-03-15 长沙牧泰莱电路技术有限公司 一种复合式电路板及其制作方法
CN108093572A (zh) * 2017-12-15 2018-05-29 上海美维科技有限公司 一种带有无孔盘盲孔结构的印制电路板的制作方法

Also Published As

Publication number Publication date
TW201519714A (zh) 2015-05-16
US20150016082A1 (en) 2015-01-15
KR20150006686A (ko) 2015-01-19
KR101516072B1 (ko) 2015-04-29
TWI543676B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
CN104284514A (zh) 印刷电路板及其制造方法
US5530288A (en) Passive interposer including at least one passive electronic component
US3436819A (en) Multilayer laminate
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
CN105321915A (zh) 嵌入式板及其制造方法
CN104883807B (zh) 嵌入式板及其制造方法
CN109769344B (zh) 电路板及该电路板的制造方法
US10531569B2 (en) Printed circuit board and method of fabricating the same
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
CN1791311B (zh) 制造电路基板的方法和制造电子部件封装结构的方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN105282969A (zh) 印刷电路板及其制造方法
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
CN108811323B (zh) 印刷电路板及其制造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP2007214568A (ja) 回路基板構造
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
JP2008166456A (ja) 配線基板及びその製造方法
CN115553075A (zh) 用于制造电路板的方法和带有至少一个嵌入式电子构件的电路板
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
US20210185818A1 (en) Inductor built-in substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114