CN105228341A - 印刷电路板、封装基板及其制造方法 - Google Patents

印刷电路板、封装基板及其制造方法 Download PDF

Info

Publication number
CN105228341A
CN105228341A CN201510373844.5A CN201510373844A CN105228341A CN 105228341 A CN105228341 A CN 105228341A CN 201510373844 A CN201510373844 A CN 201510373844A CN 105228341 A CN105228341 A CN 105228341A
Authority
CN
China
Prior art keywords
projection
pad
insulating barrier
described projection
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510373844.5A
Other languages
English (en)
Other versions
CN105228341B (zh
Inventor
金东先
柳盛旭
徐玄锡
李知行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN105228341A publication Critical patent/CN105228341A/zh
Application granted granted Critical
Publication of CN105228341B publication Critical patent/CN105228341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种印刷电路板，包括绝缘基板；在所述绝缘基板上的顶表面上的多个焊盘；形成在所述绝缘基板上，并且具有开口以暴露所述焊盘的顶表面的保护层；形成在所述焊盘中的至少一个上，并且从所述保护层的表面向上突出的凸块，其中，所述凸块具有弯曲的侧面。

Description

印刷电路板、封装基板及其制造方法
相关申请的交叉引用
根据美国法典第35条119款和第35条第365款，本申请要求享有2014年6月30日提交的韩国专利申请第10-2014-0080822号的优先权，上述申请的全部内容通过引用被并入到本申请中。
技术领域
本实施例涉及一种印刷电路板、封装基板以及其制造方法。
背景技术
一般来说，封装基板具有这样的结构，其中附接有存储器芯片的第一基板与附接有处理器芯片的第二基板集成为一体。
封装基板的优点在于由于处理器芯片与存储器芯片集成在同一封装中，从而可以减小芯片的安装面积，并且可以以高速率传输信号。
封装基板由于其优点被用到各种移动装置中。
图1是示出根据现有技术的封装基板的横截面图。
参照图1，封装基板包括第一基板20以及附接到第一基板20上的第二基板30。
另外，第一基板20包括：第一绝缘层1；形成在第一绝缘层1的至少一个表面上的电路图案2；形成在第一绝缘层上1上的第二绝缘层2；形成在第一绝缘层1下的第三绝缘层3；形成在第一绝缘层1上的至少一个表面上的电路图案4；形成在第二绝缘层2和第三绝缘层3中的至少一个中的导电通孔5、形成在第二绝缘层2的顶表面上的焊盘6；形成在焊盘6上的多个接合膏7；形成在接合膏7中的至少一个上的存储器芯片8；第一保护层10，形成在第二绝缘层2上，以暴露焊盘6的顶表面的一部分；以及第二保护层9，形成在保护层10上以覆盖存储器芯片8。
此外，第二基板30包括：第四绝缘层11；形成在第四绝缘层11的至少一个表面上的电路图案12；形成在第四绝缘层11的至少一个表面上的焊盘13；形成在第四绝缘层11的至少一个表面中的导电通孔14；形成在第四绝缘层11上的处理器芯片15；以及用于将处理器芯片15与焊盘13连接的连接构件S。
图1是示出采用基于激光技术的穿塑孔(throughmoldvia,TMV)技术的封装堆叠(packageonpackage,POP)的截面图。
根据TMV技术，在模塑第一基板之后，通过激光工艺形成要与焊盘连接的导电通孔，使得在导电通孔中印刷焊料球(接合膏)。
此外，第二基板30通过印刷出的焊料球7被附接到第一基板20。
然而，由于使用焊料球7将第一基板与第二基板连接，因此，现有技术在形成精细间距方面有限制。
另外，根据现有技术，由于使用了焊料球7，可能会出现诸如焊裂、焊桥，以及焊料坍塌的问题。
发明内容
本实施例提供一种具有新颖结构的印刷电路板。
本实施例提供一种印刷电路板，在该印刷电路板中能够容易地形成精细间距。
上述目的和以上没有提到的其它目的，本领域技术人员通过以下公开内容显然能够理解。
根据本实施例，提供一种印刷电路板，包括：绝缘基板；在所述绝缘基板的顶表面上的多个焊盘；保护层，形成在所述绝缘基板上并且具有开口以暴露所述焊盘的顶表面；凸块，形成在所述焊盘中的至少一个上并且从所述保护层的表面向上突出。所述凸块具有弯曲的侧面。
此外，所述凸块具有彼此不同的上部宽度和下部宽度。
另外，所述凸块具有下部宽度和比下部宽度窄的上部宽度。
此外，所述印刷电路板还包括在该至少一个焊盘与所述凸块之间的种子层。
此外，通过对使用所述种子层形成的金属板湿蚀刻来形成所述凸块。
此外，所述印刷电路板还包括电子器件，所述电子器件通过形成在剩余焊盘中的至少一个上的焊料球被附接到所述剩余焊盘中的至少一个上。所述电子器件形成在所述绝缘板的上部，并且被暴露到外部。
此外，所述凸块的顶表面高于被附接到所述绝缘基板的上部的电子器件的顶表面。
此外，所述凸块的宽度从所述凸块的上部朝所述凸块的中心部分逐渐减小，并且从所述凸块的中心部分朝所述凸块的下部逐渐增大。
根据本实施例，提供有一种封装基板，所述封装基板包括：下基板，具有附接在其上的至少一个电子器件或至少一个第一芯片；以及上基板，具有附接在其上的至少一个第二芯片并且与所述下基板耦接。所述下基板包括：绝缘基板，以及多个凸块，其中所述多个凸块设置在所述绝缘基板上，从所述绝缘基板的表面向上突出，与焊料球一起形成在所述绝缘基板的顶表面上，并且具有弯曲的侧面。所述上基板由所述凸块支撑，并且通过所述焊料球附接到所述下基板。
所述至少一个电子器件或所述至少一个第一芯片形成在所述凸块之间的所述绝缘基板的上部区域处以被暴露到外部，并且具有设置为低于所述凸块的所述顶表面的顶表面。
此外，所述凸块具有下部宽度和窄于所述下部宽度的上部宽度。
此外，所述凸块包括在所述绝缘基板与所述凸块之间的种子层。
此外，所述凸块的宽度从所述凸块的上部朝所述凸块的中心部分逐渐减小，并且从所述凸块的中心部分朝所述凸块的下部逐渐增大。
此外，根据本实施例，提供了一种制造封装基板的方法。该方法包括制备第一绝缘基板；在所述第一绝缘基板上形成多个焊盘；形成保护层，所述保护层具有开口，以暴露在所述第一绝缘基板上的所述焊盘的顶表面；在所述保护层的顶表面和横向侧上以及通过所述开口暴露的所述焊盘的顶表面上形成种子层；使用所述种子层在所述种子层上形成金属板；在与所述焊盘的顶表面垂直重叠的所述金属板的顶表面上形成掩膜；通过对所述金属板进行湿蚀刻来形成多个凸块；去除所述掩膜；以及蚀刻所述种子层。
此外，所述凸块具有通过湿蚀刻而弯曲的侧面。
此外，所述凸块具有下部宽度和窄于下部宽度的上部宽度。
此外，蚀刻所述种子层是对除了设置在所述凸块下的种子层的一部分之外的所述种子层进行蚀刻。
此外，所述凸块的宽度从所述凸块的上部朝所述凸块的中心部分逐渐减小，并且从所述凸块的中心部分朝所述凸块的下部逐渐增大。
另外，所述方法进一步包括将电子器件和芯片中的至少一个附接到形成在所述第一绝缘基板上并且插设到所述凸块之间的所述焊盘中的至少一个上；在所述凸块上形成焊料球；制造至少一个上基板；以及通过将所述上基板设置在所述焊料球上来将所述上基板附接到所述凸块。
此外，所述方法还包括将电子器件和芯片中的至少一个附接到形成在所述第一绝缘基板上并且位于所述凸块之间的所述焊盘的至少一个上，所述电子器件和所述芯片的顶表面低于所述焊盘的顶表面。
此外，所述方法还包括在所述第一绝缘基板和所述上基板之间形成模塑层，使得所述凸块和所述电子器件和所述芯片中的至少一个被埋藏在所述模塑层中。
如上所述，根据本实施例，所述凸块形成在所述下基板上，使用所述凸块将所述上基板附接到所述下基板，从而制造所述封装基板，使得精细间距可以形成。因此，能够最大化制造的生产率。
另外，根据本实施例，在与上基板一起进行的封装工艺中，暴露于外部的所述电子器件附接在所述下基板上，并且使用树脂来模塑电子器件的附接空间。因此，在用于电子器件的附接的基板的设计中，可以增强自由度，并且就产率而言，可以提高生产率。
此外，根据本实施例，由于形成在下基板与上基板之间的模塑区域由形成在下基板上的金属柱支撑，从而附接在模塑区域中的电子器件可以被有效地保护，因此可以提高封装基板的可靠性。
此外，根据另一实施例，该金属柱的侧面是弯曲的，并且所述金属柱具有上部宽度比下部宽度窄的梯形的形状，使得相邻金属柱之间的距离增加以防止短路故障。此外，可以使用少量的焊料将上基板附接到下基板。
此外，根据本实施例，由于金属柱是通过蚀刻方案而不是图案电镀方案来形成的，可以降低印刷电路板的制造成本。
一个或多个实施例的细节将在附图和以下描述中阐述。从描述和附图中，以及从权利要求书中，其他特征将是显而易见的。
附图说明
图1是示出根据现有技术的封装基板的横截面图；
图2是示出根据实施例的印刷电路板的横截面图；
图3是示出图2中所示的凸块的放大图；
图4至图19是按加工步骤的顺序来说明制造如图2中所示的印刷电路板的方法的截面图；
图20是说明根据实施例的封装基板的截面图；
图21至图23是按加工步骤的顺序来说明制造如图20中所示的封装系统的方法的截面图。
具体实施方式
以下，将参照附图对实施例进行详细的描述，使得本领域技术能够容易地使用实施例。然而，实施例可以具有各种修改。
在以下描述中，当预定部件“包括”预定组件时，预定部件不排除其他组件，而是可以进一步包括其他组件，除非另有说明。
为了方便以及清楚，附图中所示的每层的厚度和大小可以被放大、省略或示意性绘制。另外，元件的尺寸并没有完全地反应实际尺寸。纵观附图，相同的附图标记指定为相同的元件。
在对实施例的描述中，应当理解，当层(或膜)、区域，或板被称作在另一部件“上”时，其可以是“直接”或“间接”在另一部件上，或者可以存在一个或多个中间层。相反地，应当理解，当某部件被称作“直接在”另一部件“上”时，可以不存在一个或多个中间层。
图2是示出根据实施例的印刷电路板的横截面图。
参照图2，根据实施例的印刷电路板包括第一绝缘层101、电路图案102、导电通孔103、第二绝缘层104、第三绝缘层105、第一焊盘106、第二焊盘107、保护层108、第一焊料球109、处理器芯片110、电子器件112、接合膏111、第二焊料球116、种子层113，以及凸块115。
第一绝缘基板101可以为核心基板。
虽然第一绝缘层101可以为具有单个电路图案的印刷电路板的支撑基板，第一绝缘层101可以指这样一个区域，其中，任何一个电路图案形成在具有多个层叠结构的基板中。
第二绝缘层104形成在第一绝缘层101上，第三绝缘层105形成在第一绝缘层101下。
第一绝缘层101、第二绝缘层104、第三绝缘层105可以以绝缘板的形式设置，并且可以包括热固性或热塑性聚合基板、陶瓷基板、有机-无机复合材料基板或玻璃纤维浸渍基板。如果绝缘层包括聚合树脂，绝缘层可以包括环氧绝缘树脂，例如FR-4、双马来酰亚胺三嗪(BT)或味之素构建膜(ajinomotobuildupfilm，ABF)。可替代地，绝缘层可以包括基于聚酰亚胺的树脂，但是实施例不限于此。
第一绝缘层101、第二绝缘层104以及第三绝缘层105可以由不同的材料形成。例如，第一绝缘层101可以为玻璃纤维浸渍基板，第二绝缘层104和第三绝缘层105可以包括仅由树脂形成的绝缘片。
第一绝缘层101可以为中心绝缘层，并且第一绝缘层101的厚度可以厚于第二绝缘层104和第三绝缘层105的厚度。
电路图案102在绝缘层101的顶表面和底表面中的至少一个表面中形成。
电路图案102可以通过典型的制造印刷电路板的工艺来形成，例如，添加工艺、减少工艺、改进的半添加工艺(MSAP)，以及半添加工艺，其细节将被省略。
另外，第一绝缘层101中形成有导电通孔103以连接电路图案，电路图案形成在彼此不同的层中。
外部电路图案(未示出)形成在第二绝缘层104与第三绝缘层105两者中，其中，第二绝缘层104形成在第一绝缘层101上，第三绝缘层105形成在第一绝缘层101下。
外部电路图案(未示出)形成在第二绝缘层104与第三绝缘层105的暴露的表面上，其中，第二绝缘层104形成在第一绝缘层101上，第三绝缘层105形成在第一绝缘层101下。在这种情况下，外部电路图案可以为第一焊盘106和第二焊盘107。具体地，根据使用目的，外部电路图案可以被分为焊盘和电路图案。
换句话说，外部电路图案可以指附图中所示的第一焊盘106和第二焊盘107。另外，外部电路图案可以通过与形成焊盘106与107相同的工艺来形成，并且根据其功能，可以被分为图案和焊盘。
换句话说，电路图案形成在第二绝缘层104与第三绝缘层105上。根据电路图案的功能，电路图案的一部分可以是外部电路图案，剩余的电路图案可以为与芯片或另一基板连接的第一焊盘106与第二焊盘107。
另外，第二绝缘层104与第三绝缘层105中形成有导电通孔103。
可以通过由激光工艺形成通孔以打开第一绝缘层101、第二绝缘层104、第三绝缘层105的至少一个，并且在通孔中填充金属膏，来形成导电通孔103。
在这种情况下，导电通孔103可以由选自于由铜、银、锡、金，镍和钯构成的组中的任意一种金属材料来形成。可以通过化学镀方案、电解电镀方案、丝网印刷方案、溅射方案、蒸发方案、注入方案，以及分配方案中的任意一种方案或其组合来进行金属材料的填充。
同时，通孔可以通过机械工艺、激光工艺，以及化学工艺中的任意一种工艺来形成。
当通孔通过机械工艺来形成时，可以使用研磨工艺、制孔工艺以及布线工艺；当通孔通过激光工艺形成时，可以使用UV激光方案或Co2激光方案；当通孔通过化学工艺形成时，可以使用包括氨基硅烷或酮类的化学品，通孔用来打开第一绝缘层101、第二绝缘层104，以及第三绝缘层105。
同时，激光工艺为这样一种切割方案，即，将光能集中在表面上以熔融并蒸发材料的一部分，使得材料以预期的形状形成。根据激光工艺，即使形状很复杂，也可以容易通过计算机程序进行加工而成，还可以加工不能通过其他方案切割的复合材料。
另外，激光工艺允许将直径切割至0.005㎜或0.005㎜以上，并且具有较宽的加工厚度范围。
优选地，钇铝石榴石(YAG)激光、CO2激光以及紫外激光可以被用于激光加工钻孔。然而，YAG激光即可以加工铜层又可以加工绝缘层，而CO2激光只可以加工绝缘层。
保护层108形成在第二绝缘层104与第三绝缘层105的表面(暴露到外部的表面，或者具有焊盘的表面)上。
保护层108具有开口部分以暴露第一焊盘106的顶表面。
换句话说，保护层108保护第二绝缘层104与第三绝缘层105的表面。保护层108形成为贯穿第二绝缘层104与第三绝缘层105的整个表面。保护层108具有开口以打开第一焊盘106的层叠结构的顶表面。
保护层108可以包括使用抗蚀剂、氧化物以及金(Au)中的至少一种形成的至少一层。
通过保护层108的开口暴露的第一焊盘106被分成各种焊盘。
换句话说，第一焊盘106被分为与处理器芯片10或与电子器件112连接的焊盘，以及与外部基板连接的焊盘。
因此，第一焊料球109形成在第一焊盘106中的至少一个上，并且处理器芯片110通过第一焊料球109附接到第一焊盘106.
另外，接合膏111形成在剩余的第一焊盘106中的至少一个上，使得电子器件112通过接合膏111附接到第一焊盘106。
电子器件112可以是无源器件。例如，电子器件112可以是电阻、电感或电容。优选地，电子器件112可以是多层陶瓷电容(MLCC)。
接合膏111可以包括选自由低熔点焊料、高熔点的焊料、包括合金颗粒的焊料、包含树脂的焊料及其组合物构成的组中的至少一种焊膏，或者包括具有粘合特性的金属材料。如果有必要，接合膏111可以包括金属粉末以保证导电性。
由于接合膏111被涂敷在剩余第一焊盘106的至少一个焊盘上，电子器件112可以被牢固地固定在接合膏111上，使得接合膏111在电子器件112的横向侧方向上沉积。
另外，第二焊料球116形成在第二焊盘107的暴露的表面上，第二焊盘107形成在第三绝缘层105的表面上。
如上所述，根据本发明的印刷电路板，电子器件112和处理器芯片110不是被埋藏在第一绝缘层101、第二绝缘层104以及第三绝缘层105中的至少一个中，而是形成在第二绝缘层104上，使得电子器件112和处理器芯片110被暴露到外部。
电子器件112以及处理器芯片110被埋藏在在封装工艺中形成的模塑层(以下将要描述)中，该封装工艺之后与上基板一起进行。
同时，凸块115形成在第一焊盘106中的至少一个上。
凸块115形成在通过保护层108暴露的第一焊盘106的顶表面上。
另外，凸块115从保护层108的表面突出。凸块115的形状可以为上下宽度彼此不同的柱状。
优选地，凸块115的形状中，上部宽度窄于下部宽度。进一步地，凸块115的侧面为弯曲的。
在这种情况下，种子层113被插入在第一焊盘106与凸块115之间。
种子层113为用于形成金属板(以下将要描述)的种子层，其中，所述金属板被用作形成凸块115的基本材料。
种子层113形成在保护层118的顶表面和侧面的一部分上和第一焊盘106上。
在这种情况下，优选地，至少形成有两个凸起115。例如，至少两个凸起115可以形成在第一焊盘106上，其分别位于中心焊盘106的左侧和右侧。
如附图中所示，凸块115可以分别形成在最左端的第一焊盘位置处、与最左端的第一焊盘相邻的任意一个焊盘处、最右端的第一焊盘，与最右端的第一焊盘相邻的任意一个焊盘处。
换句话说，凸块115被用于与上基板一起构成封装。因此，为了容易地与上基板一起构成封装，至少一个凸块115形成在左侧和右侧中的每一个处。
在这种情况下，凸块115的高度优选地形成为高于附接到第二绝缘层104的电子器件112与处理器芯片110的高度。
优选地，从保护层108向上突出的凸起115的一部分的厚度在100μm至150μm的范围内。
同时，凸块115基本上包括种子层113。
在这种情况下，典型的凸块通过对种子层执行电解电镀方案来形成。然而，根据实施例，凸块115通过执行蚀刻方案而不是电解电镀方案来形成。
在这种情况下，蚀刻方案可以包括湿蚀刻方案。
湿蚀刻方案为使用化学品进行的蚀刻方案，以仅腐蚀并且熔融目标金属。当与干蚀刻工艺相比较时，根据湿蚀刻方案，一次性执行大量的基板，并且使用低价设备或化学品。另外，根据湿蚀刻工艺，随着蚀刻深度增加，在横截方向上产生腐蚀，并且腐蚀速率根据化学品的温度改变。
因此，根据实施例，使用湿蚀刻方案来蚀刻形成在第一焊盘106上的金属板，从而形成侧面具有曲率的凸块，并且上部宽度与下部宽度彼此相互不同。
以下，将参照图3对凸块115的形状进行更详细的描述。
参照图3，凸块115形成在通过保护层108暴露的第一焊盘106上。
在这种情况下，种子层113形成在第一焊盘106上，凸块115形成在种子层113上。
实际上，使用种子层113，通过对形成在保护层108上的金属板(以下将要描述)进行湿蚀刻工艺来形成凸块115。
在这种情况下，由于湿蚀刻工艺的各向同性蚀刻效果，凸块115的上部宽度和下部宽度彼此相互不同。
另外，凸块115的侧面是弯曲的。
凸块115的上部具有第一宽度a，凸块115的下部具有第二宽度c，并且被插入到上部和下部之间的凸块115的特定部分具有第三宽度b。
在这种情况下，凸块115的宽度从上部至拐点逐渐减小，但是从拐点至下部逐渐增大。
因此，第一宽度a窄于第二宽度c，但是宽于第三宽度b。
优选地，凸块115的截面表面以具有弯曲的侧面的梯形形状形成。
如上所述，由于凸块115的下部宽度窄于上部宽度，即使精细间距为300μm或300μm以下，也可以防止由桥引起的短缺。另外，由于上基板可以使用小量的焊料附接，可以形成在精细间距中更具有优势的结构。
另外，虽然没有在附图中示出，之后要在凸块115上形成的焊料形成为围绕凸块115的侧面。因此，焊料具有优良的键合可靠性。
凸块115可以由诸如铜(Cu)或锡(Sn)的金属材料形成。
图4至图19是用来按工艺步骤的顺序说明制造如图2中所示的印刷电路板的方法的横截面图。
参照图4，当制造印刷电路板100时，制备作为基底的第一绝缘层101。
第一绝缘层101是用于形成在印刷电路板100中存在的电路图案的基本材料。
第一绝缘层101可以包括热固性或热塑性聚合物基板，陶瓷基板、有机无机复合材料基板或玻璃纤维浸渍基板。如果绝缘层包括聚合物树脂，则绝缘层可以包括环氧绝缘性树脂。可替代地，绝缘层可以包括聚酰亚胺类树脂。
金属层(未示出)形成在第一绝缘层101的至少一个表面上，金属层(未示出)用来形成内部电路图案102。
金属层可通过对第一绝缘层101进行化学镀方案来形成。或者，也可以使用覆铜箔层压板(CCL)。
在这种情况下，当通过化学镀方案来形成金属层时，在第一绝缘层101的顶表面上设置有粗糙度，使得可以顺利地对金属层进行电镀。
金属层可以由具有导电性的诸如铜(Cu)、铁(Fe)及其合金的金属材料形成。
此后，参照图5，通过蚀刻设置在所制备的的第一绝缘层101的顶表面和底表面上的金属层来形成电路图案102。然后，通孔(未示出)形成在第一绝缘层101中，以形成导电通孔103，来将形成第一绝缘层101的顶表面和底表面上的电路图案102相互电连接。
可以通过涂敷并图案化在金属层的顶表面和底表面上的光致抗蚀剂，然后对所得结构进行曝光和显影工艺以形成光致抗蚀剂图案，来形成电路图案102。
换句话说，电路图案102可通过典型的制造印刷电路板的工艺来形成，例如，添加工艺、减少工艺、改进的半添加工艺(MSAP)，以及半添加工艺、其细节将被省略。
导电通孔103形成为使得第一层电路图案和第二层电路图案中的至少一个的区域导电，用来形成导电通孔103的通孔可以通过诸如激光工艺的工艺来形成，并且导电通孔103可以通过在通孔中填充金属材料而形成。
在这种情况下，金属材料可以包括选自于由铜、银、锡、金，镍和钯构成的组中的任意一种。可以通过化学镀方案、电解电镀方案、丝网印刷方案、溅射方案、蒸发方案、注入方案，以及分配方案中的任意一种方案或其组合来进行金属材料的填充。
在这种情况下，形成电路图案102和导电通孔103的顺序并不重要。然而，为了更有效地处理通孔，首先，进行形成导电通孔103的工艺，使得导电通孔103形成，然后形成电路图案102。
此后，参照图6，第二绝缘层104形成，使得形成在第一绝缘层101的顶表面上的电路图案102被埋藏在第二绝缘层104中。
在这种情况下，尽管第二绝缘层104可以具有一层结构，第二绝缘层104可以具有这样的结构，其中，多个层在其上形成并层叠。另外，第二绝缘层104可以包括由相同的材料(包括环氧树脂，酚醛树脂，半固化片，聚酰亚胺膜或ABF膜)形成的多个层。
金属层A可以形成在第二绝缘层104的一个表面上。
之后，金属层A可以设置为形成第一焊盘106或外部电路图案(未示出)。
当通过使用热量或压力执行冲压工艺时，金属层A执行允许树脂容易地流动和传播的功能。
第三绝缘层105形成为使得形成在第一绝缘层101的底表面上的电路图案102被埋藏在第三绝缘层105中。
在这种情况下，虽然在第三绝缘层105可以具有一层结构，第三绝缘层105可以具有这样的结构，其中，多个层在其上形成并层叠。另外，第三绝缘层105可以包括由相同的材料(包括环氧树脂，酚醛树脂，半固化片，聚酰亚胺膜或ABF膜)形成的多个层。
金属层A可以形成在第三绝缘层105的一个表面上。
之后，金属层A可以设置为形成第二焊盘107或外部电路图案(未示出)。
当通过使用热量或压力执行冲压工艺时，金属层A执行允许树脂容易地流动和传播的功能。
接下来，参照图7，第一焊盘106通过对形成在第二绝缘层104的顶表面上的金属层进行蚀刻来形成，并且通孔(未示出)形成在第二绝缘层104中，从而形成导电通孔，以将形成在第一绝缘层101的顶表面上的电路图案102与第一焊盘106电连接。
换句话说，第一焊盘106可以通过典型的制造印刷电路板的工艺来形成，例如，添加工艺、减少工艺、改进的半添加工艺(MSAP)，以及半添加工艺、其细节将被省略。
另外，第二焊盘107通过对形成在第三绝缘层105的底表面上的金属层进行蚀刻来形成，并且通孔(未示出)形成在第三绝缘层105中，从而形成导电通孔，以将形成在第一绝缘层101的底表面上的电路图案102与第二焊盘107电连接。
此后，参照图8，保护层108形成在第二绝缘层104的顶表面上和第三绝缘层105的底表面上。
保护层108形成为保护第二绝缘层104的表面、第一焊盘106的表面、第三绝缘层105的表面以及第二焊盘107的表面。保护层108可以包括使用阻焊剂，、氧化物和金(Au)中的至少一种来形成的至少一层。
接下来，参照图9，保护层108被加工以将第一焊盘106的表面和第二焊盘107的表面暴露在外部。
换句话说，保护层108形成为包括开口120，以暴露第一焊盘106和第二焊盘107的顶表面的部分，而开口120的直径小于第一焊盘106与第二焊盘107的直径。
因此，第一焊盘106和第二焊盘107的边缘被保护层108保护。
此后，接合膏111被施加到通过保护层108的开口120暴露的第一焊盘中的至少一个，并且电子器件112被安装在接合膏111上。
电子器件112可以是无源器件。例如，电子器件112可以是电阻、电感或者电容。优选地，电子器件112可以是多层陶瓷电容器(MLCC)。
接合膏111可以包括选自由低熔点焊料、高熔点的焊料、包括合金颗粒的焊料、包含树脂的焊料，及其组合物构成的组中的至少一种焊膏，或者包括具有粘合特性的金属材料。如果有必要，接合膏111可以包括金属粉末以保证电导性。
由于接合膏111被施加在剩余第一焊盘106的至少一个焊盘上，电子器件112可以被牢固地固定在接合膏111上，使得接合膏111在电子器件112的横向侧方向上沉积。
接下来，参照图10，第一焊料球109形成在通过保护层108的开口120暴露的第一焊盘106中的至少一个上。
此后，参照图11，处理器芯片110附接到第一焊料球109。
处理器芯片110通过第一焊料球109与第一焊盘106电连接。
接下来，参照图12，覆盖层130形成为将电子器件112和处理器芯片110两者覆盖，同时打开第一焊盘106的顶表面一部分。
此后，参照图13，如果形成覆盖层130，种子层113形成在保护层108、第一焊盘106、第二焊盘107以及覆盖层130的表面上。优选地，种子层113的厚度为1μm。
种子层113可以通过化学镀方案来形成。
该化学镀方案可以按以下顺序进行；除油工艺、软蚀刻工艺、预催化工艺、催化处理工艺、加速工艺、化学镀工艺以及抗氧化处理工艺。另外，种子层可以通过使用等离子体溅射金属颗粒代替电镀方案来形成。
另外，种子层113可以由包含纯镍(Ni)的金属组成。可替代地，种子层113可以由Ni和多相金属的合金组成。
此后，参照图14，金属板114通过基于种子层113执行电解电镀方案来形成。
金属板114形成为贯穿形成有种子层113的区域的整个部分。
接下来，参照图15，掩模140被附接到金属板114的表面上，其被定位以对应于形成有凸块的区域。
此后，参照图16，对金属板114进行湿蚀刻。在这种情况下，如果金属板114被湿蚀刻，从除了掩膜140被附接的区域(用于凸块的区域)之外的剩余区域去除金属板114。
在这种情况下，由于基于湿蚀刻方案在金属板114的一部分(该部分上形成有掩膜140)上进行各向同性的蚀刻，凸块115以梯形的形状形成，该梯形的上部宽度窄，下部宽度宽。
此外，凸块115具有弯曲的侧面。
同时，种子层113不是由用于蚀刻金属板114的蚀刻剂来蚀刻，但是种子层113的形状原样地维持。
换言之，凸块115用于与上基板一起构成封装。因此，至少一个凸块115形成在左侧和右侧中的每一个中，以便有效地支撑上基板的两个端部部分。
在这种情况下，优选地，凸块115的高度形成为高于附接到第二绝缘层104的电子器件112和处理器芯片110的高度。
优选地，从保护层108向上突出的凸起115的一部分的厚度在100μm至150μm的范围内。
此后，参照图17，将附接到凸块115的顶表面的掩膜140从凸块115中去除。
随后，参照图18，去除预先形成用于形成金属板114的种子层113。
在这种情况下，如果使用用于蚀刻种子层113的蚀刻剂进行蚀刻工艺，凸块115和第二焊盘107没有被蚀刻，但是凸块115以及第二焊盘107的形状维持原样。
因此，设置在凸块115下的种子层112没有被去除而是被保留。
随后，参照图19所示，第二焊料球116形成在第二焊盘107中的至少一个上。
根据实施例，金属柱形成在下基板上，上基板使用金属柱附接到下基板，从而制造封装，使得精细间距可以形成。因此，制造的生产率可以最大化。
另外，根据实施例，在与上基板一起进行的封装工艺中，暴露于外部的电子器件被附接到下基板上，并且使用树脂来模塑电子器件的附接空间。因此，在用于电子器件的附接的基板的设计中，可以增强自由度，并且就产率而言，可以提高生产率。
此外，根据本实施例，由于形成在下基板与上基板之间的模塑区域由形成在下基板上的金属柱支撑，从而附接在模塑区域中的电子器件可以被有效地保护，因此可以提高封装基板的可靠性。
此外，根据另一实施例，该金属柱的侧面是弯曲的，并且金属柱具有上部宽度比下部宽度窄的梯形的形状，使得相邻金属柱之间的距离增加以防止短路故障。此外，可以使用少量的焊料将上基板附接到下基板。
此外，根据本实施例，由于金属柱是通过蚀刻方案而不是图案电镀方案来形成，可以降低印刷电路板的制造成本。
图20是说明根据本实施例的封装基板的截面图。
参考图20，封装基板包括下基板100和上基板200。
由于以上已经参照图2对下基板100进行了描述，其细节将被省略。
上基板200包括第四绝缘层201、电路图案或者焊盘202、导电通孔203、焊料球205以及存储器芯片206。
虽然第四绝缘层201可以是形成有单个图案的印刷电路板的支撑板，第四绝缘层201可以指的是绝缘层区域，在该绝缘层区域中，具有多个层叠结构的印刷电路板中形成任何一个电路图案。
第四绝缘层201设置成绝缘板的形式，并且可以包括热固性或热塑性聚合基板、陶瓷基板、有机-无机复合材料基板或玻璃纤维浸渍基板。如果绝缘层包括聚合树脂，绝缘层可以包括环氧绝缘性树脂，例如FR-4、双马来酰亚胺三嗪(BT)、或味之素构建膜(ABF)。可替代地，绝缘层可以包括基于聚酰亚胺的树脂，但是实施例不限于此。
电路图案或焊盘202形成在第四绝缘层201中至少一个表面上。
换句话说，电路图案或焊盘202可以通过典型的制造印刷电路板的工艺来形成，例如，添加工艺、减少工艺、改进的半添加工艺(MSAP)，以及半添加工艺、其细节将被省略。
导电通孔203形成在第四绝缘层201中。
导电通孔203将形成在第四绝缘层201的顶表面上的电路图案或焊盘202与形成在第四绝缘层201的底表面上的电路图案或焊盘202电连接。
导电通孔203可以包括选自于由铜、银、锡、金，镍和钯构成的组中的任意一种，并且可以通过化学镀方案、电解电镀方案、丝网印刷方案、溅射方案、蒸发方案、注入方案，以及分配方案中的任意一种方案或其组合来进行金属材料的填充。
焊料球205在形成在第四绝缘层201的顶表面上的电路图案或焊盘202的至少一个上形成。
存储器芯片206被安装在焊料球205上。
由于焊料球205的形成和存储器芯片206的安装被公众所知，其细节将在本实施例中省略。
上基板200通过连接焊料球150与下基板100彼此耦接。
换句话说，连接焊锡球150形成在下基板100的凸块115上。
在这种情况下，由于凸块115形成在下基板100的两端处，当从下基板100的截面观看时，连接焊料球150形成在凸块115上，凸块115形成在下基板100的左侧区域和右侧区域上。
上基板200被附接到形成在凸块115上的连接焊料球150上。在此情况下，上基板200由凸块115支撑，并通过连接焊料球150提供的粘合特性附接到连接焊料球150上。
模塑层160插入在下基板100和上基板200之间。
模塑层160保护下基板100与上基板200的表面同时保护形成在下基板100上的部件。
换句话说，电子器件112和处理器芯片110附接到下基板100上。在这种情况下，为了提高下基板100的可制造性同时提高设计的自由度，电子器件112和处理器芯片110以这样的状态形成在下基板100的上部上，即，该电子器件112和处理器芯片110暴露在外部。
另外，上基板200被附接到下基板100，而上基板200被牢固地安装在形成在下基板100上的凸块115上。
在这种情况下，由于凸块115的高度高于电子器件112和处理器芯片110的高度，电子器件112和处理器芯片110以这样的状态被暴露到外部，即，上基板200被附接到下基板100上。
因此，模塑层160在下基板100与上基板200之间形成，使得模塑层160被填充在由金属凸块115形成的下基板100与上基板200之间的空间内。
模塑层160可以由树脂构成。
因此，上基板200的底表面、形成在上基板200下的保护层204、下基板100的表面、形成在下基板100上的保护层108、形成在下基板100上的凸块115，以及形成在下基板100上的电子器件112和处理器芯片110被埋藏在模塑层160中。
图21至图23是用来按工艺步骤的顺序说明制造图20中所示的封装系统的方法的截面图。
参照图21，如上所述首先制造下基板100。
在下基板100已经被制造好之后，连接焊料球150形成凸块115上，其中，凸块115形成在下基板100上。
接下来，参照图22，下基板100被牢固地安装在焊料球100上，并且对所得的结构进行回流工艺，使得上基板200被附接到下基板100。
在这种情况下，上基板200以这样的状态被牢固地安装在上基板100上，即，上基板200被安装在凸块115上。
随后，参照图23，下基板100与上基板200之间的空间填充有树脂，以形成模塑层160。
因此，上基板200的底表面、形成在上基板200下的保护层204、下基板100的表面、形成在下基板100上的保护层108、形成在下基板100上的凸块115，以及形成在下基板100上的电子器件112和处理器芯片110被埋藏在模塑层160中。
根据实施例，金属柱形成在下基板上，上基板使用金属柱附接到下基板，从而制造封装基板，使得精细间距可以形成。因此，生产率可以最大化。
此外，根据本实施例，在与上基板一起进行的封装工艺中，暴露于外部的电子器件附接在下部基板上，并且使用树脂来模塑电子器件的附接空间模塑。因此，在用于电子器件的附接的基板的设计中，可以增强自由度，并且在产率方面，生产率可以得到改善。
此外，根据本实施例，由于下基板与上基板之间形成的模塑区域被形成在下基板上的金属柱支撑，从而附接在模塑区域中的电子器件可以被有效地保护，因此该封装基板的可靠性能够得到改善。
此外，根据本实施例，该金属柱的侧面是弯曲的，并且金属柱具有上部宽度比下部宽度窄的梯形的形状，使得相邻金属柱之间的距离增加以防止短路故障。此外，可以使用少量的焊料将上基板附接到下基板。
此外，根据本实施例，由于金属柱是通过蚀刻方案而不是图案电镀方案来形成，因此，可以降低印刷电路板的制造成本。
如上所述，虽然已经对本实施例进行详细的描述，本公开的范围并不限于此。换句话说，应当理解的是，基于在本公开的范围内的所附权利要求书可以做出各种修改。
虽然已经参照多个说明性实施例对本实施例进行描述，但应该理解的是，本领域的技术人员在在本公开的原理的精神和范围内可以设计出多种其他修改和其他的实施例。更具体地，在本公开、附图以及所附权利要求书的范围内的主体组合布置的组合部件和/或布置中，各种变化和修改是可能的。除了在组合部件和/或布置中的变化和修改，对于本领域技术人员来说，替代使用也是显然的。

Claims (20)

1.一种印刷电路板，包括：
绝缘基板；
多个焊盘，所述多个焊盘在所述绝缘基板的顶表面上；
保护层，所述保护层形成在所述绝缘基板上，并且具有用于暴露所述焊盘的顶表面的开口；以及
凸块，所述凸块形成在所述焊盘的至少一个上，并且从所述保护层的表面向上突出，
其中，所述凸块具有弯曲的侧面。
2.根据权利要求1所述的印刷电路板，其中，所述凸块的上部宽度和下部宽度彼此不同。
3.根据权利要求1所述的印刷电路板，其中，所述凸块具有下部宽度与窄于所述下部宽度的上部宽度。
4.根据权利要求1所述的印刷电路板，进一步包括在所述焊盘的至少一个与所述凸块之间的种子层。
5.根据权利要求4所述的印刷电路板，其中，通过对使用所述种子层形成的金属板进行湿蚀刻来形成所述凸块。
6.根据权利要求1所述的印刷电路板，进一步包括电子器件，所述电子器件通过形成在剩余焊盘中的至少一个上的焊料球附接到所述剩余焊盘中的至少一个上，
其中，所述电子器件形成在所述绝缘基板的上部，并且所述电子器件暴露于外部。
7.根据权利要求6所述的印刷电路板，其中，所述凸块的顶表面高于被附接到所述绝缘基板的上部的所述电子器件的顶表面。
8.根据权利要求1所述的印刷电路板，其中，所述凸块的宽度从所述凸块的上部朝所述凸块的中心部逐渐减小，并且从所述凸块的中心部朝所述凸块的下部逐渐增加。
9.一种封装基板，包括：
下基板，所述下基板具有附接于其上的至少一个电子器件或者至少一个第一芯片；以及
上基板，所述上基板具有附接于其上的至少一个第二芯片，并且所述上基板与所述下基板耦接，
其中，所述下基板包括：
绝缘基板；以及
多个凸块，所述多个凸块被设置在所述绝缘基板上，从所述绝缘基板的表面向上突出，与焊料球一起形成在所述绝缘基板的顶表面上，并且具有弯曲的侧面，以及
其中，所述上基板被所述凸块支撑，并且通过所述焊料球附接到所述下基板。
10.根据权利要求9所述的封装基板，其中，所述至少一个电子器件或所述至少一个第一芯片形成在所述凸块之间的所述绝缘基板的上部区域处以被暴露到外部，并且所述至少一个电子器件或所述至少一个第一芯片的顶表面被设置为低于所述凸块的顶表面。
11.根据权利要求9所述的封装基板，其中，所述凸块具有下部宽度与窄于所述下部宽度的上部宽度。
12.根据权利要求9所述的封装基板，其中，所述凸块包括在所述绝缘基板与所述凸块之间的种子层。
13.根据权利要求9所述的封装基板，其中，所述凸块的宽度从所述凸块的上部朝所述凸块的中心部逐渐减小，并且从所述凸块的中心部朝所述凸块的下部逐渐增加。
14.一种制造封装基板的方法，所述方法包括：
制备第一绝缘基板；
在所述第一绝缘基板上形成多个焊盘；
形成保护层，所述保护层具有开口，以暴露在所述第一绝缘基板上的所述焊盘的顶表面；
在所述保护层的顶表面和横向侧上以及通过所述开口暴露的所述焊盘的顶表面上形成种子层；
使用所述种子层在所述种子层上形成金属板；
在与所述焊盘的顶表面垂直重叠的所述金属板的顶表面上形成掩膜；
通过对所述金属板进行湿蚀刻来形成多个凸块；
去除所述掩膜；以及
蚀刻所述种子层。
15.根据权利要求14所述的制造封装基板的方法，其中，所述凸块具有通过湿蚀刻而弯曲的侧面。
16.根据权利要求14所述的制造封装基板的方法，其中，所述凸块具有下部宽度和窄于下部宽度的上部宽度。
17.根据权利要求14所述的制造封装基板的方法，其中，蚀刻所述种子层是对除了设置在所述凸块下的种子层的一部分之外的所述种子层进行蚀刻。
18.根据权利要求14所述的制造封装基板的方法，其中，所述凸块的宽度从所述凸块的上部朝所述凸块的中心部逐渐减小，并且从所述凸块的中心部朝所述凸块的下部逐渐增大。
19.根据权利要求14所述的制造封装基板的方法，进一步包括：
将电子器件和芯片中的至少一个附接到形成在所述第一绝缘基板上并且插设在所述凸块之间的所述焊盘中的至少一个上；
在所述凸块上形成焊料球；
制造至少一个上基板；以及
通过将所述上基板设置在所述焊料球上来将所述上基板附接到所述凸块。
20.根据权利要求19所述的制造封装基板的方法，进一步包括：
在所述第一绝缘基板和所述上基板之间形成模塑层，使得所述凸块和所述电子器件和所述芯片中的至少一个被埋藏在所述模塑层中。
CN201510373844.5A 2014-06-30 2015-06-30 印刷电路板、封装基板及其制造方法 Active CN105228341B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140080822A KR102212827B1 (ko) 2014-06-30 2014-06-30 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR10-2014-0080822 2014-06-30

Publications (2)

Publication Number Publication Date
CN105228341A true CN105228341A (zh) 2016-01-06
CN105228341B CN105228341B (zh) 2019-06-28

Family

ID=54932150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510373844.5A Active CN105228341B (zh) 2014-06-30 2015-06-30 印刷电路板、封装基板及其制造方法

Country Status (3)

Country Link
US (1) US9867296B2 (zh)
KR (1) KR102212827B1 (zh)
CN (1) CN105228341B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106255345A (zh) * 2016-08-20 2016-12-21 成都云士达科技有限公司 一种双层电路板结构的制作方法
CN112423489A (zh) * 2020-10-14 2021-02-26 湖北亿咖通科技有限公司 印刷线路板、封装基板和车机主板

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
WO2015057556A1 (en) 2013-10-15 2015-04-23 LIFI Labs, Inc. Lighting assembly
US11455884B2 (en) 2014-09-02 2022-09-27 LIFI Labs, Inc. Lighting system
WO2015073890A1 (en) 2013-11-14 2015-05-21 LIFI Labs, Inc. Resettable lighting system and method
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
CN106465499B (zh) 2014-05-22 2018-11-30 莱弗实验室公司 定向照明系统和方法
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
KR20170085833A (ko) * 2016-01-15 2017-07-25 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US9985006B2 (en) * 2016-05-31 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10256219B2 (en) * 2016-09-08 2019-04-09 Intel Corporation Forming embedded circuit elements in semiconductor package assembles and structures formed thereby
US10440794B2 (en) 2016-11-02 2019-10-08 LIFI Labs, Inc. Lighting system and method
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
TWI665948B (zh) * 2018-07-04 2019-07-11 欣興電子股份有限公司 電路板元件及其製作方法
JP6877010B2 (ja) * 2018-07-09 2021-05-26 スタンレー電気株式会社 実装基板及びその製造方法
US11948848B2 (en) * 2019-02-12 2024-04-02 Intel Corporation Subtractive etch resolution implementing a functional thin metal resist
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
TWI701991B (zh) * 2019-07-08 2020-08-11 欣興電子股份有限公司 電路板結構
US11049802B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US20220279657A1 (en) * 2019-07-30 2022-09-01 Fuji Corporation Electronic circuit production method using 3d layer shaping
US11776922B2 (en) * 2020-07-01 2023-10-03 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11183446B1 (en) * 2020-08-17 2021-11-23 Qualcomm Incorporated X.5 layer substrate
KR20220042603A (ko) * 2020-09-28 2022-04-05 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자부품 패키지
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
KR20220070684A (ko) * 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080142944A1 (en) * 2006-12-13 2008-06-19 Kiyoshi Oi Stacked package and method for manufacturing the package
US20080264678A1 (en) * 2004-09-06 2008-10-30 Tessera Interconnect Materials, Inc. Member for Interconnecting Wiring Films and Method for Producing the Same
CN203277368U (zh) * 2013-05-28 2013-11-06 欣兴电子股份有限公司 封装基板
CN103681614A (zh) * 2012-09-18 2014-03-26 台湾积体电路制造股份有限公司 凸块结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
KR20100075204A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법
KR101097812B1 (ko) 2009-09-30 2011-12-23 엘지이노텍 주식회사 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
KR101095179B1 (ko) 2010-10-06 2011-12-16 삼성전기주식회사 인쇄회로기판의 제조방법
KR101383002B1 (ko) 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080264678A1 (en) * 2004-09-06 2008-10-30 Tessera Interconnect Materials, Inc. Member for Interconnecting Wiring Films and Method for Producing the Same
US20080142944A1 (en) * 2006-12-13 2008-06-19 Kiyoshi Oi Stacked package and method for manufacturing the package
CN103681614A (zh) * 2012-09-18 2014-03-26 台湾积体电路制造股份有限公司 凸块结构及其形成方法
CN203277368U (zh) * 2013-05-28 2013-11-06 欣兴电子股份有限公司 封装基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106255345A (zh) * 2016-08-20 2016-12-21 成都云士达科技有限公司 一种双层电路板结构的制作方法
CN106255345B (zh) * 2016-08-20 2020-07-24 龙南骏亚精密电路有限公司 一种双层电路板结构的制作方法
CN112423489A (zh) * 2020-10-14 2021-02-26 湖北亿咖通科技有限公司 印刷线路板、封装基板和车机主板

Also Published As

Publication number Publication date
KR102212827B1 (ko) 2021-02-08
US9867296B2 (en) 2018-01-09
CN105228341B (zh) 2019-06-28
US20150382463A1 (en) 2015-12-31
KR20160002069A (ko) 2016-01-07

Similar Documents

Publication Publication Date Title
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
JP6503687B2 (ja) プリント配線板
US20170162556A1 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
CN104576596B (zh) 半导体基板及其制造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2007134697A (ja) 垂直に取り付けることのできるｉｃパッケージを作る方法
CN104718802A (zh) 印刷电路板及其制造方法
TWI699143B (zh) 印刷電路板及製造印刷電路板之方法
US9491871B2 (en) Carrier substrate
JP2008141136A (ja) 多層配線基板及び素子搭載装置
CN101777548B (zh) 内埋芯片基板及其制作方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2007214568A (ja) 回路基板構造
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN114451072A (zh) 印刷电路板
JP5789872B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant