KR101095179B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101095179B1
KR101095179B1 KR1020100097483A KR20100097483A KR101095179B1 KR 101095179 B1 KR101095179 B1 KR 101095179B1 KR 1020100097483 A KR1020100097483 A KR 1020100097483A KR 20100097483 A KR20100097483 A KR 20100097483A KR 101095179 B1 KR101095179 B1 KR 101095179B1
Authority
KR
South Korea
Prior art keywords
bump
mask
forming
circuit board
printed circuit
Prior art date
Application number
KR1020100097483A
Other languages
English (en)
Inventor
윤상미
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100097483A priority Critical patent/KR101095179B1/ko
Application granted granted Critical
Publication of KR101095179B1 publication Critical patent/KR101095179B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 인쇄회로기판의 제조방법에 관한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 (A) 중심부(M)에 제1 패드부(107)가 구비되고 외곽부(S)에 제2 패드부(109)가 구비된 베이스 기판(100)을 준비하는 단계, (B) 노출면에 중심부(M)에 대응하는 오목부(113)와 외곽부(S)에 대응하는 돌출부(115)가 구비되어 단차가 형성되고, 제1 패드부(107)에 대응하는 제1 개구부(117)와 제2 패드부(109)에 대응하는 제2 개구부(119)가 구비된 솔더레지스트(110)를 베이스 기판(100)에 형성하는 단계, (C) 오목부(113)에 대응하도록 오목부(113) 방향으로 돌출된 제1 지지부(125)가 구비된 제1 마스크(120)를 솔더레지스트(110)에 배치한 후, 스크린 인쇄법으로 제1 패드부(107)에 제1 범프(130)를 형성하는 단계 및 (D) 오목부(113)에 대응하도록 오목부(113) 방향으로 돌출된 제2 지지부(145)가 구비된 제2 마스크(140)를 솔더레지스트(110)에 배치한 후, 스크린 인쇄법으로 제2 패드부(109)에 제2 범프(150)를 형성하는 단계를 포함하는 구성이며, 지지부(125, 145)가 구비된 마스크(120, 140)를 채용함으로써, 솔더레지스트(110)에 단차가 존재하더라도 마스크(120, 140)의 파손없이 스크린 인쇄법을 수행할 수 있는 장점이 있다.

Description

인쇄회로기판의 제조방법{METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD}
본 발명의 인쇄회로기판의 제조방법에 관한 것이다.
통상 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선을 형성하여 보드 상에 IC(integrated circuit) 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현한 후 절연체로 코팅한 것이다.
전자산업의 발달에 따라 전자부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 전자부품의 고기능화 및 소형화의 요구에 대응하기 위해서, 제한된 공간 내에서 인쇄회로기판에 복수의 반도체 칩이 실장된 패키지가 요구되고 있다. 이에 따라 패키지의 크기를 감소시키고, 유효 밀도를 증가시키는 방법으로 2개 이상의 패키지를 상하로 적층하는 3차원 패키지 방식이 제시되고 있다. 이러한 3차원 패키지 방식의 예로서, 패키지 위에 패키지가 적층된 형태인 패키지-온-패키지(packageon-package; PoP)와 패키지 내에 패키지가 구비된 형태인 패키지-인-패키지(package-in-package, PiP) 등이 있다. 이중, 패키지-온-패키지는 3차원 패키지 방식 중 가장 일반적인 형태이다.
하지만, 종래기술에 따른 패키지-온-패키지의 제조방법은 솔더레지스트의 단차로 인하여 범프를 형성하는데 있어서 문제점이 존재한다. 더욱 상세히 살펴보면, 솔더레지스트에는 중심부에 오목부가 구비되고, 외곽부에 돌출부가 구비되어 마스크를 솔더레지스트에 배치한 후 범프를 인쇄하면, 솔더레지스트 오목부와 돌출부의 두께 차이로 인하여 마스크가 파손되는 문제점이 존재한다. 또한, 전자부품이 실장될 범프와 패키지가 실장될 범프는 높이가 상이하게 형성되어야 한다. 하지만, 일정한 두께의 마스크를 이용하여 범프를 동시에 인쇄할 경우 범프의 높이를 용도에 맞게 정확히 구현할 수 없고, 그에 따라 범프과 전자부품 또는 범프와 패키지 사이의 전기적 연결에 신뢰성이 떨어지는 문제점이 존재한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 솔더레지스트에 단차가 존재하더라도 지지부가 구비된 마스크를 이용하여 범프를 형성하므로 마스크의 파손을 방지할 수 있고, 두께가 상이한 제1 마스크와 제2 마스크를 구비함으로써 높이가 상이한 제1 범프와 제2 범프를 정확하게 형성할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은 (A) 중심부에 제1 패드부가 구비되고 외곽부에 제2 패드부가 구비된 베이스 기판을 준비하는 단계, (B) 노출면에 상기 중심부에 대응하는 오목부와 상기 외곽부에 대응하는 돌출부가 구비되어 단차가 형성되고, 상기 제1 패드부에 대응하는 제1 개구부와 상기 제2 패드부에 대응하는 제2 개구부가 구비된 솔더레지스트를 상기 베이스 기판에 형성하는 단계, (C) 상기 오목부에 대응하도록 상기 오목부 방향으로 돌출된 제1 지지부가 구비된 제1 마스크를 상기 솔더레지스트에 배치한 후, 스크린 인쇄법으로 상기 제1 패드부에 제1 범프를 형성하는 단계 및 (D) 상기 오목부에 대응하도록 상기 오목부 방향으로 돌출된 제2 지지부가 구비된 제2 마스크를 상기 솔더레지스트에 배치한 후, 스크린 인쇄법으로 상기 제2 패드부에 제2 범프를 형성하는 단계를 포함하여 구성된다.
여기서, 상기 제2 범프의 높이는 상기 제1 범프의 높이보다 높은 것을 특징으로 한다.
또한, 상기 제1 범프를 형성하는 단계에서, 상기 제1 패드부에만 선택적으로 제1 범프를 형성하도록 상기 제1 마스크에 제1 패턴이 구비된 것을 특징으로 한다.
또한, 상기 제2 범프를 형성하는 단계에서, 상기 제2 패드부에만 선택적으로 제2 범프를 형성하도록 상기 제2 마스크에 제2 패턴이 구비된 것을 특징으로 한다.
또한, 상기 제1 범프를 형성하는 단계에서, 상기 제1 마스크는 금속으로 형성하고, 상기 제1 지지부는 상기 제1 마스크를 에칭하여 형성하는 것을 특징으로 한다.
또한, 상기 제2 범프를 형성하는 단계에서, 상기 제2 마스크는 금속으로 형성하고, 상기 제2 지지부는 상기 제2 마스크를 에칭하여 형성하는 것을 특징으로 한다.
또한, 상기 제2 범프를 형성하는 단계 이후에, 상기 제1 범프에 전자부품을 실장하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 제2 범프를 형성하는 단계 이후에, 상기 제2 범프에 패키지를 실장하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 지지부가 구비된 마스크를 채용함으로써, 솔더레지스트에 단차가 존재하더라도 마스크의 파손없이 스크린 인쇄법을 수행할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 높이가 상이한 제1 범프와 제2 범프를 각각 두께가 상이한 제1 마스크와 제2 마스크를 이용하여 형성함으로써, 제1 범프와 제2 범프의 높이를 정확히 구현할 수 있고, 그에 따라 제1 범프와 전자부품 및 제2 범프와 패키지 사이의 전기적 연결에 신뢰성을 확보할 수 있는 효과가 있다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 그리고, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다.
도 1 내지 도 8에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조방법은 (A) 중심부(M)에 제1 패드부(107)가 구비되고 외곽부(S)에 제2 패드부(109)가 구비된 베이스 기판(100)을 준비하는 단계, (B) 노출면에 중심부(M)에 대응하는 오목부(113)와 외곽부(S)에 대응하는 돌출부(115)가 구비되어 단차가 형성되고, 제1 패드부(107)에 대응하는 제1 개구부(117)와 제2 패드부(109)에 대응하는 제2 개구부(119)가 구비된 솔더레지스트(110)를 베이스 기판(100)에 형성하는 단계, (C) 오목부(113)에 대응하도록 오목부(113) 방향으로 돌출된 제1 지지부(125)가 구비된 제1 마스크(120)를 솔더레지스트(110)에 배치한 후, 스크린 인쇄법으로 제1 패드부(107)에 제1 범프(130)를 형성하는 단계 및 (D) 오목부(113)에 대응하도록 오목부(113) 방향으로 돌출된 제2 지지부(145)가 구비된 제2 마스크(140)를 솔더레지스트(110)에 배치한 후, 스크린 인쇄법으로 제2 패드부(109)에 제2 범프(150)를 형성하는 단계를 포함하는 구성이다.
우선, 도 1에 도시된 바와 같이, 베이스 기판(100)을 준비하는 단계이다. 여기서, 베이스 기판(100)은 회로층(103)과 절연층(105)의 적층 구조로 구성되고, 일면의 중심부(M)에는 전자부품(170)과 연결될 제1 패드부(107)가 구비되고, 외곽부(S)에는 패키지(180)와 연결될 제2 패드부(109)가 구비된다.
다음, 도 2에 도시된 바와 같이, 솔더레지스트(110)를 베이스 기판(100)에 형성하는 단계이다. 여기서, 솔더레지스트(110)는 내열성 피복 재료로 형성되어 베이스 기판(100)을 보호하는 역할을 수행한다. 이때, 솔더레지스트(110)의 노출면에는 베이스 기판(100)의 중심부(M)에 대응하는 오목부(113)가 구비되고, 베이스 기판(100)의 외곽부(S)에 대응하는 돌출부(115)가 구비되어 단차가 형성된다. 솔더레지스트(110)는 스크린 인쇄법, 롤러 코팅법, 커튼 코팅법 또는 스프레이 코팅법 등으로 PSR(Photo imageable Solder Resist ink)를 도포하여 형성할 수 있다. 이외에도, 솔더레지스트(110)는 진공 라미네이션(vacuum lamination)으로 DFSR(Dry Film Solder Resist)를 도포하여 형성할 수 있다.
한편, 제1 패드부(107)와 제2 패드부(109)에 각각 제1 범프(130)와 제2 범프(150)를 형성하기 위해서, 솔더레지스트(110)에는 제1 개구부(117)와 제2 개구부(119)가 구비된다. 여기서, 제1 개구부(117)는 베이스 기판(100)의 중심부(M)에 구비된 제1 패드부(107)에 대응하도록 구비되고, 제2 개구부(119)는 베이스 기판(100)의 외곽부(S)에 구비된 제2 패드부(109)에 대응하도록 구비된다. 결국, 제1 개구부(117)는 솔더레지스트(110)의 오목부(113)에 구비되고, 제2 개구부(119)는 솔더레지스트(110)의 돌출부(115)에 구비되는 것이다. 이때, 제1 개구부(117) 및 제2 개구부(119)는 CO2 레이저를 이용하거나 포토리소그래피(Photolithography) 공정을 이용하여 형성할 수 있다.
다음, 도 3에 도시된 바와 같이, 제1 마스크(120)를 솔더레지스트(110)에 배치하는 단계이다. 여기서, 제1 마스크(120)는 제1 패드부(107)에만 선택적으로 제1 범프(130)를 형성할 수 있도록 제1 패턴(127)이 구비되어 솔더 페이스트(160; solder paste)를 선택적으로 전사시키는 역할을 한다. 제1 마스크(120)는 금속으로 형성되어 인쇄회로기판의 제조비용을 절약할 수 있다. 또한, 제1 마스크(120)에는 솔더레지스트(110)의 오목부(113)에 대응하도록 오목부(113) 방향으로 돌출된 제1 지지부(125)가 구비된다. 여기서, 제1 지지부(125)는 금속으로 형성한 제1 마스크(120)를 선택적으로 에칭하여 형성할 수 있다. 제1 지지부(125)는 제1 마스크(120)를 지지하는 역할을 수행하는데, 이에 대한 상세한 설명은 후술하도록 한다.
다음, 도 4에 도시된 바와 같이, 스크린 인쇄법으로 제1 패드부(107)에 제1 범프(130)를 형성하는 단계이다. 본 단계를 구체적으로 살펴보면, 우선 제1 마스크(120)의 상측에 솔더 페이스트(160)를 배치한 후 스퀴지(165; squeegee)로 솔더 페이스트(160)를 가압함으로써, 솔더 페이스트(160)를 제1 마스크(120)의 제1 패턴(127)을 통해서 압출시켜 인쇄하는 것이다. 이때, 스퀴지(165)로 솔더 페이스트(160)를 가압하더라도 제1 지지부(125)가 제1 마스크(120)를 지지하므로 제1 마스크(120)가 파손되는 것을 방지할 수 있다. 또한, 제1 마스크(120)의 제1 패턴(127)이 제1 패드부(107)에 대응하도록 구비되었으므로, 솔더 페이스트(160)를 제1 패드부(107)에만 선택적으로 인쇄할 수 있다. 제1 패드부(107)에 인쇄한 솔더 페이스트(160)를 220℃ 내지 270℃에서 리플로우(reflow) 공정을 수행하여 제1 범프(130)를 형성할 수 있다.
다음, 도 5에 도시된 바와 같이, 제2 마스크(140)를 솔더레지스트(110)에 배치하는 단계이다. 여기서, 제2 마스크(140)는 제2 패드부(109)에만 선택적으로 제2 범프(150)를 형성할 수 있도록 제2 패턴(147)이 구비되어 솔더 페이스트(160; solder paste)를 선택적으로 전사시키는 역할을 한다. 제2 마스크(140)는 금속으로 형성되어 인쇄회로기판의 제조비용을 절약할 수 있다. 또한, 제2 마스크(140)에는 솔더레지스트(110)의 오목부(113)에 대응하도록 오목부(113) 방향으로 돌출된 제2 지지부(145)가 구비된다. 여기서, 제2 지지부(145)는 금속으로 형성한 제2 마스크(140)를 선택적으로 에칭하여 형성할 수 있다. 제2 지지부(145) 역시 제1 마스크(120)와 마찬가지로 제2 마스크(140)를 지지하는 역할을 수행한다.
다음, 도 6에 도시된 바와 같이, 스크린 인쇄법으로 제2 패드부(109)에 제2 범프(150)를 형성하는 단계이다. 본 단계를 구체적으로 살펴보면, 우선 제2 마스크(140)의 상측에 솔더 페이스트(160)를 배치한 후 스퀴지(165; squeegee)로 솔더 페이스트(160)를 가압함으로써, 솔더 페이스트(160)를 제2 마스크(140)의 제2 패턴(147)을 통해서 압출시켜 인쇄하는 것이다. 이때, 스퀴지(165)로 솔더 페이스트(160)를 가압하더라도 제2 지지부(145)가 제2 마스크(140)를 지지하므로 제2 마스크(140)가 파손되는 것을 방지할 수 있다. 또한, 제2 마스크(140)의 제2 패턴(147)이 제2 패드부(109)에 대응하도록 구비되었으므로, 솔더 페이스트(160)를 제2 패드부(109)에만 선택적으로 인쇄할 수 있다. 제2 패드부(109)에 인쇄한 솔더 페이스트(160)를 220℃ 내지 270℃에서 리플로우(reflow) 공정을 수행하여 제2 범프(150)를 형성할 수 있다. 한편, 후술한 단계에서 제2 범프(150)에는 패키지(180)를 실장하는 반면, 제1 범프(130)에는 전자부품(170)을 실장하므로 제2 범프(150)의 높이(H2)는 제1 범프(130)의 높이(H1)보다 높아야한다. 따라서, 제2 마스크(140)의 두께(T2)는 제1 마스크(120)의 두께(T1; 도 4 참조)보다 두꺼운 것이 바람직하다.
본 실시예에 따른 인쇄회로기판의 제조방법은 종래기술과 달리 두께(T1, T2)가 상이한 제1 마스크(120)와 제2 마스크(140)를 이용하여 높이(H1, H2)가 상이한 제1 범프(130)와 제2 범프(150)를 각각 형성함으로써, 제1 범프(130)와 제2 범프(150)의 높이(H1, H2)를 정확히 구현할 수 있고, 그에 따라 제1 범프(130)와 전자부품(170) 및 제2 범프(150)와 패키지(180) 사이의 전기적 연결에 있어 신뢰성을 확보할 수 있는 효과가 있다.
제1 범프(130) 및 제2 범프(150)를 형성하는 공정이 완료되면, 알코올, 계면활성제, 물 등으로 플럭스(flux)를 제거하는 디플럭스(Deflux) 공정을 수행하는 것이 바람직하다. 다만, 디플럭스 공정은 제1 범프(130)를 형성하는 공정이 완료된 후와 제2 범프(150)를 형성하는 공정이 완료된 후 2번에 거쳐 수행할 수도 있다.
다음, 도 7에 도시된 바와 같이, 제1 범프(130)에 전자부품(170)을 실장하는 단계이다. 여기서, 전자부품(170)은 제1 범프(130)와 전기적으로 연결되어 특정기능을 수행하는 부품으로 예를 들면 반도체 칩과 같은 능동소자 또는 캐패시터와 같은 수동소자이고, 플립칩(Flip-chip type) 방식으로 제1 범프(130)에 실장한다. 한편, 전술한 단계에서 제1 범프(130)의 높이(H1)를 정확히 구현하였으므로, 본 단계에서 제1 범프(130)에 전자부품(170)을 정확히 실장할 수 있다.
다음, 도 8에 도시된 바와 같이, 제2 범프(150)에 패키지(180)를 실장하는 단계이다. 여기서, 패키지(180)는 전자부품을 실장한 인쇄회로기판을 통칭하는 개념으로, 제2 범프(150)에 패키지(180)가 실장되면 패키지 위에 패키지가 적층된 형태인 패키지-온-패키지(packageon-package; PoP)가 완성된다. 한편, 전술한 단계에서 제2 범프(150)의 높이(H2)를 정확히 구현하였으므로, 본 단계에서 제2 범프(150)에 패키지(180)를 정확히 실장할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 베이스 기판 103: 회로층
105: 절연층 107: 제1 패드부
109: 제2 패드부 110: 솔더레지스트
113: 오목부 115: 돌출부
117: 제1 개구부 119: 제2 개구부
120: 제1 마스크 125: 제1 지지부
127: 제1 패턴 130: 제1 범프
140: 제2 마스크 145: 제2 지지부
147: 제2 패턴 150: 제2 범프
160: 솔더 페이스트 155: 스퀴지
170: 전자부품 180: 패키지
M: 중심부 S: 외곽부
H1: 제1 범프의 높이 H2: 제2 범프의 높이
H3: 제2 지지부의 높이 T1: 제1 마스크의 두께
T2: 제2 마스크의 두께

Claims (8)

  1. (A) 중심부에 제1 패드부가 구비되고 외곽부에 제2 패드부가 구비된 베이스 기판을 준비하는 단계;
    (B) 노출면에 상기 중심부에 대응하는 오목부와 상기 외곽부에 대응하는 돌출부가 구비되어 단차가 형성되고, 상기 제1 패드부에 대응하는 제1 개구부와 상기 제2 패드부에 대응하는 제2 개구부가 구비된 솔더레지스트를 상기 베이스 기판에 형성하는 단계;
    (C) 상기 오목부에 대응하도록 상기 오목부 방향으로 돌출된 제1 지지부가 구비된 제1 마스크를 상기 솔더레지스트에 배치한 후, 스크린 인쇄법으로 상기 제1 패드부에 제1 범프를 형성하는 단계; 및
    (D) 상기 오목부에 대응하도록 상기 오목부 방향으로 돌출된 제2 지지부가 구비된 제2 마스크를 상기 솔더레지스트에 배치한 후, 스크린 인쇄법으로 상기 제2 패드부에 제2 범프를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 제2 범프의 높이는 상기 제1 범프의 높이보다 높은 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 제1 범프를 형성하는 단계에서,
    상기 제1 패드부에만 선택적으로 제1 범프를 형성하도록 상기 제1 마스크에 제1 패턴이 구비된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 제2 범프를 형성하는 단계에서,
    상기 제2 패드부에만 선택적으로 제2 범프를 형성하도록 상기 제2 마스크에 제2 패턴이 구비된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 제1 범프를 형성하는 단계에서,
    상기 제1 마스크는 금속으로 형성하고,
    상기 제1 지지부는 상기 제1 마스크를 에칭하여 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 제2 범프를 형성하는 단계에서,
    상기 제2 마스크는 금속으로 형성하고,
    상기 제2 지지부는 상기 제2 마스크를 에칭하여 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 제2 범프를 형성하는 단계 이후에,
    상기 제1 범프에 전자부품을 실장하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 1에 있어서,
    상기 제2 범프를 형성하는 단계 이후에,
    상기 제2 범프에 패키지를 실장하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020100097483A 2010-10-06 2010-10-06 인쇄회로기판의 제조방법 KR101095179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100097483A KR101095179B1 (ko) 2010-10-06 2010-10-06 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097483A KR101095179B1 (ko) 2010-10-06 2010-10-06 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101095179B1 true KR101095179B1 (ko) 2011-12-16

Family

ID=45506465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097483A KR101095179B1 (ko) 2010-10-06 2010-10-06 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101095179B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9867296B2 (en) 2014-06-30 2018-01-09 Lg Innotek Co., Ltd. Printed circuit board and package substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156659A (ja) 2004-11-29 2006-06-15 Nitto Denko Corp 配線回路基板
JP2010161302A (ja) 2009-01-09 2010-07-22 Nitto Denko Corp 配線回路基板集合体シート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156659A (ja) 2004-11-29 2006-06-15 Nitto Denko Corp 配線回路基板
JP2010161302A (ja) 2009-01-09 2010-07-22 Nitto Denko Corp 配線回路基板集合体シート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9867296B2 (en) 2014-06-30 2018-01-09 Lg Innotek Co., Ltd. Printed circuit board and package substrate

Similar Documents

Publication Publication Date Title
US10692918B2 (en) Electronic device package and fabricating method thereof
US7312105B2 (en) Leadframe of a leadless flip-chip package and method for manufacturing the same
KR101709288B1 (ko) 패턴 기판을 구비하는 집적회로 패키지 시스템 및 그 제조 방법
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
TWI677062B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
KR101198411B1 (ko) 패키지 온 패키지 기판
KR101462770B1 (ko) 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
US8970044B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
US8304922B2 (en) Semiconductor package system with thermal die bonding
JP2008227348A (ja) 半導体装置及びその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US20090236750A1 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
US20170294407A1 (en) Passive element package and semiconductor module comprising the same
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
KR101095179B1 (ko) 인쇄회로기판의 제조방법
KR102401764B1 (ko) 전자 소자 및 이의 제조 방법
TWI435667B (zh) 印刷電路板組件
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
KR101071928B1 (ko) 패키지 온 패키지 제조방법
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR100772098B1 (ko) 적층형 패키지
KR20100025436A (ko) 플립칩 패키지 및 그 제조방법
KR20160116838A (ko) 반도체 패키지
KR101432488B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee