KR20110067510A - 패키지 기판 및 그의 제조방법 - Google Patents

패키지 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20110067510A
KR20110067510A KR1020090124124A KR20090124124A KR20110067510A KR 20110067510 A KR20110067510 A KR 20110067510A KR 1020090124124 A KR1020090124124 A KR 1020090124124A KR 20090124124 A KR20090124124 A KR 20090124124A KR 20110067510 A KR20110067510 A KR 20110067510A
Authority
KR
South Korea
Prior art keywords
substrate
metal bump
metal
package
forming
Prior art date
Application number
KR1020090124124A
Other languages
English (en)
Inventor
장용순
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090124124A priority Critical patent/KR20110067510A/ko
Publication of KR20110067510A publication Critical patent/KR20110067510A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 일 실시예에 따르면, 본 발명은 상부에 형성된 제1 금속 범프 및 제2 금속 범프를 구비하는 제1 기판, 상기 제1 기판 상부에 적층되며, 하부에 상기 제2 금속 범프와 대응하는 제2 솔더볼이 형성된 전자소자 및 상기 제1 기판의 상부에 적층되며, 하부에 상기 제1 금속 범프와 대응하는 제1 솔더볼이 형성된 제2 기판을 포함하는 패키지 기판 및 그의 제조방법을 제공한다.
본 발명의 실시예에 따르면, 바텀 패키지의 상면에 금속 범프를 형성하고, 탑 패키지의 하면에 결합되는 솔더볼과 전자소자의 하면에 결합되는 솔더볼을 각각 금속 범프에 접합함으로써, 바텀 패키지에 전자소자를 적층함에 따라 요구되는 패키지 간의 간격을 확보함과 동시에 미세 피치에 대응할 수 있는 패키지 기판 및 그의 제조방법을 제공할 수 있다.
패키지 기판, 금속 범프, 솔더볼, 미세 피치

Description

패키지 기판 및 그의 제조방법{Package substrate and fabricating method of the same}
본 발명은 패키지 기판 및 그의 제조방법에 관한 것으로서, 보다 구체적으로, 제1 기판과 제2 기판의 접합부의 구조를 개선하여 미세 피치 범프를 구현할 수 있는 패키지 기판 및 그의 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 요구에 대응하고자 기존의 인쇄회로기판 상에 하나의 전자소자가 실장되는 추세에서 하나의 기판 상에 여러 개의 전자소자를 중첩하여 실장하는 스택(Stack) 패키지 기판까지 등장하는 실정이다.
패키지 기판의 설계의 진화 과정에서 고속도화와 고집적화의 요구에 부응하여 SiP(System in Package)가 탄생하였으며, 이러한 SiP는 PiP(Package in Package), PoP(Package on Package) 등 여러 가지 형태로 발전되어 가고 있다.
나아가, 시장에서 요구되는 고성능, 고밀도 패키지 기판을 실현하기 위한 방 안에 대한 연구개발과 그에 대한 수요가 증가함에 따라 패키지 기판을 형성하는 여러 가지 방법 중에 패키지 기판 위에 패키지 기판을 적층하는 패키지 온 패키지(Package on Package, 이하, PoP라 함)가 대안으로 떠오르게 되었다.
PoP를 구현하는 데에는 패키지의 전체 두께가 관건인데, PoP의 성능을 더욱 높이기 위해 하부에 위치하는 바텀(Bottom) 패키지에 한 개의 IC를 실장하는 상황에서 나아가 2개 이상의 IC를 적층하여 실장하고자 하는 요구가 발생하였으며, 이에 따라 바텀 패키지에 2개 이상의 IC를 실장할 경우 패키지의 전체 두께가 증가하여 PoP의 구현에 있어서 한계에 도달하게 되었다.
즉, 지금까지의 PoP는 상부에 위치하는 탑(Top) 패키지에 1개 내지 4개의 IC를 적층(stack)하여 패키지를 형성하고, 하부에 위치하는 바텀 패키지에는 1개의 IC를 와이어 본딩에 의해 실장한 후, 바텀 패키지에 탑 패키지를 적층함으로써 하나의 PoP 구조를 이루어 왔다.
그러나, 최근 점점 고밀도화가 진행되면서 탑 패키지는 4개 이상의, 바텀 패키지에는 2개 이상의 IC를 적층하고자 하는 멀티 스택(multi-stack)이 요구되고 있는 실정이다. 이는 PoP의 전체 두께를 증가시키는 결과를 초래하였고, 특히 탑 패키지와 바텀 패키지 간의 간격을 증가시켜야 하는 문제를 야기시키고 있다.
또한, 실장되는 IC의 증가로 인해 I/O 접속단자의 수가 증가되었으며, 이에 따라 미세 피치 범프(pitch bump)로의 요구도 동시에 증가되고 있다.
탑 패키지와 바텀 패키지 간의 간격을 증가시키기 위해서는 탑 패키지의 하면에 결합되는 솔더볼(Solder Ball)의 크기를 증가시켜야 하나, 이는 전술한 미세 피치에 대한 요구와 상반되는 결과를 초래한다는 문제가 있다.
즉, 종래의 PoP 기술은 바텀 패키지에 2개 이상의 IC를 적층하기 위해 IC 두께에 상당하는 패키지 간의 간격을 확보함과 동시에, 미세 피치를 구현하는 데에는 이르지 못했다는 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 바텀 패키지의 상면에 금속 범프를 형성하고, 탑 패키지의 하면에 결합되는 솔더볼과 전자소자의 하면에 결합되는 솔더볼을 각각 금속 범프에 접합함으로써, 바텀 패키지에 전자소자를 적층함에 따라 요구되는 패키지 간의 간격을 확보함과 동시에 미세 피치에 대응할 수 있는 패키지 기판 및 그의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 제1 실시 형태는,
상부에 형성된 제1 금속 범프 및 제2 금속 범프를 구비하는 제1 기판, 상기 제1 기판의 상부에 적층되며, 하부에 상기 제1 금속 범프와 대응하는 제1 솔더볼이 형성된 제2 기판 및 상기 제1 기판 상부에 적층되며, 하부에 상기 제2 금속 범프와 대응하는 제2 솔더볼이 형성된 전자소자를 포함하는 패키지 기판을 제공한다.
여기서, 상기 제2 기판의 하부에 형성되며, 상기 제1 솔더볼과 대응하는 제3 금속 범프를 더 포함할 수 있다.
또한, 상기 제1 기판 하부에 솔더볼을 더 포함할 수 있다.
또한, 상기 제1 기판 하부에 형성되며, 상기 솔더볼과 대응하는 제4 금속 범 프를 더 포함할 수 있다.
그리고, 상기 제1 금속 범프, 제2 금속 범프, 제3 금속 범프 및 제4 금속 범프는 전해 도금법으로 형성되어 구비될 수 있다.
또한, 상기 제1 금속 범프, 제2 금속 범프, 제3 금속 범프 및 제4 금속 범프는 무전해 도금법으로 형성되어 구비될 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 다른 실시 형태는,
상부에 제1 금속 범프 및 제2 금속 범프가 형성된 제1 기판을 마련하는 단계, 상기 제2 금속 범프와 전자소자의 제2 솔더볼이 대응되도록, 상기 제1 기판 상에 상기 전자소자를 실장하는 단계 및 상기 제1 금속 범프와 제2 기판의 하부에 형성된 제1 솔더볼이 대응되도록, 상기 제1 기판 상에 상기 제2 기판을 적층하는 단계를 포함하는 패키지 기판의 제조방법을 제공한다.
여기서, 상기 제1 기판을 마련하는 단계는, 상기 제1 기판의 절연층을 식각하여 상기 제1 금속 범프 및 상기 제2 금속 범프와 각각 대응하는 제1 금속 패드 및 제2 금속 패드를 노출시키는 단계 및 상기 제1 금속 패드 및 상기 제2 금속 패드에 각각 대응하도록 상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계를 포함할 수 있다.
또한, 상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계는, 상기 절연층 상에 도금 시드층을 형성하는 단계 및 상기 도금 시드층 상에 상기 제1 금속 범프 및 상기 제2 금속 범프 형성을 위한 상기 드라이 필름 패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계는 전해 도금법으로 형성될 수 있다.
또한, 상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계는 무전해 도금법으로 형성될 수 있다.
그리고, 상기 제1 기판의 하부에 솔더볼을 형성하는 단계를 더 포함할 수 있다.
그리고, 상기 제1 솔더볼과 대응하도록 상기 제2 기판의 하부에 제3 금속 범프를 형성하는 단계를 더 포함할 수 있다.
상기 솔더볼과 대응하도록 상기 제1 기판의 하부에 제4 금속 범프를 형성하는 단계를 더 포함할 수 있다.
상기 제3 금속 범프 및 상기 제4 금속 범프는 전해 도금법으로 형성될 수 있다.
상기 제3 금속 범프 및 상기 제4 금속 범프는 무전해 도금법으로 형성될 수 있다.
본 발명에 따르면, 바텀 패키지의 상면에 금속 범프를 형성하고, 탑 패키지의 하면에 결합되는 솔더볼과 전자소자의 하면에 결합되는 솔더볼을 각각 금속 범프에 접합함으로써, 바텀 패키지에 전자소자를 적층함에 따라 요구되는 패키지 간의 간격을 확보함과 동시에 미세 피치에 대응할 수 있는 패키지 기판 및 그의 제조방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하에서는 도 1을 참조하여, 본 발명의 제1 실시예에 따른 패키지 기판에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 패키지 기판을 개략적으로 나타내는 단면도이다.
본 발명의 제1 실시예에 따른 패키지 기판(1)은 상부에 형성된 제1 금속 범프(13) 및 제2 금속 범프(15)를 구비하는 제1 기판(10), 상기 제1 기판(10) 상부에 적층되며, 하부에 상기 제2 금속 범프(15)와 대응하는 제2 솔더볼(21)이 형성된 전자소자(20) 및 상기 제1 기판(10)의 상부에 적층되며, 하부에 상기 제1 금속 범프(13)와 대응하는 제1 솔더볼(33)이 형성된 제2 기판(30)을 포함하여 구성된다.
본 실시예에 따른 패키지 기판(1)은 제1 기판(10)과, 제1 기판(10)의 상부에 적층되는 제2 기판(30) 및 전자소자(20)로 구성되며, 제1 기판(10)의 상면에는 제2 기판(30)의 하면에 결합되는 제1 솔더볼(33) 및 전자소자의 하면에 결합되는 제2 솔더볼(21)의 위치에 각각 대응하여 제1 금속 범프(13) 및 제2 금속 범프(15)가 형성된다.
전자소자(20)는 제1 기판(10)의 상부에 실장되며, 실장된 전자소자(20)는 와 이어 본딩(도시하지 않음) 등에 의해 기판과 전기적으로 연결될 수 있으며, 실장 후 몰딩(23)에 의해 패키지 기판(1)에 고정된다.
제1 기판(10)의 상부에 형성되는 전술한 제1 금속 범프(13)가 형성되지 않은 위치에 하나 이상의 전자소자(20)가 실장되며, 제1 기판(10) 상에 실장된 전자소자(20)가 제1 기판(10)과 제2 기판(30) 사이의 공간에 수용될 수 있도록 제1 기판(20)의 상면에 형성되는 제1 금속 범프(13)의 높이가 조절된다.
즉, 제2 기판(30)과 제1 기판(10)의 연결수단이 되는 제1 금속 범프(13)와 제1 솔더볼(33)의 결합체의 높이가 제1 기판(10)에 실장되는 전자소자(20)(몰딩(23) 포함)의 높이보다 크도록 높이가 조절되어야 제1 기판(10)에 실장되는 전자소자(20)가 제2 기판(30)과 제1 기판(10) 사이의 공간에 수용되게 된다.
따라서, 본 발명에 따른 제1 금속 범프(13)의 높이는 탑 패키지 기판(10)의 하면에 결합되는 제1 솔더볼(33)의 높이에서 제1 기판(10) 상에 실장되는 전자소자(20)의 높이를 뺀 값보다 크거나 같도록 형성해야 한다. 이와 같이 제1 금속 범프(13)의 높이를 조절함으로써 제1 기판(10) 상에 실장되는 전자소자(20)가 제2 기판(30)과 제1 기판(10) 사이의 공간에 수용되도록 할 수 있으며, 나아가 제1 금속 범프(13)의 높이에 따라 제1 기판(10) 상에 실장할 수 있는 전자소자(20)의 수를 조절할 수 있게 된다.
제1 기판(10)에 실장되는 전자소자(20)의 수가 증가하게 되면, 제2 기판(30)과 제1 기판(10) 간의 간격이 더 커져야 한다. 이에 따라, 제2 기판(30)과 제1 기판(10) 간의 연결을 위한 제1 솔더볼(33)의 크기 또한 커져야 할 것이다.
상기 제1 솔더볼(33)의 크기가 증가함에 따라서 제2 기판(30)과 제1 기판(10) 간의 간격이 높아질 수는 있으나, 더 많은 전자소자(20)가 실장됨에 따라 제1 기판(10) 상에 형성되는 접속단자의 수 또한 증가하여, 결국 보다 미세 피치 간격의 접속단자가 형성되어야 한다.
본 발명은 상기 조건을 만족시키기 위한 것으로, 본 발명의 제1 실시예에 따르면, 제1 기판(10)의 상부에 제1 금속 범프(13)를 형성하고 여기에 제2 기판(30)의 제1 솔더볼(33)을 접속함으로써, 제2 기판(30)과 제1 기판(10) 간의 간격을 확보하면서도 미세한 피치의 접속단자를 형성할 수 있도록 할 수 있다.
뿐만 아니라, 전자소자(20)가 실장되는 제1 기판(10)의 상부에도 제2 금속 범프(15)를 형성하고 여기에 전자소자(20)의 제2 솔더볼(21)을 접속함으로써, 전자소자(20)와 제1 기판(10) 간의 미세한 피치의 접속단자를 형성할 수 있도록 할 수 있다.
상기와 같이, 전자소자(20)가 실장되는 제1 기판(10)의 상부에 제2 금속 범프(15)를 형성하는 경우, 제2 기판(30)과 제1 기판(10) 간의 간격이 제2 금속 범프(15)의 높이만큼 줄어들 수는 있지만, 이는 제1 기판(10)의 상부에 제1 금속 범프(13)를 더 높게 형성하는 것으로 충분히 보상 가능한 정도일 것이다.
이하에서는 도 2 및 도 3을 참조하여, 본 발명의 제2 실시예 및 제3 실시예에 따른 패키지 기판에 대하여 설명한다. 제2 실시예 및 제3 실시예에 따른 패키지 기판에 대한 설명에서는 제1 실시예와 중복되는 부분에 대한 설명은 생략하고, 제1 실시예와 다른 부분에 대해서만 설명하기로 한다.
도 2는 본 발명의 제2 실시예에 따른 패키지 기판을 개략적으로 나타내는 단면도이다.
본 발명의 제2 실시예에 따른 패키지 기판(2)은 제2 기판(60)의 하부에 제1 솔더볼(63)과 대응하는 제3 금속 범프(65)를 더 포함하여 구성된다.
본 발명의 제2 실시예에 따르면, 제1 기판(40)의 상부에 제1 금속 범프(43)를 형성하고 여기에 제2 기판(60)의 제1 솔더볼(63)을 접속함과 동시에, 제2 기판(60)의 하부에 제1 솔더볼(63)과 대응하는 제3 금속 범프(65)를 더 형성함으로써, 제2 기판(60)과 제1 기판(40) 간의 간격을 확보하면서도 미세한 피치의 접속단 자를 형성할 수 있도록 할 수 있다.
또한, 제1 실시예와 동일하게, 전자소자(50)가 실장되는 제1 기판(40)의 상부에도 제2 금속 범프(45)를 형성하고 여기에 전자소자(50)의 제2 솔더볼(51)을 접속함으로써, 전자소자(50)와 제1 기판(40) 간의 미세한 피치의 접속단자를 형성할 수 있도록 할 수 있다.
상기와 같이, 제2 기판(60)의 하부에 제1 솔더볼(63)과 대응하는 제3 금속 범프(65)를 더 형성하는 경우, 제1 실시예에서의 제2 금속 범프(15)와 대응되는 제2 금속 범프(45)의 높이만큼 줄어든 제2 기판(60)과 제1 기판(40) 간의 간격을 제3 금속 범프(65)의 높이만큼 더 높게 형성할 수 있다.
도 3은 본 발명의 제3 실시예에 따른 패키지 기판을 개략적으로 나타내는 단면도이다.
본 발명의 제3 실시예에 따른 패키지 기판(3)은 제1 기판(70)의 하부에 솔더볼(78)과 대응하는 제4 금속 범프(75)를 더 포함하여 구성된다.
본 발명의 제3 실시예에 따르면, 제1 기판(70)의 상부에 제1 금속 범프(73)를 형성하고 여기에 제2 기판(90)의 제1 솔더볼(93)을 접속함과 동시에, 제2 기 판(90)의 하부에 제1 솔더볼(93)과 대응하는 제3 금속 범프(95)를 더 형성함으로써, 제2 기판(90)과 제1 기판(70) 간의 간격을 확보하면서도 미세한 피치의 접속단자를 형성할 수 있도록 할 수 있으며, 제1 기판(70)이 외부의 기판 또는 소자와 접속되는 경우에 외부의 기판 또는 소자와의 간격을 확보하면서도 미세한 피치의 접속단자를 형성할 수 있도록 할 수 있다.
또한, 제1 실시예 및 제2 실시예와 동일하게, 전자소자(80)가 실장되는 제1 기판(70)의 상부에도 제2 금속 범프(85)를 형성하고 여기에 전자소자(1)의 제2 솔더볼을 접속함으로써, 전자소자(80)와 제1 기판(70) 간의 미세한 피치의 접속단자를 형성할 수 있도록 할 수 있다.
이하에서는 도 4a 내지 도 4e를 참조하여, 본 발명의 제1 실시예에 따른 패키지 기판의 제조방법에 대하여 설명한다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 패키지 기판을 형성하는 공정을 개략적으로 나타내는 단면도이다.
본 발명의 제1 실시예에 따른 패키지 기판(1)의 제조방법은, 상부에 제1 금속 범프(13) 및 제2 금속 범프(15)가 형성된 제1 기판(10)을 마련하는 단계, 상기 제2 금속 범프(15)와 전자소자(20)의 제2 솔더볼(21)이 대응되도록, 상기 제1 기 판(10) 상에 상기 전자소자(20)를 실장하는 단계 및 상기 제1 금속 범프(13)와 제2 기판(30)의 하부에 형성된 제1 솔더볼(33)이 대응되도록, 상기 제1 기판(10) 상에 상기 제2 기판(30)을 적층하는 단계를 포함한다.
여기서, 제1 기판(10)을 마련하는 단계는, 상기 제1 기판(10)의 절연층(11a)을 식각하여 상기 제1 금속 범프(13) 및 상기 제2 금속 범프(15)와 각각 대응하는 제1 금속 패드(17a) 및 제2 금속 패드(19a)를 노출시키는 단계 및 상기 제1 금속 패드(17a) 및 상기 제2 금속 패드(19a)에 각각 대응하도록 상기 제1 금속 범프(13) 및 상기 제2 금속 범프(15)를 형성하는 단계를 포함한다.
또한, 제1 금속 범프(13) 및 상기 제2 금속 범프(15)를 형성하는 단계는, 상기 절연층(11a) 상에 도금 시드층(도시하지 않음)을 형성하는 단계 및 상기 도금 시드층 상에 상기 제1 금속 범프(13) 및 상기 제2 금속 범프(15) 형성을 위한 상기 드라이 필름 패턴(도시하지 않음)을 형성하는 단계를 포함한다.
이때, 상기 제1 금속 범프(13) 및 상기 제2 금속 범프(15)를 형성하는 단계는 전해 도금법으로 형성될 수 있다.
또한, 상기 제1 금속 범프(13) 및 상기 제2 금속 범프(15)를 형성하는 단계는 무전해 도금법으로 형성될 수 있는데, 이 경우에는 도금 시드층이 불필요할 수 도 있다.
본 발명에 따르면, 바텀 패키지의 상면에 금속 범프를 형성하고, 탑 패키지의 하면에 결합되는 솔더볼과 전자소자의 하면에 결합되는 솔더볼을 각각 금속 범프에 접합함으로써, 바텀 패키지에 전자소자를 적층함에 따라 요구되는 패키지 간의 간격을 확보함과 동시에 미세 피치에 대응할 수 있는 패키지 기판 및 그의 제조방법을 제공할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 본 발명의 제1 실시예에 따른 패키지 기판을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 패키지 기판을 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 패키지 기판을 개략적으로 나타내는 단면도이다.
도 4a 내지 도 4e는 본 발명의 제1 실시예에 따른 패키지 기판을 형성하는 공정을 개략적으로 나타내는 단면도이다.

Claims (16)

  1. 상부에 형성된 제1 금속 범프 및 제2 금속 범프를 구비하는 제1 기판;
    상기 제1 기판의 상부에 적층되며, 하부에 상기 제1 금속 범프와 대응하는 제1 솔더볼이 형성된 제2 기판; 및
    상기 제1 기판 상부에 실장되며, 하부에 상기 제2 금속 범프와 대응하는 제2 솔더볼이 형성된 전자소자
    를 포함하는 패키지 기판.
  2. 제1항에 있어서,
    상기 제2 기판의 하부에 형성되며, 상기 제1 솔더볼과 대응하는 제3 금속 범프를 더 포함하는 것을 특징으로 하는 패키지 기판.
  3. 제1항에 있어서,
    상기 제1 기판 하부에 솔더볼을 더 포함하는 것을 특징으로 하는 패키지 기판.
  4. 제3항에 있어서,
    상기 제1 기판 하부에 형성되며, 상기 솔더볼과 대응하는 제4 금속 범프를 더 포함하는 패키지 기판.
  5. 제4항에 있어서,
    상기 제1 금속 범프, 제2 금속 범프, 제3 금속 범프 및 제4 금속 범프는 전해 도금법으로 형성되어 구비되는 것을 특징으로 하는 패키지 기판.
  6. 제4항에 있어서,
    상기 제1 금속 범프, 제2 금속 범프, 제3 금속 범프 및 제4 금속 범프는 무전해 도금법으로 형성되어 구비되는 것을 특징으로 하는 패키지 기판.
  7. 상부에 제1 금속 범프 및 제2 금속 범프가 형성된 제1 기판을 마련하는 단계;
    상기 제2 금속 범프와 전자소자의 제2 솔더볼이 대응되도록, 상기 제1 기판 상에 상기 전자소자를 실장하는 단계; 및
    상기 제1 금속 범프와 제2 기판의 하부에 형성된 제1 솔더볼이 대응되도록, 상기 제1 기판 상에 상기 제2 기판을 적층하는 단계
    를 포함하는 패키지 기판의 제조방법.
  8. 제7항에 있어서,
    상기 제1 기판을 마련하는 단계는,
    상기 제1 기판의 절연층을 식각하여 상기 제1 금속 범프 및 상기 제2 금속 범프와 각각 대응하는 제1 금속 패드 및 제2 금속 패드를 노출시키는 단계; 및
    상기 제1 금속 패드 및 상기 제2 금속 패드에 각각 대응하도록 상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  9. 제8항에 있어서,
    상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계는,
    상기 절연층 상에 도금 시드층을 형성하는 단계; 및
    상기 도금 시드층 상에 상기 제1 금속 범프 및 상기 제2 금속 범프 형성을 위한 상기 드라이 필름 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  10. 제9항에 있어서,
    상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계는 전해 도금법으로 형성되는 것을 특징으로 하는 패키지 기판의 제조방법.
  11. 제8항에 있어서,
    상기 제1 금속 범프 및 상기 제2 금속 범프를 형성하는 단계는 무전해 도금법으로 형성되는 것을 특징으로 하는 패키지 기판의 제조방법.
  12. 제8항에 있어서,
    상기 제1 기판의 하부에 솔더볼을 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  13. 제8항에 있어서,
    상기 제1 솔더볼과 대응하도록 상기 제2 기판의 하부에 제3 금속 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  14. 제13항에 있어서,
    상기 솔더볼과 대응하도록 상기 제1 기판의 하부에 제4 금속 범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  15. 제14항에 있어서,
    상기 제3 금속 범프 및 상기 제4 금속 범프는 전해 도금법으로 형성되는 것을 특징으로 하는 패키지 기판의 제조방법.
  16. 제14항에 있어서,
    상기 제3 금속 범프 및 상기 제4 금속 범프는 무전해 도금법으로 형성되는 것을 특징으로 하는 패키지 기판의 제조방법.
KR1020090124124A 2009-12-14 2009-12-14 패키지 기판 및 그의 제조방법 KR20110067510A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090124124A KR20110067510A (ko) 2009-12-14 2009-12-14 패키지 기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090124124A KR20110067510A (ko) 2009-12-14 2009-12-14 패키지 기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20110067510A true KR20110067510A (ko) 2011-06-22

Family

ID=44399941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124124A KR20110067510A (ko) 2009-12-14 2009-12-14 패키지 기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20110067510A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369300B1 (ko) * 2012-04-27 2014-03-06 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR20140076702A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369300B1 (ko) * 2012-04-27 2014-03-06 엘지이노텍 주식회사 방열성을 향상시킨 칩 온 필름 패키지
KR20140076702A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US7652362B2 (en) Semiconductor package stack with through-via connection
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
KR101198411B1 (ko) 패키지 온 패키지 기판
US20130147041A1 (en) Stack package structure and fabrication method thereof
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
KR20110054348A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI471991B (zh) 半導體封裝
US20100032196A1 (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20130307145A1 (en) Semiconductor package and method of fabricating the same
US20210296260A1 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR20080036444A (ko) 적층 칩 패키지 및 그 제조 방법
KR100722634B1 (ko) 고밀도 반도체 패키지 및 그 제조 방법
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
JP2008277457A (ja) 積層型半導体装置および実装体
JP2006202997A (ja) 半導体装置およびその製造方法
KR101046251B1 (ko) 적층형 반도체 패키지
KR101099579B1 (ko) 적층 칩 반도체 패키지
KR20100051322A (ko) 패키지 온 패키지 기판
KR101071928B1 (ko) 패키지 온 패키지 제조방법
KR20130073515A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP4652428B2 (ja) 半導体装置およびその製造方法
KR20110115780A (ko) 인쇄회로기판, 패키지 온 패키지 기판 및 패키지 온 패키지 기판 제조방법
KR101432488B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application