CN104966709B - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN104966709B
CN104966709B CN201510453954.2A CN201510453954A CN104966709B CN 104966709 B CN104966709 B CN 104966709B CN 201510453954 A CN201510453954 A CN 201510453954A CN 104966709 B CN104966709 B CN 104966709B
Authority
CN
China
Prior art keywords
dielectric layer
conductor layer
layer
conductive posts
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510453954.2A
Other languages
English (en)
Other versions
CN104966709A (zh
Inventor
许哲玮
许诗滨
周保宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201510453954.2A priority Critical patent/CN104966709B/zh
Publication of CN104966709A publication Critical patent/CN104966709A/zh
Priority to US15/002,346 priority patent/US9992879B2/en
Application granted granted Critical
Publication of CN104966709B publication Critical patent/CN104966709B/zh
Priority to US15/973,522 priority patent/US10117340B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种封装基板及其制作方法。封装基板包含：第一介电层、第一导线层、第一导电柱层、第二介电层、第二导线层、电性垫层与第三介电层。该第一介电层具有第一表面、相对于该第一表面的第二表面、多个开口及朝向至少其中一个开口的壁面。第一导线层位于第一表面上与壁面上。第一导线层在壁面靠近第二表面的边缘往远离壁面的方向延伸。第一导电柱层位于第一导线层上。第二介电层位于第一表面上、第一导线层上与开口中，且第一导电柱层从第二介电层裸露。第二导线层位于裸露的第一导电柱层上与第二介电层上。电性垫层位于第二导线层上。第三介电层位于第二介电层与第二导线层上。本发明的封装载板基板能有效节省镍层与金层的成本。

Description

封装基板及其制作方法
技术领域
本发明涉及一种封装基板与一种封装基板的制作方法。
背景技术
封装基板是用来承载集成电路(Integrated Circuit；IC)晶粒，作为载体之用。此外，封装基板具有内部线路与接点，使封装基板相对两侧的接点可分别用来电性连接半导体晶粒与印刷电路板(Printed Circuit Board；PCB)。如此一来，半导体晶粒与电路板便可透过封装基板的内部线路传输信号。随着半导体工艺技术演进，对于半导体晶粒的布线密度、传输速率及信号干扰等需求均大幅提高，使得封装基板已广泛应用于电子产品。举例来说，封装基板可用于智能手机、平板电脑、网络通讯、笔记本电脑等产品。
在制作已知的封装基板时，会先在承载件上形成图案化的导电层，使导电层具有裸露承载件的开口。接着，在导电层上形成铜柱层，并以介电层覆盖导电层与开口。如此一来，在去除承载件后，所有的导电层都会裸露，而这些导电层只有一部分会用来电性连接半导体晶粒。当导电层直接与半导体晶粒的接点结合时，会因结合力不佳容易裂开，从而使可靠度降低。为了提升封装基板与半导体晶粒之间的结合力，一般会在导电层镀上镍层与金层，但受限于工艺能力，镍层与金层会形成在所有裸露的导电层上，而无法只形成在对应半导体晶粒接点的导电层上，因此会大幅提高封装基板的成本。
发明内容
本发明的目的在于提供一种封装基板及其制作方法，大幅降低封装基板的成本。
本发明的一方面为一种封装基板。
根据本发明一实施方式，一种封装基板，其包含第一介电层、第一导线层、第一导电柱层、第二介电层、第二导线层、电性垫层与第三介电层。第一介电层具有相对的第一表面与第二表面、贯穿第一表面与第二表面的多个开口、及朝向至少其中一个开口的壁面。第一导线层位于第一表面上与壁面上，且第一导线层在壁面靠近第二表面的边缘往远离壁面的方向延伸。第一导电柱层位于在第一表面的第一导线层上。第二介电层位于第一表面上、第一导线层上与开口中，且第一导电柱层从第二介电层裸露。第二导线层位于裸露的第一导电柱层上与第二介电层上。电性垫层位于第二导线层上。第三介电层位于第二介电层与第二导线层上，且电性垫层从第三介电层裸露。
本发明的另一方面为一种封装基板的制作方法。
根据本发明一实施方式，一种封装基板的制作方法包含下列步骤。在承载件上形成图案化的第一介电层，使第一介电层具有多个开口。在第一介电层背对承载件的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的承载件上形成第一导线层。在第一表面的第一导线层上形成第一导电柱层。在第一表面上、第一导线层上与开口中形成第二介电层，其中第一导电柱层从第二介电层裸露。在裸露的第一导电柱层上与第二介电层上形成第二导线层。在第二导线层上形成电性垫层。在第二介电层与第二导线层上形成第三介电层，其中电性垫层从第三介电层裸露。
在本发明上述实施方式中，具有多个开口的第一介电层先形成在承载件上，接着第一导线层才形成在第一介电层的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的承载件上。如此一来，当承载件移除后，只会有部分的第一导线层会从第一介电层的第二表面裸露。其中，裸露的第一导线层的位置对应半导体晶粒的接点位置。在后续工艺中，由于只有对应半导体晶粒接点位置的第一导线层从第一介电层的第二表面裸露，因此镍层与金层只会镀在部分的第一导线层上，使本发明的封装基板能有效节省镍层与金层的成本。
本发明的一方面为一种封装基板。
根据本发明一实施方式，一种封装基板，其包含第一介电层、第一导线层、第一导电柱层、第二介电层、第二导线层、第二导电柱层与第三介电层。第一介电层具有相对的第一表面与第二表面、贯穿第一表面与第二表面的多个开口、及朝向至少其中一个开口的壁面。第一导线层位于第一表面上与壁面上，且第一导线层在壁面靠近第二表面的边缘往远离壁面的方向延伸。第一导电柱层位于在第一表面的第一导线层上。第二介电层位于第一表面上、第一导线层上与开口中，且第一导电柱层从第二介电层裸露。第二导线层位于裸露的第一导电柱层上与第二介电层上。第二导电柱层位于第二导线层上。第三介电层位于第二介电层与第二导线层上，且第二导电柱层从第三介电层裸露。
本发明的另一方面为一种封装基板的制作方法。
根据本发明一实施方式，一种封装基板的制作方法，其包含下列步骤。在承载件上形成图案化的第一介电层，使第一介电层具有多个开口。在第一介电层背对承载件的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的承载件上形成第一导线层。在第一表面的第一导线层上形成第一导电柱层。在第一表面上、第一导线层上与开口中形成第二介电层，其中第一导电柱层从第二介电层裸露。在裸露的第一导电柱层上与第二介电层上形成第二导线层。在第二导线层上形成第二导电柱层。在第二介电层与第二导线层上形成第三介电层，其中第二导电柱层从第三介电层裸露。
本发明的有益效果为：有效节省镍层与金层的成本。
附图说明
图1是绘示根据本发明一实施方式的封装基板的剖面图；
图2是绘示图1的封装基板应用在电子装置中的剖面图；
图3是绘示根据本发明一实施方式的封装基板的制作方法的流程图；
图4是绘示根据本发明一实施方式的承载件与第一介电层的剖面图；
图5是绘示图4的第一介电层上形成第一导线层后的剖面图；
图6是绘示图5的第一导线层上形成第一导电柱层后的剖面图；
图7是绘示图6的第一介电层与第一导线层上形成第二介电层后的剖面图；
图8是绘示图7的第一导电柱层上形成第二导线层后的剖面图；
图9是绘示图8的第二导线层上形成电性垫层后的剖面图；
图10是绘示图9的第二介电层上形成第三介电层后的剖面图；
图11是绘示图10的承载件蚀刻后的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1是绘示根据本发明一实施方式的封装基板100的剖面图。如图所示，封装基板100为无核心基板(Coreless Substrate)，其包含第一介电层110、第一导线层120、第一导电柱层130、第二介电层140、第二导线层150、电性垫层160与第三介电层170。在本文中，电性垫层160可具有如第一导电柱层130的形状与材质，因此电性垫层160也可为第二导电柱层。也就是说，本文所描述的“电性垫层160”均可用“第二导电柱层160”取代。第一介电层110具有第一表面112、第二表面114、多个开口116与壁面118。第一表面112与第二表面114相对。开口116贯穿第一表面112与第二表面114。壁面118朝向开口116。第一导线层120位于第一介电层110的第一表面112上与至少其中一个开口116的壁面118上。此外，第一导线层120在壁面118靠近第二表面114的边缘往远离壁面118的方向D延伸，使第一导线层120呈阶梯状。
第一导电柱层130位于在第一表面112的第一导线层120上。第二介电层140位于第一介电层110的第一表面112上、第一导线层120上与第一介电层110的开口116中。第一导电柱层130的顶部从第二介电层140裸露，且第二导线层150位于裸露的第一导电柱层130上与第二介电层140上。电性垫层160位于第二导线层150上。第三介电层170位于第二介电层140与第二导线层150上，且电性垫层160的顶部从第三介电层170裸露。
通过以上设计，本发明的封装基板100只会有部分的第一导线层120从第一介电层110的第二表面114裸露，而在第二表面114裸露的第一导线层120可用来电性连接半导体晶粒。也就是说，封装基板100只需将与半导体晶粒连接的第一导线层120裸露，可节省电镀镍层与金层在第一导线层120的成本。此外，呈阶梯状的第一导线层120为3D立体连接的走线，对于线路布局上来说有所助益。
在本实施方式中，第一介电层110、第二介电层140与第三介电层170的材质可以为环氧树脂(Epoxy)、氧化硅或氧化氮，且第一介电层110、第二介电层140与第三介电层170的材质可以是相同的，但并不用以限制本发明。第一导线层120、第一导电柱层130、第二导线层150与电性垫层160的材质可以为铜或其他可导电的金属，使得第一导线层120、第一导电柱层130、第二导线层150与电性垫层160可因接触而彼此电性连接。
此外，第一导电柱层130在第一介电层110的正投影与开口116间隔排列。也就是说，第一导电柱层130的位置不与开口116的位置对齐，使第一导电柱层130的位置不会被开口116的位置局限，可提供线路布局上的弹性。
在本实施方式中，第一导线层120包含第一子部122、第二子部124与第三子部126。第一子部122位于第一介电层110的第一表面112上。第二子部124连接第一子部122的一端，且位于壁面118上。第三子部126连接第二子部124相对第一子部122的一端，且第三子部126往远离壁面118的方向D延伸。第一子部122在第一表面112的延伸方向与第三子部126的延伸方向D相反，使第一子部122、第二子部124与第三子部126大致呈Z字型排列。此外，第一子部122可用来电性连接第一导电柱层130，而第三子部126可用来电性连接半导体晶粒。
图2是绘示图1的封装基板100应用于电子装置200中的剖面图。电子装置200，其包含封装基板100、半导体晶粒210与电路板230。半导体晶粒210设置在封装基板100上，且封装基板100设置在电路板230上。半导体晶粒210具有接点212。从第一介电层110裸露的第一导线层120的位置对应半导体晶粒210的接点212位置，使第一导线层120电性连接半导体晶粒210的接点212。在本实施方式中，镍层214与金层216可电镀在第一导线层120上，以增加第一导线层120与接点212间的结合力。此外，从第三介电层170裸露的电性垫层160上可形成导电结构162，以电性连接电路板230。导电结构162可例如球栅阵列(Ball Grid Array；BGA)，但并不以此为限。如此一来，封装基板100可作为半导体晶粒210与电路板230之间信号传输的媒介。
封装基板100只会有部分的第一导线层120会从第一介电层110的第二表面114裸露。由于只有对应半导体晶粒210的接点212位置的第一导线层120从第一介电层110裸露，因此镍层214与金层216只会形成在部分的第一导线层120上，使本发明的封装基板100能有效节省镍层214与金层216的成本。
在本实施方式中，第一介电层110的第二表面114与往远离壁面118方向延伸的第一导线层120共平面，使半导体晶粒210可稳固地位于第一介电层110的第二表面114上。
应了解到，已叙述过的元件材料与元件连接关系将不再重复赘述。在以下叙述中，将说明封装基板100的制作方法。
图3是绘示根据本发明一实施方式的封装基板的制作方法的流程图。封装基板的制作方法，其包含下列步骤：首先在步骤S1中，在承载件上形成图案化的第一介电层，使第一介电层具有多个开口。接着在步骤S2中，在第一介电层背对承载件的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的承载件上形成第一导线层。之后在步骤S3中，在第一表面的第一导线层上形成第一导电柱层。接着在步骤S4中，在第一表面上、第一导线层上与开口中形成第二介电层，其中第一导电柱层从第二介电层裸露。之后在步骤S5中，在裸露的第一导电柱层上与第二介电层上形成第二导线层。接着在步骤S6中，在第二导线层上形成电性垫层。最后在步骤S7中，在第二介电层与第二导线层上形成第三介电层，其中电性垫层从第三介电层裸露。
在以下叙述中，将详细说明上述封装基板的制作方法的各步骤。
图4是绘示根据本发明一实施方式的承载件180与第一介电层110的剖面图。第一介电层110可形成在承载件180的表面上，并施以图案化工艺，使第一介电层110被图案化而具有多个开口116。其中，图案化工艺可包含曝光、显影、蚀刻等光微影技术(Photolithography)。
图5是绘示图4的第一介电层110上形成第一导线层120后的剖面图。同时参阅图4与图5，第一介电层110具有背对承载件180的第一表面112。待图案化的第一介电层110形成在承载件180后，在第一介电层110的第一表面112上与朝向至少其中一个开口116的壁面118上，及至少其中一个开口116中的承载件180上可形成第一导线层120。在本实施方式中，第一导线层120可依序透过化镀(Electroless Plating)、压合干膜光阻、图案化与电镀(Electrolytic Plating)工艺产生，但并不用以限制本发明。举例来说，溅镀或蒸镀工艺也可形成第一导线层120。
图6是绘示图5的第一导线层120上形成第一导电柱层130后的剖面图。同时参阅图5与图6，待第一导线层120形成后，第一导电柱层130可形成在第一介电层110的第一表面112的第一导线层120上。在本实施方式中，第一导电柱层130可依序透过压合干膜光阻、图案化与电镀工艺产生，但并不用以限制本发明。
图7是绘示图6的第一介电层110与第一导线层120上形成第二介电层140后的剖面图。待第一导电柱层130形成在第一导线层120上后，可在第一介电层110的第一表面112上、第一导线层120上与第一介电层110的开口116中形成第二介电层140，且第一导电柱层130从第二介电层140裸露。在形成第二介电层140的过程中，可先以第二介电层140覆盖第一介电层110的第一表面112、第一导线层120、第一介电层110的开口116与第一导电柱层130，接着研磨第二介电层140的表面，使第一导电柱层130裸露。在本实施方式中，第二介电层140可利用模具成型(Molding)，但并不以此为限。
图8是绘示图7的第一导电柱层130上形成第二导线层150后的剖面图。图9是绘示图8的第二导线层150上形成电性垫层160后的剖面图。同时参阅图8与图9，待第一导电柱层130从第二介电层140裸露后，第二导线层150可形成在裸露的第一导电柱层130上与第二介电层140上。接着，电性垫层160可形成在第二导线层150上。在本实施方式中，第二导线层150与电性垫层160的形成方式可与第一导电柱层130的形成方式雷同，但并不用以限制本发明。
图10是绘示图9的第二介电层140上形成第三介电层170后的剖面图。图11是绘示图10的承载件180蚀刻后的剖面图。同时参阅图10与图11，待电性垫层160形成在第二导线层150上后，第三介电层170可形成在第二介电层140与第二导线层150上，且电性垫层160从第三介电层170的表面裸露。第一介电层110具有背对第一表面112的第二表面114。待第三介电层170形成后，可蚀刻承载件180，使第一介电层110的第二表面114及在壁面118靠近第二表面114的一端的第一导线层120裸露。蚀刻后的承载件180具有镂空区182，可供半导体晶粒接合在第一导线层120上。
待蚀刻承载件180而形成镂空区182后，可沿线段L-L切除剩余的承载件180与第一介电层110、第二介电层140与第三介电层170的边缘，便可得到如图1绘示的封装基板100。
本发明的封装基板的制作方法是将具有多个开口116的第一介电层110先形成在承载件180上，接着第一导线层120才形成在第一介电层110的第一表面112上与朝向至少其中一个开口116的壁面118上，及至少其中一个开口116中的承载件180上。如此一来，当承载件180移除后，只会有部分的第一导线层120会从第一介电层110的第二表面114裸露。在后续工艺中，由于只有对应半导体晶粒接点位置的第一导线层120从第一介电层110的第二表面114裸露，因此镍层与金层只会镀在部分的第一导线层120上，能有效节省镍层与金层的成本。
虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定的范围为准。

Claims (8)

1.一种封装基板，其特征在于，所述封装基板包含：
第一介电层，其具有相对的第一表面与第二表面、贯穿所述第一表面与所述第二表面的多个开口、及朝向至少其中一个开口的壁面；
第一导线层，其位于所述第一表面上与所述壁面上，且所述第一导线层在所述壁面靠近所述第二表面的边缘往远离所述壁面的方向延伸，所述第一导线层包含：
第一子部，其位于所述第一表面上；
第二子部，其连接所述第一子部的一端，且位于所述壁面上；以及
第三子部，其连接所述第二子部相对所述第一子部的一端，且往远离所述壁面的方向延伸；
第一导电柱层，其位于在所述第一表面的所述第一导线层上；
第二介电层，其位于所述第一表面上、所述第一导线层上与所述开口中，且所述第一导电柱层从所述第二介电层裸露；
第二导线层，其位于裸露的所述第一导电柱层上与所述第二介电层上；
电性垫层，其位于所述第二导线层上；以及
第三介电层，其位于所述第二介电层与所述第二导线层上，且所述电性垫层从所述第三介电层裸露。
2.根据权利要求1所述的封装基板，其特征在于，所述第一介电层的所述第二表面与往远离所述壁面方向延伸的所述第一导线层共平面。
3.根据权利要求1所述的封装基板，其特征在于，所述第一子部在所述第一表面的延伸方向与所述第三子部的延伸方向相反。
4.根据权利要求1所述的封装基板，其特征在于，所述第一导线层呈阶梯状。
5.一种封装基板的制作方法，其特征在于，所述封装基板的制作方法包含：
(a)在承载件上形成图案化的第一介电层，使所述第一介电层具有多个开口；
(b)在所述第一介电层背对所述承载件的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的该承载件上形成第一导线层；
(c)在所述第一表面的所述第一导线层上形成第一导电柱层；
(d)在所述第一表面上、所述第一导线层上与所述开口中形成第二介电层，其中所述第一导电柱层从所述第二介电层裸露，所述第一介电层具有背对所述第一表面的第二表面；
(e)在裸露的所述第一导电柱层上与所述第二介电层上形成第二导线层；
(f)在所述第二导线层上形成电性垫层；
(g)在所述第二介电层与所述第二导线层上形成第三介电层，其中所述电性垫层从所述第三介电层裸露；以及
(h)蚀刻所述承载件，使所述第二表面及在所述壁面靠近所述第二表面的一端的所述第一导线层裸露。
6.根据权利要求5所述的封装基板的制作方法，其特征在于，所述封装基板的制作方法步骤(d)包含：
在所述第一表面、所述第一导线层、所述开口与所述第一导电柱层覆盖所述第二介电层；以及
研磨所述第二介电层，使所述第一导电柱层裸露。
7.一种封装基板，其特征在于，所述封装基板包含：
第一介电层，具有相对的第一表面与第二表面、贯穿所述第一表面与所述第二表面的多个开口、及朝向至少其中一个开口的壁面；
第一导线层，其位于所述第一表面上与所述壁面上，且所述第一导线层在所述壁面靠近所述第二表面的边缘往远离所述壁面的方向延伸，所述第一导线层包含：
第一子部，其位于所述第一表面上；
第二子部，其连接所述第一子部的一端，且位于所述壁面上；以及
第三子部，其连接所述第二子部相对所述第一子部的一端，且往远离所述壁面的方向延伸；
第一导电柱层，其位于在所述第一表面的所述第一导线层上；
第二介电层，其位于所述第一表面上、所述第一导线层上与所述开口中，且所述第一导电柱层从所述第二介电层裸露；
第二导线层，其位于裸露的所述第一导电柱层上与所述第二介电层上；
第二导电柱层，其位于所述第二导线层上；以及
第三介电层，其位于所述第二介电层与所述第二导线层上，且所述第二导电柱层从所述第三介电层裸露。
8.一种封装基板的制作方法，其特征在于，所述封装基板的制作方法包含：
(a)在承载件上形成图案化的第一介电层，使所述第一介电层具有多个开口；
(b)在所述第一介电层背对所述承载件的第一表面上与朝向至少其中一个开口的壁面上，及至少其中一个开口中的所述承载件上形成第一导线层；
(c)在所述第一表面的所述第一导线层上形成第一导电柱层；
(d)在所述第一表面上、所述第一导线层上与所述开口中形成第二介电层，其中所述第一导电柱层从所述第二介电层裸露，所述第一介电层具有背对所述第一表面的第二表面；
(e)在裸露的所述第一导电柱层上与所述第二介电层上形成第二导线层；
(f)在所述第二导线层上形成第二导电柱层；
(g)在所述第二介电层与所述第二导线层上形成第三介电层，其中所述第二导电柱层从所述第三介电层裸露；以及
(h)蚀刻所述承载件，使所述第二表面及在所述壁面靠近所述第二表面的一端的所述第一导线层裸露。
CN201510453954.2A 2015-07-29 2015-07-29 封装基板及其制作方法 Active CN104966709B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510453954.2A CN104966709B (zh) 2015-07-29 2015-07-29 封装基板及其制作方法
US15/002,346 US9992879B2 (en) 2015-07-29 2016-01-20 Package substrate with metal on conductive portions and manufacturing method thereof
US15/973,522 US10117340B2 (en) 2015-07-29 2018-05-07 Manufacturing method of package substrate with metal on conductive portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510453954.2A CN104966709B (zh) 2015-07-29 2015-07-29 封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104966709A CN104966709A (zh) 2015-10-07
CN104966709B true CN104966709B (zh) 2017-11-03

Family

ID=54220726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510453954.2A Active CN104966709B (zh) 2015-07-29 2015-07-29 封装基板及其制作方法

Country Status (2)

Country Link
US (2) US9992879B2 (zh)
CN (1) CN104966709B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
TWI718414B (zh) * 2018-09-21 2021-02-11 元太科技工業股份有限公司 導電結構、線路結構及顯示器
US20230197645A1 (en) * 2021-12-20 2023-06-22 Nxp Usa, Inc. Radio frequency packages containing multilevel power substrates and associated fabrication methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101982876A (zh) * 2010-09-07 2011-03-02 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US5650881A (en) * 1994-11-02 1997-07-22 Texas Instruments Incorporated Support post architecture for micromechanical devices
US6350387B2 (en) * 1997-02-14 2002-02-26 Teledyne Industries, Inc. Multilayer combined rigid/flex printed circuit board containing flexible soldermask
US5945203A (en) * 1997-10-14 1999-08-31 Zms Llc Stratified composite dielectric and method of fabrication
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6423906B2 (en) * 1999-09-21 2002-07-23 Youngtek Electronics Corp. Surface mount package for long lead devices
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP2004342750A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
US20080136041A1 (en) * 2006-01-24 2008-06-12 Tessera Interconnect Materials, Inc. Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP4332736B2 (ja) * 2005-02-18 2009-09-16 セイコーエプソン株式会社 配線基板の製造方法
US20060255102A1 (en) * 2005-05-11 2006-11-16 Snyder Rick B Technique for defining a wettable solder joint area for an electronic assembly substrate
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
CN101356641B (zh) * 2006-01-06 2011-05-18 日本电气株式会社 半导体搭载用布线基板、其制造方法及布线基板组件
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
US8047009B2 (en) * 2008-12-09 2011-11-01 Tire Seal, Inc. Method and apparatus for providing additive fluids to refrigerant circuit
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
JP5578808B2 (ja) * 2009-05-15 2014-08-27 新光電気工業株式会社 半導体パッケージ
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US20130181351A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
US9449933B2 (en) * 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
JP5427305B1 (ja) * 2013-02-19 2014-02-26 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
JP2014216423A (ja) * 2013-04-24 2014-11-17 日本特殊陶業株式会社 配線基板、配線基板の製造方法
US9418928B2 (en) * 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9373576B2 (en) * 2014-01-09 2016-06-21 Broadcom Corporation Flip chip pad geometry for an IC package substrate
TWI538127B (zh) * 2014-03-28 2016-06-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package
KR20150146287A (ko) * 2014-06-23 2015-12-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102212827B1 (ko) * 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN105655303A (zh) * 2014-12-03 2016-06-08 恒劲科技股份有限公司 中介基板及其制法
CN104966709B (zh) * 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101982876A (zh) * 2010-09-07 2011-03-02 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
US20180255651A1 (en) 2018-09-06
US10117340B2 (en) 2018-10-30
US9992879B2 (en) 2018-06-05
CN104966709A (zh) 2015-10-07
US20170034908A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US8217522B2 (en) Printed circuit board with coextensive electrical connectors and contact pad areas
US20060148317A1 (en) Semiconductor device
US6998702B1 (en) Front edge chamfer feature for fully-molded memory cards
US9269677B2 (en) Fabrication method of packaging substrate
US20210243901A1 (en) Printed circuit board and method of fabricating the same
CN101431031B (zh) 半导体封装件及其制法
CN104966709B (zh) 封装基板及其制作方法
CN103021969B (zh) 基板、半导体封装件及其制法
TWI227051B (en) Exposed pad module integrated a passive device therein
CN105323948B (zh) 中介基板及其制造方法
CN100576971C (zh) 独立焊垫的无导线电镀方法
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
CN109671693A (zh) 电路引脚结构
TWI229394B (en) Ball grid array semiconductor package with resin coated metal core
US20070267759A1 (en) Semiconductor device with a distributed plating pattern
KR20220025728A (ko) 칩 재배선 구조 및 그 제조 방법
KR20120071938A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2925609B2 (ja) 半導体装置の製造方法
TWI550745B (zh) 封裝基板及其製作方法
CN105810659A (zh) 封装装置及其制作方法
US9385100B1 (en) Integrated circuit packaging system with surface treatment and method of manufacture thereof
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps
JP2002050715A (ja) 半導体パッケージの製造方法
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
KR101097292B1 (ko) 패키지 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant