CN105323948B - 中介基板及其制造方法 - Google Patents

中介基板及其制造方法 Download PDF

Info

Publication number
CN105323948B
CN105323948B CN201410433531.XA CN201410433531A CN105323948B CN 105323948 B CN105323948 B CN 105323948B CN 201410433531 A CN201410433531 A CN 201410433531A CN 105323948 B CN105323948 B CN 105323948B
Authority
CN
China
Prior art keywords
layer
reinforced structure
intermediary substrate
insulating
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410433531.XA
Other languages
English (en)
Other versions
CN105323948A (zh
Inventor
周保宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Publication of CN105323948A publication Critical patent/CN105323948A/zh
Application granted granted Critical
Publication of CN105323948B publication Critical patent/CN105323948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

本公开提供一种中介基板及其制造方法，该制造方法先提供具有一线路层的一承载板，再形成一绝缘层于该承载板上，接着形成一线路增层结构于该绝缘层与该线路层上，且该线路增层结构电性连接该线路层，之后形成外接柱于该线路增层结构上，且该外接柱电性连接该线路增层结构，最后移除该承载板，使该线路层外露于该绝缘层的表面，通过形成无核心层的中介基板于该承载板上，所以于工艺中可省略通孔工艺，以降低整体工艺的成本，且工艺简易。

Description

中介基板及其制造方法
技术领域
本发明涉及一种中介基板，特别涉及一种封装堆叠结构用的中介基板及其制造方法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆叠结构(Package on Package，PoP)，此种封装方式能发挥系统封装(System in Package，简称SiP)异质整合特性，可将不同功用的电子元件，例如：存储器、中央处理器、绘图处理器、影像应用处理器等，通过堆叠设计达到系统的整合，适合应用于各种超轻薄电子产品。
早期封装堆叠结构通过将存储器封装件(俗称存储器IC)通过多个焊球堆叠于逻辑封装件(俗称逻辑IC)上，且随着电子产品更趋于轻薄短小及功能不断提升的需求，存储器封装件的布线密度愈来愈高，以纳米尺寸作单位，因而其接点之间的间距更小；然，逻辑封装件的间距以微米尺寸作单位，而无法有效缩小至对应存储器封装件的间距，导致虽有高线路密度的存储器封装件，却未有可配合的逻辑封装件，以致于无法有效生产电子产品。
因此，为克服上述问题，遂于存储器封装件11与逻辑封装件12之间增设一中介基板(interposer substrate)10，如图1所示，该中介基板10的底端电性结合间距较大的具逻辑晶片120的逻辑封装件12，而该中介基板10的上端电性结合间距较小的具存储器晶片110的存储器封装件11。
然而，现有封装堆叠结构1中，以多个焊球13作为支撑与电性连接的元件，而随着电子产品的接点(即I/O)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊球13间的间距需缩小，致使容易于回焊时发生桥接(bridge)的现象而发生短路(short circuit)问题，进而造成产品良率过低及可靠度不佳等问题。
因此，遂发展出以铜柱取代焊球13，通过该铜柱于回焊时不会变形的特性，使各该铜柱的高度能保持一致，因而能避免桥接的问题，以提高产品良率。
图1A至图1D为现有中介基板10的制造方法的剖面示意图。
如图1A所示，贯穿一如铜箔基材的板体10’以形成多个通孔100。
如图1B所示，于该板体10’的两侧通过该铜箔10a分别形成一线路层15，且形成多个导电通孔16于该通孔100中以电性连接各该线路层15。
如图1C所示，形成一绝缘保护层17于该板体10’与各该线路层15上，且外露出部分线路层15，以供作为电性接触垫150。
如图1D所示，于该些电性接触垫150上电镀形成铜柱14。
而，现有中介基板10的制造方法中，其工艺较复杂(如形成通孔100)，致使成本较高，且需额外形成导电层140以电镀制作该些铜柱14(依需求形成于一侧或两侧)，所以于后续移除多余的导电层140时，通常会残留些许的导电层140材质，因而会影响该些铜柱14的导电性(如残留的导电层140会导通相邻的铜柱14，导致短路)，使该中介基板10的整体导电性变差。
此外，该中介基板10的厚度需考量该板体10’(即核心层)而会受到限制(如难以薄化)，所以当其厚度越薄时(如130um以下)，不仅不易生产，且易发生该板体10’破损等问题。
又，该线路层15的线宽/线距(Line Width/Line Space，简称L/S)的设计较易受限制，一般基板工艺最小的线宽/线距仅能制出12/12um，但当L/S为25/25um以下时，良率即会受影响。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种中介基板及其制造方法，可省略通孔工艺，以降低整体工艺的成本，且工艺简易。
本发明的中介基板，其特征在于包括：一绝缘层，其具有相对的第一表面与第二表面；一线路层，其形成于该绝缘层的第一表面上并连通至该绝缘层的第二表面；一线路增层结构，其形成于该线路层上，且该线路增层结构电性连接该线路层；以及多个外接柱，其形成于该线路增层结构上并电性连接该线路增层结构。
本发明还提供一种中介基板的制造方法，其特征在于包括：提供具有线路层的一承载板(carrier)；形成绝缘层于该承载板上，该绝缘层具有相对的第一表面与第二表面，且该绝缘层藉其第一表面结合至该承载板上，而该线路层外露于该绝缘层的第二表面；形成线路增层结构于该线路层上，且该线路增层结构电性连接该线路层；形成多个外接柱于该线路增层结构上，且该外接柱电性连接该线路增层结构；以及移除该承载板，使该线路层外露于该绝缘层的第一表面。
由上可知，本发明中介基板及其制造方法，通过形成无核心层的中介基板于该承载板上，所以于工艺中可省略通孔工艺，以降低整体工艺的成本，且工艺简易。
此外，本发明因无现有板体的限制，所以该中介基板不仅易于生产及无板体破损的问题，且能制作更细的线宽/线距的线路，以提高布线密度。
附图说明
图1为现有封装堆叠结构的剖视示意图；
图1A至图1D为现有中介基板的制造方法的剖视示意图；
图2A至图2F为本发明的中介基板的制造方法的第一实施例的剖视示意图；其中，图2F’为图2F的另一实施例；以及
图3A至图3E为本发明的中介基板的制造方法的第二实施例的剖视示意图；其中，图3C’为图3C的另一实施例，图3E’为图3E的另一实施例。
附图标记说明：
1 封装堆叠结构
10,2,2’,3,3’ 中介基板
10’ 板体
10a,20a 铜箔
100 通孔
11 存储器封装件
110 存储器晶片
12 逻辑封装件
120 逻辑晶片
13 焊球
14 铜柱
140 导电层
15,21 线路层
150 电性接触垫
16 导电通孔
17,25,35 绝缘保护层
20 承载板
20’ 支撑结构
20a 金属材
21a 上表面
21b 下表面
22,22’ 线路增层结构
220 电性连接垫
220’ 导电柱
221 导电迹线
23 绝缘层
23a 第一表面
23b 第二表面
24 外接柱
240 连接部
241,341 主体部
250,350 开孔
30a,30b 阻层
31 第一铜柱层
340 第二铜柱层。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。
须知，本说明书说明书附图所绘示的结构、比例、大小等，均仅用于配合说明书所公开的内容，以供熟悉此技艺的人士的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能实现的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的第一实施例的无核心层式(coreless)中介基板2的制造方法的剖视示意图。
如图2A所示，提供一承载板20。于本实施例中，该承载板20为基材，例如铜箔基板、含硅板体或全金属材质导体，但无特别限制，本实施例以铜箔基板作说明，其两侧具有金属材20a。
如图2B所示，通过图案化工艺，以形成一线路层21于该承载板20上。
于本实施例中，该线路层21仅为多个电性连接垫，并无任何导电迹线。
如图2C所示，形成一绝缘层23于该承载板20上，该绝缘层23具有相对的第一表面23a与第二表面23b，且该绝缘层23藉其第一表面23a结合至该承载板20上，而该线路层21外露于该绝缘层23的第二表面23b。
于本实施例中，该绝缘层23以铸模方式或压合方式形成于该承载板20上，且形成该绝缘层23的材质为铸模化合物(Molding Compound)、底层涂料(Primer)、或如环氧树脂(Epoxy)的介电材料。
此外，该线路层21的下表面21b齐平该绝缘层23的第二表面23b。
如图2D所示，形成一线路增层结构22于该线路层21上，使该线路增层结构22电性连接该线路层21。接着，形成一如绿漆的绝缘保护层25于该绝缘层23的第二表面23b与该线路层21上，且该绝缘保护层25包覆该线路增层结构22。
于本实施例中，该线路增层结构22包含多个电性连接垫220与多个导电迹线221，且该绝缘保护层25形成有多个开孔250，以令该些电性连接垫220外露于该些开孔250中。
如图2E所示，通过图案化工艺，以电镀形成多个外接柱24于该些电性连接垫220上，使该些外接柱24电性连接该线路增层结构22的电性连接垫220。
于本实施例中，该外接柱24包含位于该些开孔250中的连接部240与位于该绝缘保护层25上的主体部241，且该连接部240与该主体部241为一体成型。
如图2F所示，移除全部该承载板20，使该线路层21的上表面21a外露于该绝缘层23的第一表面23a。
于本实施例中，以蚀刻方式移除该金属材20a，所以会略蚀刻该线路层21的上表面21a，使该线路层21的上表面21a微凹于该绝缘层23的第一表面23a。
如图2F’所示，图案化蚀刻移除部分该承载板20，使保留的该承载板作为支撑结构20’，且该线路层21的上表面21a外露于该绝缘层23的第一表面23a。
因此，于第一实施例的制造方法中，该中介基板2,2’为无核心层式的设计，因而于工艺中可省略通孔工艺，所以本实施例的整体工艺的成本低，且工艺简易。
此外，因无现有板体的限制，所以相较于现有中介基板，该中介基板2,2’不仅易于生产及无板体破损的问题，且能制作更细的线宽/线距的线路，以提高布线密度。
又，本实施例的承载板20若具有金属材时，可利用该铜箔基板的金属材20a作为导电层，因而无需额外形成导电层，即可电镀制作该些外接柱24，所以不会有残留的导电层影响该些外接柱24的导电性的问题，致能提升该中介基板2,2’的整体导电性。
另外，该中介基板2,2’的主要布线层为该线路增层结构22。
图3A至图3D为本发明的第二实施例的中介基板3的制造方法的剖视示意图。本实施例与第一实施例的差异在于以其它材质取代绿漆作为绝缘保护层的工艺。
如图3A所示，接续图2C所示的工艺，通过阻层30a形成多个导电柱220’于一第一铜柱层31(可视为线路层)及该绝缘层23上，以令该阻层30a中的线路增层结构22’电性连接该第一铜柱层31。
于本实施例中，该线路增层结构22’包含多个导电迹线221与多个导电柱220’。
如图3B所示，通过另一阻层30b形成一第二铜柱层340(可视为连接部)于该些导电柱220’上，使该些导电柱220’设于该第一与第二铜柱层31,340之间。
如图3C所示，移除该些阻层30a,30b后，形成一绝缘保护层35于该绝缘层23的第二表面23b上，以令该绝缘保护层35包覆该第二铜柱层340与该线路增层结构22’，且该第二铜柱层340外露于该绝缘保护层35。
于本实施例中，该绝缘保护层35的材质为铸模化合物(Molding Compound)、环氧树脂(Epoxy)或介电材料。
如图3D所示，形成多个主体部341于该第二铜柱层340上，令该主体部341与该第二铜柱层340作为外接柱34，使该外接柱34电性连接该线路增层结构22’。
于本实施例中，该外接柱34分成两工艺制作。
此外，于另一实施例中，该外接柱34也可一次工艺制作。如图3C’所示，也可先移除该些阻层30a，再形成该线路增层结构22’，之后形成感光型绝缘保护层35以覆盖该线路增层结构22’，再以曝光显影方式形成多个开孔350，最后于该些开孔350中与该导电柱220’上形成一体成型的第二铜柱层340与该主体部341。
另外，于其它实施例中，可依需求制作具有该线路增层结构与该绝缘保护层35。
如图3E所示，移除全部该承载板20，使该第一铜柱层31外露于该绝缘层23的第一表面23a。
如图3E’所示，图案化蚀刻移除部分该承载板20，使保留的该承载板作为支撑结构20’，且该第一铜柱层31外露于该绝缘层23的第一表面23a。
因此，于第二实施例的制造方法中，以铸模化合物、环氧树脂或介电材料取代绿漆作为绝缘保护层，以降低制作成本。
本发明还提供一种中介基板2,2’,3,3’，其包括：一绝缘层23、线路层21(或第一铜柱层31)、一线路增层结构22,22’、绝缘保护层25,35以及多个外接柱24,34。
所述的绝缘层23具有相对的第一表面23a与第二表面23b，且该绝缘层23为铸模化合物、环氧树脂或介电材料。
所述的线路层21(或第一铜柱层31)嵌埋于该绝缘层23的第一表面23a中并连通至该绝缘层23的第二表面23b，且该线路层21的上表面21a略低于该绝缘层23的第一表面23a，而该线路层21的下表面21b齐平于该绝缘层23的第二表面23b。
所述的线路增层结构22,22’设于该线路层21(或第一铜柱层31)上，且该线路增层结构22,22’电性连接该线路层21(或第一铜柱层31)。
所述的外接柱24,34设于该线路增层结构22,22’上并电性连接该线路增层结构22,22’。
于一实施例中，还包括一绝缘保护层25,35，设于该绝缘层23的第二表面23b与该线路层21(或第一铜柱层31)上以覆盖该线路增层结构22,22’，且该绝缘保护层25,35外露该线路增层结构22,22’，以供该外接柱24,34设于线路增层结构22,22’上。
于一实施例中，该线路增层结构22包含多个电性连接垫220与多个导电迹线221，令该外接柱24设于该电性连接垫220上。
于一实施例中，该线路增层结构22’包含多个导电迹线221与多个导电柱220’，令该外接柱34设于该导电柱220’上。
于一实施例中，该外接柱24,34包含连接该线路增层结构22,22’的连接部240(或第二铜柱层340)与设于该连接部240(或第二铜柱层340)上的主体部241,341。
于一实施例中，该外接柱24为一体成型。
于一实施例中，所述的中介基板2’,3’还包括一支撑结构20’，其设于该绝缘层23的第一表面23a上。
综上所述，本发明中介基板及其制造方法，主要应用在细间距及高脚数的封装堆叠结构的产品上，且在产品朝轻薄短小、功能越强、越快及储存量愈高时，更需使用到本发明的中介基板。
此外，本发明的中介基板可通过该外接柱结合逻辑封装件或存储器封装件，且可通过该线路层结合逻辑封装件或存储器封装件。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种中介基板，其特征在于，包括：
一绝缘层，其具有相对的第一表面与第二表面，形成该绝缘层的材质为铸模化合物、底层涂料或环氧树脂；
一线路层，其形成于该绝缘层的第一表面上并连通至该绝缘层的第二表面；
一线路增层结构，其形成于该线路层上，且该线路增层结构电性连接该线路层，该线路增层结构包含多个导电柱；以及
多个外接柱，其形成于所述多个导电柱上并电性连接该线路增层结构。
2.如权利要求1所述的中介基板，其特征在于，该线路层的表面低于该绝缘层的第一表面。
3.如权利要求1所述的中介基板，其特征在于，该线路层的表面齐平该绝缘层的第二表面。
4.如权利要求1所述的中介基板，其特征在于，该中介基板还包括一绝缘保护层，其设于该绝缘层的第二表面与该线路层上以覆盖该线路增层结构，且该绝缘保护层外露该线路增层结构，以供该外接柱设于线路增层结构上。
5.如权利要求1所述的中介基板，其特征在于，该线路增层结构包含至少一绝缘保护层、设于该绝缘保护层上的一第二线路层及多个导电体，该些导电体设于该线路层与该第二线路层之间，且该外接柱设于该第二线路层上。
6.如权利要求1所述的中介基板，其特征在于，该线路增层结构还包含多个导电迹线。
7.如权利要求1所述的中介基板，其特征在于，该外接柱包含连接该线路增层结构的连接部与设于该连接部上的主体部。
8.如权利要求7所述的中介基板，其特征在于，该外接柱为一体成型。
9.如权利要求1所述的中介基板，其特征在于，该中介基板还包括一支撑结构，其设于该绝缘层的第一表面上。
10.一种中介基板的制造方法，其特征在于包括：
形成一绝缘层于一具有一线路层的承载板上，该绝缘层具有相对的第一表面与第二表面，且该绝缘层藉其第一表面结合至该承载板上，而该线路层外露于该绝缘层的第二表面；
形成一线路增层结构于该线路层上，且令该线路增层结构电性连接该线路层，该线路增层结构包含多个导电柱；
形成多个外接柱于所述多个导电柱上，且令该外接柱电性连接该线路增层结构；以及
移除该承载板，使该线路层外露于该绝缘层的第一表面。
11.如权利要求10所述的中介基板的制造方法，其特征在于，该绝缘层以铸模方式或压合方式形成于该承载板上。
12.如权利要求10所述的中介基板的制造方法，其特征在于，该线路层的表面低于该绝缘层的第一表面。
13.如权利要求10所述的中介基板的制造方法，其特征在于，该线路层的表面齐平于该绝缘层的第二表面。
14.如权利要求10所述的中介基板的制造方法，其特征在于，该制造方法还包括形成一绝缘保护层于该绝缘层的第二表面与该线路层上以覆盖该线路增层结构，且该绝缘保护层外露该线路增层结构，以供该外接柱设于线路增层结构上。
15.如权利要求14所述的中介基板的制造方法，其特征在于，该外接柱的工艺包括：
形成该线路增层结构于该线路层上；
形成该绝缘保护层于该绝缘层的第二表面与该线路层上以覆盖该线路增层结构，且令该绝缘保护层外露该线路增层结构的部分表面；以及
一体成型制作该外接柱于该线路增层结构的外露表面上。
16.如权利要求14所述的中介基板的制造方法，其特征在于，该外接柱的工艺包括：
形成该线路增层结构于该线路层上；形成连接部于该线路增层结构上；
形成该绝缘保护层于该绝缘层的第二表面上，以令该绝缘保护层包覆该连接部与该线路增层结构，且该连接部外露于该绝缘保护层；以及
形成主体部于该连接部上，使该外接柱由该连接部与该主体部构成。
17.如权利要求14所述的中介基板的制造方法，其特征在于，该外接柱的工艺包括：
形成该线路增层结构于该线路层上；
形成该绝缘保护层于该绝缘层的第二表面与该线路层上以覆盖该线路增层结构，且令该绝缘保护层外露该线路增层结构的部分表面；
形成连接部于该线路增层结构的外露表面上；以及
形成主体部于该连接部上，使该外接柱由该连接部与该主体部构成。
18.如权利要求10所述的中介基板的制造方法，其特征在于，该线路增层结构还包含多个导电迹线。
19.如权利要求10所述的中介基板的制造方法，其特征在于，移除该承载板是移除全部该承载板。
20.如权利要求10所述的中介基板的制造方法，其特征在于，移除该承载板是移除部分该承载板，使保留的该承载板作为支撑结构。
CN201410433531.XA 2014-07-31 2014-08-29 中介基板及其制造方法 Active CN105323948B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103126157 2014-07-31
TW103126157A TWI545997B (zh) 2014-07-31 2014-07-31 中介基板及其製法

Publications (2)

Publication Number Publication Date
CN105323948A CN105323948A (zh) 2016-02-10
CN105323948B true CN105323948B (zh) 2018-04-13

Family

ID=55181602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410433531.XA Active CN105323948B (zh) 2014-07-31 2014-08-29 中介基板及其制造方法

Country Status (3)

Country Link
US (1) US11069540B2 (zh)
CN (1) CN105323948B (zh)
TW (1) TWI545997B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581075B (zh) * 2018-06-08 2021-11-02 欣兴电子股份有限公司 线路载板结构及其制作方法
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法
US11545455B2 (en) * 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
TWI720898B (zh) 2020-05-28 2021-03-01 欣興電子股份有限公司 具有增加芯層走線面積的載板結構及其製作方法
TWI732568B (zh) 2020-05-28 2021-07-01 欣興電子股份有限公司 內埋元件的基板結構及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484482A (zh) * 2002-09-17 2004-03-24 �ձ�������ҵ��ʽ���� 多层布线基片及其制造方法
CN1645990A (zh) * 2004-01-19 2005-07-27 新光电气工业株式会社 电路基板制造方法
TW200742003A (en) * 2006-04-19 2007-11-01 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
CN102054814A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 无核心层封装基板及其制法
TW201227897A (en) * 2010-12-23 2012-07-01 Unimicron Technology Corp Package substrate without a core layer and method of forming same
CN202549828U (zh) * 2012-03-30 2012-11-21 欣兴电子股份有限公司 半导体封装基板
TWM455255U (zh) * 2012-06-18 2013-06-11 Unimicron Technology Corp 具中介層之封裝基板及其封裝結構
CN103904050A (zh) * 2012-12-28 2014-07-02 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装基板制作方法及封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436411A (en) * 1993-12-20 1995-07-25 Lsi Logic Corporation Fabrication of substrates for multi-chip modules
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US8693163B2 (en) * 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
US9768105B2 (en) * 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484482A (zh) * 2002-09-17 2004-03-24 �ձ�������ҵ��ʽ���� 多层布线基片及其制造方法
CN1645990A (zh) * 2004-01-19 2005-07-27 新光电气工业株式会社 电路基板制造方法
TW200742003A (en) * 2006-04-19 2007-11-01 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
CN102054814A (zh) * 2009-11-06 2011-05-11 欣兴电子股份有限公司 无核心层封装基板及其制法
TW201227897A (en) * 2010-12-23 2012-07-01 Unimicron Technology Corp Package substrate without a core layer and method of forming same
CN202549828U (zh) * 2012-03-30 2012-11-21 欣兴电子股份有限公司 半导体封装基板
TWM455255U (zh) * 2012-06-18 2013-06-11 Unimicron Technology Corp 具中介層之封裝基板及其封裝結構
CN103904050A (zh) * 2012-12-28 2014-07-02 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装基板制作方法及封装结构

Also Published As

Publication number Publication date
US11069540B2 (en) 2021-07-20
US20160037635A1 (en) 2016-02-04
TWI545997B (zh) 2016-08-11
TW201605300A (zh) 2016-02-01
CN105323948A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
CN105304584B (zh) 中介基板及其制造方法
US11791256B2 (en) Package substrate and method of fabricating the same
US7777351B1 (en) Thin stacked interposer package
CN105261606B (zh) 无核心层封装基板的制法
CN105405835B (zh) 中介基板及其制法
CN102867807B (zh) 无核心层的封装基板的制造方法
CN105323948B (zh) 中介基板及其制造方法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN102790042A (zh) 半导体芯片堆叠构造
CN108962840A (zh) 电子封装件及其制法
CN107785334A (zh) 电子封装结构及其制法
CN105514053B (zh) 半导体封装件及其制法
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
CN105304583B (zh) 封装结构的制法
CN202940236U (zh) 封装基板构造
TWI554169B (zh) 中介基板及其製法
CN103681586A (zh) 无核心封装基板及其制法
TWI623251B (zh) 中介基板之製法
US20160165722A1 (en) Interposer substrate and method of fabricating the same
CN105810659A (zh) 封装装置及其制作方法
CN107622953A (zh) 封装堆迭结构的制法
CN105023899B (zh) 封装基板及其制法
TWI555153B (zh) 基板結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant