TWI691041B - 電子封裝件及其封裝基板與製法 - Google Patents

電子封裝件及其封裝基板與製法 Download PDF

Info

Publication number
TWI691041B
TWI691041B TW108103305A TW108103305A TWI691041B TW I691041 B TWI691041 B TW I691041B TW 108103305 A TW108103305 A TW 108103305A TW 108103305 A TW108103305 A TW 108103305A TW I691041 B TWI691041 B TW I691041B
Authority
TW
Taiwan
Prior art keywords
build
item
substrate
patent application
layer
Prior art date
Application number
TW108103305A
Other languages
English (en)
Other versions
TW202029448A (zh
Inventor
白裕呈
米軒皞
羅家麒
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW108103305A priority Critical patent/TWI691041B/zh
Priority to CN201910116194.4A priority patent/CN111490025B/zh
Application granted granted Critical
Publication of TWI691041B publication Critical patent/TWI691041B/zh
Publication of TW202029448A publication Critical patent/TW202029448A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝基板，係於基板本體之至少一側上形成增層部，使該封裝基板保有一定的厚度，避免該封裝基板於搬運或封裝製程中發生變形問題。

Description

電子封裝件及其封裝基板與製法
本發明係有關一種電子封裝件及其封裝基板，尤指一種可防翹曲之電子封裝件及其封裝基板與製法。
隨著電子產業的蓬勃發展，許多高階電子產品逐漸朝往輕、薄、短、小等高集積度方向發展，且隨著封裝技術之演進，晶片的封裝技術也越來越多樣化，半導體封裝結構之尺寸或體積亦隨之不斷縮小，藉以使該半導體封裝結構達到輕薄短小之目的。
第1圖係為習知半導體封裝件1之剖面示意圖。如第1圖所示，該半導體封裝件1係包括：一封裝基板1a、一利用銲錫材13結合於該封裝基板1a上之半導體晶片19、以及用以包覆該半導體晶片19之封裝膠體(圖略)，以將該半導體封裝件1以其封裝基板1a藉由複數銲錫材13設於一電路板18上。
惟，近年來，因手持式電子裝置蓬勃發展，故該半導體封裝件1之封裝基板1a的厚度越作越薄，因而造成該封裝基板1a於封裝製程或搬運期間發生翹曲、彎曲或其它變形狀況之問題，致使該封裝基板1a之銲錫材13’,13”無法有效接合該半導體晶片19之接點190及該電路板18。
因此，如何克服習知技術中之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種封裝基板，係包括：基板本體，係具有相對之第一側與第二側，並包含有至少一介電層及形成於該介電層上之線路層；以及增層部，係為絕緣體且形成於該基板本體之第一側及/或第二側上。
本發明復提供一種封裝基板之製法，係包括：提供一基板本體，其具有相對之第一側與第二側，並包含有至少一介電層及形成於該介電層上之線路層；形成增高層於該基板本體之第一側及/或第二側上；以及移除該增高層之部分材質以形成至少一開口，俾令該形成至少一開口之增高層作為增層部。
前述之製法中，該增高層係以壓合方式形成於該基板本體上。
前述之製法中，部分該增高層之移除方式係以雷射方式或噴砂方式為之。
前述之封裝基板及其製法中，該增層部之材質係相同於該介電層之材質。
前述之封裝基板及其製法中，該基板本體係定義有複數作用區域，且該增層部係位於各該作用區域之間。
前述之封裝基板及其製法中，該增層部係形成於該基板本體之第一側及第二側上，且該基板本體之第一側上之增層部之厚度係不同於該基板本體之第二側上之增層部之厚度。
前述之封裝基板及其製法中，該增層部係形成於該基板本體之第一側及第二側上，且該基板本體之第一側上之增層部之厚度係等於該基板本體之第二側上之增層部之厚度。
前述之封裝基板及其製法中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之寬度係相同或不同於該第二側上之增層部之寬度。
前述之封裝基板及其製法中，該增層部之頂部係具有絕緣保護層。
前述之封裝基板及其製法中，該增層部係為框體結構。
另一方面，本發明提供一種電子封裝件，係包括：一如前述之封裝基板；以及至少一電子元件，係設於該基板本體之第一側及/或第二側上。
本發明亦提供一種電子封裝件之製法，係包括：提供一如前述之封裝基板；以及設置至少一電子元件於該基板本體之第一側及/或第二側上。
前述之電子封裝件及其製法中，該基板本體係定義有複數作用區域，且於單一作用區域內係設有複數規格相同之該電子元件。
前述之電子封裝件及其製法中，該基板本體係定義有複數作用區域，且於單一作用區域內係設有複數規格不同之該電子元件。
前述之電子封裝件及其製法中，該電子元件係位於該增層部所圍束之區域內。
前述之電子封裝件及其製法中，復包括封裝層，係形成於該基板本體之第一側及/或第二側上以包覆該電子元件。例如，該封裝層之厚度係大於或等於該增層部之厚度。
前述之電子封裝件及其製法中，該電子元件之厚度係相同或不同於該增層部之厚度。
由上可知，本發明之電子封裝件及其封裝基板與製法，主要藉由該增層部之設計，使該封裝基板保有一定的厚度，故相較於習知技術，本發明之封裝基板可避免於搬運或封裝製程中造成如翹曲之變形問題，進而避免該電子封裝件之封裝良率下降之情況。
1‧‧‧半導體封裝件
1a‧‧‧封裝基板
13,13’,13”‧‧‧銲錫材
18‧‧‧電路板
19‧‧‧半導體晶片
190‧‧‧接點
2,2’,4a‧‧‧封裝基板
20‧‧‧基板本體
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧介電層
201‧‧‧線路層
202,203‧‧‧電性接觸墊
21‧‧‧增高層
210‧‧‧開口
22,22’,42‧‧‧增層部
220‧‧‧第一絕緣保護層
23‧‧‧第二絕緣保護層
230‧‧‧開孔
3,3’,3a,3b,4,4’‧‧‧電子封裝件
31a,31b,41‧‧‧第一電子元件
310,320‧‧‧導電凸塊
311‧‧‧銲錫材
32‧‧‧第二電子元件
33‧‧‧封裝層
A1,A2‧‧‧作用區域
D1,D2,d,H,h,H’,h’,L1,L2,t,t1,t2,t1’,t2’,R1,R2‧‧‧厚度
W1,W2,W1’,W2’‧‧‧寬度
第1圖係為習知電子封裝件之剖視示意圖。
第2A至2E圖係為本發明之封裝基板及電子封裝件之製法之剖視示意圖。
第2C’圖係為第2C圖之上視示意圖。
第2E’圖係為第2E圖之另一實施例。
第3A及3B圖係為本發明之電子封裝件之其它實施例之剖視示意圖。
第4A及4B圖係為第3A圖之其它態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、 比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2C圖係為本發明之封裝基板2之製法之剖視示意圖。
於本實施例中，該封裝基板2係適用於雙面模壓的電子封裝件3，如第2E圖所示。
如第2A圖所示，提供一基板本體20，其具有相對之第一側20a與第二側20b。
於本實施例中，該基板本體20主要為絕緣板、金屬板、或如晶圓、晶片、矽材、玻璃等之半導體板材。例如，該基板本體20係為具核心層之線路構造(圖未示)或無核心層(coreless)之線路構造(如第2A圖所示)，該線路構造係包含至少一介電層200及設於該介電層200上之如重佈線路層(redistribution layer，簡稱RDL)形式之線路層201，其最外側之線路層201係具有電性接觸墊202,203。具體地，形成該線路層201之材質係為銅，且形成該介電層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。
或者，該基板本體亦可為矽中介板(Through Silicon interposer，簡稱TSI)或玻璃基板，其具有矽穿孔(Through-silicon via，簡稱TSV)與佈線層，如扇出(fan out)型RDL。因此，有關該基板本體之態樣繁多，並不限於上述。
又，該基板本體20之厚度t約為60~75微米(um)或60微米以下(該電性接觸墊202之厚度相對該基板本體20之厚度極薄，可省略)。
如第2B圖所示，形成一增高層21於於該基板本體20之第一側20a上，以覆蓋該些電性接觸墊202。
於本實施例中，該增高層21之材質係包含絕緣材，如聚對二唑苯(PBO)、聚醯亞胺(PI)、預浸材(PP)等介電材，其中，形成該增高層21之材質可相同或不相同形成該介電層200之材質。
再者，該增高層21之厚度d係為5至25微米(視該基板本體20所需結構強度增減)。
如第2C圖所示，藉由圖案化製程(如採用雷射或噴砂方式移除該增高層21之部分材質)，以於該增高層21中形成複數開口210，以令該增高層21構成一增層部22，以令該基板本體20之第一側20a之部分表面及電性接觸墊202外露於該些開口210，以製得封裝基板2。
於本實施例中，該增層部22係為封閉形式環狀框體結構，如第2C’圖所示，其無缺口或中斷處，且該基板本體20定義有複數作用區域A1,A2(該作用區域A1,A2係對應於開口210位置)，以藉由該增層部22圍繞各該作用區域A1,A2之邊緣而隔離各該作用區域A1,A2。
再者，該增層部22(該增高層21)係可透過壓合方式形成於該基板本體20上；或者，可利用黏著層或其它方式將該增層部22接合於該基板本體20上。應可理解地，以壓合方式形成該增層部22的製作方式可節省成本。
又，於另一實施例中，如第2D圖所示，增層部22’之頂部包含有第一絕緣保護層220。例如，於原始增層部22上形成一如防銲材之第一絕緣保護層220，且形成一如防銲材之第二絕緣保護層23於該基板本體20之第二側20b上，並使該第二絕緣保護層23形成有至少一開孔230，以令該基板本體20之第二側20b之部分表面及電性接觸墊203外露於該開孔230，以製得封裝基板2’。具體地，該封裝基板2,2’之厚度D1,D2係為85微米以下，以符合薄化之需求。
另外，如第2E圖所示，於後續製作電子封裝件3之過程中，可將複數第一電子元件31a,31b,41設於該基板本體20之第一側20a之增層部22,22’所圍束之區域內，並將第二電子元件32設於該基板本體20之第二側20b上，以電性連接該電性接觸墊202,203及線路層201，再形成一封裝層33於該基板本體20之第一側20a與該第二側20b上，以包覆該增層部22,22’、該些第一電子元件31a,31b,41與第二電子元件32。
所述之第一電子元件31a,31b,41係結合於該基板本體20之第一側20a上，其係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該第一電子元件31a,31b係為天線型半導體晶片，其具有相對之作用面與非作用面，該作用面藉由複數導電凸塊310以覆晶方式設於該電性接觸墊202上以電性連接該線路層201；或者，該第一電子元件31a,31b可以該非作用面設於該第一側20a上並使該作用面藉由複數銲線(圖略)以打線方式電性連接該線路層201；亦或，該第一電子元件41可為被動元件，其藉由銲錫材311設於該電性接觸墊202上以電性連接該線路層201。然而，有關該第一電子元件31a,31b,41電性連接該基板本體20之方式不限於上述。
另一方面，如第2E’圖及第2C圖所示，可於同一作用區域A2中設置相同規格的第一電子元件41，如相同型號、容值或阻值等被動元件置放於同一作用區域A2中，以提供較多空間區域設置該增層部22，因而提升該封裝基板2之剛性或強度。
所述之第二電子元件32係結合於該基板本體20之第二側20b上，其係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該第二電子元件32係為半導體晶片，其作用面藉由複數導電凸塊320以覆晶方式設於該電性接觸墊203 上以電性連接該線路層201；或者，該第二電子元件32可以打線方式電性連接該線路層201；亦或，該第二電子元件32可直接接觸該線路層201。然而，有關該第二電子元件32電性連接該基板本體20之方式不限於上述。
所述之封裝層33係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(expoxy)之封裝膠體或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)之方式形成於該基板本體20上。例如，該封裝層33於基板本體20之第一側20a上之厚度H可大於該增層部22,22’之厚度L1,L2，如第2E圖所示。
於其它實施例中，增層部之配置可依需求設於該基板本體20之第二側20b上(如第3A圖所示之電子封裝件3a)。具體地，該基板本體20之第一側20a之增層部22’之厚度t1可相同或不相同於該第二側20b之增層部22’之厚度t2。再者，如第3A圖所示，封裝層33於基板本體20之各別二側之厚度h可等於該增層部22’之厚度t1,t2，亦即，該封裝層33之上表面齊平該增層部22’之上表面；或者，該基板本體20之第一側20a之增層部22’之寬度W1可不相同(如第3A圖所示)於該第二側20b之增層部22’之寬度W2；亦或，該第一側20a上之增層部42之寬度W1’係相同於該第二側20b上之增層部42之寬度W2’(如第4A圖所示)。
於另一實施例中，增層部之配置可依需求設於該基板本體20之表面空曠區(如未設置電子元件之區域)。具體地，如第3A圖所示之第二側20b之增層部22’。
於另一實施例中，該增層部22,22’僅設於該基板本體20之線路層201之分佈面積較少之側。具體地，如第3B圖所示之電子封裝件3b，其基板本體20之第二側20b因僅需設置一顆晶片(該第二電子元件32)，故該基板本體20 之第二側20b會有較多的空間形成該增層部22’，因而該增層部22’未設於該第一側20a上。
因此，本發明之封裝基板2,2’及電子封裝件3,3’,3a,3b之製法係因應該基板本體20欲薄化至75微米以下時，藉由於該基板本體20上形成該增層部22,22’，使該封裝基板2,2’保有一定的厚度D1,D2，因而能避免該封裝基板2,2’於搬運或封裝製程中造成如翹曲之變形問題，進而有效避免該電子封裝件3,3’,3a,3b之封裝良率下降之情況。
再者，如第4A及4B圖所示之電子封裝件4,4’，該增層部42之厚度t1’,t2’可低於該第一電子元件31a,31b,41之厚度R1及第二電子元件32之厚度R2，以降低該封裝層33之厚度H’,h’而利於薄化該封裝基板4a，且該封裝層33之表面可齊平該第一電子元件31a或第二電子元件32，如第4B圖所示，以外露出該第一電子元件31a或第二電子元件32。
本發明復提供一種封裝基板2,2’,4a，其包括：一基板本體20以及至少一增層部22,22’,42。
所述之基板本體20係具有相對之第一側20a與第二側20b，且包含有至少一介電層200及設於該介電層200上之線路層201。
所述之增層部22,22’,42係形成於該基板本體20之第一側20a及/或第二側20b上，其中，該增層部22,22’,42係為絕緣體。
於一實施例中，該增層部22,22’,42之材質係同於該介電層200之材質。
於一實施例中，該基板本體20之第一側20a係定義有複數作用區域A1,A2，且該增層部22,22’,42係位於各該作用區域A1,A2之間。
於一實施例中，該增層部22’,42係形成於該基板本體20之第一側20a及第二側20b上，且該基板本體20之第一側20a上之增層部22’,42之厚度 t1,t1’係相同或不同於該基板本體20之第二側20b上之增層部22’,42之厚度t2,t2’。
於一實施例中，參考圖3A及圖4A所示，該增層部22’,42係形成於該基板本體20之第一側20a及第二側20b上，且該第一側20a上之增層部22’之寬度W1係不同於該第二側20b上之增層部22’之寬度W2；或者，該第一側20a上之增層部42之寬度W1’係相同於該第二側20b上之增層部42之寬度W2’。
於一實施例中，該增層部22’,42之頂部係具有絕緣保護層220。
本發明復提供一種電子封裝件3,3’,3a,3b,4,4’，係包括：該封裝基板2,2’,4a,4b、至少一第一電子元件31a,31b,41以及至少一第二電子元件32。
所述之第一電子元件31a,31b,41係設於該基板本體20之第一側20a上。
所述之第二電子元件32係設於該基板本體20之第二側20b上。
於其中一電子封裝件3’之實施例中，該基板本體20之第一側20a係定義有複數作用區域A1,A2，且於單一作用區域A2內係設有複數規格相同之該第一電子元件41。
於其中一電子封裝件3,3a,3b,4,4’之實施例中，該基板本體20之第一側20a係定義有複數作用區域A1,A2，且於單一作用區域A2內係設有複數規格不同之該第一電子元件31b,41。
於一實施例中，該第一電子元件31a,31b,41或第二電子元件32係位於該增層部22,22’,42所圍束之區域內。
於一實施例中，該增層部42之厚度t1’,t2’不同於該第一電子元件31a,31b,41之厚度R1及第二電子元件32之厚度R2。
於一實施例中，所述之電子封裝件3,3’,3a,3b,4,4’復包括一封裝層33，係形成於該基板本體20之第一側20a及/或第二側20b上以包覆該第一電子元 件31a,31b,41或第二電子元件32。例如，該封裝層33之厚度H,H’,h’係不同於該增層部22’,42之厚度L1,L2,t1,t2,t1’,t2’；或者，該封裝層33於基板本體20之各別二側之厚度h可相同於該增層部22’之厚度t1,t2。
綜上所述，本發明之電子封裝件及其封裝基板與製法，主要藉由該增層部之設計，使該封裝基板保有一定的厚度，以避免該封裝基板於搬運或封裝製程中造成如翹曲之變形問題，故本發明之封裝基板能避免該電子封裝件之封裝良率下降之情況。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝基板
20‧‧‧基板本體
20a‧‧‧第一側
20b‧‧‧第二側
202,203‧‧‧電性接觸墊
210‧‧‧開口
22‧‧‧增層部
A1,A2‧‧‧作用區域
D1‧‧‧厚度

Claims (34)

  1. 一種封裝基板，係包括：基板本體，係具有相對之第一側與第二側，並包含有至少一介電層及形成於該介電層上之線路層；以及增層部，係為絕緣體且形成於該基板本體之第一側及/或第二側上，其中，該增層部之頂部係具有絕緣保護層，且該絕緣保護層未超出該增層部之側面。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該增層部之材質係相同於該介電層之材質。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該基板本體定義有複數作用區域，且該增層部係位於各該作用區域之間。
  4. 如申請專利範圍第1項所述之封裝基板，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之厚度係不同於該第二側上之增層部之厚度。
  5. 如申請專利範圍第1項所述之封裝基板，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之厚度係相同於該第二側上之增層部之厚度。
  6. 如申請專利範圍第1項所述之封裝基板，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之寬度係不同於該第二側上之增層部之寬度。
  7. 如申請專利範圍第1項所述之封裝基板，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之寬度係相同於該第二側上之增層部之寬度。
  8. 如申請專利範圍第1項所述之封裝基板，其中，該增層部係為框體結構。
  9. 一種電子封裝件，係包括：一如申請專利範圍第1項所述之封裝基板；以及至少一電子元件，係設於該基板本體之第一側及/或第二側上。
  10. 如申請專利範圍第9項所述之電子封裝件，其中，該基板本體係定義有複數作用區域，且於單一作用區域內係設有複數規格相同之該電子元件。
  11. 如申請專利範圍第9項所述之電子封裝件，其中，該基板本體係定義有複數作用區域，且於單一作用區域內係設有複數規格不同之該電子元件。
  12. 如申請專利範圍第9項所述之電子封裝件，其中，該電子元件係位於該增層部所圍束之區域內。
  13. 如申請專利範圍第9項所述之電子封裝件，復包括封裝層，係形成於該基板本體之第一側及/或第二側上以包覆該電子元件。
  14. 如申請專利範圍第13項所述之電子封裝件，其中，該封裝層之厚度係大於或等於該增層部之厚度。
  15. 如申請專利範圍第9項所述之電子封裝件，其中，該電子元件之厚度係相同於該增層部之厚度。
  16. 如申請專利範圍第9項所述之電子封裝件，其中，該電子元件之厚度係不同於該增層部之厚度。
  17. 一種封裝基板之製法，係包括：提供一基板本體，其具有相對之第一側與第二側，並包含有至少一介電層及形成於該介電層上之線路層； 形成增高層於該基板本體之第一側及/或第二側上；以及移除該增高層之部分材質以形成有至少一開口，俾令該形成有至少一開口之增高層作為增層部，其中，該增層部之頂部係具有絕緣保護層，且該絕緣保護層未超出該增層部之側面。
  18. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增層部之材質係相同於該介電層之材質。
  19. 如申請專利範圍第17項所述之封裝基板之製法，其中，該基板本體係定義有複數作用區域，且該增層部係位於各該作用區域之間。
  20. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之厚度係不同於該第二側上之增層部之厚度。
  21. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之厚度係相同於該基板本體之第二側上之增層部之厚度。
  22. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之寬度係不同於該第二側上之增層部之寬度。
  23. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增層部係形成於該基板本體之第一側及第二側上，且該第一側上之增層部之寬度係相同於該第二側上之增層部之寬度。
  24. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增層部係為框體結構。
  25. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增高層係以壓合方式形成於該基板本體上。
  26. 如申請專利範圍第17項所述之封裝基板之製法，其中，該增高層之移除方式係以雷射方式或噴砂方式為之。
  27. 一種電子封裝件之製法，係包括：提供一如申請專利範圍第1項所述之封裝基板；以及設置至少一電子元件於該基板本體之第一側及/或第二側上。
  28. 如申請專利範圍第27項所述之電子封裝件之製法，其中，該基板本體係定義有複數作用區域，且於單一作用區域內係設有複數規格相同之該電子元件。
  29. 如申請專利範圍第27項所述之電子封裝件之製法，其中，該基板本體係定義有複數作用區域，且於單一作用區域內係設有複數規格不同之該電子元件。
  30. 如申請專利範圍第27項所述之電子封裝件之製法，其中，該電子元件係位於該增層部所圍束之區域內。
  31. 如申請專利範圍第27項所述之電子封裝件之製法，復包括形成封裝層於該基板本體之第一側及/或第二側上，以包覆該電子元件。
  32. 如申請專利範圍第31項所述之電子封裝件之製法，其中，該封裝層之厚度係大於或等於該增層部之厚度。
  33. 如申請專利範圍第27項所述之電子封裝件之製法，其中，該電子元件之厚度係相同於該增層部之厚度。
  34. 如申請專利範圍第27項所述之電子封裝件之製法，其中，該電子元件之厚度係不同於該增層部之厚度。
TW108103305A 2019-01-29 2019-01-29 電子封裝件及其封裝基板與製法 TWI691041B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108103305A TWI691041B (zh) 2019-01-29 2019-01-29 電子封裝件及其封裝基板與製法
CN201910116194.4A CN111490025B (zh) 2019-01-29 2019-02-15 电子封装件及其封装基板与制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108103305A TWI691041B (zh) 2019-01-29 2019-01-29 電子封裝件及其封裝基板與製法

Publications (2)

Publication Number Publication Date
TWI691041B true TWI691041B (zh) 2020-04-11
TW202029448A TW202029448A (zh) 2020-08-01

Family

ID=71134378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103305A TWI691041B (zh) 2019-01-29 2019-01-29 電子封裝件及其封裝基板與製法

Country Status (2)

Country Link
CN (1) CN111490025B (zh)
TW (1) TWI691041B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038242A (zh) * 2020-09-10 2020-12-04 华进半导体封装先导技术研发中心有限公司 先重布线扇出型封装方法及结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173811A1 (en) * 2002-08-26 2005-08-11 Kinsman Larry D. Optically interactive device package array
US20070120213A1 (en) * 2005-11-28 2007-05-31 Hiew Siew S Wire under dam package and method for packaging image-sensor
TW200950052A (en) * 2008-05-30 2009-12-01 Phoenix Prec Technology Corp Package structure having semiconductor component embedded therein and fabrication method thereof
TW201340263A (zh) * 2012-03-21 2013-10-01 Chipmos Technologies Inc 半導體封裝結構
TW201611215A (zh) * 2014-09-11 2016-03-16 矽品精密工業股份有限公司 封裝結構及其製法
TW201816950A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400802B2 (ja) * 1999-08-23 2010-01-20 大日本印刷株式会社 リードフレーム及びその製造方法並びに半導体装置
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2006059863A (ja) * 2004-08-17 2006-03-02 Cmk Corp パッケージ基板及びその製造方法
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
TWI452661B (zh) * 2007-01-30 2014-09-11 線路直接連接晶片之封裝結構
WO2010059133A1 (en) * 2008-11-21 2010-05-27 Advanpack Solutions Private Limited Semiconductor package and manufacturing method thereof
TW201316462A (zh) * 2011-10-13 2013-04-16 矽品精密工業股份有限公司 封裝件及其製法
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
TWI545997B (zh) * 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法
JP6793755B2 (ja) * 2016-12-22 2020-12-02 三井金属鉱業株式会社 多層配線板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173811A1 (en) * 2002-08-26 2005-08-11 Kinsman Larry D. Optically interactive device package array
US20070120213A1 (en) * 2005-11-28 2007-05-31 Hiew Siew S Wire under dam package and method for packaging image-sensor
TW200950052A (en) * 2008-05-30 2009-12-01 Phoenix Prec Technology Corp Package structure having semiconductor component embedded therein and fabrication method thereof
TW201340263A (zh) * 2012-03-21 2013-10-01 Chipmos Technologies Inc 半導體封裝結構
TW201611215A (zh) * 2014-09-11 2016-03-16 矽品精密工業股份有限公司 封裝結構及其製法
TW201816950A (zh) * 2016-10-21 2018-05-01 力成科技股份有限公司 晶片封裝結構及其製造方法

Also Published As

Publication number Publication date
TW202029448A (zh) 2020-08-01
CN111490025A (zh) 2020-08-04
CN111490025B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
TWI645527B (zh) 電子封裝件及其製法
TW201926588A (zh) 電子封裝件及其製法
TW201933573A (zh) 電子封裝件及其製法
US9716079B2 (en) Multi-chip package having encapsulation body to replace substrate core
TWI652787B (zh) 電子封裝件及其製法
TW202101713A (zh) 電子封裝件及其製法
US11610850B2 (en) Electronic package and fabrication method thereof
TWI791881B (zh) 電子封裝件及其組合式基板與製法
US20140210106A1 (en) ULTRA THIN PoP PACKAGE
US11881459B2 (en) Electronic package and fabrication method thereof
CN114121869A (zh) 电子封装件及其制法
TW201639085A (zh) 電子封裝件之製法及電子封裝結構
US20230395571A1 (en) Electronic package and manufacturing method thereof
TWI732509B (zh) 電子封裝件
TWI691041B (zh) 電子封裝件及其封裝基板與製法
TW201926607A (zh) 電子封裝件及其製法
TW202135244A (zh) 電子封裝件
TWI718801B (zh) 電子封裝件之製法
TWI567843B (zh) 封裝基板及其製法
TWI802726B (zh) 電子封裝件及其承載基板與製法
TWI736736B (zh) 電子封裝件及其製法
TWI645523B (zh) 封裝結構及其製法
TW201719841A (zh) 電子封裝件及其製法
TWI614844B (zh) 封裝堆疊結構及其製法
TWI612627B (zh) 電子封裝件及其製法