TW201639085A - 電子封裝件之製法及電子封裝結構 - Google Patents
電子封裝件之製法及電子封裝結構 Download PDFInfo
- Publication number
- TW201639085A TW201639085A TW104113206A TW104113206A TW201639085A TW 201639085 A TW201639085 A TW 201639085A TW 104113206 A TW104113206 A TW 104113206A TW 104113206 A TW104113206 A TW 104113206A TW 201639085 A TW201639085 A TW 201639085A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- electronic component
- electronic package
- electronic
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000005538 encapsulation Methods 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000006073 displacement reaction Methods 0.000 abstract description 11
- 238000009825 accumulation Methods 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 107
- 239000004065 semiconductor Substances 0.000 description 19
- 239000011241 protective layer Substances 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種電子封裝件之製法，係先提供一承載件，其中，該承載件係包含一基板、形成於該基板上並具有開口之定位層、及覆蓋該基板與定位層之結合層，以令該開口與該基板形成凹部；接著，置放至少一電子元件於該凹部中之結合層上，再形成封裝層於該結合層上以包覆該電子元件，之後形成線路重佈層於該封裝層上，並與該電子元件電性連接，最後移除該承載件，故藉由多種不同材質形成具有凹部之承載件，使每一凹部中具有各自的位移空間，而不會影響周圍之結合層，因而能降低形變位移量之累積，以減少該電子元件的位移量。本發明復提供電子封裝結構。
Description
本發明係有關一種電子封裝件，尤指一種可防止電子元件偏移的電子封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，係發展出晶圓級封裝(Wafer Level Packaging,WLP)的技術。
如第1A至1D圖，係為習知晶圓級半導體封裝件1之製法之剖面示意圖。
如第1A圖所示，形成一熱化離型膠層(thermal release tape)11於一承載件10上。
接著，置放複數半導體元件12於該熱化離型膠層11上，該些半導體元件12具有相對之作用面12a與非作用面12b，各該作用面12a上均具有複數電極墊120，且各該作用面12a黏著於該熱化離型膠層11上。
如第1B圖所示，以模壓(molding)方式形成一封裝膠體13於該熱化離型膠層11上，以包覆該半導體元件12。
如第1C圖所示，進行烘烤製程以硬化該封裝膠體13，而同時該熱化離型膠層11因受熱後會失去黏性，故可一併移除該熱化離型膠層11與該承載件10，以外露該半導體元件12之作用面12a。
如第1D圖所示，進行線路重佈層(Redistribution layer，簡稱RDL)製程，係形成一線路重佈結構14於該封裝膠體13與該半導體元件12之作用面12a上，令該線路重佈結構14電性連接該半導體元件12之電極墊120。
接著，形成一絕緣保護層15於該線路重佈結構14上，且該絕緣保護層15外露該線路重佈結構14之部分表面，以供結合如銲球之導電元件16。
惟，習知半導體封裝件1之製法中，該熱化離型膠層11具有撓性，且因其熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)之影響，故當溫度產生變化時，使設置於該承載件10上之該熱化離型膠層11多處發生伸縮現象而彼此之間互相推擠，致使位移量累積，而影響該半導體元件12固定之精度，亦即容易使半導體元件12產生偏移，致使該半導體元件12未置於該熱化離型膠層11之預定位置上，且當該承載件10移除後會造成該封裝膠體13翹曲(warpage)過大。
故而，該線路重佈結構14與該半導體元件12之電極墊120間的對位將產生偏移，當該承載件10之尺寸越大時，各該半導體元件12間之位置公差亦隨之加大，而當偏移公差過大時，將使該線路重佈結構14無法與該電極墊
120連接，亦即對該線路重佈結構14與該半導體元件12間之電性連接造成極大影響，因而造成良率過低及產品可靠度不佳等問題。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝結構，係包括：一承載件，其包含有一基板、形成於該基板上並具有至少一開口之定位層、及覆蓋該基板與定位層之結合層，以令該開口與該基板形成凹部；至少一電子元件，係設於該凹部中；封裝層，係包覆該電子元件；以及線路重佈層，係形成於該封裝層上並電性連接該電子元件。
前述之電子封裝結構中，該電子元件係凸伸出該凹部。
前述之電子封裝結構中，該封裝層係具有相對之第一表面及第二表面，且該電子元件外露於該第一表面。
前述之電子封裝結構中，該線路重佈層係由複數線路層及介電層依序相疊而成，且該些線路層係電性連接該電子元件。
前述之電子封裝結構中，復包括導電元件，係電性連接該線路重佈層。
本發明復提供一種電子封裝件之製法，係包括：提供一承載件，其中，該承載件係包括有一基板、形成於該基板上並具有開口之定位層、及覆蓋該基板與定位層之結合
層，以令該開口與該基板形成凹部；置放至少一電子元件於該凹部中之結合層上；形成封裝層於該結合層上，以令該封裝層包覆該電子元件；形成線路重佈層於該封裝層上，並與該電子元件電性連接；以及移除該承載件。
前述之製法中，該定位層係先形成於該基板上，再以圖案化製程形成該開口。
前述之製法中，該定位層係為一具有該開口之架體，以架設於該基板上。
前述之製法中，該電子元件凸伸出該凹部。
前述之製法中，該封裝層具有相對之第一表面及第二表面，且該電子元件外露於該第一表面。
前述之製法中，以蝕刻或剝除方式移除該基板。
前述之製法中，藉由研磨或切除製程，移除該定位層與該結合層，且一併移除該封裝層之部分材質及該電子元件之部分材質。
前述之結構及製法中，該承載件復包括有形成於該基板上之另一結合層，且該定位層及該結合層係形成於該另一結合層上。
前述之結構及製法中，該電子元件為多晶片模組。
由上可知，本發明之電子封裝件之製法及電子封裝結構中，係藉由多種不同材質形成具有凹部之承載件，使每一凹部中具有各自的位移空間，故於製程中，當該結合層發生形變時，每一凹部中的結合層可各自形變，而不會影響周圍之凹部中的結合層，因而能降低形變位移量之累
積，以減少該電子元件的位移量。因此，於後續RDL製程與切單製程中，可提升該電子元件的定位精準度，以提升產品良率及可靠度。
1‧‧‧半導體封裝件
10、20‧‧‧承載件
11‧‧‧熱化離型膠層
12‧‧‧半導體元件
12a、21a‧‧‧作用面
12b、21b‧‧‧非作用面
120、210‧‧‧電極墊
13‧‧‧封裝膠體
14、23‧‧‧線路重佈結構
15、232‧‧‧絕緣保護層
16、24‧‧‧導電元件
2、2’‧‧‧電子封裝件
2a‧‧‧電子封裝結構
200‧‧‧凹部
201‧‧‧基板
202‧‧‧第一結合層
203‧‧‧定位層
2030‧‧‧開口
204‧‧‧第二結合層
21、21’‧‧‧電子元件
212‧‧‧結合材
212a、212b‧‧‧晶片
22‧‧‧封裝層
22a‧‧‧第一表面
22b‧‧‧第二表面
230‧‧‧介電層
231‧‧‧線路層
2320‧‧‧開孔
W1、W2‧‧‧寬度
S‧‧‧切割路徑
第1A至1D圖係為習知半導體封裝件之剖面示意圖；以及第2A至2H圖係本發明之電子封裝件之製法之剖面示意圖；其中，第2B’圖係第2B圖之另一實施例，第2H’圖係第2H圖之另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“一”、“第一”及“第二”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2H圖係為本發明之電子封裝件2之製法之第一實施例的剖面示意圖。
如第2A圖所示，提供一具有複數凹部200之承載件20。
於本實施例中，該承載件20係包括一基板201、形成於該基板201上之第一結合層202、形成於該第一結合層202上之定位層203、及覆蓋該第一結合層202與定位層203之第二結合層204。
具體地，該基板201係為絕緣材、矽、玻璃或金屬，且該第一結合層202之材質可為氧化矽(SiO2)或氮化矽(SixNy)，而該定位層203之材質可為聚苯並噁唑(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、苯基環丁烯(benzocyclobutane，簡稱BCB)、或感光型光阻等感光材料。
該定位層203可透過例如塗佈(coating)之方式先形成於該第一結合層202上，再圖案化該定位層203以形成複數開口2030；或者，該定位層203為預先形成有複數開口2030之架體(Frame)，再設於該第一結合層202上，之後塗佈該第二結合層204，其中，該架體之材質可例如為金屬或塑膠，並無特別限制。
又，該第二結合層204係如晶片絕緣膜(die attach film，簡稱DAF)；或者，該第二結合層204亦可以塗膠方式形成。具體地，該第二結合層204係形成於該些開口2030中以覆蓋該第一結合層202，使該第二結合層204對應該
些開口2030而形成該些凹部200，其中，該些凹部200截面寬度W1係小於該些開口2030之截面寬度W2。
如第2B圖所示，置放複數電子元件21於該些凹部200中。
於本實施例中，各該電子元件21係具有相對之作用面21a與非作用面21b，該作用面21a具有複數電極墊210，且各該電子元件21藉由該非作用面21b而結合至該第二結合層204上，並使各該電子元件21凸伸出該些凹部200。
另外，該開口2030或該凹部200與該電子元件21之數量亦可為一個。
再者，該些電子元件21係可為主動元件、被動元件或其組合者，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。於此，該些電子元件21係為如單一晶片結構之主動元件，且得於其中一凹部200中係置放至少一之電子元件21。於本實施例中係以單一凹部200中置放數量為二之電子元件21為例，但不限於此。
於其它實施例中，如第2B’圖所示，該電子元件21’亦可為如多晶片模組之主動元件，例如，先將兩晶片212a,212b以結合材212(如環氧樹脂)相結合成一模組，再將該模組置放於該凹部200中。
如第2C圖所示，接續第2B圖之製程，形成一封裝層22於該承載件20與該些電子元件21上。
於本實施例中，該封裝層22係填入該些凹部200中，以令該封裝層22包覆該電子元件21。
如第2D圖所示，執行研磨製程，薄化該封裝層22之厚度以定義出該封裝層22之第一表面22a，並使該些電子元件21之該些電極墊210外露於該第一表面22a，且該些電子元件21之作用面21a係齊平於該封裝層22之該第一表面22a。
於本實施例中，該封裝層22定義有相對該第一表面22a之第二表面22b，以結合於該第二結合層204上。
如第2E圖所示，進行線路重佈層(Redistribution layer，簡稱RDL)製程，即形成一線路重佈結構23於該封裝層22上，且該線路重佈結構23係電性連接該些電子元件21之該些電極墊210。
於本實施例中，該線路重佈結構23係包含相疊之介電層230、線路層231及絕緣保護層232，且該絕緣保護層232形成複數開孔2320，令最外側之該線路層231之部分表面外露於各該開孔2320，以供結合如銲球之導電元件24。
如第2F圖所示，以蝕刻或剝除方式，移除該基板201與該第一結合層202。
如第2G圖所示，執行研磨或切除製程，移除該定位層203、第二結合層204、該封裝層22之第二表面22b之部分材質及該電子元件21之非作用面21b之部分材質，以薄化該封裝層22之第二表面22b及該些電子元件21之非作用面21b。
於本實施例中，於薄化後，該封裝層22之第二表面
22b係齊平該電子元件21之非作用面21b。
如第2H圖所示，沿如第2G圖所示之切割路徑S進行切單製程，以形成本發明之電子封裝件2。
於其它實施例中，若接續第2B’圖之製程，將得到如第2H’圖所示之電子封裝件2’。
本發明之製法中，藉由在該基板201上形成該具有開口2030之定位層203，以令該承載件20形成凹部200，再將該些電子元件21設於該凹部200中，故於製程中，當溫度變化而使該第二結合層204發生形變時，每一凹部200可自行提供向上延伸之空間，即該些凹部200中的第二結合層204可各自形變，而不會影響周圍之凹部200中的第二結合層204，因而能降低形變位移量之累積，以減少該電子元件21的位移量。
因此，於後續RDL製程與切單製程中，可提升該電子元件21的定位精準度，以提升產品良率及可靠度。
本發明係提供一種電子封裝結構2a，如第2E圖所示，係包括：一具有複數凹部200之承載件20、設於該些凹部200中之複數電子元件21,21’、包覆該些電子元件21,21’之封裝層22、電性連接該電子元件21,21’之線路重佈結構23、以及電性連接該線路重佈結構23之導電元件24。
所述之承載件20係包括一基板201、形成於該基板201上之第一結合層202、形成於該第一結合層202上並具有複數開口2030之定位層203、及覆蓋該第一結合層202與定位層203之第二結合層204。
所述之電子元件21,21’係具有相對之作用面21a及非作用面21b，該作用面21a具有複數電極墊210，且該電子元件21,21’以其非作用面21b結合於該第二結合層204上。
所述之封裝層22係具有相對之第一表面22a及第二表面22b，該些電極墊210係外露於該第一表面22a，例如，該作用面21a係齊平於該第一表面22a。
所述之線路重佈結構23係包含相疊之介電層230、線路層231及一設於最外側之絕緣保護層232，且該絕緣保護層232形成有複數開孔2320，使最外側之部分線路層231外露於各該開孔2320，以供結合該些導電元件24。
於一實施例中，各該電子元件21,21’係凸伸出該些凹部200。
綜上所述，本發明之電子封裝件之製法及電子封裝結構中，主要藉由多種不同材質形成具有凹部之承載件，使每一凹部中具有各自的位移空間，故於製程中，當該第二結合層發生形變時，每一凹部中的第二結合層可各自形變，而不會影響周圍之凹部中的第二結合層，因而能降低形變位移量之累積，以減少該電子元件的位移量。因此，於後續RDL製程與切單製程中，可提升該電子元件的定位精準度，以提升產品良率及可靠度。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修
改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2a‧‧‧電子封裝結構
20‧‧‧承載件
200‧‧‧凹部
201‧‧‧基板
202‧‧‧第一結合層
203‧‧‧定位層
204‧‧‧第二結合層
21‧‧‧電子元件
210‧‧‧電極墊
22‧‧‧封裝層
23‧‧‧線路重佈結構
230‧‧‧介電層
231‧‧‧線路層
232‧‧‧絕緣保護層
2320‧‧‧開孔
24‧‧‧導電元件
Claims (17)
- 一種電子封裝結構，係包括：一承載件，其包含有一基板、形成於該基板上並具有至少一開口之定位層、及覆蓋該基板與定位層之結合層，以令該開口與該基板形成凹部；至少一電子元件，係設於該凹部中；封裝層，係包覆該電子元件；以及線路重佈層，係形成於該封裝層上並電性連接該電子元件。
- 如申請專利範圍第1項所述之電子封裝結構，其中，該電子元件係凸伸出該凹部。
- 如申請專利範圍第1項所述之電子封裝結構，其中，該封裝層係具有相對之第一表面及第二表面，且該電子元件外露於該第一表面。
- 如申請專利範圍第1項所述之電子封裝結構，其中，該線路重佈層係由複數線路層及介電層依序相疊而成，且該些線路層係電性連接該電子元件。
- 如申請專利範圍第1項所述之電子封裝結構，復包括導電元件，係電性連接該線路重佈層。
- 如申請專利範圍第1項所述之電子封裝結構，其中，該承載件復包括有形成於該基板上之另一結合層，且該定位層及該結合層係形成於該另一結合層上。
- 如申請專利範圍第1項所述之電子封裝結構，其中，該電子元件為多晶片模組。
- 一種電子封裝件之製法，係包括：提供一承載件，其中，該承載件包括有一基板、形成於該基板上並具有至少一開口之定位層、及覆蓋該基板與定位層之結合層，以令該開口與該基板形成凹部；置放至少一電子元件於該凹部中之結合層上；形成封裝層於該結合層上，以令該封裝層包覆該電子元件；形成線路重佈層於該封裝層上，並與該電子元件電性連接；以及移除該承載件。
- 如申請專利範圍第8項所述之電子封裝件之製法，其中，該定位層係先形成於該基板上，再以圖案化製程形成該開口。
- 如申請專利範圍第8項所述之電子封裝件之製法，其中，該定位層係為一具有該開口之架體，以架設於該基板上。
- 如申請專利範圍第8項所述之電子封裝件之製法，其中，該電子元件凸伸出該凹部。
- 如申請專利範圍第8項所述之電子封裝件之製法，其中，該封裝層具有相對之第一表面及第二表面，且該電子元件外露於該第一表面。
- 如申請專利範圍第8項所述之電子封裝件之製法，復包括以蝕刻或剝除方式移除該基板。
- 如申請專利範圍第8項所述之電子封裝件之製法，其中，藉由研磨或切除製程，移除該定位層與該結合層。
- 如申請專利範圍第14項所述之電子封裝件之製法，其中，於移除該定位層與該結合層時，一併移除該封裝層之部分材質及該電子元件之部分材質。
- 如申請專利範圍第8項所述之電子封裝件之製法，其中，該承載件復包括有形成於該基板上之另一結合層，且該定位層及該結合層係形成於該另一結合層上。
- 如申請專利範圍第8項所述之電子封裝件之製法，其中，該電子元件為多晶片模組。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104113206A TWI550783B (zh) | 2015-04-24 | 2015-04-24 | 電子封裝件之製法及電子封裝結構 |
| CN201510236476.XA CN106206463B (zh) | 2015-04-24 | 2015-05-11 | 电子封装件的制法及电子封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104113206A TWI550783B (zh) | 2015-04-24 | 2015-04-24 | 電子封裝件之製法及電子封裝結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI550783B TWI550783B (zh) | 2016-09-21 |
| TW201639085A true TW201639085A (zh) | 2016-11-01 |
Family
ID=57445166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104113206A TWI550783B (zh) | 2015-04-24 | 2015-04-24 | 電子封裝件之製法及電子封裝結構 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106206463B (zh) |
| TW (1) | TWI550783B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI700796B (zh) * | 2019-05-23 | 2020-08-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI712135B (zh) * | 2019-09-16 | 2020-12-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331627A (zh) * | 2017-07-03 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种芯片封装方法及芯片封装结构 |
| CN109979890A (zh) * | 2017-12-28 | 2019-07-05 | 凤凰先驱股份有限公司 | 电子封装件及其制法 |
| CN108922853A (zh) * | 2018-07-09 | 2018-11-30 | 中国电子科技集团公司第五十八研究所 | 一种基于Fan-out工艺的三维结构制作方法 |
| CN113013555A (zh) * | 2019-12-03 | 2021-06-22 | 北京小米移动软件有限公司 | 电池保护板的加工工艺、电池保护板、电池和电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI237885B (en) * | 2004-10-22 | 2005-08-11 | Phoenix Prec Technology Corp | Semiconductor device having carrier embedded with chip and method for fabricating the same |
| JP5636265B2 (ja) * | 2010-11-15 | 2014-12-03 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| TW201232851A (en) * | 2011-01-18 | 2012-08-01 | Siliconware Precision Industries Co Ltd | Package having emitting element and method for manufacturing the same |
| TWI446501B (zh) * | 2012-01-20 | 2014-07-21 | 矽品精密工業股份有限公司 | 承載板、半導體封裝件及其製法 |
| TWI497664B (zh) * | 2013-05-17 | 2015-08-21 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
| TWI582913B (zh) * | 2013-08-02 | 2017-05-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| TWI557853B (zh) * | 2014-11-12 | 2016-11-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
-
2015
- 2015-04-24 TW TW104113206A patent/TWI550783B/zh active
- 2015-05-11 CN CN201510236476.XA patent/CN106206463B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI700796B (zh) * | 2019-05-23 | 2020-08-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI712135B (zh) * | 2019-09-16 | 2020-12-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206463A (zh) | 2016-12-07 |
| CN106206463B (zh) | 2019-09-06 |
| TWI550783B (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180374820A1 (en) | Manufacturing method of semiconductor device and semiconductor device thereof | |
| TWI514542B (zh) | 具有圍繞矽穿封裝孔（ＴＰＶ）的末端部分之開口的晶粒封裝及使用該晶粒封裝之層疊封裝（ＰｏＰ） | |
| TWI550783B (zh) | 電子封裝件之製法及電子封裝結構 | |
| TWI500091B (zh) | 封裝一半導體裝置之方法及封裝裝置 | |
| TWI441285B (zh) | 用於封裝裝置之凹陷的半導體基底及其方法 | |
| TWI570842B (zh) | 電子封裝件及其製法 | |
| TWI463619B (zh) | 半導體封裝件及其製法 | |
| US20170148761A1 (en) | Method of fabricating semiconductor package | |
| US11081415B2 (en) | Method for manufacturing electronic package | |
| KR20180027679A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| TWI423355B (zh) | 晶片尺寸封裝件及其製法 | |
| TW201933573A (zh) | 電子封裝件及其製法 | |
| TWI543320B (zh) | 半導體封裝件及其製法 | |
| US20160079110A1 (en) | Semiconductor package, carrier structure and fabrication method thereof | |
| TWI574333B (zh) | 電子封裝件及其製法 | |
| CN110797293A (zh) | 封装堆叠结构及其制法暨封装结构 | |
| TW201403774A (zh) | 半導體封裝件及其製法 | |
| TWI621223B (zh) | 電子封裝件及其製法 | |
| TWI567843B (zh) | 封裝基板及其製法 | |
| TWI691041B (zh) | 電子封裝件及其封裝基板與製法 | |
| US10796931B2 (en) | Manufacturing method of package structure | |
| TWI541946B (zh) | 半導體封裝件及其製法 | |
| TWI556381B (zh) | 半導體封裝件及其製法 | |
| TWI710032B (zh) | 封裝堆疊結構及其製法暨封裝結構 | |
| TWI736736B (zh) | 電子封裝件及其製法 |