TWI497664B - 半導體封裝件之製法 - Google Patents

半導體封裝件之製法 Download PDF

Info

Publication number
TWI497664B
TWI497664B TW102117492A TW102117492A TWI497664B TW I497664 B TWI497664 B TW I497664B TW 102117492 A TW102117492 A TW 102117492A TW 102117492 A TW102117492 A TW 102117492A TW I497664 B TWI497664 B TW I497664B
Authority
TW
Taiwan
Prior art keywords
stopper
insulating layer
active surface
carrier
semiconductor
Prior art date
Application number
TW102117492A
Other languages
English (en)
Other versions
TW201445685A (zh
Inventor
陳彥亨
林畯棠
紀傑元
劉鴻汶
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102117492A priority Critical patent/TWI497664B/zh
Priority to CN201310202958.4A priority patent/CN104167371B/zh
Priority to US14/146,171 priority patent/US9224646B2/en
Publication of TW201445685A publication Critical patent/TW201445685A/zh
Application granted granted Critical
Publication of TWI497664B publication Critical patent/TWI497664B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

半導體封裝件之製法
本發明係有關一種半導體封裝件之製法，尤指一種能提升產品可靠度之半導體封裝件之製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，係發展出扇出(fan out)型封裝的技術。
如第1A至1D圖，係為習知扇出型半導體封裝件1之製法之剖面示意圖。
如第1A圖所示，提供一承載件10，且該承載件10上具有黏著層11。
接著，置放複數半導體元件12於該黏著層11上，該些半導體元件12具有相對之主動面12a與非主動面12b，各該主動面12a上均具有複數電極墊120，且各該主動面12a黏著於該黏著層11上。
如第1B圖所示，以壓合(lamination)方式形成一絕緣層13於該黏著層11上，以包覆該半導體元件12。
如第1C圖所示，熱固該絕緣層13後，再移除該承載件10及黏著層11，以外露該半導體元件12之主動面12a。
如第1D圖所示，進行線路重佈層(Redistribution layer,RDL)製程，係形成一線路重佈結構14於該絕緣層13與該半導體元件12之主動面12a上，令該線路重佈結構14電性連接該半導體元件12之電極墊120。
接著，形成一絕緣保護層15於該線路重佈結構14上，且該絕緣保護層15外露該線路重佈結構14之部分表面，以供結合如銲錫凸塊之導電元件16。
惟，習知半導體封裝件1之製法中，於壓合製程時，烘烤該絕緣層13(即熱固製程)會產生極大應力，此時由該承載件10分散應力，故當該承載件10移除後，會造成該絕緣層13翹曲(warpage)，如第1D’圖所示，致使該線路重佈結構14與該半導體元件12之電極墊120間的對位將產生偏移。故而，當該承載件10之尺寸越大時，各該半導體元件12間之位置公差亦隨之加大，而當翹曲過大時，將使該線路重佈結構14無法與該電極墊120連接，亦即對該線路重佈結構14與該半導體元件12間之電性連接造成極大影響，因而造成良率過低及產品可靠度不佳等問題。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種半導體封裝件之製法，係包括：提供一封裝單元，該封裝單 元具有絕緣層及嵌埋於該絕緣層中之至少一半導體元件，該半導體元件具有相對之主動面與非主動面，該主動面上具有複數電極墊，且該絕緣層係露出該半導體元件之主動面，又於該絕緣層上形成凹部；以及形成電性連接該些電極墊之線路重佈結構於該半導體元件之主動面上。
前述之製法中，該封裝單元之製程係包括：提供一承載件，該承載件係定義有複數置放區，且各該置放區之間係具有間隔；形成擋止件於該些間隔上，該擋止件具有相對之第一側與第二側，且該第一側具有開口，該擋止件並以其第一側結合至該承載件上；該半導體元件以其主動面結合於各該置放區上；形成該絕緣層於該承載件、擋止件與半導體元件上，且於該絕緣層上定義出包覆該擋止件之該凹部；以及移除該承載件。
前述之製法中，該封裝單元之製程係包括：提供一承載件，該承載件係定義有複數置放區，且各該置放區之間係具有間隔；形成擋止件於該些間隔上，該擋止件具有相對之第一側與第二側，該擋止件並以其第一側結合至該承載件上；該半導體元件以其主動面結合於各該置放區上；形成該絕緣層於該承載件、擋止件與半導體元件上，且於該絕緣層上定義出包覆該擋止件之該凹部；移除該承載件，以露出該擋止件；以及移除該擋止件。
前述之製法中，該擋止件之表面形成有薄膜，以接觸該絕緣層。
前述之製法中，該絕緣層係以模壓方式、壓合薄膜方 式或印刷方式製作之。
前述之製法中，復包括形成絕緣保護層於該線路重佈結構上，且該絕緣保護層具有複數外露該線路重佈結構之開孔。
另外，前述之製法中，復包括於形成線路重佈結構後，進行切單製程，例如，沿各該置放區之邊緣進行切割。
由上可知，本發明之半導體封裝件之製法，係藉由於絕緣層上形成凹部，以經由該凹部釋放該絕緣層之應力，而改善該絕緣層之翹曲程度。
因此，當該承載件之尺寸越大時，該絕緣層之翹曲程度不會隨之加大，故於製作該重佈線路結構時，該重佈線路結構與該半導體元件間之電性連接能有效對接，因而能避免良率過低及產品可靠度不佳等問題，以降低成本及提高產能。
1,2‧‧‧半導體封裝件
10,20‧‧‧承載件
11,202‧‧‧黏著層
12,22‧‧‧半導體元件
12a,22a‧‧‧主動面
12b,22b‧‧‧非主動面
120,220‧‧‧電極墊
13,23‧‧‧絕緣層
14,24‧‧‧線路重佈結構
15,25‧‧‧絕緣保護層
16,26‧‧‧導電元件
2a,2b‧‧‧封裝單元
200‧‧‧載板
201‧‧‧離型層
21,21’‧‧‧擋止件
21a‧‧‧第一側
21b‧‧‧第二側
210‧‧‧開口
211‧‧‧薄膜
23a‧‧‧表面
230,230’‧‧‧凹部
240‧‧‧介電層
241‧‧‧線路層
242‧‧‧導電盲孔
A‧‧‧置放區
S‧‧‧切割路徑
t‧‧‧間隔
第1A至1D圖係為習知半導體封裝件之製法的剖視示意圖；其中，第1D’圖係為第1D圖之實際情況；以及第2A至2F圖係為本發明之半導體封裝件之製法的剖視示意圖；其中，第2B’圖係為第2B圖之上視圖，第2A’及2D’圖係為第2A及2D圖之另一實施例。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“頂面”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2F圖係為本發明之半導體封裝件2之製法的剖面示意圖。
如第2A及2B’圖所示，提供一承載件20，該承載件20係定義有複數置放區A，且各該置放區A之間係具有間隔t。接著，形成擋止件21於該些間隔t上。
於本實施例中，該承載件20之尺寸可依需求選擇晶圓型基板(Wafer form substrate)或一般面板型基板(Panel form substrate)，且該承載件20可包括一材質為玻璃之載板200，而該載板200上依序形成有一離型層201與一黏著層202。
再者，該擋止件21具有相對之第一側21a與第二側21b，且該第一側21a具有一開口210，該擋止件21並以其第一側21a結合至該承載件20之黏著層202上。
又，於另一實施例中，如第2A’圖所示，該擋止件21’之表面可形成如離型材或鉻材之薄膜211，而未形成該開口210。其中，該薄膜211可依需求形成於側面、底面或頂面。
如第2B及2B’圖所示，設置複數半導體元件22於單一置放區A上，且每一該半導體元件22具有相對之主動面22a與非主動面22b，該主動面22a上具有複數電極墊220，且該主動面22a係接至該置放區A之黏著層202上。
於本實施例中，單一置放區A上設有四個半導體元件22，但該半導體元件22之數量不以此為限。
如第2C圖所示，形成一絕緣層23於該承載件20之黏著層202、擋止件21與半導體元件22上，且於該絕緣層23上定義出包覆該擋止件21之凹部230。
於本實施例中，該絕緣層23係為壓合製程用之薄膜，但於其它實施例中，該絕緣層23亦可例如模壓製程用之封裝膠體或印刷製程用之膠材等，故該絕緣層23之材質或形成方式並無特別限制。
再者，一般於形成該絕緣層23時，會增加應力，此時由該承載件20分散應力。
又，該半導體元件22之主動面22a與該絕緣層23之表面23a係共平面。
如第2D圖所示，移除該載板200及其上之離型層201與黏著層202，以露出該半導體元件22之主動面22a與該擋止件21之開口210。換言之，可視為於該絕緣層23上 形成一凹部230，且該擋止件21係位於該凹部230中並露出該開口210，俾製成一封裝單元2a。此時，該絕緣層23內之應力可由該凹部230釋放至該擋止件21，再由該擋止件21之開口210釋放，以改善該絕緣層23之翹曲程度。
再者，若接續第2A’圖所示之製程，將於移除該承載件20後露出該半導體元件22之主動面22a與該擋止件21’，再移除該擋止件21’，如第2D’圖所示，以於該絕緣層23上形成凹部230’，俾製成一封裝單元2b。其中，藉由該薄膜211之設計，以利於分離該擋止件21’與該絕緣層23。
所述之凹部230,230’係為溝槽狀，但亦可為孔洞狀，並無特別限制。
於本發明中，移除該承載件20後，藉由該凹部230,230’釋放該絕緣層23之應力，以改善該絕緣層23之翹曲程度。
如第2E圖所示，進行RDL製程，係形成線路重佈結構24於該半導體元件22之主動面22a與該絕緣層23上，且該線路重佈結構24電性連接該些電極墊220。
於本實施例中，該RDL製程具體地係形成一介電層240於該凹部230,230’中與該半導體元件22之主動面22a及該絕緣層23上，再形成一線路層241於該介電層240上，且該線路層241藉由形成於該介電層240中之複數導電盲孔242以電性連接該些電極墊220，藉以形成具單一線路層241之線路重佈結構24。
接著，形成一絕緣保護層25於該介電層240與線路層 241上，且該絕緣保護層25具有複數外露該線路層241之開孔，以於該開孔處形成如銲錫凸塊之導電元件26。
又，該介電層240之材質係例如為聚亞醯胺(Polyimide,PI)、苯並環丁烯(Benezocy-clobutene,BCB)或聚對二唑苯(Polybenzoxazole,PBO)。
另外，於其它實施例中，該線路重佈結構亦可為多層線路之結構，其包含複數介電層240及形成於該介電層240上之線路層241。
如第2F圖所示，進行切單製程，係沿如第2E圖所示之切割路徑S(即各該置放區A之邊緣)進行切割，以製作複數個半導體封裝件2，且一併移除該些擋止件21(或具有凹部230,230’之區域)。
於本發明之製法中，藉由形成擋止件21,21’於該些半導體元件22周圍，以於移除該承載件20後，可於該絕緣層23上形成該凹部230,230’，藉以釋放該絕緣層23之應力，而改善該絕緣層23之翹曲程度。
因此，當該承載件20之尺寸越大時，該絕緣層23之翹曲程度不會隨之加大，故於製作該重佈線路結構24時，該導電盲孔242與該半導體元件22間之電性連接能有效對接，因而能避免良率過低及產品可靠度不佳等問題，以降低成本及提高產能。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修 改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2a‧‧‧封裝單元
21‧‧‧擋止件
210‧‧‧開口
22‧‧‧半導體元件
22a‧‧‧主動面
22b‧‧‧非主動面
220‧‧‧電極墊
23‧‧‧絕緣層
23a‧‧‧表面
230‧‧‧凹部

Claims (7)

  1. 一種半導體封裝件之製法，係包括：提供一承載件，該承載件係定義有複數置放區，且各該置放區之間係具有間隔；形成擋止件於該些間隔上，該擋止件具有相對之第一側與第二側，且該第一側具有開口，該擋止件並以其第一側結合至該承載件上；將半導體元件結合於各該置放區上，該半導體元件具有相對之主動面與非主動面，該主動面上具有複數電極墊，且該半導體元件以其主動面結合於各該置放區上；形成絕緣層於該承載件、擋止件與半導體元件上，且於該絕緣層上定義出包覆該擋止件之凹部；移除該承載件，以提供一封裝單元，且該絕緣層係露出該半導體元件之主動面，又使該開口外露於該絕緣層上；以及形成電性連接該些電極墊之線路重佈結構於該半導體元件之主動面上。
  2. 一種半導體封裝件之製法，係包括：提供一承載件，該承載件係定義有複數置放區，且各該置放區之間係具有間隔；形成擋止件於該些間隔上，該擋止件具有相對之第一側與第二側，該擋止件並以其第一側結合至該承載件上； 將半導體元件結合於各該置放區上，該半導體元件具有相對之主動面與非主動面，該主動面上具有複數電極墊，且該半導體元件以其主動面結合於各該置放區上；形成絕緣層於該承載件、擋止件與半導體元件上，且於該絕緣層上定義出包覆該擋止件之凹部；移除該承載件，以露出該擋止件；移除該擋止件，以提供一封裝單元，且該絕緣層係露出該半導體元件之主動面，並使該凹部外露於該絕緣層上；以及形成電性連接該些電極墊之線路重佈結構於該半導體元件之主動面上。
  3. 如申請專利範圍第2項所述之半導體封裝件之製法，其中，該擋止件之表面形成有薄膜，以接觸該絕緣層。
  4. 如申請專利範圍第1或2項所述之半導體封裝件之製法，其中，該絕緣層係以模壓方式、壓合薄膜方式或印刷方式製作之。
  5. 如申請專利範圍第1或2項所述之半導體封裝件之製法，復包括形成絕緣保護層於該線路重佈結構上，且該絕緣保護層具有複數外露該線路重佈結構之開孔。
  6. 如申請專利範圍第1或2項所述之半導體封裝件之製法，復包括於形成線路重佈結構後，進行切單製程。
  7. 如申請專利範圍第6項所述之半導體封裝件之製法，其中，該切單製程係沿各該置放區之邊緣進行切割。
TW102117492A 2013-05-17 2013-05-17 半導體封裝件之製法 TWI497664B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102117492A TWI497664B (zh) 2013-05-17 2013-05-17 半導體封裝件之製法
CN201310202958.4A CN104167371B (zh) 2013-05-17 2013-05-28 半导体封装件的制法
US14/146,171 US9224646B2 (en) 2013-05-17 2014-01-02 Method for fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102117492A TWI497664B (zh) 2013-05-17 2013-05-17 半導體封裝件之製法

Publications (2)

Publication Number Publication Date
TW201445685A TW201445685A (zh) 2014-12-01
TWI497664B true TWI497664B (zh) 2015-08-21

Family

ID=51896092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117492A TWI497664B (zh) 2013-05-17 2013-05-17 半導體封裝件之製法

Country Status (3)

Country Link
US (1) US9224646B2 (zh)
CN (1) CN104167371B (zh)
TW (1) TWI497664B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550783B (zh) * 2015-04-24 2016-09-21 矽品精密工業股份有限公司 電子封裝件之製法及電子封裝結構
US20160351462A1 (en) * 2015-05-25 2016-12-01 Inotera Memories, Inc. Fan-out wafer level package and fabrication method thereof
CN107039235A (zh) * 2016-02-03 2017-08-11 奕力科技股份有限公司 具低翘曲度的驱动晶片及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603205A (en) * 2004-07-15 2006-01-16 United Microelectronics Corp Method of relieving wafer stress
TW201236128A (en) * 2011-01-21 2012-09-01 Stats Chippac Ltd Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6692680B2 (en) * 2001-10-03 2004-02-17 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Reproduction of micromold inserts
CN100576478C (zh) * 2007-09-29 2009-12-30 南茂科技股份有限公司 晶粒重新配置的封装方法
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
TWI423355B (zh) * 2010-08-04 2014-01-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8772913B1 (en) * 2013-04-04 2014-07-08 Freescale Semiconductor, Inc. Stiffened semiconductor die package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603205A (en) * 2004-07-15 2006-01-16 United Microelectronics Corp Method of relieving wafer stress
TW201236128A (en) * 2011-01-21 2012-09-01 Stats Chippac Ltd Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers

Also Published As

Publication number Publication date
CN104167371B (zh) 2017-06-09
CN104167371A (zh) 2014-11-26
TW201445685A (zh) 2014-12-01
US9224646B2 (en) 2015-12-29
US20140342506A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI496270B (zh) 半導體封裝件及其製法
TWI476841B (zh) 半導體封裝件及其製法
TWI574355B (zh) 半導體封裝件及其製法
TWI541954B (zh) 半導體封裝件及其製法
TWI463619B (zh) 半導體封裝件及其製法
TWI548043B (zh) 封裝結構及其製法
TWI555098B (zh) 電子封裝件及其製法
TWI497664B (zh) 半導體封裝件之製法
TWI491017B (zh) 半導體封裝件及其製法
TWI566348B (zh) 封裝結構及其製法
TWI621223B (zh) 電子封裝件及其製法
TWI548049B (zh) 半導體結構及其製法
TWI492344B (zh) 半導體封裝件及其製法
TWI549201B (zh) 封裝結構及其製法
TWI579994B (zh) 封裝結構
TWI566364B (zh) 半導體封裝件及其製法
US20160027755A1 (en) Semiconductor chip and semiconductor device provided with semiconductor chip
TWI556381B (zh) 半導體封裝件及其製法
TWI541946B (zh) 半導體封裝件及其製法
TW202220139A (zh) 電子封裝件及其線路結構
TWI509749B (zh) 半導體封裝件之製法
TW202029448A (zh) 電子封裝件及其封裝基板與製法
TWI506742B (zh) 半導體封裝件及其製法
TWI582866B (zh) 半導體封裝件之製法及其所用之支撐件