CN107039235A - 具低翘曲度的驱动晶片及其制造方法 - Google Patents

具低翘曲度的驱动晶片及其制造方法 Download PDF

Info

Publication number
CN107039235A
CN107039235A CN201610076584.XA CN201610076584A CN107039235A CN 107039235 A CN107039235 A CN 107039235A CN 201610076584 A CN201610076584 A CN 201610076584A CN 107039235 A CN107039235 A CN 107039235A
Authority
CN
China
Prior art keywords
dielectric layer
driving chip
layer
low warpage
micron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610076584.XA
Other languages
English (en)
Inventor
杨毓儒
卢智宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ILITEK TECHNOLOGY Co Ltd
ILI Techonology Corp
Original Assignee
ILITEK TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ILITEK TECHNOLOGY Co Ltd filed Critical ILITEK TECHNOLOGY Co Ltd
Priority to CN201610076584.XA priority Critical patent/CN107039235A/zh
Publication of CN107039235A publication Critical patent/CN107039235A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Dicing (AREA)

Abstract

一种具低翘曲度的驱动晶片，包含一层配置电路层、一层第一介电层，及一层第二介电层。该配置电路层包括一个金属区。该第一介电层形成于该金属区且具有多个次沟槽。该第二介电层形成于该第一介电层且具有多个主沟槽。本发明的功效，利用所述主沟槽是凹设于该第二介电层，以形成不连续表面来局部释放成膜过程中所累积的残留应力，借此达成降低晶片整体翘曲度的目的。本发明另提供一种制造上述具低翘曲度的驱动晶片的制造方法。

Description

具低翘曲度的驱动晶片及其制造方法
【技术领域】
本发明涉及一种半导体驱动晶片及其制造方法，特别是涉及一种具低翘曲度的驱动晶片，以及该具低翘曲度的驱动晶片的制造方法。
【背景技术】
在液晶显示器(Liquid Crystal Display,简称LCD)朝向窄边框及厚度更薄的设计趋势下，用于驱动像素动作的驱动晶片的尺寸也无法避免地需朝向更细长且薄的设计目标迈进，然而，较长且薄的驱动晶片在成膜过程(Film Process)中会因为残留应力(Residual Stress)不易释放而存有较严重的翘曲(Warpage)现象。具高翘曲度的驱动晶片，除了会让操作机台在外观上因视觉辨识不良而造成取放(Pick upand Place)作业异常外，搬运过程中，也较容易相对于承载盘(Tray)滑出而造成晶片损坏，另外，具高翘曲度的驱动晶片也会不利于下游LCD模块制造商进行粘合(Bonding)于玻璃基板(Chip on Glass,简称COG)的后段作业。
参阅图1，现有一种如美国专利7169685号所公开的具低翘曲度的驱动晶片1，其包含一个包括呈反向设置的一个顶面111与一个底面112的基板11、一层形成于该基板11的该顶面111的驱动电路层12、一层用于保护该驱动电路层12表面的钝化层13，及一层设置于该基板11的该底面112的应力平衡层14。此方法主要是利用该应力平衡层14来反向抵消在成膜过程中逐渐累积形成的残留应力，借此改善驱动晶片的翘曲现象。虽然此种方法能有效制备具低翘曲度的驱动晶片1，但却无法满足驱动晶片朝薄型化发展的需求。
【发明内容】
本发明的目的在于提供一种不仅能薄型化且能兼具低翘曲度，进而有助于下游LCD模块制造商进行COG后段作业的具低翘曲度的驱动晶片。
本发明具低翘曲度的驱动晶片，包含一层配置电路层、一层第一介电层、一层第二介电层，及一种主绝缘材。
该配置电路层包括一个具有一个连接面的金属区。
该第一介电层形成于该金属区的该连接面。该第一介电层包括一个相反于该连接面的第一顶面。
该第二介电层形成于该第一介电层的该第一顶面。该第二介电层包括一个相反于该第一顶面的第二顶面，及多个自该第二顶面朝该第一介电层凹设的主沟槽。
该主绝缘材用于填设于所述主沟槽。
本发明的具低翘曲度的驱动晶片，该第一介电层还包括多个自该第一顶面朝该金属区凹设的次沟槽，及一种用于填设所述次沟槽的次绝缘材。
本发明的具低翘曲度的驱动晶片，所述次沟槽不连通该金属区，所述主沟槽不连通该第一介电层。
本发明的具低翘曲度的驱动晶片，该配置电路层的该金属区厚度介于0.5微米至1.5微米间。
本发明的具低翘曲度的驱动晶片，该第一介电层厚度介于0.3微米至0.8微米间。
本发明的具低翘曲度的驱动晶片，该第二介电层厚度介于0.5微米至1微米间。
本发明的有益效果，通过利用多个自该第二顶面朝该第一介电层凹设的主沟槽，来局部释放成膜过程中所累积的残留应力，借此达成降低晶片整体翘曲度的目的。
本发明的另一个目的，在于提供一种具低翘曲度的驱动晶片的制造方法。
本发明具低翘曲度的驱动晶片的制造方法是用来制造如上述所述的具低翘曲度的驱动晶片，并且包含下列步骤：(A)前段作业:提供一个包含一层配置电路层的晶圆，该配置电路层包括一个具有一个连接面的金属区，该晶圆还包含一层形成于该连接面上的第一介电层，及多个晶圆切割道。(B)沉积作业:形成一层第二介电层在该第一介电层上。(C)应力释放作业:在该第二介电层形成多个主沟槽，并于所述主沟槽内填设有一种主绝缘材。(D)切割作业:利用一个切割刀沿着已完成应力释放作业的该晶圆的每一个晶圆切割道切割，以形成多个具低翘曲度的驱动晶片。
本发明的具低翘曲度的驱动晶片的制造方法，在该步骤(A)中的该第一介电层包括一个第一顶面，及多个自该第一顶面朝该金属区凹设的次沟槽，且于所述次沟槽内填设一种次绝缘材，所述次沟槽不连通该金属区。
本发明的具低翘曲度的驱动晶片的制造方法，在该步骤(A)中的所述次沟槽分别能采用蚀刻方式或是雷射熔出方式成型，该步骤(C)中的所述主沟槽不连通该第一介电层，且分别能采用蚀刻方式或是雷射熔出方式成型。
本发明的具低翘曲度的驱动晶片的制造方法，该步骤(A)中所述的该金属区厚度介于0.5微米至1.5微米间，该步骤(A)中所述的该第一介电层厚度介于0.3微米至0.8微米间，及该步骤(B)中所述的该第二介电层厚度介于0.5微米至1微米间。
本发明的有益效果，在于本发明无需另外制备如现有所述的应力平衡层，便能确实获得薄型化且具低翘曲度，而有助于下游LCD模块制造商进行COG后段作业的具低翘曲度的驱动晶片。
【附图说明】
图1是一个剖面示意图，说明现有一种具低翘曲度的驱动晶片；
图2是一个俯视示意图，说明本发明具低翘曲度的驱动晶片的一个实施例；
图3是一个剖面示意图，说明本发明该实施例的一层第一介电层具有多个次沟槽，一层第二介电层具有多个主沟槽；
图4是一个曲线图，说明一个比较例的翘曲测量结果；
图5是一个曲线图，说明本发明具低翘曲度的驱动晶片的一个具体例的翘曲测量结果；
图6是本发明具低翘曲度的驱动晶片的制造方法的一个实施例的流程图；
图7是本发明具低翘曲度的驱动晶片的制造方法的该实施例的一个前段作业示意图，说明俯视状态下的一个晶圆；
图8是本发明该前段作业的示意图，说明局部剖视状态下的该晶圆；
图9是本发明具低翘曲度的驱动晶片的制造方法的该实施例的一个沉积作业示意图；
图10是本发明具低翘曲度的驱动晶片的制造方法的该实施例的一个应力释放作业示意图；
图11是本发明具低翘曲度的驱动晶片的制造方法的该实施例的一个切割作业示意图；
图12一个俯视示意图，说明多个本发明具低翘曲度的驱动晶片。
【具体实施方式】
下面结合附图及实施例对本发明进行详细说明。
以下，针对本发明参照附图进行说明，需注意的是，各附图中所示意的厚度及长度等尺寸与实际物品不同。
参阅图2与图3，本发明具低翘曲度的驱动晶片2的一个实施例，包含一层配置电路层21、一层第一介电层22，及一层第二介电层23。补充说明的是，该配置电路层21是形成于一个基板90，如图8所示，在本实施例中，该基板90为硅基板，但不以此为限，也能为此技术领域中的普通技术人员所熟知的蓝宝石(Sapphire)基板或砷化镓(Gallium Arsenide)基板。另外，该配置电路层21是依照一定制程顺序经由薄膜沉积(Deposition)、微影(Lighography)与蚀刻(Etch)后所制得，借此获得驱动晶片所需的电子电路，由于，该配置电路层21内所含的具体结构非本发明的技术重点，在此便不再赘述。
该配置电路层21包括一个具有一个连接面211的金属区212，及一个连通该金属区212的贯孔213。在本实施例中，该配置电路层21的该金属区212厚度介于0.5微米至1.5微米间。
该第一介电层22形成于该金属区212的该连接面211，且厚度介于0.3微米至0.8微米间。该第一介电层22包括一个相反于该连接面211的第一顶面221、多个自该第一顶面221朝该金属区212凹设的次沟槽222，及一种用于填设所述次沟槽222的次绝缘材223。在本实施例中，所述次沟槽222不连通该金属区212。
该第二介电层23形成于该第一介电层22的该第一顶面221，且厚度介于0.5微米至1微米间。该第二介电层23包括一个相反于该第一顶面221的第二顶面231、多个自该第二顶面231朝该第一介电层22凹设的主沟槽232，及一种用于填设所述主沟槽232的主绝缘材233。在本实施例中，所述主沟槽232不连通该第一介电层22。
详细说明的是，本发明所述次沟槽222形成于该第一介电层22，及所述主沟槽232形成于该第二介电层23的设计，主要是利用结构上的破坏来局部释放残留应力；另外，由于残留应力所导致的翘曲现象，能源自于薄膜沉积于基板间因其彼此晶格失配(LatticeMismatch)而导致，也就是说，该次绝缘材223填设于所述次沟槽222，以及该主绝缘材233填设于所述主沟槽232的薄膜沉积作业，因为必须在一定的制程温度下进行，因此，能提供一定能量而有助于位于晶格间隙(Lattice Spacing)内的原子往晶格空位(Lattice Vacancy)中移动来释放内部残留应力，所以实质上也能有效改善整体翘曲现象。
在本实施例中，该次、主绝缘材223、233的选用，能考量热膨胀系数(Coefficient of Thermal Expansion,简称CTE)是否分别接近于该第一、第二介电层22、23的热膨胀系数，因此，较佳地，该次绝缘材223能与该第一介电层22为相同材料，该主绝缘材23能与该第二介电层23为相同材料。该次、主绝缘材223、233分别可以但不以此为限地选自于二氧化硅(Silicon Dioxide)或氮化硅(SiliconNitride)。
参阅图4、图5与下列表1，为本发明具低翘曲度的驱动晶片的一个比较例与一个具体例的翘曲测量结果。
该比较例为典型的驱动晶片，其所含的第一、第二介电层分别不具有次、主沟槽；该具体例为采用本发明结构的驱动晶片，其所含的第一、第二介电层分别具有多个次、主沟槽，且所述次、主沟槽内分别填设有该次、主绝缘材。
单位:毫米(mm)
进一步说明的是，该比较例所测量的驱动晶片是分别依序取自于晶圆中如图7所示的左、上、右、下位置L、U、R、D，且分别对应于表1与图4中所标示的Sample1、Sample2、Sample3与Sample4；该具体例所测量的驱动晶片也是分别依序取自于晶圆中的左、上、右、下位置，且分别对应于表1与图5中所标示的Chip1、Chip2、Chip3与Chip4。
也详细说明的是，本发明所叙述的翘曲度是采用相对值，也就是说，在翘曲测量作业上，是以每一个待测晶片的中间处为测量基准，借此换算出每一个待测晶片其左、右两端相对于中间处的翘曲度，另外，每一个待测晶片是放置于承载盘内进行显微测量。
于是，从表1、图4与图5所呈现的对照图表能清楚得知，本发明该第一介电层22具有所述次沟槽222，且于每一次沟槽222内填设该次绝缘材223，及该第二介电层23具有所述主沟槽232，且于每一个主沟槽232内填设该主绝缘材233的结构设计，确实能有效改善翘曲。
参阅图6，为本发明具低翘曲度的驱动晶片的制造方法的一个实施例的流程图，本发明具低翘曲度的驱动晶片的制造方法包含下列步骤：
步骤一、如图7与图8所示，前段作业100:提供一个包含一层配置电路层21的晶圆，该配置电路层21是形成于一个基板90，且包括一个具有一个连接面211的金属区212。该晶圆还包含一层形成于该连接面211上的第一介电层22，及多个晶圆切割道91。具体说明的是，该金属区212厚度介于0.5微米至1.5微米间，该第一介电层22厚度介于0.3微米至0.8微米间。
在本实施例中，该第一介电层22包括一个第一顶面221，及多个自该第一顶面221朝该金属区212凹设的次沟槽222，且于所述次沟槽222内填设一种次绝缘材223。较佳地，所述次沟槽222均不连通该金属区212，且所述次沟槽222分别能采用蚀刻方式或是雷射熔出方式成型。
步骤二、如图9所示，沉积作业200:形成一层第二介电层23在该第一介电层22。具体说明的是，该第二介电层23厚度介于0.5微米至1微米间。
步骤三、如图10所示，应力释放作业300:在该步骤二的该第二介电层23形成多个主沟槽232，并于所述主沟槽232内填设一种主绝缘材233。在本实施例中，所述主沟槽233均不连通该第一介电层22，另外，所述主沟槽233分别能采用蚀刻方式或是雷射熔出方式成型。
步骤四、如图11所示，切割作业400:利用一个切割刀8沿着该步骤三的该晶圆的每一个晶圆切割道91切割，以获得如图12所示的具低翘曲度的驱动晶片2。
综上所述，本发明具低翘曲度的驱动晶片及其制造方法，确实能达成本发明的目的。

Claims (10)

1.一种具低翘曲度的驱动晶片，包含一层配置电路层、一层第一介电层，及一层第二介电层，该配置电路层包括一个具有一个连接面的金属区，该第一介电层形成于该金属区的该连接面，并包括一个相反于该连接面的第一顶面，该第二介电层形成于该第一介电层的该第一顶面，并包括一个相反于该第一顶面的第二顶面，其特征在于：
该第二介电层还包括多个自该第二顶面朝该第一介电层凹设的主沟槽，该具低翘曲度的驱动晶片还包含一种用于填设所述主沟槽的主绝缘材。
2.根据权利要求1所述的具低翘曲度的驱动晶片，其特征在于：该第一介电层还包括多个自该第一顶面朝该金属区凹设的次沟槽，及一种用于填设所述次沟槽的次绝缘材。
3.根据权利要求2所述的具低翘曲度的驱动晶片，其特征在于：所述次沟槽不连通该金属区，所述主沟槽不连通该第一介电层。
4.根据权利要求1至3中任一项所述的具低翘曲度的驱动晶片，其特征在于：该配置电路层的该金属区厚度介于0.5微米至1.5微米间。
5.根据权利要求4所述的具低翘曲度的驱动晶片，其特征在于：该第一介电层厚度介于0.3微米至0.8微米间。
6.根据权利要求4所述的具低翘曲度的驱动晶片，其特征在于：该第二介电层厚度介于0.5微米至1微米间。
7.一种具低翘曲度的驱动晶片的制造方法，其特征在于：包含下列步骤:
(A)前段作业:提供一个包含一层配置电路层的晶圆，该配置电路层包括一个具有一个连接面的金属区，该晶圆还包含一层形成于该连接面上的第一介电层，及多个晶圆切割道；
(B)沉积作业:形成一层第二介电层在该步骤(A)中的该第一介电层；
(C)应力释放作业:在该步骤(B)的该第二介电层形成多个主沟槽，并于所述主沟槽内填设一种主绝缘材；及
(D)切割作业:利用一个切割刀沿着该步骤(C)的该晶圆的每一个晶圆切割道切割，以形成多个具低翘曲度的驱动晶片。
8.根据权利要求7所述的具低翘曲度的驱动晶片，其特征在于：在该步骤(A)中的该第一介电层包括一个第一顶面，及多个自该第一顶面朝该金属区凹设的次沟槽，且于所述次沟槽内填设一种次绝缘材，所述次沟槽不连通该金属区。
9.根据权利要求8所述的具低翘曲度的驱动晶片，其特征在于：在该步骤(A)中的所述次沟槽分别能采用蚀刻方式或是雷射熔出方式成型，该步骤(C)中的所述主沟槽不连通该第一介电层，且分别能采用蚀刻方式或是雷射熔出方式成型。
10.根据权利要求7至9中任一项所述的具低翘曲度的驱动晶片，其特征在于：该步骤(A)中所述的该金属区厚度介于0.5微米至1.5微米间，该步骤(A)中所述的该第一介电层厚度介于0.3微米至0.8微米间，及该步骤(B)中所述的该第二介电层厚度介于0.5微米至1微米间。
CN201610076584.XA 2016-02-03 2016-02-03 具低翘曲度的驱动晶片及其制造方法 Pending CN107039235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610076584.XA CN107039235A (zh) 2016-02-03 2016-02-03 具低翘曲度的驱动晶片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610076584.XA CN107039235A (zh) 2016-02-03 2016-02-03 具低翘曲度的驱动晶片及其制造方法

Publications (1)

Publication Number Publication Date
CN107039235A true CN107039235A (zh) 2017-08-11

Family

ID=59532908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610076584.XA Pending CN107039235A (zh) 2016-02-03 2016-02-03 具低翘曲度的驱动晶片及其制造方法

Country Status (1)

Country Link
CN (1) CN107039235A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920772A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN112652541A (zh) * 2020-12-21 2021-04-13 上海富乐华半导体科技有限公司 一种改善amb基板翘曲的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576013B2 (en) * 2004-07-27 2009-08-18 United Microelectronics Corp. Method of relieving wafer stress
CN101547570A (zh) * 2008-03-24 2009-09-30 巨擘科技股份有限公司 平衡多层基板应力的方法及多层基板
CN101849284A (zh) * 2009-03-31 2010-09-29 香港应用科技研究院有限公司 降低基板翘曲的结构
US20100285654A1 (en) * 2005-01-12 2010-11-11 Samsung Electronics Co., Ltd. Semiconductor device having reduced die-warpage and method of manufacturing the same
CN101924058A (zh) * 2008-11-12 2010-12-22 台湾积体电路制造股份有限公司 用于减小芯片翘曲度的方法
CN201758117U (zh) * 2010-06-22 2011-03-09 中微半导体设备(上海)有限公司 一种能够消减应力的结构
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法
CN103456707A (zh) * 2013-05-09 2013-12-18 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN103854972A (zh) * 2012-12-06 2014-06-11 上海华虹宏力半导体制造有限公司 改善晶圆表面翘曲的方法
US20140264931A1 (en) * 2013-03-13 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Stress Tuning for Reducing Wafer Warpage
CN104103648A (zh) * 2014-07-24 2014-10-15 上海天马微电子有限公司 柔性显示设备、柔性显示母板及其制作方法
CN104167371A (zh) * 2013-05-17 2014-11-26 矽品精密工业股份有限公司 半导体封装件的制法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576013B2 (en) * 2004-07-27 2009-08-18 United Microelectronics Corp. Method of relieving wafer stress
US20100285654A1 (en) * 2005-01-12 2010-11-11 Samsung Electronics Co., Ltd. Semiconductor device having reduced die-warpage and method of manufacturing the same
CN101547570A (zh) * 2008-03-24 2009-09-30 巨擘科技股份有限公司 平衡多层基板应力的方法及多层基板
CN101924058A (zh) * 2008-11-12 2010-12-22 台湾积体电路制造股份有限公司 用于减小芯片翘曲度的方法
CN101849284A (zh) * 2009-03-31 2010-09-29 香港应用科技研究院有限公司 降低基板翘曲的结构
CN201758117U (zh) * 2010-06-22 2011-03-09 中微半导体设备(上海)有限公司 一种能够消减应力的结构
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法
CN103854972A (zh) * 2012-12-06 2014-06-11 上海华虹宏力半导体制造有限公司 改善晶圆表面翘曲的方法
US20140264931A1 (en) * 2013-03-13 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Stress Tuning for Reducing Wafer Warpage
CN103456707A (zh) * 2013-05-09 2013-12-18 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN104167371A (zh) * 2013-05-17 2014-11-26 矽品精密工业股份有限公司 半导体封装件的制法
CN104103648A (zh) * 2014-07-24 2014-10-15 上海天马微电子有限公司 柔性显示设备、柔性显示母板及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920772A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN112652541A (zh) * 2020-12-21 2021-04-13 上海富乐华半导体科技有限公司 一种改善amb基板翘曲的方法

Similar Documents

Publication Publication Date Title
US10416380B1 (en) Suspended photonic waveguides with top side sealing
US9324682B2 (en) Method and system for height registration during chip bonding
US8043940B2 (en) Method for manufacturing semiconductor chip and semiconductor device
CN104412375B (zh) 提供绝缘体上硅衬底上的波导的光学隔离的方法及结构
KR102285141B1 (ko) 발광 장치 및 그 제조 방법
JP6731911B2 (ja) 転送基板および対応する樹脂を使用してチップをターゲットウエハに接合するための方法
TWI499817B (zh) 光子裝置結構及製造方法
US9881849B2 (en) Method of forming an integrated circuit with heat-mitigating diamond-filled channels
KR101313232B1 (ko) 도파로 절단면 형성 방법 및 이를 채용하는 포토닉스 소자
KR20020070265A (ko) 집적 광 요소를 제조하는 방법
US6777311B2 (en) Thick wafer processing and resultant products
CN102326230B (zh) 形成集成电路的方法及所得结构
US20240021461A1 (en) Method of mechanical separation for a double layer transfer
CN107039235A (zh) 具低翘曲度的驱动晶片及其制造方法
US10319693B2 (en) Micro-pillar assisted semiconductor bonding
US7067393B2 (en) Substrate assembly for stressed systems
CN114178700A (zh) 一种晶圆及其切割方法
CN100465675C (zh) 光波导芯片及其制造方法
CN101752269B (zh) 集成电路结构及其形成方法
CN110416062A (zh) 半导体衬底裂纹缓解系统和相关方法
US9496447B2 (en) Signal distribution in integrated circuit using optical through silicon via
TWI544638B (zh) 局部層轉換的設備及方法
JP2003068593A (ja) 半導体積層基板およびその製造方法
KR102078851B1 (ko) 에피택셜층 형성 방법
TWI611564B (zh) 具低翹曲度的驅動晶片及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170811