CN201758117U - 一种能够消减应力的结构 - Google Patents

Abstract

本实用新型涉及一种能够消减应力的结构，包含晶圆和晶圆上的若干层薄膜层，其特征在于，还包含若干沟槽，所述若干沟槽开设形成在所述薄膜层上，并将该晶圆上连续敷设的所述若干层薄膜层分隔成若干区域。本实用新型由于在大面积的玻璃基板的相邻单元板或450mm晶圆上相邻芯片的边界位置刻蚀形成沟槽，或是分割连续覆盖的薄膜层，通过减少表面上连续的薄膜层面积，达到消减应力的效果；在沟槽中填设有硼磷硅玻璃的填充物，通过化学机械平坦化(CMP)技术去除多余部分，保证了开设有沟槽的晶圆表面的平整，在消减晶圆应力同时，减小对后续工序的影响。

Description

一种能够消减应力的结构

技术领域

本实用新型涉及一种器件结构，特别涉及一种能够消减应力的结构。

背景技术

在生产半导体器件时，通过在作为衬底的晶圆上生成或沉积若干层的薄膜，并在光刻、蚀刻等工艺后形成半导体器件的电路图案。

然而，在加工工艺的前道工序中，经由滚圆、倒角、研磨、划片等机械加工，往往会在晶圆上产生应力，其多集中在晶圆边缘受机械损伤的部位。应力会造成晶圆崩边、微裂或翘曲变形等情况的发生，并会在后续的加工工艺中进一步向晶圆的中心和内部延伸扩散。

当应力积累到临界值后会使晶圆出现裂纹或破碎；在高温氧化时，应力还会造成滑移线、位错排等缺陷；在扩散时，应力集中的区域扩散过度，会造成半导体器件PN结的错误导通；应力集中的区域还容易沉积金属离子的杂质，会导致漏电流的增大。

在直径450mm等面积较大的晶圆上，在沉积若干层薄膜之后，由于各层薄膜的收缩或拉伸的程度不同，会更容易在晶圆表面产生大的作用力，使上述应力造成的影响更加明显，例如会造成对晶圆的吸持固定或对光刻的校准变得十分困难。

与上述相类似的，在生产液晶显示器件、太阳能电池板等的过程中，由于需要在作为衬底的大面积的玻璃基板表面蒸镀若干层含In₂O₃或SnO₂的透明导电层，即ITO(氧化铟锡)膜层，并重复光刻、蚀刻等步骤以形成电极图案，因此也会产生应力并对玻璃基板的成品率和质量造成影响。

实用新型内容

本实用新型提供的能够消减应力的结构，通过刻蚀形成沟槽，将依次覆盖在晶圆或玻璃基板上的薄膜的连续面积减小，能够有效消减大面积的结构表面上产生的应力。

为了达到上述目的，本实用新型的技术方案是提供一种能够消减应力的结构，其特征在于，包含晶圆、晶圆上的若干层薄膜层和若干沟槽；上述若干沟槽开设形成在上述薄膜层上，并将该晶圆上连续敷设的上述若干层薄膜层分隔成若干区域。

上述若干层薄膜层是分别位于上述晶圆正反两面的；上述若干沟槽是分别位于上述晶圆一面或正反两面的薄膜层上的。

上述晶圆上包含若干半导体芯片；上述若干沟槽是刻蚀形成在上述相邻芯片的边界位置的。

上述若干沟槽在上述晶圆上形成十字型、长条型或是网格型的凹槽图案。

上述薄膜层是依次沉积在上述晶圆上作为栅极的栅极氧化层和多晶硅层；上述若干沟槽是在上述晶圆上生成栅极后，刻蚀上述栅极氧化层、多晶硅层形成的。

一种能够消减应力的结构，其特征在于，包含玻璃基板、玻璃基板上的若干层薄膜层和若干沟槽；上述若干沟槽开设形成在上述薄膜层上，并将该玻璃基板上连续敷设的上述若干层薄膜层分隔成若干区域。

上述薄膜层包含在上述玻璃基板上蒸镀形成的若干层透明导电层。

上述玻璃基板包含若干单元板；上述若干沟槽是刻蚀形成在玻璃基板上相邻单元板的边界位置的。

上述若干沟槽在上述玻璃基板上形成十字型、长条型或是网格型的凹槽图案。

一种能够消减应力的结构，包含晶圆和开设形成在晶圆上的若干沟槽；所述若干沟槽将该晶圆分隔成若干芯片加工区。

本实用新型提供的一种能够消减应力的结构与现有技术相比，其优点在于：本实用新型由于在450mm的大面积晶圆上相邻芯片之间的边界位置刻蚀形成沟槽，将晶圆上的薄膜层分隔成若干区域，通过减少晶圆表面连续覆盖的薄膜层面积，达到消减晶圆应力的效果。

本实用新型由于在沟槽中填设有硼磷硅玻璃(BPSG)或硼硅玻璃(BSG)的填充物，其超出沟槽的部分通过化学机械平坦化(CMP)技术研磨去除，保证了开设有沟槽的晶圆表面的平整，在消减晶圆应力同时，减小对后续工序的影响。

本实用新型由于在大面积玻璃基板上相邻单元板的边界位置刻蚀形成沟槽，将敷设在玻璃基板上的连续薄膜层分隔成若干区域，从而提供大面积玻璃基板上应力释放的渠道，实现消减表面应力的效果。

本实用新型由于在大面积晶圆上刻蚀形成沟槽，将晶圆分隔成若干芯片加工区，提供了大面积晶圆上应力释放的渠道，实现消减表面应力的效果。

附图说明

图1是本实用新型的一种能够消减应力的结构在实施例1中的一种结构示意图；

图2是本实用新型的一种能够消减应力的结构在实施例1中的另一种结构示意图；

图3是本实用新型的一种能够消减应力的结构在实施例1中的又一种结构示意图；

图4是本实用新型的一种能够消减应力的结构在实施例1中的结构剖视图；

图5是本实用新型的一种能够消减应力的结构在实施例1中在晶圆正反面形成沟槽的结构剖视图；

图6是本实用新型的一种能够消减应力的结构在实施例1中填充物的结构剖视图；

图7是本实用新型的一种能够消减应力的结构在实施例1中填充物经平坦化后的结构剖视图；

图8是本实用新型的一种能够消减应力的结构在实施例2中的结构示意图；

图9是本实用新型的一种能够消减应力的结构在实施例3中的结构示意图。

具体实施方式

以下结合附图说明本实用新型的具体实施方式。

实施例1

请配合参见图1到图4所示，本实施例中涉及的一种能够消减应力的结构，其包含晶圆100、在晶圆100上的若干层薄膜层20，以及在薄膜层20上的若干沟槽30。

该晶圆100尤其指直径为450mm的大面积晶圆100。

若干薄膜层20是依次通过外延生长或化学气相沉积等方式形成并连续覆盖在晶圆100上的，其作为后续离子注入、蚀刻等形成半导体器件电路图案的基础。

如图5所示，在一些实施例中，若干薄膜层20是分别形成在晶圆100正反两面的，因此若干沟槽30是刻蚀晶圆100一面或正反两面上的薄膜层20形成的。

请配合参见图1到图4所示，针对直径为450mm的大面积晶圆100，上述若干沟槽30的宽度不超过50μm，其被刻蚀形成，用来将晶圆100上连续敷设的薄膜层20分隔成若干区域，并在晶圆100表面形成十字型(图1)、长条型(图2)或是网格型(图3)的凹槽图案，使晶圆100表面应力能通过沟槽30释放。该若干沟槽30是经由掩膜光刻确定位置，并刻蚀在晶圆100上相邻芯片101之间的边界102位置形成的，以减少晶圆100表面连续覆盖的薄膜层20面积，达到消减晶圆100应力的效果。

在半导体器件的工艺流程中，在任意一层薄膜层20形成后，一旦出现应力增大的情况，即可通过上述刻蚀薄膜层20形成的沟槽30来释放晶圆100表面的应力。

以下提供一个普遍可行的、优选的刻蚀形成沟槽30的时间节点：

请参见图6所示，以MOSFET器件的工艺为例，在晶圆100上的薄膜层20包含栅极氧化层21和多晶硅层22，其依次形成在晶圆100上作为半导体器件的栅极。

在工艺进行到此步骤后，刻蚀形成上述用于释放应力的沟槽30，将相邻芯片101边界102上的多晶硅层22、栅极氧化层21等连续覆盖的薄膜层20分割。

请配合参见图6和图7所示，由于之后进行的是在源极及漏极阱区上沉积形成介电层23的步骤。因此在本实用新型所述的沟槽30中也同时沉积有该含硼磷硅玻璃(BPSG)或硼硅玻璃(BSG)介电层23的填充物，该填充物超出沟槽30的部分会在后续步骤中通过化学机械平坦化(CMP)技术等研磨去除，以保证开设有沟槽30的晶圆100表面的平整，在消减晶圆100应力的同时，减小对后续如接触孔蚀刻、金属层淀积等等工序的影响。

实施例2：

请参见图8所示，本实施例中涉及的一种能够消减应力的结构，具有与实施例1中相似的结构，其包含玻璃基板200、在玻璃基板200上敷设的若干层薄膜层20，以及在薄膜层20上刻蚀形成的若干沟槽30。

大面积的玻璃基板200上设有若干单元板201，该单元板201是后续分割作为独立的液晶显示面板或太阳能电池板的。

薄膜层20包含在玻璃基板200上蒸镀形成的若干层含In₂O₃或SnO₂的透明导电层，即ITO(氧化铟锡)膜层，会在重复光刻、蚀刻等步骤后形成电极图案。

若干沟槽30通过刻蚀形成在玻璃基板200上相邻单元板201之间的边界102位置，将玻璃基板200上连续涂设的薄膜层20分割，从而提供大面积玻璃基板200上应力释放的渠道，实现消减表面应力的效果。

实施例3：

请参见图9所示，本实施例中涉及的一种能够消减应力的结构，其包含晶圆100，以及形成在晶圆100上的若干沟槽30。

若干沟槽30将晶圆100表面分隔成若干芯片加工区110，后续沉积若干层薄膜层、蚀刻电路图案等形成若干芯片的工艺流程都是在该芯片加工区110上完成。

若干沟槽30是刻蚀晶圆100形成的，其作为大面积晶圆100上应力释放的渠道，具有一定的深度，在后续芯片加工区110上沉积若干薄膜层后，也能满足晶圆100表面应力消减的需求。

若后续芯片加工区110上沉积的薄膜层较厚，使刻蚀在晶圆100上的沟槽30无法完全消减表面应力的时候，则能随时通过上述实施例1中所述在薄膜层上刻蚀形成若干新的沟槽，来进一步释放晶圆100表面的应力。

尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种能够消减应力的结构，其特征在于，包含晶圆(100)、晶圆(100)上的若干层薄膜层(20)和若干沟槽(30)；所述若干沟槽(30)开设形成在所述薄膜层(20)上，并将该晶圆(100)上连续敷设的所述若干层薄膜层(20)分隔成若干区域。

2.如权利要求1所述的能够消减应力的结构，其特征在于，所述若干层薄膜层(20)是分别位于所述晶圆(100)正反两面的；所述若干沟槽(30)是分别位于所述晶圆(100)一面或正反两面的薄膜层(20)上的。

3.如权利要求1所述的能够消减应力的结构，其特征在于，所述晶圆(100)上包含若干半导体芯片(101)；所述若干沟槽(30)是刻蚀形成在所述相邻芯片(101)的边界(102)位置的。

4.如权利要求3所述的能够消减应力的结构，其特征在于，所述若干沟槽(30)在所述晶圆(100)上形成十字型、长条型或是网格型的凹槽图案。

5.如权利要求4所述的能够消减应力的结构，其特征在于，所述薄膜层(20)是依次沉积在所述晶圆(100)上作为栅极的栅极氧化层(21)和多晶硅层(22)；所述若干沟槽(30)是在所述晶圆(100)上生成栅极后，刻蚀所述栅极氧化层(21)、多晶硅层(22)形成的。

6.一种能够消减应力的结构，其特征在于，包含玻璃基板(200)、玻璃基板(200)上的若干层薄膜层(20)和若干沟槽(30)；所述若干沟槽(30)开设形成在所述薄膜层(20)上，并将该玻璃基板(200)上连续敷设的所述若干层薄膜层(20)分隔成若干区域。

7.如权利要求6所述的能够消减应力的结构，其特征在于，所述薄膜层(20)包含在所述玻璃基板(200)上蒸镀形成的若干层透明导电层。

8.如权利要求6所述的能够消减应力的结构，其特征在于，所述玻璃基板(200)包含若干单元板(201)；所述若干沟槽(30)是刻蚀形成在玻璃基板(200)上相邻单元板(201)的边界(102)位置的。

9.如权利要求6所述的能够消减应力的结构，其特征在于，所述若干沟槽(30)在所述玻璃基板(200)上形成十字型、长条型或是网格型的凹槽图案。

10.一种能够消减应力的结构，其特征在于，包含晶圆(100)和开设形成在晶圆(100)上的若干沟槽(30)；所述若干沟槽(30)将该晶圆(100)分隔成若干芯片加工区(110)。

Images