CN105448648B - 一种晶片流片方法 - Google Patents
一种晶片流片方法 Download PDFInfo
- Publication number
- CN105448648B CN105448648B CN201410370209.7A CN201410370209A CN105448648B CN 105448648 B CN105448648 B CN 105448648B CN 201410370209 A CN201410370209 A CN 201410370209A CN 105448648 B CN105448648 B CN 105448648B
- Authority
- CN
- China
- Prior art keywords
- treatment process
- chip
- scribe line
- positive treatment
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dicing (AREA)
Abstract
本发明实施例涉及半导体技术领域，尤其涉及一种晶片流片方法，用以改善晶片的应力状况。本发明实施例的方法包括：对晶片进行正面处理工艺，在所述正面处理工艺过程中制作划片槽；在所述晶片完成所述正面处理工艺之后，将所述划片槽刻蚀；对所述晶片进行背面的工艺。由于在进行完正面处理工艺之后，对划片槽进行了刻蚀，从而可使晶片内部的应力可以释放出来，大大降低了后续步骤如减薄背金等碎片裂片的风险。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶片流片方法。
背景技术
近年来，国际半导体产业界已经进入以氮化镓(GaN)和碳化硅(SiC)为代表的第三代宽禁带半导体时代。
由于在硅衬底上生长的氮化镓外延层应力很大，从而极易使整个晶片发生翘曲等现象，且应力的存在也易使整片晶片在后续流片过程中发生裂片碎片现象，进而直接导致器件报废。如何降低氮化镓外延层的应力成为提高半导体良品率的关键问题。
综上所述，现亟需一种晶片流片方法，用以改善氮化镓晶片的应力状况。
发明内容
本发明实施例提供一种晶片流片方法，用以改善氮化镓晶片的应力状况。
本发明实施例提供一种晶片流片方法，具体包括：
对晶片进行正面处理工艺，在所述正面处理工艺过程中制作划片槽；
在所述晶片完成所述正面处理工艺之后，将所述划片槽刻蚀；对所述晶片进行背面的工艺。
较佳的，所述将所述划片槽刻蚀，具体包括：
将所述划片槽最多刻蚀至衬底表面。
较佳的，所述将所述划片槽刻蚀，具体包括：
将所述划片槽最少刻蚀至衬底的外延层内。
较佳的，所述衬底为硅衬底；所述外延层为氮化镓基外延层。
较佳的，所述划片槽包括横向划片槽和纵向划片槽。
较佳的，所述将所述划片槽刻蚀，具体包括：
通过干法刻蚀将所述划片槽刻蚀。
较佳的，所述干法刻蚀是指等离子体刻蚀。
本发明实施例中，对晶片进行正面处理工艺，在所述正面处理工艺过程中制作划片槽；在所述晶片完成所述正面处理工艺之后，将所述划片槽刻蚀；对所述晶片进行背面的工艺。由于在进行完正面处理工艺之后，对划片槽进行了刻蚀，从而可使晶片内部的应力可以释放出来，大大降低了后续步骤如减薄背金等碎片裂片的风险。
附图说明
图1为本发明实施例提供的一种晶片流片方法；
图2a为本发明实施例提供衬底上铺设有氮化镓基外延层的示意图；
图2b为本发明实施例提供的晶片进行完正面处理工艺，且制作完成划片槽的示意图；
图2c为本发明实施例提供的晶片进行完正面处理工艺，且制作完成划片槽的俯视示意图，为图2b的俯视图；
图2d为本发明实施例提供的晶片划片槽刻蚀后的示意图；
图2e为本发明实施例提供的晶片进行了背面处理工艺中的减薄背金之后的示意图。
具体实施方式
本发明实施例提供一种晶片流片方法。本发明实施例中，对晶片进行正面处理工艺，在所述正面处理工艺过程中制作划片槽；在所述晶片完成所述正面处理工艺之后，将所述划片槽刻蚀；对所述晶片进行背面的工艺。由于在进行完正面处理工艺之后，对划片槽进行了刻蚀，从而可使晶片内部的应力可以释放出来，大大降低了后续步骤如减薄背金等碎片裂片的风险。
为了使本发明的目的、技术方案及有益效果更佳清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例适用于已经生长了氮化镓外延层的硅衬底进行的下述半导体晶片流片工艺，半导体晶片流片工艺包括正面工艺和背面工艺，正面工艺为在氮化镓基外延层上生长氧化物、氮化物及垫积金属层，并进行一系列相关刻蚀注入等步骤，背面工艺为对晶片衬底的背面进行减薄背金等工序。本领域技术人员可知，衬底上生长外延层之后，应力依然存在，造成了在后续步骤如减薄背金等过程中碎片裂片的风险。
基于上述分析，本发明实施例提供了一种晶片流片方法，较佳的，本发明实施例以硅衬底和氮化镓基外延层为例进行介绍，本领域技术人员可知，本发明实施例所提供的方法也适用于其它材质的半导体。如图1所示，本发明实施例提供的一种晶片流片方法，包括以下步骤：
本发明实施例提供一种晶片流片方法，具体包括：
步骤101，对晶片进行正面处理工艺，在所述正面处理工艺过程中制作划片槽；之后执行步骤102；
较佳的，所述衬底为硅衬底；所述外延层为氮化镓基外延层。
较佳的，所述划片槽包括横向划片槽和纵向划片槽。
在实施中，如图2a所示，较佳的，硅衬底上带有氮化镓基外延层，氮化镓基外延层包括三层，接近硅衬底的为氮化镓，氮化镓之上铺设氮化铝镓，氮化铝镓之上为氮化镓。较佳的，根据半导体的具体用途，在氮化镓基外延层上生长氧化物、氮化物及垫积金属层，并进行一系列相关刻蚀注入等步骤，并通过光刻法，制作划片槽。本领域技术人员可知，该晶片的正面处理工艺为现有技术，在此不再赘述，完成正面处理工艺的晶片示意图如图2b所示，外延层上有多层物质，在图上进行简化，用一层表示，图2c为图2b的俯视图，从图2b与图2c上可看出，划片槽包括横向划片槽和纵向划片槽，通过划片槽将晶片上的管芯一个个分隔开，以便于后期切割。
步骤102，在所述晶片完成所述正面处理工艺之后，将所述划片槽刻蚀；之后进行步骤103；
较佳的，所述将所述划片槽刻蚀，具体包括：
通过干法刻蚀将所述划片槽刻蚀。
较佳的，所述干法刻蚀是指等离子体刻蚀。
较佳的，所述将所述划片槽刻蚀，具体包括：
将所述划片槽最多刻蚀至衬底表面。
较佳的，所述将所述划片槽刻蚀，具体包括：
将所述划片槽最少刻蚀至衬底的外延层内。
本发明实施例所提供的方法即在晶片完成步骤101中所述的正面处理工艺之后，沿着划片槽进行刻蚀，目前市场氮化镓产品外延层厚度都在1微米左右，刻蚀深度可根据外延层深度确定，由于应力主要存在于外延层，硅衬底是没有应力的，因此刻蚀深度至少应刻蚀至外延层内，即刻开外延层，达到释放外延层应力的目的。刻蚀的最大深度可至衬底表面，如图2d所示。较佳的，刻蚀时使用干法刻蚀，因为湿法刻蚀无法保持良好的形貌及深宽控制。较佳的，使用等离子体干法刻蚀。
由于在进行完正面处理工艺之后，对划片槽进行了刻蚀，从而可使晶片内部的应力可以释放出来，大大降低了后续步骤如减薄背金等碎片裂片的风险，且工艺简单，易于操作。
步骤103，对所述晶片进行背面的工艺。
较佳的，在步骤102将划片槽刻蚀之后，接着对晶片进行背面工艺，如图2e所示，本领域技术人员可知，背面工艺为现有技术，包括对晶片衬底的背面进行减薄背金等工序，图2e所示为背面工艺中对晶片衬底进行减薄背金之后的示意图。
从上述内容可以看出：对晶片进行正面处理工艺，在所述正面处理工艺过程中制作划片槽；在所述晶片完成所述正面处理工艺之后，将所述划片槽刻蚀；对所述晶片进行背面的工艺。由于在进行完正面处理工艺之后，对划片槽进行了刻蚀，从而可使晶片内部的应力可以释放出来，大大降低了后续步骤如减薄背金等碎片裂片的风险。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (5)
1.一种晶片流片方法，其特征在于，具体包括：
对晶片进行正面处理工艺，在所述正面处理工艺过程中制作划片槽；在所述晶片完成所述正面处理工艺之后，将所述划片槽刻蚀；对所述晶片进行背面的工艺；
其中，所述正面处理工艺为在衬底上的外延层上生长氧化物、氮化物及淀积金属层；所述划片槽最多刻蚀至衬底表面且最少刻蚀至衬底的外延层内。
2.如权利要求1所述的方法，其特征在于，所述衬底为硅衬底；所述外延层为氮化镓基外延层。
3.如权利要求1所述的方法，其特征在于，所述划片槽包括横向划片槽和纵向划片槽。
4.如权利要求1所述的方法，其特征在于，所述将所述划片槽刻蚀，具体包括：
通过干法刻蚀将所述划片槽刻蚀。
5.如权利要求4所述的方法，其特征在于，所述干法刻蚀是指等离子体刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410370209.7A CN105448648B (zh) | 2014-07-30 | 2014-07-30 | 一种晶片流片方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410370209.7A CN105448648B (zh) | 2014-07-30 | 2014-07-30 | 一种晶片流片方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105448648A CN105448648A (zh) | 2016-03-30 |
| CN105448648B true CN105448648B (zh) | 2018-09-25 |
Family
ID=55558719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410370209.7A Active CN105448648B (zh) | 2014-07-30 | 2014-07-30 | 一种晶片流片方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448648B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564805A (zh) * | 2017-06-30 | 2018-01-09 | 中国电子科技集团公司第五十五研究所 | 一种超薄碳化硅芯片的制作方法 |
| CN108996464B (zh) * | 2018-06-08 | 2020-05-22 | 北京协同创新研究院 | 一种类扇出多器件混合集成柔性微系统及其制备方法 |
| CN109037081B (zh) * | 2018-07-17 | 2020-11-06 | 深圳市仕力半导体科技有限公司 | 一种芯片及其封装方法 |
| US10968097B2 (en) | 2019-08-16 | 2021-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Support structure for MEMS device with particle filter |
| US10941034B1 (en) | 2019-08-16 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Particle filter for MEMS device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677236A (zh) * | 2004-04-02 | 2005-10-05 | 鸿富锦精密工业（深圳）有限公司 | 薄膜工件的切割方法 |
| CN101055908A (zh) * | 2006-04-14 | 2007-10-17 | 大连路美芯片科技有限公司 | 一种蓝宝石衬底上的发光二极管芯片的制作方法 |
| CN101930942A (zh) * | 2009-06-24 | 2010-12-29 | 宇威光电股份有限公司 | 半导体晶圆的切割方法 |
| CN201758117U (zh) * | 2010-06-22 | 2011-03-09 | 中微半导体设备(上海)有限公司 | 一种能够消减应力的结构 |
| CN102714136A (zh) * | 2009-09-10 | 2012-10-03 | 奥普特冈有限公司 | 用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构 |
| CN103078028A (zh) * | 2011-12-09 | 2013-05-01 | 光达光电设备科技（嘉兴）有限公司 | 衬底、衬底的制作方法和使用方法 |
-
2014
- 2014-07-30 CN CN201410370209.7A patent/CN105448648B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677236A (zh) * | 2004-04-02 | 2005-10-05 | 鸿富锦精密工业（深圳）有限公司 | 薄膜工件的切割方法 |
| CN101055908A (zh) * | 2006-04-14 | 2007-10-17 | 大连路美芯片科技有限公司 | 一种蓝宝石衬底上的发光二极管芯片的制作方法 |
| CN101930942A (zh) * | 2009-06-24 | 2010-12-29 | 宇威光电股份有限公司 | 半导体晶圆的切割方法 |
| CN102714136A (zh) * | 2009-09-10 | 2012-10-03 | 奥普特冈有限公司 | 用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构 |
| CN201758117U (zh) * | 2010-06-22 | 2011-03-09 | 中微半导体设备(上海)有限公司 | 一种能够消减应力的结构 |
| CN103078028A (zh) * | 2011-12-09 | 2013-05-01 | 光达光电设备科技（嘉兴）有限公司 | 衬底、衬底的制作方法和使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105448648A (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448648B (zh) | 一种晶片流片方法 | |
| KR101200182B1 (ko) | 질화물 반도체 디바이스의 제조 방법 및 질화물 반도체디바이스 | |
| CN104641453B (zh) | Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法 | |
| EP3544065A1 (en) | Bond and release layer transfer process | |
| CN108475626B (zh) | 工程化衬底上的芯片级封装固态器件的剥离工艺 | |
| US9721791B2 (en) | Method of fabricating III-nitride semiconductor dies | |
| CN105140122B (zh) | 一种改善GaN HEMT器件散热性能的方法 | |
| US9356188B2 (en) | Tensile separation of a semiconducting stack | |
| CN103606516A (zh) | GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法 | |
| KR102143988B1 (ko) | 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼 | |
| TW200947519A (en) | Method for separating semiconductor and substrate | |
| US20170186600A1 (en) | Semiconductor wafer and method | |
| CN101719471B (zh) | 场效应晶体管制造方法 | |
| WO2014162775A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2017054861A (ja) | 半導体装置の製造方法 | |
| US8698161B2 (en) | Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures | |
| CN106971943B (zh) | 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法 | |
| TWI552219B (zh) | 可降低晶圓壞率的晶塊切割方法 | |
| CN104362080A (zh) | Si衬底上选择性生长GaN基薄膜材料的方法 | |
| CN106684139A (zh) | 基于Si衬底的GaN外延结构及其制备方法 | |
| TW201530757A (zh) | 用於以結晶氮化物為主之裝置中的工程基板 | |
| US20180102326A1 (en) | Perimeter Control Of Crack Propagation In Semiconductor Wafers | |
| JP2009016778A (ja) | 発光ダイオードチップのカッティング方法 | |
| SG10201802435TA (en) | Gallium nitride semiconductor structure and process for fabricating thereof | |
| JP2014187110A (ja) | 半導体ウエハの製造方法および半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |