KR102143988B1 - 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼 - Google Patents

반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼 Download PDF

Info

Publication number
KR102143988B1
KR102143988B1 KR1020167024269A KR20167024269A KR102143988B1 KR 102143988 B1 KR102143988 B1 KR 102143988B1 KR 1020167024269 A KR1020167024269 A KR 1020167024269A KR 20167024269 A KR20167024269 A KR 20167024269A KR 102143988 B1 KR102143988 B1 KR 102143988B1
Authority
KR
South Korea
Prior art keywords
epitaxial wafer
semiconductor
layer
epitaxial
manufacturing
Prior art date
Application number
KR1020167024269A
Other languages
English (en)
Other versions
KR20160130763A (ko
Inventor
카즈노리 하기모토
마사루 시노미야
케이타로 츠치야
히로카즈 고토
켄 사토
히로시 시카우치
쇼이치 코바야시
히로타카 쿠리모토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160130763A publication Critical patent/KR20160130763A/ko
Application granted granted Critical
Publication of KR102143988B1 publication Critical patent/KR102143988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 실리콘계 기판 상에 반도체층을 에피택셜 성장시켜, 에피택셜 웨이퍼를 제작하는 공정과, 상기 제작된 에피택셜 웨이퍼의 외주부를 관찰하는 관찰공정과, 상기 관찰공정에 있어서 관찰된 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 제거하는 제거공정을 갖는 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법이다. 이에 따라, 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있는 반도체 에피택셜 웨이퍼의 제조방법이 제공된다.

Description

반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼{METHOD FOR MANUFACTURING SEMICONDUCTOR EPITAXIAL WAFER, AND SEMICONDUCTOR EPITAXIAL WAFER}
본 발명은, 실리콘계 기판 상에 에피택셜 성장층을 갖는 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼에 관한 것이다.
반도체 에피택셜 웨이퍼를 제조하기 위해서는, 시판 중인 에피택셜 제조장치를 이용하여 실리콘계 기판(예를 들어, 실리콘기판 또는 실리콘카바이드기판) 등의 표면에 에피택셜 성장을 행하고, 헤테로·호모 에피택셜 웨이퍼의 제조를 행하고 있다.
실리콘계 기판 상에 질화물 반도체로 이루어진 에피택셜 성장층을 배치한 에피택셜 웨이퍼에서는, 외주부에 있어서 에피택셜 성장층의 막두께가 두꺼워져, 에피택셜 성장층의 크라운(성장층의 주표면보다 높아지는 돌기)이 발생한다.
반도체장치로서 사용하는 웨이퍼 중앙부에서 실리콘계 기판의 휨과 에피택셜 성장층의 응력이 최적이 되도록, 에피택셜 성장층의 각 층의 두께 등의 조건이 선택되고 있다. 이에 따라, 상기 크라운이 발생하면, 에피택셜 성장층에 생기는 응력과 기판의 휨의 밸런스가 무너져 에피택셜 성장층에 영향을 주어, 외주부 근방의 에피택셜 성장층에 귀갑(龜甲)모양의 크랙 등이 발생한다.
이러한 크라운의 발생을 방지하기 위하여, 실리콘계 기판의 외주부를 면취하고, 그 위에 에피택셜 성장층을 형성하는 방법 등이 제안되어 있다(예를 들어, 특허문헌 1).
또한, 크랙 대책으로는, Si기판 에지 근방을 조면화하고 나서 에피택셜 성장을 행하는 것(특허문헌 2)이나, <111>방향을 회전축으로 하여, <110>방향을 왼쪽으로 30°, 90°, 150° 중 어느 한 각도만큼 회전시킨 방향으로 오리푸라(オリフラ)를 갖는 (111)면을 주면으로 하는 실리콘기판을 헤테로에피택셜 성장용 기판으로서 사용하는 것(특허문헌 3)이나, 실리콘계 기판의 주변부를 링으로 덮은 상태에서 에피택셜 성장을 행하는 것(특허문헌 4) 등이 제안되어 있다.
또한, 실리콘기판 상에 GaN층이나 AlN층을 에피택셜 성장시킨 에피택셜 웨이퍼에서는, 에피택셜 성장 중에 웨이퍼 단부에 크랙이 발생하면, 크랙의 간극으로부터 원료인 TMA(트리메틸알루미늄)나 TMG(트리메틸갈륨)의 가스가 침입하고, Si과 반응하여 반응 흔적(痕)이 발생한다.
이러한 반응 흔적에 대한 대책으로는, SOI기판 상에 버퍼막(AlN막)을 통해 후막인 GaN막을 에피택셜 성장시키는 것이 제안되어 있다(특허문헌 5).
일본특허공개 S59-227117호 공보 국제공개 2011/161975호 공보 일본특허공개 2011-165962호 공보 일본특허공개 2013-171898호 공보 일본특허공개 2007-246289호 공보
그러나, 일반적으로는 「크랙프리(クラックフリ-)」라 불리는 에피택셜 웨이퍼에 있어서도, 크라운의 발생에 기인하여 외주부로부터 수mm 정도의 영역에는 크랙이 존재하고 있는 것이 현상황이다.
이 크랙은 디바이스의 제조공정에 있어서 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것이 우려된다. 이에 따라, 완전히 크랙프리인 에피택셜기판이 요망되고 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있는 반도체 에피택셜 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 실리콘계 기판 상에 반도체층을 에피택셜 성장시켜, 에피택셜 웨이퍼를 제작하는 공정과, 상기 제작된 에피택셜 웨이퍼의 외주부를 관찰하는 관찰공정과, 상기 관찰공정에 있어서 관찰된 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 제거하는 제거공정을 갖는 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법을 제공한다.
이와 같이, 제작된 에피택셜 웨이퍼의 외주부를 관찰하고, 관찰된 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 제거함으로써, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
이때, 상기 제거공정에 있어서, 상기 에피택셜 웨이퍼의 상기 실리콘계 기판의 외경을 변경하지 않고, 상기 크랙, 상기 에피택셜층 박리, 및, 상기 반응 흔적의 부분을 연삭하는 것이 바람직하다.
이와 같이, 에피택셜 웨이퍼의 실리콘계 기판의 외경을 변경하지 않고, 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 연삭함으로써, 후공정에 있어서 에피택셜 웨이퍼의 직경의 변화를 고려할 필요가 없어, 연삭 전의 실리콘계 기판의 직경에 대응한 동일한 장치, 지그(治具)를 사용할 수 있다.
이때, 상기 제거공정 후에, 상기 에피택셜 웨이퍼의 연삭면을 혼산(混酸) 에칭에 의해 경면(鏡面) 또는 준경면(準鏡面)으로 하는 것이 바람직하다.
이와 같이 에피택셜 웨이퍼의 연삭면을 혼산 에칭에 의해 경면 또는 준경면으로 함으로써, 연삭부분으로부터의 발진(發塵)을 억제할 수 있다.
이때, 상기 혼산 에칭에 의해 상기 실리콘계 기판이 에칭됨으로써 형성되는 상기 에피택셜층의 처마부(庇部)를, 면취에 의해 제거하는 것이 바람직하다.
이와 같이 에피택셜층의 처마부를 면취에 의해 제거함으로써 후공정에서의 처마부분의 결함을 방지할 수 있다.
이때, 상기 반도체층이 질화물 반도체로 이루어진 구성으로 할 수 있다.
에피택셜 성장시키는 반도체층으로서, 질화물 반도체를 호적하게 이용할 수 있다.
이때, 상기 질화물 반도체를, AlN, GaN, InN, 또는 이들의 혼정(混晶) 중 어느 1개 이상으로 할 수 있다.
에피택셜 성장시키는 반도체층에 이용하는 질화물 반도체로서, 상기와 같은 재료를 호적하게 이용할 수 있다.
또한, 본 발명은, 실리콘계 기판 상에 반도체층이 에피택셜 성장된 반도체 에피택셜 웨이퍼로서, 상기 반도체 에피택셜 웨이퍼의 외주부에 있어서, 상기 반도체층의 적어도 일부가 제거되어 있는 것을 특징으로 하는 반도체 에피택셜 웨이퍼를 제공한다.
이와 같이, 반도체 에피택셜 웨이퍼의 외주부에 있어서, 에피택셜 성장된 반도체층의 적어도 일부가 제거되어 있음에 따라, 반도체 에피택셜 웨이퍼의 외주부에 발생하는 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 제거할 수 있어, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼로 할 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 일이 없는 반도체 에피택셜 웨이퍼로 할 수 있다.
이때, 상기 반도체층의 적어도 일부가 제거되어 있는 부분이 경면 또는 준경면으로 되어 있는 것이 바람직하다.
이러한 구성을 통해, 제거부분으로부터의 발진을 억제할 수 있다.
이때, 상기 반도체층의 적어도 일부가 제거되어 있는 부분에 있어서, 상기 실리콘계 기판이 노출되는 구성으로 할 수 있다.
이러한 구성을 통해, 반도체 에피택셜 웨이퍼의 외주부에 발생하는 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 보다 확실하게 제거된 것으로 할 수 있다.
이때, 상기 반도체층이 질화물 반도체로 이루어진 구성으로 할 수 있다.
질화물 반도체의 에피택셜 웨이퍼에서는, 주변부에 크랙, 에피택셜층 박리, 반응 흔적이 반드시 발생하므로, 에피택셜 성장시키는 반도체층이 질화물 반도체인 경우에 본 발명은 특히 유익하다.
이때, 상기 질화물 반도체를, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상으로 할 수 있다.
에피택셜 성장시키는 반도체층에 이용하는 질화물 반도체로서 상기와 같은 재료를 이용한 반도체 에피택셜 웨이퍼에 적용한 경우에, 보다 효과적으로 완전한 크랙프리의 반도체 에피택셜 웨이퍼로 할 수 있다.
이상과 같이, 본 발명에 따르면, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
도 1은 본 발명의 반도체 에피택셜 웨이퍼의 제조방법의 제조 플로우의 일 예를 나타내는 도면이다.
도 2는 본 발명의 반도체 에피택셜 웨이퍼의 제조방법에 의해 제조된 반도체 에피택셜 웨이퍼를 나타내는 도면이다.
도 3은 비교예의 반도체 에피택셜 웨이퍼의 주변부에 있어서 관찰된 크랙, 반응 흔적을 나타내는 도면이다.
도 4는 본 발명의 반도체 에피택셜 웨이퍼의 제조방법의 제조공정에서 형성되는 에피택셜층의 처마부를 나타내는 도면이다.
이하, 본 발명에 대하여, 실시태양의 일 예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
상기 서술한 바와 같이, 「크랙프리」라 불리는 에피택셜 웨이퍼에 있어서도, 크라운의 발생에 기인하여 외주부로부터 수mm 정도의 영역에는 크랙이 존재하고 있는 것이 현상황이며, 이 크랙은 디바이스의 제조공정에 있어서 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것이 우려된다. 이에 따라, 완전히 크랙프리인 에피택셜기판이 요망되고 있다.
이에, 발명자들은, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있는 반도체 에피택셜 웨이퍼의 제조방법에 대하여 예의 검토를 거듭하였다.
그 결과, 제작된 에피택셜 웨이퍼의 외주부를 관찰하고, 관찰된 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 제거함으로써, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
이하, 도 1을 참조하면서, 본 발명의 반도체 에피택셜 웨이퍼의 제조방법을 설명한다.
먼저, 도 1(a)에 나타내는 바와 같이 실리콘계 기판을 준비하고, 에피택셜 성장로(爐)에 배치한다. 실리콘계 기판은, 예를 들어 실리콘(Si)기판이나 실리콘카바이드(SiC)기판 등이다.
다음에, 도 1(b)에 나타내는 바와 같이 유기금속 기상성장(MOCVD)법 등의 에피택셜 성장법을 이용하여 900℃ 이상, 예를 들어 1200℃로 설정된 실리콘계 기판 상에 에피택셜 성장층을 형성한다.
이 에피택셜층의 조성은 특별히 한정되지 않으나, 질화물 반도체로 할 수 있으며, 또한, 이 질화물 반도체를, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상으로 할 수 있다. 예를 들어, AlN층을 형성한 후, AlGaN층과 GaN층을 교대로 적층한 버퍼층을 성장시키고, 그 표면에 GaN층을 형성할 수 있으며, 전체적으로 3~10μm 정도의 두께로 성장시킨다.
다음에, 도 1(c)에 나타내는 바와 같이 에피택셜 웨이퍼 외주부를 관찰하여 크랙, 반응 흔적, 에피택셜층 박리의 유무 및 발생위치를 조사한다. 이 관찰방법도 특별히 한정되지 않으나, 예를 들어 집광등 하에서 육안을 통해 크랙, 반응 흔적을, 현미경을 통해 막 박리, 반응 흔적을 관찰할 수 있다.
다음에, 도 1(d)에 나타내는 바와 같이 크랙발생 부분, 반응 흔적발생 부분, 에피택셜층 박리를 연삭으로 제거한다.
이때, 에피택셜 웨이퍼의 실리콘계 기판의 외경을 변경하지 않고, 크랙, 에피택셜층 박리, 반응 흔적의 부분을 연삭하는 것이 바람직하다.
이와 같이, 에피택셜 웨이퍼의 실리콘계 기판의 외경을 변경하지 않고, 크랙, 에피택셜층 박리, 반응 흔적의 부분을 연삭함으로써, 후공정에 있어서 에피택셜 웨이퍼의 직경의 변화를 고려할 필요가 없어, 연삭 전의 실리콘계 기판의 직경에 대응한 동일한 장치, 지그를 사용할 수 있다.
여기서 연삭은 시판 중인 연삭용 휠(ホイ-ル)을 이용하여 웨이퍼 외주부를 폭 1~15mm의 범위로, 깊이를 에피택셜층의 두께보다 1~250μm 정도 깊게 연삭할 수 있다.
이 경우, 에피택셜층을 완전히 제거한 연삭면은 실리콘계 기판이 노출된 상태가 되는데, 크랙 등의 결함이 없다면 반드시 에피택셜층을 완전히 제거할 필요는 없다.
또한, 제거방법도 연삭으로 한정되지 않고, 에칭이나 연마를 이용할 수도 있다.
다음에 도 1(e)에 나타내는 바와 같이 외주부의 연삭면을 예를 들어 혼산에 의해 에칭하여 경면 또는 준경면으로 한다. 이와 같이 연삭면을 에칭에 의해 경면 또는 준경면으로 함으로써 연삭부분으로부터의 발진을 억제할 수 있다.
한편, 작은 번수의 연삭휠을 사용한 경우에는, 연삭면의 표면거칠기가 저감되어 있으므로, 반드시 에칭할 필요는 없다.
또한, 경면화는 CMP(화학적 기계적 연마)를 이용할 수도 있다.
다음에, 도 1(f)에 나타내는 바와 같이 에칭에 의해 형성된 에피택셜층의 외주부의 처마부분(도 4 참조)을 면취하여 제거한다. 이와 같이 처마부분을 제거해 둠으로써 후공정에서의 처마부분의 결함을 방지할 수 있다.
도 1에 나타낸 제조 플로우에 따라 반도체 에피택셜 웨이퍼를 제조하면, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있다.
다음에, 본 발명의 반도체 에피택셜 웨이퍼를 설명한다.
본 발명의 반도체 에피택셜 웨이퍼는, 실리콘계 기판 상에 반도체층이 에피택셜 성장된 반도체 에피택셜 웨이퍼로서, 반도체 에피택셜 웨이퍼의 외주부에 있어서, 반도체층의 적어도 일부가 제거되어 있는 것이다.
반도체 에피택셜 웨이퍼의 외주부에 있어서, 에피택셜 성장된 반도체층의 적어도 일부가 제거되어 있음에 따라, 반도체 에피택셜 웨이퍼의 외주부에 발생하는 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 제거할 수 있어, 용이하게 완전한 크랙프리의 반도체 에피택셜 웨이퍼를 얻을 수 있고, 디바이스 제조공정 등의 후공정에 있어서, 크랙이 신장하거나, 에피택셜 성장층의 박리를 유발하여 제조라인을 오염시키는 것을 억제할 수 있는 것이 된다.
또한, 에피택셜 성장된 반도체층의 적어도 일부가 제거되어 있는 부분이 경면 또는 준경면으로 되어 있는 것이 바람직하다.
이러한 구성을 통해, 제거부분으로부터의 발진을 억제할 수 있는 것이 된다.
나아가, 에피택셜 성장된 반도체층의 적어도 일부가 제거되어 있는 부분에 있어서, 실리콘계 기판이 노출되는 구성으로 할 수 있다.
이러한 구성을 통해, 반도체 에피택셜 웨이퍼의 외주부에 발생하는 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분이 보다 확실하게 제거된 것이 된다.
또한, 에피택셜 성장된 반도체층이 질화물 반도체로 이루어진 구성으로 할 수 있다.
질화물 반도체의 에피택셜 웨이퍼에서는, 주변부에 크랙, 에피택셜층 박리, 반응 흔적이 반드시 발생하므로, 에피택셜 성장시키는 반도체층이 질화물 반도체인 경우에 본 발명은 특히 유익하다.
이 질화물 반도체를, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상으로 할 수 있다.
에피택셜 성장시키는 반도체층에 이용하는 질화물 반도체로서 상기와 같은 재료를 이용한 반도체 에피택셜 웨이퍼에 적용한 경우에, 보다 효과적으로 완전한 크랙프리의 반도체 에피택셜 웨이퍼로 할 수 있다.
실시예
이하, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
(비교예)
직경 150mm이고 두께 1mm인 실리콘기판 상에, 에피택셜 성장을 통해 AlN층을 형성한 후, AlGaN층과 GaN층을 교대로 적층한 버퍼층을 성장시키고, 그 표면에 GaN층을 형성하였다.
에피택셜층의 두께는 전체 10μm였다.
이 반도체 에피택셜 웨이퍼의 외주부를 집광등으로 관찰한 결과, 크랙이 거의 전체 둘레(全周)에 보였다.
또한, 에피택셜층 박리가 전체 둘레에 산재하였고, 반응 흔적이 전체 둘레에 드문드문 산재하였다.
도 3에 상기와 같이 하여 제작한 반도체 에피택셜 웨이퍼의 주변부의 크랙 및 반응 흔적의 모습을 나타낸다.
(실시예)
비교예와 동일하게 하여, 반도체 에피택셜 웨이퍼를 제작하였다.
제작된 반도체 에피택셜 웨이퍼의 외주부를 집광등으로 관찰한 후, 반도체 에피택셜 웨이퍼 외주부의 크랙부분, 에피택셜층 박리(에피택셜층 벗겨진)부분, 및, 반응 흔적부분을 연삭용 휠로 폭 10mm, 깊이 50μm로 연삭(테라스면취)하였다.
연삭 후의 반도체 에피택셜 웨이퍼를 도 2에 나타낸다.
도 2(a)는 연삭 후의 반도체 에피택셜 웨이퍼를 경사상방으로부터 본 사진이고, 도 2(b)는 연삭 후의 반도체 에피택셜 웨이퍼의 주변부의 단면도이고, 도 2(c) 및 도 2(d)는 연삭 후의 반도체 에피택셜 웨이퍼의 주변부의 에피택셜층부와 테라스면취부의 경계부근의 확대사진이다.
도 2로부터 알 수 있는 바와 같이, 웨이퍼 외주부의 크랙부분, 에피택셜층 박리(에피택셜층 벗겨진)부분, 반응 흔적부분이 모두 깨끗하게 제거되어 있는 것을 알 수 있다.
나아가, 연삭된 부분의 혼산 에칭을 행함으로써, 연삭부분을 경면 또는 준경면으로 하였다.
그 후, 테이프면취에 의해 혼산 에칭으로 형성된 에피택셜층의 처마부분을 제거하였다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (12)

  1. 실리콘계 기판 상에 반도체층을 에피택셜 성장시켜, 에피택셜 웨이퍼를 제작하는 공정과,
    상기 제작된 에피택셜 웨이퍼의 외주부의 크랙, 에피택셜층 박리, 및, 반응 흔적을 관찰하는 관찰공정과,
    상기 관찰공정에 있어서 관찰된 에피택셜 성장된 반도체 층의 크랙, 에피택셜층 박리, 및, 반응 흔적의 부분을 제거하는 제거공정을 가지고,
    상기 제거공정에 있어서, 상기 실리콘계 기판의 외경을 변경하지 않고, 상기 크랙, 상기 에피택셜층 박리, 및, 상기 반응 흔적의 부분을 연삭하는 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제거공정 후에, 상기 에피택셜 웨이퍼의 연삭면을 혼산 에칭에 의해 경면 또는 준경면으로 하는 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법.
  4. 제3항에 있어서,
    상기 혼산 에칭에 의해 상기 실리콘계 기판이 에칭됨으로써 형성되는 상기 에피택셜층의 처마부를, 면취에 의해 제거하는 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법.
  5. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    상기 반도체층이 질화물 반도체로 이루어진 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법.
  6. 제5항에 있어서,
    상기 질화물 반도체가, AlN, GaN, InN, 또는 이들의 혼정 중 어느 1개 이상인 것을 특징으로 하는 반도체 에피택셜 웨이퍼의 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020167024269A 2014-03-05 2015-02-10 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼 KR102143988B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014042815A JP6261388B2 (ja) 2014-03-05 2014-03-05 半導体エピタキシャルウェーハの製造方法
JPJP-P-2014-042815 2014-03-05
PCT/JP2015/000597 WO2015133064A1 (ja) 2014-03-05 2015-02-10 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
KR20160130763A KR20160130763A (ko) 2016-11-14
KR102143988B1 true KR102143988B1 (ko) 2020-08-12

Family

ID=54054885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167024269A KR102143988B1 (ko) 2014-03-05 2015-02-10 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼

Country Status (7)

Country Link
US (2) US9938638B2 (ko)
JP (1) JP6261388B2 (ko)
KR (1) KR102143988B1 (ko)
CN (1) CN106068546B (ko)
DE (1) DE112015000781B4 (ko)
TW (1) TWI604094B (ko)
WO (1) WO2015133064A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6157381B2 (ja) * 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US10600645B2 (en) * 2016-12-15 2020-03-24 Samsung Electronics Co., Ltd. Manufacturing method of gallium nitride substrate
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2019156121A1 (ja) * 2018-02-08 2019-08-15 住友化学株式会社 半導体ウエハー
JP7290156B2 (ja) 2021-02-05 2023-06-13 信越半導体株式会社 窒化物半導体基板及びその製造方法
KR20230137921A (ko) 2021-02-05 2023-10-05 신에쯔 한도타이 가부시키가이샤 질화물 반도체기판 및 그의 제조방법
CN115635380B (zh) * 2022-12-26 2023-03-17 华芯半导体研究院(北京)有限公司 一种气相外延生长辅助装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009073710A (ja) * 2007-09-25 2009-04-09 Panasonic Corp 窒化ガリウム基板の製造方法、および窒化ガリウム基板ならびに半導体装置
JP2011044505A (ja) * 2009-08-19 2011-03-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2012142485A (ja) * 2011-01-05 2012-07-26 Sumco Corp エピタキシャルウェーハの製造方法、エピタキシャルウェーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JPH11245151A (ja) * 1998-02-27 1999-09-14 Speedfam Co Ltd ワークの外周研磨装置
US7968859B2 (en) * 2003-07-28 2011-06-28 Lsi Corporation Wafer edge defect inspection using captured image analysis
JP2007246289A (ja) 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
JP2007197302A (ja) 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5428504B2 (ja) * 2009-04-30 2014-02-26 株式会社Ｊｖｃケンウッド 光量制御装置、撮像装置及び光量制御方法
JP2011091143A (ja) * 2009-10-21 2011-05-06 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP2011161975A (ja) 2010-02-05 2011-08-25 Toyota Motor Corp 車両のパワートレーン
JP5417211B2 (ja) 2010-02-10 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
CN102959682A (zh) 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
JP2012156246A (ja) 2011-01-25 2012-08-16 Hitachi Cable Ltd 半導体ウェハ及び半導体デバイスウェハ
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US20150084057A1 (en) * 2013-09-20 2015-03-26 Raytheon Company Method and structure for reducing the propagation of cracks in epitaxial films formed on semiconductor wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009073710A (ja) * 2007-09-25 2009-04-09 Panasonic Corp 窒化ガリウム基板の製造方法、および窒化ガリウム基板ならびに半導体装置
JP2011044505A (ja) * 2009-08-19 2011-03-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2012142485A (ja) * 2011-01-05 2012-07-26 Sumco Corp エピタキシャルウェーハの製造方法、エピタキシャルウェーハ

Also Published As

Publication number Publication date
CN106068546A (zh) 2016-11-02
US20170029977A1 (en) 2017-02-02
CN106068546B (zh) 2019-04-26
TW201538812A (zh) 2015-10-16
DE112015000781T5 (de) 2017-01-12
JP2015170648A (ja) 2015-09-28
JP6261388B2 (ja) 2018-01-17
WO2015133064A1 (ja) 2015-09-11
US9938638B2 (en) 2018-04-10
DE112015000781B4 (de) 2023-08-17
TWI604094B (zh) 2017-11-01
US20180245240A1 (en) 2018-08-30
KR20160130763A (ko) 2016-11-14

Similar Documents

Publication Publication Date Title
KR102143988B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
JP6450086B2 (ja) 化合物半導体基板の製造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR102262063B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
JP2005064336A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
KR20160136581A (ko) 벽개 특성을 이용한 질화물 반도체 기판 제조 방법
WO2020066544A1 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
US20140284660A1 (en) Method for manufacturing semiconductor wafer, and semiconductor wafer
JP7328230B2 (ja) 半極性自立基板の製造方法
US20150371901A1 (en) Method of manufacturing semiconductor device
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
CN117836477A (zh) 氮化物半导体基板及其制造方法
JP2012151402A (ja) 半導体基板及びその製造方法
JP2010006700A (ja) 薄型サファイヤ基板
JP2010222225A (ja) 再利用基板の形成方法及びシリコンカーバイド単結晶基板の再利用方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant