JPS59227117A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59227117A
JPS59227117A JP10190783A JP10190783A JPS59227117A JP S59227117 A JPS59227117 A JP S59227117A JP 10190783 A JP10190783 A JP 10190783A JP 10190783 A JP10190783 A JP 10190783A JP S59227117 A JPS59227117 A JP S59227117A
Authority
JP
Japan
Prior art keywords
chamfered
main surface
epitaxial growth
angle
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10190783A
Other languages
English (en)
Inventor
Toshiyuki Kotani
俊幸 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP10190783A priority Critical patent/JPS59227117A/ja
Publication of JPS59227117A publication Critical patent/JPS59227117A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明中導体装置に関し、シリコン単結晶基板および仁
の上に成長されたエピタキシャル層を基体とする半導体
装置に関するものである。
半導体装置の製造において、トランジスタの直列抵抗の
低減や素子外＃ｌｔ−行うために、基板上にエピタキシ
ャル成長がよく行がわれる。このとき、シリコン単結晶
基板周端部において、エピタキシャル成長時に異常成長
が起り、成長層の主表面よりも高くなる現象がある。こ
の主面より高くなる突起のことをクラウンと呼ばれてい
る。このクラウンは、主表面よシも高いために、半導体
装！製造工程のフォトリングラフ工程に悪影響金属ぼし
、パターン形成が著しく不完全なものとなるという欠点
があった。
クラウン発生防止のため、従来つλら面取が行なわれて
いるが、主表面に対する面取斜面部の角度が２０〜３０
度と大キく、これではエピタキシャル成長厚さによって
は主表面から異常成長点が突出する。
本発明紘シリコン単結晶基板へのエピタキシャル成長時
のクラウン発生を防止することを目的としたものである
。本発明においては、厚いエピタキシャル成長層の場合
でも、前記目的を達成できるような、主表面に対する面
取斜面部の角度と面取端面部辺長を選定することにある
。
以下、図面を用いて本発明を説明する。
第１図は、面取りが施され（１１１）面を主表面とする
シリコン単結晶基板の断面図である。第１図において、
基板１の主表面ｌＯと面取斜面部２０のなす角ｔｏとし
、面取開始点ｆ：Ａ、面取終端部をＢ、セして面取端面
部辺長（基板１の主表面ｌＯから面取終端部３までの垂
線の距離をｌとする。
第２図は、第１図で示したシリコン単結晶基板１にエピ
タキシャル成長を行なって厚さ５６μｍのエピタキシャ
ル層２を成長した時のシリコン単結晶基板の断面図であ
る。第２図で示すようＫ。
面取りした場合でも、面取開始点Ａに突起部Ｃが形成さ
れる。この突起Ｃの主表面からの高さｆｈとする。
第３図は、基板１の主表面ｌＯと面取斜面２゜とのなす
角ｅと主表面からの突起部Ｃの高さｈの関係を示す。第
３図かられかるように、主表面１０と面取斜面２０のな
す角ｅが１６度以下であれば面取開始点に形成されて主
表面から突出する突起がなくなることがわかる。
第４図は主表面と面取斜面部とのなす角ｅが１４度のシ
リコン単結晶基板１’に５６μｍのエピタキシャル成長
を行って成表層２′を形成した断面図である。第４図か
られかるように主面と面取斜面部のなす角ｅが１４度の
場合、面取開始点には突起が形成場れないが、面取終端
部に異常成長による約４０μｍの高さの突起部りが発生
する。従って、実際に面取を形成する場合には前述した
面取端面部辺長ｌも決める必要がある。すなわち、主表
面と面取斜面部のなす角θが１４度の実施例かられかる
ように１面取端面部辺長／ｌ−エピタキシャル成長層厚
さ以上に取れば十分である。
以上の様に、主表面と面取斜面部のなす角を１６度以下
にし、かつ主表面と面取終端部との距離をエピタキシャ
ル層厚さ分だけ取れば、エピタキシャル層の表面よりも
高いクラウンの発生は全くなくなる。かかるエピタキシ
ャル層を有する基板を基体として素子を形成すれば、フ
ォトマスクのクラウンによる密着不良等がなくなり、歩
留りが向上する。
【図面の簡単な説明】
第１図は（１１１）面を主表面とするシリコン単結晶基
板の断面図、第２図は（１１１）面を主表面とするシリ
コン単結晶基板に５６μｍのエピタキシャル成長した時
の断面図、第３図は、主表面と面取斜面部のなす角と主
表面からの突起部の高さに関する実験曲線図、第４図は
（１１１）面を主表面とするシリコン単結晶基板でかつ
主表面と面取斜面部のなす角が１４Ｍのシリコン単結晶
基板に５６μｍのエピタキシャル成長を行った時の本発
明の一実施例を示す断面図である。 １’、　１’・・・・・・（１１１）面を主表面とする
シリコ単結晶基板、２．２’・・・・・・エピタキシャ
ル層、Ａ・・・・・・面取開始点、Ｂ・・・・・・面取
終端点、Ｃ・・・・・・面取開始点における突起、Ｄ・
・・・・・面取終端点における突起、θ・・・・・・主
表面と面取斜面部のなす角、ｌ・・・・・・面取端面部
辺長、ｈ・・・・・・主表面からの突起部高さ。 代理人　弁理士　　内　原　　　晋 旬 う 第　／ＩＤ （ 起 部 島 第　２　閃 ＯＩＯ／６２０　　３０　　　４０　　　５０主表面と
面隼Ｑ錠ト狛音Ｙ少ｔブ角〔Ｌ０撞　３　閃

Claims (2)

    【特許請求の範囲】
  1. （１）　　ｔｉｌｔ取りが施された半導体基板およびこ
    の上に形成され九エピタキシャル層を基体とする半導体
    装置において、前記基板のエピタキシャル成長面に対す
    る面取斜面の角度が１６７ｆｆ以下であること１＊稙と
    する半導体装置。
  2. （２）前記面取斜面の端部から前記基板のエピタキシャ
    ル成長面までの垂線の長さが前記エピタキシャル層の厚
    さ以上であることを特徴とする特許請求の範囲第（１）
    項記載の半導体装置。
JP10190783A 1983-06-08 1983-06-08 半導体装置 Pending JPS59227117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10190783A JPS59227117A (ja) 1983-06-08 1983-06-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10190783A JPS59227117A (ja) 1983-06-08 1983-06-08 半導体装置

Publications (1)

Publication Number Publication Date
JPS59227117A true JPS59227117A (ja) 1984-12-20

Family

ID=14312974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10190783A Pending JPS59227117A (ja) 1983-06-08 1983-06-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS59227117A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0667637A2 (en) * 1994-02-12 1995-08-16 Shin-Etsu Handotai Company Limited Semiconductor single crystalline substrate and method for production thereof
JP2013171898A (ja) * 2012-02-20 2013-09-02 Sanken Electric Co Ltd エピタキシャル基板及び半導体装置
KR20160127748A (ko) 2014-03-04 2016-11-04 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
KR20160130763A (ko) 2014-03-05 2016-11-14 신에쯔 한도타이 가부시키가이샤 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
KR20210060479A (ko) 2018-09-26 2021-05-26 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법, 에피택셜 성장용 실리콘계 기판 및 에피택셜 웨이퍼

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0667637A2 (en) * 1994-02-12 1995-08-16 Shin-Etsu Handotai Company Limited Semiconductor single crystalline substrate and method for production thereof
EP0667637A3 (en) * 1994-02-12 1996-11-06 Shinetsu Handotai Kk Monocrystalline conductor carrier and method for its production.
US5751055A (en) * 1994-02-12 1998-05-12 Shin-Etsu Handotai Co., Ltd. Semiconductor single crystalline substrate and method for production thereof
JP2013171898A (ja) * 2012-02-20 2013-09-02 Sanken Electric Co Ltd エピタキシャル基板及び半導体装置
CN104115258A (zh) * 2012-02-20 2014-10-22 三垦电气株式会社 外延基板、半导体装置及半导体装置的制造方法
KR20140125388A (ko) 2012-02-20 2014-10-28 신에쯔 한도타이 가부시키가이샤 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
DE112013000648B4 (de) 2012-02-20 2023-09-28 Shin-Etsu Handotai Co., Ltd. Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung
KR20160127748A (ko) 2014-03-04 2016-11-04 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
US10319587B2 (en) 2014-03-04 2019-06-11 Shin-Etsu Handotai Co., Ltd. Method of manufacturing epitaxial wafer and silicon-based substrate for epitaxial growth
KR20160130763A (ko) 2014-03-05 2016-11-14 신에쯔 한도타이 가부시키가이샤 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
US9938638B2 (en) 2014-03-05 2018-04-10 Shin-Etsu Handotai Co., Ltd. Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer
KR20210060479A (ko) 2018-09-26 2021-05-26 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법, 에피택셜 성장용 실리콘계 기판 및 에피택셜 웨이퍼

Similar Documents

Publication Publication Date Title
GB1471736A (ja)
JPS59227117A (ja) 半導体装置
JP2594371B2 (ja) エピタキシャルウェーハの製造方法
JPS60193324A (ja) 半導体基板の製造方法
JPH0567546A (ja) 半導体基板及びその製造方法
JPS63108717A (ja) 半導体装置の製造方法
JPH0212010B2 (ja)
JPH04230052A (ja) 半導体基板及びその製造方法
JPH04302432A (ja) 半導体ウエハ基板
JP3160361B2 (ja) Ｓｏｉ基板の製法
JPS61274313A (ja) 半導体装置
JPS5840337B2 (ja) 半導体集積回路の製造方法
JPS6063921A (ja) 半導体素子の製造方法
JPS6252920A (ja) 半導体装置の製造方法
JP3011741B2 (ja) 半導体基板の製造方法
JPS61178494A (ja) エピタキシヤル成長膜の形成方法
JPS5931020A (ja) 選択的エピタキシヤル成長方法
JPH04188720A (ja) 気相成長用サセプタのエッチング方法
JPH0296328A (ja) エピタキシャル層形成方法
JPS6079711A (ja) 半導体装置の製造方法
JPS6165447A (ja) 半導体装置の製造方法
JPS61228621A (ja) エピタキシヤル膜の形成方法
JPS6077441A (ja) 半導体ウエハ
JPH01137622A (ja) エピタキシャルウエハ
JPS5951545A (ja) 半導体装置