DE112013000648B4 - Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112013000648B4
DE112013000648B4 DE112013000648.0T DE112013000648T DE112013000648B4 DE 112013000648 B4 DE112013000648 B4 DE 112013000648B4 DE 112013000648 T DE112013000648 T DE 112013000648T DE 112013000648 B4 DE112013000648 B4 DE 112013000648B4
Authority
DE
Germany
Prior art keywords
layer
substrate
epitaxial growth
silicon
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013000648.0T
Other languages
English (en)
Other versions
DE112013000648T5 (de
Inventor
c/o Sanken Electric Co. Ltd. Shikauchi Hiroshi
c/o Sanken Electric Co. Ltd. Goto Hirokazu
c/o Sanken Electric Co. Ltd. Sato Ken
c/o Isobe R&D Center Shinomiya Masaru
c/o Isobe R&D Center Tsuchiya Keitaro
c/o Isobe R&D Center Hagimoto Kazunori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE112013000648T5 publication Critical patent/DE112013000648T5/de
Application granted granted Critical
Publication of DE112013000648B4 publication Critical patent/DE112013000648B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

Epitaktisches Substrat (10), umfassend:ein Silizium-basiertes Substrat (11); und eine Epitaxialwachstumsschicht (12) auf dem Silizium-basierten Substrat (11), die eine Konfiguration aufweist, in der erste und zweite Nitridhalbleiterschichten (121, 122) mit unterschiedlichen Gitterkonstanten und thermischen Expansionskoeffizienten abwechselnd laminiert sind, undwobei ein Endteil der Epitaxialwachstumsschicht (12) auf einer Hauptoberfläche (110) innerhalb der Außenumfangskante des Silizium-basierten Substrats (11) bereitgestellt ist, und Schichtdicken der ersten und zweiten Nitridhalbleiterschichten (121, 122) jeweils gebildet sind, graduell von dem Endteil hin zu einem zentralen Teil zuzunehmen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein epitaktisches Substrat mit einer Epitaxialwachstumsschicht, einer Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • STAND DER TECHNIK
  • In einer Halbleitervorrichtung mit einer Nitridhalbleiterschicht ist es oft der Fall, dass eine Nitridhalbleiterschicht auf einem billigen Silizium-basierten Substrat wie Silizium und Siliziumcarbid gebildet wird. Zum Beispiel ist eine Nitridhalbleiterschicht, die als eine funktionelle Schicht in einer Halbleitervorrichtung, z. B. einer aktiven Schicht einer Licht emittierenden Diode (LED) oder einer Kanalschicht eines Transistors mit hoher Elektronenbeweglichkeit (high electron mobility transistor, HEMT) auf einem Silizium-basierten Substrat gebildet. Jedoch unterscheiden sich die Gitterkonstanten des Silizium-basierten Substrats und der Nitridhalbleiterschicht stark voneinander. Deshalb wird zum Beispiel eine Konfiguration angenommen, in der eine Pufferschicht zwischen dem Silizium-basierten Substrat und der funktionellen Schicht angeordnet wird.
  • Als eine Epitaxialwachstumsschicht, wie eine Pufferschicht und eine funktionelle Schicht, wird im Allgemeinen eine Konfiguration verwendet, in der eine Vielzahl von Heterostrukturen von AlxGa1-xN/AlyGa1-yN(x>y) laminiert werden, z. B. eine Konfiguration, in der Aluminiumnitrid (AIN)-Schichten und Galliumnitrid (GaN)-Schichten abwechselnd laminiert werden. Es ist anzumerken, dass eine AIN-Initialschicht, die dicker ist als die Pufferschicht, des Weiteren zwischen der Pufferschicht und dem Silizium-basierten Substrat angeordnet sein kann.
  • Da die Epitaxialwachstumsschicht eine Heterostruktur aufweist wie AIN/GaN, neigt es dazu, dass viele Risse von einem äußeren Kantenteil aufgrund eines Unterschieds in den Gitterkonstanten oder einem Unterschied in dem thermischen Expansionskoeffizienten gemacht werden.
  • Des Weiteren ist in einem epitaktischen Substrat mit einer Epitaxialwachstumsschicht, hergestellt aus einem Nitridhalbleiter, der auf einem Silizium-basierten Substrat angeordnet ist, eine Filmdicke der Epitaxialwachstumsschicht groß an einem äußeren Kantenteil, und eine „Krone“ der Epitaxialwachstumsschicht oder des Silizium-basierten Substrats wird erzeugt. Bedingungen, wie eine Dicke von jeder Schicht in einer Halbleitervorrichtung werden so ausgewählt, dass eine Verwerfung des Silizium-basierten Substrats und eine Spannung der Epitaxialwachstumsschicht optimal an einem zentralen Teil sein kann, der als die Halbleitervorrichtung verwendet wird. Deshalb wird die in der Epitaxialwachstumsschicht und der Verwerfung des Substrats erzeugte Spannung unausgewogen, wenn die Krone erzeugt wird, die Epitaxialwachstumsschicht wird beeinträchtigt und Risse und dergleichen mit einem hexagonalen Muster werden in der Epitaxialwachstumsschicht nahe des Teils der äußeren Kante erzeugt. Um eine Bildung der Krone zu vermeiden, ist z. B. ein Verfahren zum Abschrägen/Anfasen („chamfering“) des Teils der äußeren Kante des Silizium-basierten Substrats und Wachsenlassen der Epitaxialwachstumsschicht auf dem Silizium-basierten Substrat (siehe z. B. JP S59-227 117 A ). US 2010 / 0 237 387 A1 offenbart Halbleiterwafer mit einem Substrat, einem Pufferbereich, der auf einer Hauptoberfläche des Substrats gebildet ist und aus einem Verbindungshalbleiter gebildet ist, und einem Haupthalbleiterbereich, der in dem Pufferbereich gebildet ist und aus einem Verbindungshalbleiter gebildet ist, wobei der Pufferbereich einen ersten mehrschichtigen strukturierten Pufferbereich und einen zweiten mehrschichtigen strukturierten Pufferbereich, die mit einer Vielzahl von abwechselnden ersten Schichten und zweiten Schichten gestapelt sind, und einen einschichtigen strukturierten Pufferbereich, der zwischen dem ersten mehrschichtigen strukturierten Pufferbereich und dem zweiten mehrschichtigen strukturierten Pufferbereich angeordnet ist, umfasst, die erste Schicht aus einem Verbindungshalbleiter gebildet ist, der eine Gitterkonstante hat, die kleiner ist als eine Gitterkonstante eines Materials, das das Substrat bildet, die zweite Schicht aus einem Verbindungshalbleiter gebildet ist, der eine Gitterkonstante zwischen einer Gitterkonstante eines Materials, das das Substrat bildet, und einer Gitterkonstante eines Materials hat, das die erste Schicht bildet, und wobei der einschichtige strukturierte Pufferbereich dicker ist als die erste Schicht und die zweite Schicht und aus einem Verbindungshalbleiter gebildet ist, der eine Gitterkonstante zwischen einer Gitterkonstante eines Materials, das die erste Schicht bildet, und einer Gitterkonstante eines Materials aufweist, das die zweite Schicht bildet. US 6 426 270 B1 offenbart ein Verfahren zum Verbinden eines ersten und eines zweiten Substrats, um einen Verbund-Substratstapel herzustellen, und zum anschließenden Trennen des Verbund-Substratstapels an einer porösen Schicht, um ein SOI-Substrat herzustellen, wird die Planarisierung des ersten Substrats nach der Trennung und die Wiederverwendung des ersten Substrats erleichtert, wobei zuerst eine isolierende Schicht, die an dem äußeren Umfangsabschnitt eines ersten Substrats nach der Trennung verbleibt, selektiv entfernt wird, und dann eine poröse Schicht auf einem einkristallinen Si-Substrat selektiv entfernt wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Im Allgemeinen sind unter den bestehenden Umständen Risse in einer Region vorhanden, die ungefähr mehrere mm von einem Teil einer äußeren Kante auf einem epitaktischen Substrat ist, die aufgrund der Bildung der Krone „rissfrei“ genannt wird. Es besteht die Sorge, dass die Risse in einem Vorrichtungs-Herstellungsprozess ausgedehnt werden oder Delaminierung einer Epitaxialwachstumsschicht verursachen, um eine Fertigungsstraße zu kontaminieren. Deshalb wurde ein vollständig rissfreies epitaktisches Substrat gefordert.
  • Um diesen Bedarf zu erfüllen, ist es eine Aufgabe der vorliegenden Erfindung, ein epitaktisches Substrat und eine Halbleitervorrichtung bereitzustellen, in der die Bildung von Rissen an einem Teil der äußeren Kante unterdrückt wird, und ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung.
  • LÖSUNG DES PROBLEMS
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein epitaktisches Substrat bereitgestellt, umfassend: (a) ein Silizium-basiertes Substrat; und (b) eine Epitaxialwachstumsschicht, die eine Konfiguration aufweist, in der erste und zweite Nitridhalbleiterschichten unterschiedliche Gitterkonstanten und thermische Expansionskoeffizienten aufweisen, abwechselnd laminiert werden, und auf dem Silizium-basierten Substrat so angeordnet wird, dass eine Filmdicke davon graduell an einem Teil der äußeren Kante reduziert wird,
    wobei ein Endteil der Epitaxialwachstumsschicht auf einer Innenseite eines Endteils des Silizium-basierten Substrats bereitgestellt ist, und Filmdicken der ersten und zweiten Nitrid-halbleiterschichten jeweils gebildet sind, graduell von dem Endteil hin zu einem zentralen Teil zuzunehmen.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, umfassend: (a) ein Silizium-basiertes Substrat; (b) eine Epitaxialwachstumsschicht, die eine Konfiguration aufweist, in der erste und zweite Nitridhalbleiterschichten mit unterschiedlichen Gitterkonstanten und unterschiedlichen thermischen Expansionskoeffizienten abwechselnd laminiert werden, und auf dem Silizium-basierten Substrat so angeordnet wird, dass eine Filmdicke graduell an einem Teil einer äußeren Kante davon reduziert wird, wobei ein Endteil der Epitaxialwachstumsschicht auf einer Innenseite eines Endteils des Silizium-basierten Substrats bereitgestellt ist, und Filmdicken der ersten und zweiten Nitridhalbleiterschichten jeweils gebildet sind, graduell von dem Endteil hin zu einem zentralen Teil zuzunehmen; und (c) eine funktionelle Schicht, die auf der Epitaxialwachstumsschicht angeordnet wird und aus einem Nitridhalbleiter gemacht ist.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, umfassend: (a) einen Schritt des Herstellens eines epitaktischen Substrats, umfassend ein Silizium-basiertes Substrat und eine Epitaxialwachstumsschicht, die eine Konfiguration aufweist, in der erste und zweite Nitridhalbleiterschichten mit unterschiedlichen Gitterkonstanten und unterschiedlichen thermischen Expansionskoeffizienten abwechselnd laminiert werden und auf dem Silizium-basierten Substrat so angeordnet wird, dass eine Filmdicke graduell an einem Teil der äußeren Kante reduziert wird; (b) einen Schritt des Bildens einer funktionellen Schicht, die aus einem Nitridhalbleiter auf der Epitaxialwachstumsschicht gemacht ist; und (c) einen Schritt des Durchführens von Zerteilen, um jede Einheit der Halbleitervorrichtung bereitzustellen.
  • VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung ist es möglich, das epitaktische Substrat und die Halbleitervorrichtung bereitzustellen, in der die Bildung von Rissen an dem Teil der äußeren Kante unterdrückt wird, und das Verfahren zum Herstellen von solch einer Halbleitervorrichtung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 sind schematische Querschnittsansichten, die jeweils eine Konfiguration eines epitaktischen Substrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen, wobei 1(a) eine allgemeine Ansicht ist und 1(b) und 1(c) vergrößerte Ansichten eines Endteils sind;
    • 2 ist eine schematische Querschnittsansicht, die eine Konfiguration eines Teils einer äußeren Kante eines epitaktischen Substrats gemäß eines Vergleichsbeispiels zeigt;
    • 3 ist ein Oberflächenbild des Teils einer äußeren Kante der Epitaxialwachstumsschicht gemäß dem Vergleichsbeispiel;
    • 4 ist ein Graph, in dem thermische Expansionskoeffizienten der jeweiligen Materialien verglichen werden;
    • 5 ist eine schematische Querschnittsansicht, die eine Konfiguration eines Teils einer äußeren Kante eines epitaktischen Substrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 ist ein Oberflächenbild eines Teils einer äußeren Kante einer Epitaxialwachstumsschicht gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 7 ist ein Graph, der ein Beispiel einer Filmdicken-Verteilung des Teils der äußeren Kante der Epitaxialwachstumsschicht auf dem epitaktischen Substrat gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 8 ist eine Tabelle, die ein Beispiel einer Filmdicken-Verteilung des Teils der äußeren Kante der Epitaxialwachstumsschicht auf dem epitaktischen Substrat gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 9 sind schematische Ansichten zum Erklären eines Beispiels eines Verfahrens zum Herstellen eines epitaktischen Substrats gemäß der ersten Ausführungsform der vorliegenden Erfindung, wobei 9(a) ein Grundriss und 9(b) eine Querschnittsansicht ist;
    • 10 ist eine schematische Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung unter Verwendung eines epitaktischen Substrats gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 11 ist eine schematische Querschnittsansicht, die ein Strukturbeispiel, entsprechend zu einer Einheit der in 10 abgebildeten Halbleitervorrichtung entspricht, zeigt;
    • 12 ist eine schematische Querschnittsansicht, die ein anderes Strukturbeispiel der Halbleitervorrichtung unter Verwendung des epitaktischen Substrats gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 13 ist eine schematische Querschnittsansicht, die ein Strukturbeispiel, entsprechend zu einer Einheit der in 12 abgebildeten Halbleitervorrichtung entspricht, zeigt;
    • 14 ist eine schematische Querschnittsansicht, die eine Konfiguration eines epitaktischen Substrats gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt; und
    • 15 ist eine schematische Querschnittsansicht, die eine Konfiguration eines epitaktischen Substrats gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Erste bis dritte Ausführungsformen gemäß der vorliegenden Erfindung werden nun hiernach unter Bezugnahme auf die Zeichnungen beschrieben werden. In der folgenden Beschreibung der Zeichnungen bezeichnen gleiche oder ähnliche Bezugszeichen gleiche oder ähnliche Teile. Die Zeichnungen sind jedoch schematisch und es sollte angemerkt sein, dass eine Beziehung zwischen einer Dicke und einer planaren Größe, eines Verhältnisses einer Länge von jedem Teil, und andere sich von tatsächlichen Werten unterscheiden. Deshalb sollte jede spezifische Abmessung unter Inbetrachtnahme der folgenden Erklärung bestimmt werden. Außerdem ist es nicht notwendig anzumerken, dass die Zeichnungen eine Beziehung zwischen Abmessungen und Teilen mit unterschiedlichen Verhältnissen einschließen.
  • Außerdem illustrieren die folgenden erste bis dritte Ausführungsform eine Vorrichtung oder ein Verfahren zum Verkörpern des technischen Konzepts der vorliegenden Erfindung und das technische Konzept der vorliegenden Erfindung spezifiziert keine Form, Konfiguration, Anordnung und andere eines festen Bestandteils wie des folgenden. Ausführungsformen gemäß der vorliegenden Erfindung können auf eine Vielzahl von Wegen innerhalb des Schutzbereichs der Ansprüche modifiziert werden.
  • (Erste Ausführungsform)
  • Wie in 1(a) gezeigt, schließt ein epitaktisches Substrat 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung ein Silizium-basiertes Substrat 11 und eine Epitaxialwachstumsschicht 12, die auf dem Silizium-basierten Substrat 11 so angeordnet ist, dass eine Filmdicke graduell an einem Teil einer äußeren Kante reduziert wird, ein. Das heißt, in der Epitaxialwachstumsschicht 12 ist eine Form einer äußeren Kante einer Schnittebene entlang einer Filmdicken-Richtung des Teils der äußeren Kante (einem Endteil) eine konvexe Bogenform, wie in 1(a) gezeigt. Des Weiteren weist die Epitaxialwachstumsschicht 12 eine Pufferschichtkonfiguration auf, in der erste Nitridhalbleiterschichten 121 und zweite Nitridhalbleiterschichten 122 mit Gitterkonstanten und thermischen Expansionskoeffizienten, die sich voneinander unterscheiden, abwechselnd laminiert werden.
  • Zusätzlich, wie in 1(b) und 1(c) gezeigt, wenn eine funktionelle Schicht, die aus einem Nitridhalbleiter gemacht ist, auf dem epitaktischen Substrat 10, abgebildet in 1(a), gebildet wird, wird eine Halbleitervorrichtung hergestellt. Zum Beispiel ist es möglich, eine Halbleitervorrichtung zu realisieren, in der die Epitaxialwachstumsschicht 12 als eine Pufferschicht gebildet wird, und eine funktionelle Schicht darauf gebildet wird. Es ist anzumerken, dass die aus einem Nitridhalbleiter gemachte funktionelle Schicht, die auf der Pufferschicht gebildet ist, um die Halbleitervorrichtung herzustellen, ebenfalls in der Epitaxialwachstumsschicht 12 eingeschlossen ist.
  • Ein Endteil der Epitaxialwachstumsschicht 12 weist eine Filmdicke auf, die graduell so reduziert ist, dass eine Filmdicken-Reduktionsrate zu der Außenseite hin zunehmen kann, wie in 1(b) gezeigt. Alternativ dazu, wie in 1(c) gezeigt, kann der Endteil der Epitaxialwachstumsschicht 12 graduell verdünnt werden. Es ist anzumerken, dass jede von 1(b) und 1(c) ein Beispiel zeigt, das die Epitaxialwachstumsschicht 12 die Konfiguration aufweist, in der funktionelle Schichten, d. h. eine GaN-Schicht und eine AlGaN-Schicht auf der Pufferschicht laminiert sind. Ein Verhältnis der Filmdicken der jeweiligen Schichten, die die Epitaxialwachstumsschicht 12 bilden, ist im Wesentlichen die gleiche an einer Position nahe dem Endteil und einem zentralen Teil. Es ist anzumerken, dass der „zentrale Teil“ ein Teil auf der Innenseite des Endteils der Epitaxialwachstumsschicht 12 ist, wobei der Teil als eine Halbleitervorrichtung verwendet wird.
  • In dem in 1(a) gezeigten epitaktischen Substrat ist der Endteil der Epitaxialwachstumsschicht 12 auf der inneren Seite des Endteils des Silizium-basierten Substrats 11 bereitgestellt, und Filmdicken der ersten und zweiten Nitridhalbleiterschichten 121 und 122 sind jeweils graduell von dem Endteil hin zu dem zentralen Teil erhöht. Das Bedeutet, die Epitaxialwachstumsschicht 12 ist auf einer zentralen Region einer Hauptoberfläche 110 des Silizium-basierten Substrats 11 angeordnet und ist nicht auf einer äußeren peripheren Region der Hauptoberfläche 110, die die zentrale Region umgibt, angeordnet. Deshalb ist die Hauptoberfläche des Silizium-basierten Substrats 11 in der äußeren peripheren Region exponiert. Jede der ersten und zweiten Nitridhalbleiterschichten 121 und 122 ist z. B. ein Nitridhalbleiter, gemacht aus AlxInyGa1-x-yN (0≤x≤1, 0≤y<1,0≤1-x-y≤1).
  • Das Silizium-basierte Substrat 11 ist z. B. ein Silizium (Si)-Substrat oder ein Siliziumcarbid (SiC)-Substrat. Wie in 1(a) gezeigt, ist der Teil der äußeren Kante des Silizium-basierten Substrats 11 so gekammert, dass die Filmdicke beim Nähern zum Endteil reduziert wird.
  • Wenn ein epitaktischer Film, gemacht aus einem Nitridhalbleiter, auf dem Silizium-basierten Substrat wachsen gelassen worden ist, nimmt im Allgemeinen eine Filmdicke einer Epitaxialwachstumsschicht 12a an einem Teil der äußeren Kante des Silizium-basierten Substrats 11a zu und eine Krone 13 wird wie in 2 gezeigt erzeugt. Ein in 2 gezeigtes Vergleichsbeispiel weist eine Konfiguration auf, in der eine Pufferschicht, eine GaN-Schicht und eine AlGaN-Trennschicht als Epitaxialwachstumsschicht 12a laminiert sind. Wie vorstehend beschrieben, werden Risse in dem epitaktischen Substrat aufgrund der Bildung der Krone 13 erzeugt. 3 zeigt ein Oberflächenbild des Teils der äußeren Kante der Epitaxialwachstumsschicht 12a, bezeichnet durch Bezugszeichen A in 2. Wie in 3 gezeigt, werden schwierige Risse in der Epitaxialwachstumsschicht 12a erzeugt.
  • 4 zeigt einen Graphen, in dem thermische Expansionskoeffizienten der jeweiligen Materialien miteinander verglichen werden. 4 zeigt eine Beziehung zwischen einer Temperatur und einem thermischen Expansionskoeffizienten o von jedem Halbleitermaterial. Bei 1000 K oder mehr ist eine Beziehung der thermischen Expansionskoeffizienten der jeweiligen Materialien Si<GaN<AIN, und eine Beziehung der Gitterkonstanten der gleichen ist AIN (a-Achse) < GaN (a-Achse) < Si ((111)-Ebene). Da Si, AIN und GaN Unterschiede in der Gitterkonstante oder dem thermischen Expansionskoeffizienten und anderen aufweisen, neigt es dazu, dass wie in 3 gezeigte Risse erzeugt werden, wenn eine Temperatur des Silizium-basierten Substrats auf 1000 K oder mehr eingestellt wird und Laminierung durchgeführt wird.
  • Um mit dem in 2 gezeigten Vergleichsbeispiel zu vergleichen, wird nun ein Zustand des Teils der äußeren Kante des in 1(a) abgebildeten epitaktischen Substrats 10 hiernach beschrieben werden. 6 zeigt ein Oberflächenbild des Teils der äußeren Kante der Epitaxialwachstumsschicht 12, bezeichnet durch Bezugszeichen B in 5. Wie in 6 gezeigt, wird kein Riss in dem Silizium-basierten Substrat 11 erzeugt. Eine Filmdicke der Epitaxialwachstumsschicht 12 in der zentralen Region des Silizium-basierten Substrats 11 ist in diesem Fall 6 µm. Eine Filmdicke der Epitaxialwachstumsschicht 12 in der zentralen Region des Silizium-basierten Substrats 11 ist in diesem Fall 6 µm. Das heißt, wenn die Epitaxialwachstumsschicht 12 mit der Filmdicke von 6 µm gebildet wurde, wurde es bestätigt, dass kein Riss in dem Silizium-basierten Substrat 11 an dem Teil der äußeren Kante der Epitaxialwachstumsschicht 12 gebildet wurde.
  • Wie vorstehend beschrieben, wenn die Epitaxialwachstumsschicht 12 so gebildet wird, dass die Filmdicke an dem Teil der äußeren Kante graduell reduziert wird, wird die Krone der Epitaxialwachstumsschicht 12 nicht an dem Teil der äußeren Kante des Silizium-basierten Substrats 11 erzeugt. Als ein Ergebnis kann die Bildung der Risse in dem Silizium-basierten Substrat 11 oder Delaminierung der Epitaxialwachstumsschicht 12 unterdrückt werden.
  • 7 zeigt ein Beispiel einer Filmdicken-Verteilung der Epitaxialwachstumsschicht 12 an dem Teil der äußeren Kante. Eine Ordinatenachse in 7 stellt eine Filmdicke der Epitaxialwachstumsschicht 12 dar und eine Abszissenachse stellt in dem gleichen eine Distanz von einem Ende des Teils der äußeren Kante der Epitaxialwachstumsschicht 12 zu der zentralen Region entlang der Hauptoberfläche 110 des Silizium-basierten Substrats 11 dar. Es ist anzumerken, dass eine Pufferschicht und eine GaN-Schicht als Epitaxialwachstumsschicht 12 auf dem Silizium-basierten Substrat 11 laminiert wurden. In 7 stellen „GaN-OF“ und „PUFFER-OF“ Filmdicken der GaN-Schicht und der Pufferschicht auf einer Seite dar, nahe zu einer Orientierung flach des Substrats (orientation flat of the substrate) (die nachstehend als „OF-Seite“ bezeichnet werden wird), und „GaN-Top“ und „PUFFER-Top“ stellen Filmdicken der GaN-Schicht und der Pufferschicht auf einer Seite, fern von der Orientierung flach des Substrats dar (die hierin nachstehend als „Top-Seite“ bezeichnet werden wird). 8 zeigt Variationen von Filmdicken der Pufferschicht und der GaN-Schicht und Variationen einer Gesamtfilmdicke der Pufferschicht und der GaN-Schicht auf der Top-Seite.
  • Wie vorstehend beschrieben, die Filmdicke der Epitaxialwachstumsschicht 12 wird graduell zu der Außenseite hin reduziert und eine Filmdicken-Reduktionsrate nimmt zu der Außenseite hin zu. Unter der Annahme, dass die Filmdicke der Epitaxialwachstumsschicht 12 in der zentralen Region, die 20 mm von dem Ende des Teils der äußeren Kante liegt, 100 % ist, dann wird zum Beispiel die Epitaxialwachstumsschicht 12 auf solch eine Weise gebildet, dass die Filmdicke ungefähr 90 % in einer Region, die 3 mm entfernt von dem Ende des Teils der äußeren Kante ist, beträgt, ungefähr 70 % in einer Region, die 1 mm entfernt von dem Ende des Teils der äußeren Kante ist, und ungefähr 50 % in einer Region, die 0,5 mm entfernt von dem Ende des Teils der äußeren Kante ist.
  • Wenn die Filmdicke der Epitaxialwachstumsschicht 12 zunimmt, neigt es dazu, dass Risse in dem epitaktischen Substrat 10 erzeugt werden. Wenn die Filmdicke der Epitaxialwachstumsschicht 12 in dem zentralen Teil z. B. 5 µm oder mehr beträgt, wird deshalb eine Wirkung des Reduzierens der Bildung von Rissen durch graduelles Verringern der Filmdicke der Epitaxialwachstumsschicht 12 an dem Teil der äußeren Kante prominent.
  • Wenn ein Durchmesser der Epitaxialwachstumsschicht 12 zunimmt, neigt es des Weiteren dazu, dass die Risse in dem Teil der äußeren Kante erzeugt werden. Wenn der Durchmesser des epitaktischen Substrats 10 zum Beispiel 125 mm oder mehr beträgt, kann deshalb eine unterdrückende Wirkung der Rissbildung durch graduelles Reduzieren der Filmdicke der Epitaxialwachstumsschicht 12 verstärkt werden.
  • Das epitaktische Substrat 10, das in 1(a) gezeigt ist, kann z. B. durch ein Herstellungsverfahren hergestellt werden, das in 9(a) und 9(b) abgebildet ist. Das heißt, ein ringförmiger Ring 100 wird auf einer äußeren peripheren Region der Hauptoberfläche 110 des Silizium-basierten Substrats 11 entlang der äußeren Peripherie angeordnet. Der Ring 100 ist z. B. aus Silizium gemacht. Die Epitaxialwachstumsschicht 12 wird auf der Hauptoberfläche 110 des Silizium-basierten Substrats 11 mit dem darauf angeordneten Ring 100 unter Verwendung eines Epitaxialwachstumsverfahrens, wie einem metallorganischen chemischen Dampfabscheidungs- (metal organic vapor deposition, MOCVD)-Verfahren, gebildet. Dann, wenn der Ring 100 von dem Silizium-basierten Substrat 11 entfernt wird, wird das in 1(a) gezeigte epitaktische Substrat 10 zur Vollendung gebracht. Die Epitaxialwachstumsschicht 12 wird nicht auf der äußeren peripheren Region des Silizium-basierten Substrats 11 gebildet, wo der Ring 100 während des Epitaxialwachstums angeordnet war, und eine Oberfläche des Silizium-basierten Substrats 11 wird exponiert.
  • Eine optimale Konfiguration der Epitaxialwachstumsschicht 12 als Pufferschicht ist eine Konfiguration, dass die AIN-Schichten und die GaN-Schichten abwechselnd laminiert werden, und die Epitaxialwachstumsschicht 12 auf dem auf 900 °C oder eine höhere Temperatur, z. B. 1350 °C, eingestellten Silizium-basierten Substrat 11 gebildet wird.
  • Wie vorstehend beschrieben, gemäß dem epitaktischen Substrat 10 der ersten Ausführungsform der vorliegenden Erfindung kann die Krone daran gehindert werden, erzeugt zu werden, wenn die Filmdicke der Epitaxialwachstumsschicht 12 an dem Teil der äußeren Kante zunimmt, und die Erzeugung von Rissen oder Delaminierung des epitaktischen Films kann unterdrückt werden. Da das epitaktische Substrat 10 ein rissfreies Substrat ist, in dem die Risse nicht wie vorstehend beschrieben erzeugt werden, ist es möglich, ein Phänomen (Rückschmelzätzen; „meltback etching“) zu unterdrücken, dass die Risse während des Epitaxialwachstums erzeugt werden und ein Ausgangsmaterialgas und das Silizium-basierte Substrat miteinander reagieren.
  • Da die Filmdicke der Epitaxialwachstumsschicht 12 an dem Teil der äußeren Kante in dem epitaktischen Substrat 10 klein ist, ist die von dem Endteil erzeugte Spannung aufgrund eines Unterschieds zwischen thermischen Expansionskoeffizienten des Silizium-basierten Substrats 11 und sowohl der ersten Nitridhalbleiterschicht 121 und der zweiten Nitridhalbleiterschicht 122, die die Epitaxialwachstumsschicht 12 bilden, schwach, und eine Verwerfung des epitaktischen Substrats 10 kann zusätzlich leicht kontrolliert werden. Im Falle des Vergleichens mit dem in 2 gezeigten Vergleichsbeispiel ist zum Beispiel eine Menge der Verwerfung, die von der Spannung abhängig ist, gering, wenn die Filmdicke der Epitaxialwachstumsschicht 12 unverändert ist. Des Weiteren, wenn die Menge an Verwerfung unverändert ist, kann die Epitaxialwachstumsschicht 12 dick wachsen gelassen werden.
  • 10 zeigt ein Beispiel, wo ein HEMT (Transistor mit hoher Elektronenbeweglichkeit) mit der Verwendung des epitaktischen Substrats 10 gebildet wird. Das heißt, eine in 10 gezeigte Halbleitervorrichtung weist eine funktionelle Schicht 20 mit einer Konfiguration auf, in der eine Trägerzufuhrschicht (carriere supply layer) 22 und eine Trägertransitschicht (carrier transit layer) 21, die einen Heteroübergang mit der Trägerzufuhrschicht 22 bildet, laminiert werden. Eine Heteroübergangssgrenzschicht wird auf einer Grenzschicht zwischen der Trägertransitschicht 21 und der Trägerzufuhrschicht 22, die aus Nitridhalbleitern mit unterschiedlichen Bandabstandsenergien gemacht sind und einer zweidimensionalen Trägergasschicht 23 als Strompfad (ein Kanal) in der Trägertransitschicht 21 nahe der Heteroübergangsgrenzschicht gebildet wird.
  • Eine Pufferschicht 120 der in 10 gezeigten Halbleitervorrichtung ist ein Multischichtenstrukturpuffer, in dem zum Beispiel eine erste aus AIN gemachte Unterschicht und eine zweite aus GaN gemachte Unterschicht abwechselnd laminiert werden.
  • Die auf der Pufferschicht 120 angeordnete Trägertransitschicht 21 wird z. B. durch epitaktisches Wachsenlassen von nicht dotiertem GaN ohne dazu hinzugefügten Verunreinigungen durch das MOCVD-Verfahren oder dergleichen gebildet. Nicht Dotieren bedeutet, dass keine Verunreinigungen absichtlich hinzugefügt werden.
  • Für ein Verhältnis einer Änderung einer Dicke der Pufferschicht 120 in dem Endteil relativ zu der gleichen in dem zentralen Teil ist es hier bevorzugt, im Wesentlichen gleich zu einem Verhältnis einer Änderung der Dicke der Trägertransitschicht 21 im Endteil relativ zu der gleichen in dem zentralen Teil innerhalb ± 5 % zu sein, und für die Dicke von jeweils der Pufferschicht 120 und der Trägertransitschicht 21 in dem Endteil sich in gleichem Verhältnis zu ändern ist ebenfalls bevorzugt. Es ist zu bemerken, dass das Verhältnis der Änderung der Trägertransitschicht 21 höher sein kann als das Verhältnis der Änderung der Pufferschicht 120.
  • Die Trägerzufuhrschicht 22, die auf der Trägertransitschicht 21 angeordnet ist, ist aus einem Nitridhalbleiter mit einer höheren Bandlücke gemacht als die Trägertransitschicht 21 und mit einer kleineren Gitterkonstante als die Trägertransitschicht 21. Als Trägerzufuhrschicht 22 kann nicht dotiertes AlxGa1-xN angenommen werden.
  • Die Trägerzufuhrschicht 22 ist auf der Trägertransitschicht 21 durch auf dem MOCVC-Verfahren oder dergleichen basiertem epitaktischen Aufwachsen gebildet. Da die Trägerzufuhrschicht 22 und die Trägertransitschicht 21 unterschiedliche Gitterkonstanten aufweisen, tritt piezoelektrische Polarisierung aufgrund der Gitterstörung auf. Diese piezoelektrische Polarisierung und spontane Polarisierung eines Kristalls in der Trägerzufuhrschicht 22 verursacht hochdichte Träger in der Trägertransitschicht 21 nahe des Heteroübergangs, und die zweidimensionale Trägergasschicht 23 als Stromweg (der Kanal) wird gebildet.
  • Wie in 10 gezeigt, werden auf der funktionellen Schicht 20 Source-Elektroden 31, Drain-Elektroden 32 und Gate-Elektroden 33 gebildet. Die Source-Elektroden 31 und die Drain-Elektroden 32 sind aus Metallen gemacht, die Kontakt mit niedrigem Widerstand (Ohmscher Kontakt) mit der funktionellen Schicht 20 bilden können. Aluminium (Al) oder Titan (Ti) kann zum Beispiel für die Source-Elektroden 31 und die Drain-Elektroden 32 angenommen werden. Alternativ dazu werden die Source-Elektroden 31 und die Drain-Elektroden 32 als laminierte Körper von Ti und Al gebildet. Nickel-Gold (NiAu) oder dergleichen kann für die zwischen der Source-Elektrode 31 und der Drain-Elektrode 32 angeordneten Gate-Elektrode 33 angenommen werden. Die Source-Elektroden 31, die Drain-Elektroden 32 und die Gate-Elektroden 33 werden nur in dem zentralen Teil der Epitaxialwachstumsschicht gebildet.
  • Dann wird wie in 11 gezeigt Zerteilen durchgeführt, um jede Einheit der Halbleitervorrichtung bereitzustellen, dadurch Herstellen eines Chips.
  • Obwohl das Beispiel, in dem die Halbleitervorrichtung unter Verwendung des epitaktischen Substrats 10 der HEMT ist, vorstehend beschrieben worden ist, kann ein Transistor mit einer unterschiedlichen Konfiguration, wie ein Feldeffekttransistor (FET), unter Verwendung des epitaktischen Substrats 10 gebildet werden.
  • Des Weiteren kann eine Licht emittierende Vorrichtung wie eine LED unter Verwendung des epitaktischen Substrats 10 hergestellt werden. Eine in 12 gezeigte Licht emittierende Vorrichtung ist ein Beispiel, wo eine funktionelle Schicht 40 mit einer doppelten Heteroübergangsstruktur, in der eine Plattierungslage vom n-Typ 41, eine aktive Schicht 42 und eine Plattierungslage vom p-Typ 43 laminiert werden, auf einer Pufferschicht 120 angeordnet ist.
  • Die Plattierungslage vom n-Typ 41 ist z. B. ein mit einer Verunreinigung vom n-Typ dotierter GaN-Film. Wie in 13 gezeigt, eine n-Seiten-Elektrode 410 wird mit der Plattierungslage vom n-Typ 41 verbunden und Elektronen werden der n-Seiten-Elektrode 410 von einer Negativstromquelle, bereitgestellt außerhalb der Licht emittierenden Vorrichtung, zugeführt. Als ein Ergebnis werden die Elektronen von der n-Typ- Plattierungslage 41 zu der aktiven Schicht 42 zugeführt.
  • Die Plattierungslage vom p-Typ 43 ist z. B. ein mit einer Verunreinigung des p-Typs dotierter AlGaN-Film. Eine p-Seiten-Elektrode 430 wird mit der Plattierungslage vom p-Typ 43 verbunden und Löcher werden der p-Seiten-Elektrode 430 von einer Positivstromquelle, bereitgestellt außerhalb der Licht emittierenden Vorrichtung, zugeführt. Als ein Ergebnis werden die Löcher der aktiven Schicht 42 von der Plattierungslage vom p-Typ 43 zugeführt.
  • Die aktive Schicht 42 ist z. B. ein nicht dotierter InGaN-Film. Obwohl 12 und 13 die aktive Schicht 42 als eine einzelne Schicht zeigen, weist die aktive Schicht 42 eine Multi-Quantentopf (Multi Quantum Well; MQW)-Struktur auf, in der eine Trennschicht und eine Well-Schicht, die eine kleinere Bandlücke als die Trennschicht aufweist, abwechselnd angeordnet werden. Die aktive Schicht 42 kann jedoch aus einer Schicht bestehen. Außerdem kann die aktive Schicht 42 mit einer leitfähigen Verunreinigung des p-Typs oder n-Typs dotiert sein. Die von der Plattierungslage vom n-Typ 41 zugeführten Elektronen und die von der Plattierungslage vom p-Typ 43 zugeführten Löcher werden in der aktiven Schicht 42 rekombiniert, wodurch Licht erzeugt wird.
  • Wie vorstehend beschrieben, können Halbleitervorrichtungen mit verschiedensten Arten von funktionellen Schichten unter Verwendung des epitaktischen Substrats 10, das in 1(a) gezeigt ist, realisiert werden.
  • (Zweite Ausführungsform)
  • In einem epitaktischen Substrat 10 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird wie in 14 gezeigt ein Endteil einer Epitaxialwachstumsschicht 12 auf einer abgefasten/abgeschrägten Region eines Endteils eines Silizium-basierten Substrats 11 platziert. Die anderen Punkte sind dieselben wie die in der 1(a) gezeigten ersten Ausführungsform.
  • In dem in 14 gezeigten epitaktischen Substrat 10 ist eine Filmdicke von jeder Schicht in der Epitaxialwachstumsschicht 12 leicht größer als die an einer Peripherie davon aufgrund eines Einflusses einer Form des Silizium-basierten Substrats 11, das ein Substrat der Epitaxialwachstumsschicht 12 ist, an einem ringförmigen Teil auf der Innenseite des Silizium-basierten Substrats 11, gebildet durch Abfasen/ Abschrägen, und der direkten Umgebung davon. Jedoch wird die Filmdicke von jeder Schicht in der Epitaxialwachstumsschicht 12 graduell von der Oberseite des ringförmigen Teils, gebildet durch Abfasen/Abschrägen, zum Endteil hin reduziert. Zusätzlich ist es ebenfalls bevorzugt, für die Filmdicke von jeder Schicht in der Epitaxialwachstumsschicht 12 graduell zu dem Endteil auf der Innenseite des durch Abfasen/ Abschrägen gebildeten ringförmigen Teils, d. h. einer nicht abgefasten/abgeschrägten Region des Silizium-basierten Substrats 11, hin graduell reduziert zu werden.
  • Die anderen Punkte sind im Wesentlichen die gleichen wie solche in der ersten Ausführungsform und überschneidende Beschreibungen werden ausgelassen.
  • (Dritte Ausführungsform)
  • In einem epitaktischen Substrat 10 gemäß einer dritten Ausführungsform der vorliegenden Erfindung erstreckt sich ein Endteil einer Epitaxialwachstumsschicht 12 wie in 15 gezeigt auf die Außenseite eines Endteils eines Silizium-basierten Substrats 11. Andere Punkte sind die gleichen wie solche in der in 1(a) gezeigten ersten Ausführungsform.
  • In dem in 15 gezeigten epitaktischen Substrat 10, an dem Endteil des Silizium-basierten Substrats 11 und einem ringförmigen Teil, gebildet durch Abfasen/ Abschrägen in der direkten Umgebung dieser Teile, wird die Filmdicke von jeder Schicht in der Epitaxialwachstumsschicht 12 leicht größer als die an der Peripherie davon aufgrund eines Einflusses einer Form des Silizium-basierten Substrats 11, das ein Substrat der Epitaxialwachstumsschicht 12 ist. Eine Dicke der Epitaxialwachstumsschicht 12 wird jedoch graduell zu dem Endteil der Epitaxialwachstumsschicht 12 hin von der Oberseite des Endteils des Silizium-basierten Substrats 11 und des ringförmigen Teils reduziert. Zusätzlich ist es ebenfalls bevorzugt, für die Filmdicke von jeder Schicht in der Epitaxialwachstumsschicht 12 graduell zu dem Endteil auf der Innenseite des ringförmigen Teils, der durch Abfasen/Abschrägen gebildet ist, graduell reduziert zu werden, d. h. eine nicht abgefaste/abgeschrägte Region des Silizium-basierten Substrats 11.
  • Andere Punkte sind im Wesentlichen die gleichen wie solche der ersten Ausführungsform und Überschneidungen der Beschreibungen werden ausgelassen.
  • (Andere Ausführungsformen)
  • Zum Beispiel ist das Beispiel unter Verwendung des Silizium-basierten Substrats 11 mit dem abgefasten/abgeschrägten Endteil in der in 1(a) gezeigten Ausführungsform beschrieben worden, aber der Endteil des Silizium-basierten Substrats 11 muss nicht abgefast/abgeschrägt sein.

Claims (4)

  1. Epitaktisches Substrat (10), umfassend: ein Silizium-basiertes Substrat (11); und eine Epitaxialwachstumsschicht (12) auf dem Silizium-basierten Substrat (11), die eine Konfiguration aufweist, in der erste und zweite Nitridhalbleiterschichten (121, 122) mit unterschiedlichen Gitterkonstanten und thermischen Expansionskoeffizienten abwechselnd laminiert sind, und wobei ein Endteil der Epitaxialwachstumsschicht (12) auf einer Hauptoberfläche (110) innerhalb der Außenumfangskante des Silizium-basierten Substrats (11) bereitgestellt ist, und Schichtdicken der ersten und zweiten Nitridhalbleiterschichten (121, 122) jeweils gebildet sind, graduell von dem Endteil hin zu einem zentralen Teil zuzunehmen.
  2. Epitaktisches Substrat (10) nach Anspruch 1, wobei der Teil der äußeren Kante des Silizium-basierten Substrats (11) so abgefast/ abgeschrägt ist, dass die Schichtdicke graduell zu dem Endteil hin reduziert ist, und der Endteil der Epitaxialwachstumsschicht (12) auf einer abgefasten/abgeschrägten Region des Silizium-basierten Substrats (11) platziert ist.
  3. Halbleitervorrichtung, umfassend: das epitaktische Substrat (10) gemäß einem beliebigen der Ansprüche 1 bis 2; und eine funktionelle Schicht (20), die aus einem Nitridhalbleiter gemacht ist und die auf der Epitaxialwachstumsschicht (12) angeordnet ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: einen Schritt des Herstellens des epitaktischen Substrats (10) gemäß einem beliebigen der Ansprüche 1 bis 2; einen Schritt des Ausbildens einer funktionellen Schicht, die aus einem Nitridhalbleiter gemacht ist, auf der Epitaxialwachstumsschicht (12); und einen Schritt des Zerlegens des Substrats (10), um einzelne Halbleitervorrichtungen bereitzustellen.
DE112013000648.0T 2012-02-20 2013-02-14 Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung Active DE112013000648B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012033655 2012-02-20
JPJP2012033655 2012-02-20
JP2012033655A JP6130995B2 (ja) 2012-02-20 2012-02-20 エピタキシャル基板及び半導体装置
PCT/JP2013/000800 WO2013125185A1 (ja) 2012-02-20 2013-02-14 エピタキシャル基板、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112013000648T5 DE112013000648T5 (de) 2015-04-16
DE112013000648B4 true DE112013000648B4 (de) 2023-09-28

Family

ID=49005384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013000648.0T Active DE112013000648B4 (de) 2012-02-20 2013-02-14 Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US20150028457A1 (de)
JP (1) JP6130995B2 (de)
KR (1) KR102045727B1 (de)
CN (1) CN104115258B (de)
DE (1) DE112013000648B4 (de)
TW (1) TWI543238B (de)
WO (1) WO2013125185A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123866B2 (en) * 2013-09-26 2015-09-01 Seoul Viosys Co., Ltd. Light emitting device having wide beam angle and method of fabricating the same
JP6157381B2 (ja) 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
JP6261523B2 (ja) * 2015-01-08 2018-01-17 信越半導体株式会社 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP2018006575A (ja) * 2016-07-01 2018-01-11 株式会社ディスコ 積層ウエーハの加工方法
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
CN108695341B (zh) * 2017-03-31 2021-01-26 环球晶圆股份有限公司 外延基板及其制造方法
JP2019067786A (ja) 2017-09-28 2019-04-25 株式会社東芝 高出力素子
JP7147416B2 (ja) 2018-09-26 2022-10-05 信越半導体株式会社 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
CN113981532A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 用于碳化硅外延生长的基底以及基底的制造方法
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
JP2023166655A (ja) * 2022-05-10 2023-11-22 信越半導体株式会社 エピタキシャルウェーハ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US20100237387A1 (en) 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JP3211604B2 (ja) * 1995-02-03 2001-09-25 株式会社日立製作所 半導体装置
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JP3058456B2 (ja) * 1996-09-24 2000-07-04 三菱電機株式会社 半導体装置およびその製造方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
US6267649B1 (en) * 1999-08-23 2001-07-31 Industrial Technology Research Institute Edge and bevel CMP of copper wafer
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR100513920B1 (ko) * 2003-10-31 2005-09-08 주식회사 시스넥스 화학기상증착 반응기
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
JP4780993B2 (ja) * 2005-03-31 2011-09-28 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP4945185B2 (ja) * 2006-07-24 2012-06-06 株式会社東芝 結晶成長方法
US7755103B2 (en) * 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
KR101426319B1 (ko) * 2006-12-08 2014-08-06 쌩-고벵 크리스톡스 에 드테끄퇴르 기판의 가장자리에서의 성장을 방지하면서 기판상 에피택셜 성장에 의해 질화물의 단결정을 제조하는 방법
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP4232837B2 (ja) * 2007-03-28 2009-03-04 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
US8962453B2 (en) * 2007-07-10 2015-02-24 Nxp B.V. Single crystal growth on a mis-matched substrate
JP4514063B2 (ja) * 2007-08-30 2010-07-28 古河電気工業株式会社 Ｅｄ型インバータ回路および集積回路素子
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
US7833907B2 (en) * 2008-04-23 2010-11-16 International Business Machines Corporation CMP methods avoiding edge erosion and related wafer
JP5151674B2 (ja) * 2008-05-19 2013-02-27 信越半導体株式会社 エピタキシャルウエーハの製造方法
KR20110036889A (ko) * 2008-06-27 2011-04-12 파나소닉 주식회사 압전체 소자와 그 제조 방법
US7875534B2 (en) * 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
JP5537197B2 (ja) * 2010-03-12 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9006865B2 (en) * 2010-06-25 2015-04-14 Dowa Electronics Materials Co., Ltd. Epitaxial growth substrate, semiconductor device, and epitaxial growth method
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) 1983-06-08 1984-12-20 Nec Corp 半導体装置
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US20100237387A1 (en) 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof

Also Published As

Publication number Publication date
US20150028457A1 (en) 2015-01-29
WO2013125185A1 (ja) 2013-08-29
KR102045727B1 (ko) 2019-11-18
TW201401337A (zh) 2014-01-01
JP2013171898A (ja) 2013-09-02
TWI543238B (zh) 2016-07-21
CN104115258B (zh) 2017-12-22
DE112013000648T5 (de) 2015-04-16
JP6130995B2 (ja) 2017-05-17
CN104115258A (zh) 2014-10-22
KR20140125388A (ko) 2014-10-28

Similar Documents

Publication Publication Date Title
DE112013000648B4 (de) Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE112004002809B4 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE102011100241A1 (de) Nitride Semiconductor Device
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE112016005022T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112004002804B4 (de) Züchtungsverfahren für eine dünne In-reiche Nitridhalbleiterschicht sowie UV-Lichtemissionsbauteil mit In-reicher Nitridhalbleiterschicht
DE102012103686A1 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE102010056409A1 (de) Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
DE102010003286A1 (de) Verbindungshalbleitersubstrat
DE102013105707A1 (de) Halbleitervorrichtung, Übergitterschicht, welche in derselben verwendet wird, und Verfahren zur Herstellung der Halbleitervorrichtung
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
DE112005002838T5 (de) Halbleiterstapelstruktur auf Basis von Galliumnitrid, Verfahren zu dessen Herstellung, Halbleitervorrichtung auf Basis von Galliumnitrid und Lampe unter Verwendung der Vorrichtung
DE10151092B4 (de) Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE102017113461A1 (de) III-Nitrid-Halbleiterkomponente mit niedriger Versetzungsdichte
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102017103879B4 (de) Halbleiterkomponenten mit Aluminiumsiliziumnitridschichten
DE102018110187A1 (de) Optoelektronischer Halbleiterkörper, Anordnung von einer Vielzahl von optoelektronischen Halbleiterkörpern und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division