DE102011114665B4 - Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements - Google Patents

Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements Download PDF

Info

Publication number
DE102011114665B4
DE102011114665B4 DE102011114665.6A DE102011114665A DE102011114665B4 DE 102011114665 B4 DE102011114665 B4 DE 102011114665B4 DE 102011114665 A DE102011114665 A DE 102011114665A DE 102011114665 B4 DE102011114665 B4 DE 102011114665B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
gan semiconductor
stress
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011114665.6A
Other languages
English (en)
Other versions
DE102011114665A1 (de
Inventor
Dr. Stauß Peter
Philipp Drechsel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102011114665.6A priority Critical patent/DE102011114665B4/de
Priority to TW101134426A priority patent/TWI501423B/zh
Priority to KR1020147011832A priority patent/KR101963755B1/ko
Priority to PCT/EP2012/068617 priority patent/WO2013045355A1/de
Priority to US14/346,787 priority patent/US9184051B2/en
Publication of DE102011114665A1 publication Critical patent/DE102011114665A1/de
Application granted granted Critical
Publication of DE102011114665B4 publication Critical patent/DE102011114665B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zur Herstellung eines optoelektronischen Nitridverbindungshalbleiter-Bauelements, mit den Schritten:- Bereitstellen eines Aufwachssubstrats (1) mit einer Siliziumoberfläche,- Aufwachsen einer Pufferschicht (2), die einen Aluminium enthaltenden Nitrid-Verbindungshalbleiter enthält, auf die Siliziumoberfläche,- Aufwachsen einer Verspannungsschichtstruktur (11) zur Erzeugung einer kompressiven Spannung, und- Aufwachsen einer funktionellen Halbleiterschichtenfolge (12), welche eine aktive Schicht (9) aufweist, auf die Verspannungsschichtstruktur (11), wobei- die Verspannungsschichtstruktur (11) eine erste GaN-Halbleiterschicht (4) und eine zweite GaN-Halbleiterschicht (7) umfasst,- in die erste GaN-Halbleiterschicht (4) eine Maskierungsschicht (5) eingebettet ist,- zwischen der ersten GaN-Halbleiterschicht (4) und der zweiten GaN-Halbleiterschicht (7) eine Al(Ga)N-Zwischenschicht (6) zur Erzeugung einer kompressiven Spannung angeordnet ist, und- die Verspannungsschichtstruktur (11) keine weiteren Al(Ga)N-Zwischenschichten (6) enthält,- eine Versetzungsdichte in der funktionellen Halbleiterschichtenfolge (12) weniger als 5 × 108cm-2beträgt, und- eine Dotierstoffkonzentration in der ersten und/oder zweiten GaN-Halbleiterschicht (4, 7) nicht mehr als 1 * 1019cm-3beträgt.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche.
  • Nitrid-Verbindungshalbleiter werden häufig in LEDs oder Laserdioden eingesetzt, die in der Regel im blauen Spektralbereich emittieren. Abhängig von der Zusammensetzung des Halbleitermaterials ist beispielsweise auch eine Emission im ultravioletten oder grünen Spektralbereich möglich. Durch Lumineszenzkonversion mittels Leuchtstoffen kann die kurzwellige Strahlung zu größeren Wellenlängen hin konvertiert werden. Auf diese Weise ist es möglich, mischfarbiges Licht, insbesondere Weißlicht, zu erzeugen. Auf Nitrid-Verbindungshalbleitern basierende LEDs sind daher für LED-Beleuchtungssysteme von erheblicher Bedeutung.
  • Bei der Herstellung von optoelektronischen Bauelementen werden die Nitrid-Verbindungshalbleiterschichten in der Regel epitaktisch auf ein Aufwachssubstrat aufgewachsen, das an die Gitterkonstante und die Kristallstruktur des Nitrid-Verbindungshalbleitermaterials angepasst ist. Geeignete Substratmaterialien sind insbesondere Saphir, GaN oder SiC. Diese Substratmaterialien sind allerdings vergleichsweise teuer.
  • Das Aufwachsen von Nitrid-Verbindungshalbleitern auf vergleichsweise kostengünstigen Siliziumsubstraten wird durch eine vergleichsweise große Differenz der thermischen Ausdehnungskoeffizienten des Siliziums und des Nitrid-Verbindungshalbleitermaterials erschwert. Insbesondere werden beim Abkühlen des Schichtsystems von der zum Aufwachsen von Nitrid-Verbindungshalbleitern verwendeten Wachstumstemperatur von etwa 1000 °C auf Raumtemperatur große tensile Verspannungen im GaN erzeugt.
  • In den Druckschriften DE 10 2006 008 929 A1 und WO 2011/ 039 181 A1 werden jeweils Verfahren zur Herstellung von Nitrid-Verbindungshalbleiter-Bauelementen auf Siliziumsubstraten beschrieben. Aus diesen Druckschriften ist bekannt, zwischen der Silizium-Oberfläche des Aufwachssubstrats und der funktionellen Schichtenfolge des optoelektronischen Bauelements eine Schichtstruktur zur Erzeugung einer kompressiven Verspannung einzubauen, welche der beim Abkühlen durch das Silizium erzeugten tensilen Verspannung entgegenwirkt.
  • Die Druckschrift DE 101 51 092 A1 beschreibt ein Verfahren zur Herstellung von planaren und rissfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf SiliziumSubstraten.
  • Die Druckschrift DE 100 34 263 A1 betrifft ein Verfahren zur Herstellung eines Quasisubstrats mit einer Nutzschicht aus GaN und einem Grundsubstrat aus Saphir.
  • Die Druckschrift US 2008 / 0 220 555 A1 beschreibt Nitrid-Halbleiterstrukturen mit Zwischenschicht-Struktren.
  • Der Artikel Dadgar, A. et al: „Thick, crack-free blue lightemitting diodes on Si (111) using low-temperature AlN interlayers and in situ SixNy masking“, Appl. Phys. Lett., Vol. 80, 2002, No. 20, 3670 - 367 betrifft die Herstellung von dicken, rissfreien blauen Leuchtdioden unter Verwendung von Niedrig-Temperatur-Zwischenschichten und einer in situ SixNy-Maskierung.
  • Eine Aufgabe besteht darin, ein weiter verbessertes Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements auf einem Substrat mit einer Silizium-Oberfläche anzugeben, durch das besonders geringe Defektdichten in der funktionellen Halbleiterschichtenfolge erzielt werden können, um besonders hohe Wirkungsgrade zu erreichen.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Aufwachssubstrat mit einer Siliziumoberfläche bereitgestellt. Das Aufwachssubstrat kann insbesondere ein Siliziumsubstrat sein. Das Aufwachssubstrat kann alternativ auch ein SOI-Substrat (Silicon On Insulator) sein.
  • Gemäß zumindest einer Ausführungsform wird bei dem Verfahren eine Pufferschicht, die einen Aluminium enthaltenden Nitrid-Verbindungshalbleiter aufweist, auf die Siliziumoberfläche aufgewachsen. Die Pufferschicht kann insbesondere AlN enthalten oder daraus bestehen. Es ist aber nicht ausgeschlossen, dass die Pufferschicht weitere Bestandteile wie beispielsweise einen Dotierstoff und/oder geringe Mengen weiterer Gruppe III-Materialien wie beispielsweise In oder Ga aufweist.
  • Die Pufferschicht kann in mehreren Teilschichten aufgewachsen werden, die sich in ihrer Zusammensetzung und/oder ihren Wachstumsparametern wie beispielsweise der Wachstumstemperatur oder der Wachstumsrate unterscheiden. Bei einer bevorzugten Ausgestaltung werden beim Wachstum der Pufferschicht zuerst wenige Atomlagen Al als erste Teilschicht der Pufferschicht aufgewachsen, um eine Passivierung der Siliziumoberfläche durch die Bildung von SiN bei einer Reaktion mit Stickstoff zu vermeiden. Erst nach der Abscheidung weniger Atomlagen Al wird beim Wachstumsprozess Stickstoff zur Bildung von AlN zugeführt. Es ist weiterhin vorteilhaft, zunächst eine etwa 100 nm dicke zweite Teilschicht aus AlN mit geringer Wachstumsrate aufzuwachsen, und danach eine dritte Teilschicht bei einer höheren Wachstumsrate aufzuwachsen. Es ist zusätzlich oder alternativ auch möglich, dass die zweite Teilschicht bei einer geringeren Wachstumstemperatur als die dritte Teilschicht aufgewachsen wird. Es hat sich herausgestellt, dass bei dieser Vorgehensweise eine besonders gute Schichtqualität erzielt wird.
  • In einem nachfolgenden Verfahrensschritt wird eine Verspannungsschichtstruktur zur Erzeugung einer kompressiven Spannung aufgewachsen. Die Verspannungsschichtstruktur weist eine erste GaN-Halbleiterschicht und eine zweite GaN-Halbleiterschicht auf. Die zweite GaN-Halbleiterschicht folgt der ersten GaN-Halbleiterschicht in Wachstumsrichtung der Verspannungsschichtstruktur nach.
  • In die erste GaN-Halbleiterschicht ist vorteilhaft eine Maskierungsschicht eingebettet. Die Maskierungsschicht kann insbesondere eine Silizium-Nitrid-Schicht sein. Die Maskierungsschicht ist eine nicht geschlossene Schicht. Insbesondere kann die Maskierungsschicht eine inselförmige Schicht sein, d.h. eine Schicht, deren Wachstum im Anfangsstadium vor dem Zusammenwachsen der Kristallite zu einer geschlossenen Schicht abgebrochen wurde. Die Maskierungsschicht kann beispielsweise eine mittlere Dicke von etwa 0,2 nm bis 2 nm aufweisen.
  • Ein Teil der ersten GaN-Halbleiterschicht wird auf der Maskierungsschicht aufgewachsen. Beispielsweise wird die erste GaN-Halbleiterschicht derart hergestellt, dass zuerst eine erste Teilschicht der ersten GaN-Halbleiterschicht aufgewachsen wird, dann die Maskierungsschicht auf die erste Teilschicht aufgewachsen wird, und nachfolgend die zweite Teilschicht der ersten GaN-Halbleiterschicht auf die Maskierungsschicht aufgewachsen wird.
  • Es hat sich vorteilhaft herausgestellt, dass sich durch das Einbetten einer derartigen Maskierungsschicht in die erste GaN-Halbleiterschicht eine Verminderung der Versetzungsdichte in der Verspannungsschichtstruktur und einer nachfolgenden funktionellen Halbleiterschichtenfolge erzielen lässt.
  • Zwischen der ersten GaN-Halbleiterschicht und der zweiten GaN-Halbleiterschicht ist vorteilhaft eine Al(Ga)N-Zwischenschicht angeordnet. Die Zwischenschicht enthält vorzugsweise AlN oder besteht daraus. Es ist aber nicht ausgeschlossen, dass die Zwischenschicht geringe Mengen von Gallium und/oder einem Dotierstoff enthält. Dadurch, dass das Al enthaltende Nitrid-Halbleitermaterial der Zwischenschicht eine kleinere Gitterkonstante als GaN aufweist, wird eine kompressive Verspannung in der nachfolgenden zweiten GaN-Halbleiterschicht erzeugt. Zwar liegt bereits in der ersten GaN-Halbleiterschicht vorteilhaft eine kompressive Verspannung durch das Aufwachsen auf der Aluminium enthaltenden Pufferschicht, insbesondere einer AlN-Pufferschicht, vor. Eine derartige kompressive Verspannung kann sich aber während des Wachstums der ersten GaN-Halbleiterschicht durch die Ausbildung von Versetzungen wieder reduzieren. Durch das Einfügen der AlN-Zwischenschicht zwischen die erste GaN-Halbleiterschicht und die zweite GaN-Halbleiterschicht wird erreicht, dass auch in der zweiten GaN-Halbleiterschicht eine ausreichend große kompressive Verspannung aufgebaut wird, welche beim Abkühlen des Schichtsystems von der Wachstumstemperatur auf Raumtemperatur einer durch das Substrat erzeugten tensilen Verspannung entgegenwirkt.
  • In einem weiteren Verfahrensschritt wird die funktionelle Halbleiterschichtenfolge des optoelektronischen Nitrid-Halbleiterbauelements auf die Verspannungsschichtstruktur aufgewachsen. Die funktionelle Halbleiterschichtenfolge enthält insbesondere eine aktive Schicht des optoelektronischen Bauelements. Die aktive Schicht kann beispielsweise eine strahlungsemittierende oder eine strahlungsempfangende Schicht sein. Zusätzlich zur aktiven Schicht kann die funktionelle Halbleiterschichtenfolge beispielsweise einen n-Typ Halbleiterbereich und einen p-Typ Halbleiterbereich aufweisen, welche die aktive Schicht umgeben.
  • Die funktionelle Halbleiterschichtenfolge des optoelektronischen Bauelements basiert auf einem Nitrid-Verbindungshalbleiter. „Auf einem Nitridverbindungshalbleiter basierend“ bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise InxAlyGa1-x-yN umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des InxAlyGa1- x-yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Die Verspannungsschichtstruktur enthält vorteilhaft außer der Al(Ga)N-Zwischenschicht keine weiteren Al(Ga)N-Zwischenschichten. Die Verspannungsschichtstruktur besteht daher vorteilhaft aus der ersten GaN-Halbleiterschicht mit der darin enthaltenen Maskierungsschicht, der Al(Ga)N-Zwischenschicht und der zweiten GaN-Halbleiterschicht, und enthält vorzugsweise keine weiteren Schichten. Insbesondere enthält die Verspannungsschichtstruktur nur genau eine Al (Ga)N-Zwischenschicht.
  • Es hat sich herausgestellt, dass sich mit der hier beschriebenen Verspannungsschichtstruktur eine besonders geringe Versetzungsdichte erzielen lässt. Dies beruht zum einen darauf, dass durch das Einbetten der Maskierungsschicht in die erste GaN-Halbleiterschicht eine Reduzierung der Versetzungsdichte erzielt wird. Die auf diese Weise reduzierte Versetzungsdichte hat den Vorteil, dass die in dem Halbleitermaterial aufgebaute kompressive Verspannung in der Wachstumsrichtung weniger stark relaxiert als in einem Halbleitermaterial mit höherer Versetzungsdichte. Es hat sich nämlich herausgestellt, dass Versetzungen in dem Halbleitermaterial zu einem Abbau der kompressiven Verspannung führen, sodass herkömmlicherweise mehrere Zwischenschichten erforderlich sind, um die kompressive Verspannung im GaN-Halbleitermaterial mehrfach wieder aufzubauen. Eine Mehrzahl von derartigen Zwischenschichten kann aber zusätzliche neue Versetzungen in den nachfolgenden Schichten bewirken. Da bei dem hierin beschriebenen Verfahren auf weitere Al(Ga)N-Zwischenschichten verzichtet wird und stattdessen nur eine einzige Al(Ga)N-Zwischenschicht verwendet wird, wird eine besonders niedrige Versetzungsdichte in der Verspannungsschichtstruktur und der nachfolgenden funktionellen Halbleiterschichtenfolge erzielt.
  • Die Versetzungsdichte in der funktionellen Halbleiterschichtenfolge beträgt weniger als 1 × 109 cm-2, nämlich weniger als 5 × 108 cm-2.
  • Bei einer bevorzugten Ausgestaltung ist die Aluminium enthaltende Pufferschicht mit Sauerstoff dotiert. Es hat sich herausgestellt, dass durch die Dotierung der Pufferschicht mit Sauerstoff eine weitere Verbesserung der Kristallstruktur der nachfolgenden Schichten und somit eine noch geringere Versetzungsdichte erzielt werden kann.
  • Dadurch, dass die kompressive Verspannung in der ersten GaN-Halbleiterschicht und/oder der zweiten GaN-Halbleiterschicht aufgrund der erzielten geringen Versetzungsdichte mit zunehmender Schichtdicke nur vergleichsweise langsam relaxiert, können die erste GaN-Halbleiterschicht und die zweite GaN-Halbleiterschicht vorteilhaft vergleichsweise dick ausgeführt werden.
  • Bei einer bevorzugten Ausgestaltung weist die erste GaN-Halbleiterschicht eine Dicke von 500 nm oder mehr, besonders bevorzugt von 1000 nm oder mehr, auf. Beispielsweise kann die erste GaN-Halbleiterschicht etwa 1300 nm dick sein.
  • Die zweite GaN-Halbleiterschicht weist vorzugsweise eine Dicke von 1000 nm oder mehr auf. Beispielsweise kann die zweite GaN-Halbleiterschicht eine Dicke von etwa 1400 nm aufweisen.
  • Die Gesamtdicke der Verspannungsschicht beträgt vorzugsweise 2 um oder mehr, besonders bevorzugt 3 um oder mehr.
  • Eine vergleichsweise geringe Versetzungsdichte kann mit dem hierin beschriebenen Verfahren vorteilhaft auch dann erzielt werden, wenn die erste und/oder die zweite GaN-Halbleiterschicht dotiert sind. Die Dotierstoffkonzentration beträgt in der ersten und/oder zweiten GaN-Halbleiterschicht nicht mehr als 1 × 1019 cm-3. Eine noch höhere Dotierstoffkonzentration könnte ansonsten möglicherweise zu einer Zunahme von Versetzungen führen.
  • Insbesondere können die erste und/oder die zweite GaN-Halbleiterschicht n-dotiert sein. Zur n-Dotierung kann beispielsweise Si als Dotierstoff verwendet werden.
  • Gemäß einer weiteren Ausführungsform sind zwischen der Aluminium enthaltenden Pufferschicht und der Verspannungsschicht eine oder mehrere Übergangsschichten aus AlxGa1-xN mit 0 < x < 1 angeordnet. In der Übergangsschicht oder den Übergangsschichten nimmt der Aluminiumgehalt x in Wachstumsrichtung vorzugsweise stufenweise oder kontinuierlich ab.
  • Die Maskierungsschicht weist gemäß einer vorteilhaften Ausgestaltung ein Siliziumnitrid auf. Die Dicke der Maskierungsschicht beträgt vorzugsweise im Mittel weniger als 2 nm, beispielsweise zwischen 0,2 nm und 2 nm. Die Maskierungsschicht ist also vorzugsweise nur wenige Monolagen oder sogar nur eine Monolage dick.
  • Bei einer bevorzugten Ausgestaltung ist die Silizium-Oberfläche des Aufwachssubstrats eine (111)-Ebene. Die (111)-Ebene eines Siliziumkristalls ist aufgrund der hexagonalen Kristallstruktur besonders gut zum Aufwachsen eines hexagonalen Nitrid-Verbindungshalbleiter-Materials geeignet.
  • Bei einer bevorzugten Ausgestaltung des Verfahrens wird das Aufwachssubstrat nach dem Aufwachsen der funktionellen Halbleiterschichtenfolge abgelöst. Bei dieser Ausgestaltung wird die funktionelle Halbleiterschichtenfolge vorteilhaft an einer dem Aufwachssubstrat gegenüberliegenden Oberfläche mit einem Trägersubstrat verbunden. Da das Trägersubstrat nicht zum Aufwachsen eines Nitrid-Verbindungshalbleitermaterials geeignet sein muss, kann es vorteilhaft anhand von anderen Kriterien, insbesondere einer guten thermischen und/oder elektrischen Leitfähigkeit, ausgewählt werden. Weiterhin kann bei dieser Ausgestaltung vor dem Verbinden der funktionellen Halbleiterschichtenfolge mit dem Trägersubstrat eine Spiegelschicht auf die funktionelle Halbleiterschichtenfolge aufgebracht werden, um die beim Betrieb des optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements in Richtung des Trägersubstrats emittierte Strahlung zu einer dem Trägersubstrat gegenüberliegenden Strahlungsaustrittsfläche zu reflektieren.
  • Nach dem Ablösen des Aufwachssubstrats können die Pufferschicht und die Verspannungsschichtstruktur zumindest teilweise, beispielsweise mit einem Ätzverfahren, entfernt werden. Ein im optoelektronischen Bauelement verbleibender Rest der Verspannungsschichtstruktur ist in diesem Fall an der Strahlungsaustrittseite des optoelektronischen Bauelements angeordnet.
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den 1 bis 10 erläutert.
  • Es zeigen:
    • 1 bis 10 eine schematische Darstellung eines Ausführungsbeispiels des Verfahrens zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements anhand von Zwischenschritten.
  • Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • Bei dem Verfahren wird, wie in 1 dargestellt, ein Aufwachssubstrat 1 bereitgestellt, das eine Silizium-Oberfläche aufweist. Das Aufwachssubstrat 1 kann beispielsweise ein Silizium-Wafer sein. Alternativ ist es aber auch möglich, dass das Aufwachssubstrat 1 ein SOI-Substrat ist. Die Silizium-Oberfläche des Aufwachssubstrats 1 ist vorzugsweise eine (111)-Kristallebene, die wegen ihrer hexagonalen Symmetrie besonders gut zum Aufwachsen von Nitrid-Verbindungshalbleitern geeignet ist. Das Aufwachssubstrat 1 mit der Silizium-Oberfläche hat im Vergleich zu in der Regel zum Aufwachsen von Nitrid-Verbindungshalbleitermaterialien verwendeten Substraten aus Saphir, GaN oder SiC den Vorteil, dass es vergleichsweise kostengünstig ist.
  • Auf die Silizium-Oberfläche des Aufwachssubstrats 1 wird zunächst eine Pufferschicht 2 aus einem Aluminium enthaltenden Nitrid-Verbindungshalbleitermaterial aufgewachsen. Vorzugsweise enthält die Pufferschicht 2 AlN oder besteht daraus. Die Pufferschicht 2 weist vorzugsweise eine Dicke zwischen 100 nm und 300 nm, beispielsweise etwa 200 nm, auf.
  • Die Pufferschicht 2 kann in mehreren Teilschichten (nicht dargestellt) aufgewachsen werden, die sich in ihrer Zusammensetzung und/oder ihren Wachstumsparametern wie beispielsweise der Wachstumstemperatur oder der Wachstumsrate unterscheiden. Bei einer bevorzugten Ausgestaltung werden beim Wachstum der Pufferschicht 2 zuerst wenige Atomlagen Al als erste Teilschicht der Pufferschicht 2 aufgewachsen, um eine Passivierung der Siliziumoberfläche durch die Bildung von SiN bei einer Reaktion mit Stickstoff zu vermeiden. Erst nach der Abscheidung weniger Atomlagen Al wird beim Wachstumsprozess Stickstoff zur Bildung von AlN zugeführt. Es ist weiterhin vorteilhaft, zunächst eine etwa 100 nm dicke zweite Teilschicht aus AlN mit geringer Wachstumsrate aufzuwachsen, und danach eine dritte Teilschicht bei einer höheren Wachstumsrate aufzuwachsen. Es ist zusätzlich oder alternativ auch möglich, dass die zweite Teilschicht bei einer geringeren Wachstumstemperatur als die dritte Teilschicht aufgewachsen wird. Es hat sich herausgestellt, dass bei dieser Vorgehensweise eine besonders gute Schichtqualität erzielt wird.
  • Bei einer besonders vorteilhaften Ausgestaltung ist die Pufferschicht 2 aus einem mit Sauerstoff dotierten AlN-Halbleitermaterial gebildet. Der Sauerstoffgehalt in der AlN:O-Schicht beträgt vorzugsweise zwischen einschließlich 0,1 % und einschließlich 5 %, besonders bevorzugt zwischen einschließlich 1 % und einschließlich 5 %. Es hat sich herausgestellt, dass sich bei Verwendung einer derartigen mit Sauerstoff dotierten AlN-Pufferschicht eine Verbesserung der Kristallqualität, insbesondere eine Verminderung der Versetzungsdichte, in die nachfolgend aufgebrachten Schichten erzielen lässt.
  • Bei dem in 2 dargestellten Zwischenschritt wird eine Übergangsschicht 3 aus AlxGa1-xN auf die Pufferschicht 2 aufgebracht. Die Übergangsschicht 3 weist vorzugsweise in Wachstumsrichtung einen variierenden Aluminiumanteil x auf, wobei der Aluminiumanteil in Wachstumsrichtung abnimmt. Alternativ können beispielsweise auch mehrere Übergangsschichten aufgebracht werden, in denen der Aluminiumanteil x beispielsweise stufenweise von Schicht zu Schicht abnimmt. Das Aufbringen einer oder mehrerer Übergangsschichten 3 ist ein optionaler Zwischenschritt, der gegebenenfalls auch weggelassen werden kann.
  • Bei dem in 3 dargestellten Verfahrensschritt wird eine erste Teilschicht 4a einer ersten GaN-Halbleiterschicht, auf die Übergangsschicht 3, oder, falls keine Übergangsschicht 3 aufgebracht wurde, auf die Pufferschicht 2 aufgewachsen.
  • Die erste Teilschicht 4a ist vorzugsweise etwa 100 nm bis 300 nm dick.
  • Nach dem Aufwachsen der ersten Teilschicht 4a wird, wie in 4 dargestellt, eine Maskierungsschicht 5 auf die erste Teilschicht 4a aufgebracht. Die Maskierungsschicht 5 enthält vorzugsweise ein Siliziumnitrid oder besteht daraus. Die Maskierungsschicht 5 weist vorzugsweise im Mittel eine Dicke zwischen etwa 0,2 nm und etwa 2 nm auf. Insbesondere kann die Maskierungsschicht 5 eine inselförmige Schicht sein, d. h. eine Schicht, deren Wachstum im Anfangsstadium abgebrochen wurde, bevor die auf der Aufwachsoberfläche ausgebildeten Kristallite zu einer geschlossenen Schicht zusammengewachsen sind. Die Maskierungsschicht 5 weist somit eine Vielzahl von Öffnungen auf.
  • Nach dem Aufwachsen der Maskierungsschicht 5 wird, wie in 5 dargestellt, die zweite Teilschicht 4b der ersten Halbleiterschicht 4 aufgewachsen. Die erste Teilschicht 4a und die zweite Teilschicht 4b bilden zusammen die erste GaN-Halbleiterschicht 4 aus. Aufgrund der Öffnungen in der Maskierungsschicht 5 ist die zweite Teilschicht 4b der ersten GaN-Halbleiterschicht 4 zumindest in Teilbereichen in direktem Kontakt zur ersten Teilschicht 4a. Das Einbetten der Maskierungsschicht 5 in die erste GaN-Halbleiterschicht 4 hat den Vorteil, dass auf diese Weise die Kristallqualität verbessert und insbesondere die Dichte der Versetzungen in der ersten GaN-Halbleiterschicht 4 vermindert wird.
  • Wenn die Gesamtdicke der ersten GaN-Halbleiterschicht 4 vorzugsweise mehr als 500 nm, beispielsweise etwa 1300 nm, beträgt, wird das Wachstum der ersten GaN-Halbleiterschicht 4 beendet und nachfolgend, wie in 6 dargestellt, eine Zwischenschicht aus AlN oder AlGaN aufgewachsen. Die Zwischenschicht 6 weist aufgrund ihres Aluminiumgehalts eine kleinere Gitterkonstante als GaN auf. Eine derartige Zwischenschicht 6 ist daher dazu geeignet, in einer nachfolgend aufgewachsenen Schicht eine kompressive Verspannung zu erzeugen. Dieser Effekt ist umso größer, je höher der Aluminiumanteil in der Zwischenschicht 6 ist. Bevorzugt ist die Zwischenschicht 6 daher frei von Gallium und besteht vorteilhaft aus AlN.
  • Wie in 7 dargestellt, wird in einem weiteren Verfahrensschritt eine zweite GaN-Halbleiterschicht 7 auf die Zwischenschicht 6 aufgewachsen. Die erste GaN-Halbleiterschicht 4 mit der darin eingebetteten Maskierungsschicht 5, die Zwischenschicht 6 und die zweite GaN-Halbleiterschicht 7 bilden zusammen eine Verspannungsschichtstruktur 11 aus. Die Verspannungsschichtstruktur 11 weist vorteilhaft eine kompressive Verspannung auf, die beim Abkühlen der Schichtenfolge von der Wachstumstemperatur von etwa 1000 °C auf Raumtemperatur einer durch das Aufwachssubstrat 1 erzeugten tensilen Verspannung entgegenwirkt.
  • Die kompressive Verspannung in der Verspannungsschichtstruktur 11 wird zum einen dadurch erreicht, dass die erste GaN-Halbleiterschicht 4 auf der darunterliegenden Pufferschicht 2 oder Übergangsschicht 3, die jeweils eine geringere Gitterkonstante als GaN aufweisen, aufgewachsen ist. Die auf diese Weise in der ersten GaN-Halbleiterschicht 4 aufgebaute kompressive Verspannung relaxiert während des Wachstums mit zunehmender Schichtdicke zumindest geringfügig aufgrund von Versetzungen in dem Halbleitermaterial. Durch die zwischen der ersten GaN-Halbleiterschicht 4 und der zweiten GaN-Halbleiterschicht 7 eingefügte Zwischenschicht 6, die vorzugsweise AlN und somit eine geringere Gitterkonstante als GaN aufweist, wird diese kompressive Verspannung wieder aufgebaut.
  • Da mit dem hierin beschriebenen Verfahren, insbesondere durch das Einfügen der Maskierungsschicht in die erste GaN-Halbleiterschicht 4 und/oder eine vorteilhafte Sauerstoffdotierung der Pufferschicht 2 eine besonders geringe Versetzungsdichte erzielt wird, können die erste GaN-Halbleiterschicht 4 und die zweite GaN-Halbleiterschicht 7 jeweils vergleichsweise dick ausgeführt werden, ohne dass die kompressive Verspannung signifikant relaxiert. Die erste GaN-Halbleiterschicht 4 kann insbesondere eine Dicke von 500 nm oder mehr, beispielsweise etwa 1300 nm, und die zweite GaN-Halbleiterschicht 7 eine Dicke von 1000 nm oder mehr, beispielsweise etwa 1400 nm, aufweisen. Die Gesamtdicke der Verspannungsschichtstruktur 11 beträgt vorzugsweise 2 um oder mehr. Eine derart dicke kompressiv verspannte Verspannungsschichtstruktur 11 ist vorteilhaft dazu geeignet, die beim Abkühlen des Aufwachssubstrats entstehenden tensilen Verspannungen derart zu vermindern, dass eine auf der Verspannungsschichtstruktur 11 aufgewachsene funktionelle Halbleiterschicht eines optoelektronischen Bauelements eine hohe Qualität, insbesondere eine besonders geringe Versetzungsdichte, aufweist.
  • Besonders vorteilhaft an der Verspannungsschichtstruktur 11 ist, dass nur eine einzige Zwischenschicht 6 darin enthalten ist. Auf diese Weise wird eine weitere Reduzierung der Versetzungsdichte erzielt. Vorzugsweise wird in der Verspannungsschichtstruktur 11 und/oder in der nachfolgenden funktionellen Halbleiterschichtenfolge eines optoelektronischen Bauelements eine Versetzungsdichte von weniger als 1 × 109 cm-2 erzielt. In der funktionellen Halbleiterschichtenfolge beträgt die Versetzungsdichte weniger als 5 × 108 cm-2. Hierbei wird die Erkenntnis ausgenutzt, dass durch das Einbringen mehrerer Zwischenschichten eine Zunahme der Versetzungsdichte auftreten kann. Durch die hierin beschriebene Verwendung von nur einer einzigen Zwischenschicht 6 kann daher die Versetzungsdichte vermindert werden.
  • In einem nächsten Verfahrensschritt wird, wie in 8 dargestellt, die funktionelle Halbleiterschichtenfolge 12 eines optoelektronischen Bauelements auf die zuvor aufgewachsene Verspannungsschichtstruktur 11 aufgewachsen. Die funktionelle Halbleiterschichtenfolge 12 des optoelektronischen Bauelements basiert auf einem Nitrid-Verbindungshalbleiter.
  • Die funktionelle Halbleiterschichtenfolge 12 enthält insbesondere eine aktive Schicht 9 des optoelektronischen Bauelements. Die aktive Schicht 9 kann insbesondere eine strahlungsemittierende oder eine strahlungsempfangende Schicht sein. Die aktive Schicht 9 umfasst beispielsweise InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Die aktive Schicht kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Die Bezeichnung Quantentopfstruktur umfasst dabei jegliche Struktur, bei der Ladungsträger durch Einschluss (Confinement) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Weiterhin enthält die funktionelle Halbleiterschichtenfolge 12 beispielsweise einen ersten Halbleiterbereich 8 und einen zweiten Halbleiterbereich 10, wobei der erste Halbleiterbereich 8 beispielsweise n-dotiert und der zweite Halbleiterbereich 10 beispielsweise p-dotiert ist. Der erste Halbleiterbereich 8 und der zweite Halbleiterbereich 10 können jeweils aus mehreren Teilschichten zusammengesetzt sein.
  • Der in 8 dargestellte Schichtstapel des optoelektronischen Bauelements kann bei einer Ausgestaltung in an sich bekannter Weise mit elektrischen Kontakten (nicht dargestellt) versehen werden, um einen Strom in die aktive Schicht einzubringen und somit beispielsweise eine Emission von Strahlung zu bewirken.
  • Bei einer bevorzugten Ausgestaltung wird das optoelektronische Bauelement als so genanntes Dünnfilm-Bauelement ausgebildet. Dies erfolgt beispielsweise, wie in 9 dargestellt, derart, dass auf die vom Aufwachssubstrat 1 abgewandte Seite der funktionellen Halbleiterschichtenfolge 12 zunächst eine Spiegelschicht 13 aufgebracht wird. Die Spiegelschicht 13 kann beispielsweise eine Silberschicht sein.
  • Nachfolgend wird der Schichtenstapel an der vom Aufwachssubstrat abgewandten Seite beispielsweise mit einer Verbindungsschicht 14 mit einem Trägersubstrat 15 verbunden. Die Verbindungsschicht 14 kann beispielsweise eine Lotschicht sein. Zwischen der Spiegelschicht 13 und der Lotschicht 14 können weitere Zwischenschichten enthalten sein, die zur Vereinfachung der Darstellung hier nicht gezeigt sind. Bei derartigen Zwischenschichten kann es sich beispielsweise um Haftvermittler-, Benetzungs- oder Diffusionsbarriereschichten handeln.
  • Das Trägersubstrat 15 muss vorteilhaft nicht zum epitaktischen Aufwachsen eines Nitrid-Verbindungshalbleitermaterials geeignet sein und kann daher vorteilhaft anhand anderer Kriterien, wie beispielsweise einer hohen elektrischen und/oder thermischen Leitfähigkeit, ausgewählt werden.
  • In einem weiteren Verfahrensschritt wird, wie in 10 dargestellt, das Aufwachssubstrat 1 von der vom Trägersubstrat 15 abgewandten Seite des Schichtenstapels abgelöst. Die dem ursprünglichen Aufwachssubstrat zugewandte Seite der Halbleiterschichtenfolge dient somit im fertigen optoelektronischen Bauelement vorzugsweise als Strahlungsaustrittsfläche. Nach dem Ablösen des Aufwachssubstrats können auch weitere Schichten des ursprünglich aufgebrachten Schichtenstapels, wie insbesondere die Pufferschicht 2, die Übergangsschicht 3 und/oder zumindest Teile der Verspannungsschichtstruktur 11 entfernt werden. Dies kann beispielsweise mit einem Ätzprozess erfolgen. Beispielsweise sind bei dem in 10 dargestellten optoelektronischen Bauelement das Aufwachssubstrat, die Pufferschicht, die Übergangsschicht und die erste Teilschicht der ersten Halbleiterschicht mit der darin eingebetteten Maskierungsschicht entfernt worden und somit im fertigen optoelektronischen Bauelement nicht mehr enthalten. Die zweite Teilschicht 4b ist an der nun als Strahlungsaustrittsfläche dienenden Grenzfläche vorteilhaft. mit einer Auskoppelstruktur 16 versehen worden.
  • Das mit dem hierin beschriebenen Verfahren hergestellte optoelektronische Bauelement zeichnet sich insbesondere durch eine besonders geringe Versetzungsdichte aus, wodurch sich der Wirkungsgrad des optoelektronischen Bauelements vorteilhaft erhöht.

Claims (12)

  1. Verfahren zur Herstellung eines optoelektronischen Nitridverbindungshalbleiter-Bauelements, mit den Schritten: - Bereitstellen eines Aufwachssubstrats (1) mit einer Siliziumoberfläche, - Aufwachsen einer Pufferschicht (2), die einen Aluminium enthaltenden Nitrid-Verbindungshalbleiter enthält, auf die Siliziumoberfläche, - Aufwachsen einer Verspannungsschichtstruktur (11) zur Erzeugung einer kompressiven Spannung, und - Aufwachsen einer funktionellen Halbleiterschichtenfolge (12), welche eine aktive Schicht (9) aufweist, auf die Verspannungsschichtstruktur (11), wobei - die Verspannungsschichtstruktur (11) eine erste GaN-Halbleiterschicht (4) und eine zweite GaN-Halbleiterschicht (7) umfasst, - in die erste GaN-Halbleiterschicht (4) eine Maskierungsschicht (5) eingebettet ist, - zwischen der ersten GaN-Halbleiterschicht (4) und der zweiten GaN-Halbleiterschicht (7) eine Al(Ga)N-Zwischenschicht (6) zur Erzeugung einer kompressiven Spannung angeordnet ist, und - die Verspannungsschichtstruktur (11) keine weiteren Al(Ga)N-Zwischenschichten (6) enthält, - eine Versetzungsdichte in der funktionellen Halbleiterschichtenfolge (12) weniger als 5 × 108 cm-2 beträgt, und - eine Dotierstoffkonzentration in der ersten und/oder zweiten GaN-Halbleiterschicht (4, 7) nicht mehr als 1 * 1019 cm-3 beträgt.
  2. Verfahren nach Anspruch 1, wobei die Pufferschicht (2) mit Sauerstoff dotiert ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste GaN-Halbleiterschicht (4) eine Dicke von 500 nm oder mehr aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite GaN-Halbleiterschicht (7) eine Dicke von 1000 nm oder mehr aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Gesamtdicke der Verspannungsschichtstruktur (11) 2 µm oder mehr beträgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste GaN-Halbleiterschicht (4) und/oder die zweite GaN-Halbleiterschicht (7) dotiert sind.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei zwischen der Pufferschicht (2) und der Verspannungsschichtstruktur (11) mindestens eine Übergangsschicht (3) aus AlxGa1-xN mit 0 < x < 1 angeordnet ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Maskierungsschicht (5) ein Siliziumnitrid aufweist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Maskierungsschicht (5) eine mittlere Dicke von weniger als 2 nm aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Siliziumoberfläche eine (111)-Ebene ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufwachsubstrat (1) nach dem Aufwachsen der funktionellen Halbleiterschichtenfolge (12) abgelöst wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei die funktionelle Halbleiterschichtenfolge (12) an einer dem Aufwachsubstrat (1) gegenüberliegenden Seite mit einem Trägersubstrat (15) verbunden wird.
DE102011114665.6A 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements Active DE102011114665B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102011114665.6A DE102011114665B4 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
TW101134426A TWI501423B (zh) 2011-09-30 2012-09-20 製造光電氮化合物半導體元件的方法
KR1020147011832A KR101963755B1 (ko) 2011-09-30 2012-09-21 광전자 질화물-화합물 반도체 컴포넌트를 제조하기 위한 방법
PCT/EP2012/068617 WO2013045355A1 (de) 2011-09-30 2012-09-21 Verfahren zur herstellung eines optoelektronischen nitrid-verbindungshalbleiter-bauelements
US14/346,787 US9184051B2 (en) 2011-09-30 2012-09-21 Method for producing an optoelectronic nitride compound semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011114665.6A DE102011114665B4 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements

Publications (2)

Publication Number Publication Date
DE102011114665A1 DE102011114665A1 (de) 2013-04-04
DE102011114665B4 true DE102011114665B4 (de) 2023-09-21

Family

ID=47044995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011114665.6A Active DE102011114665B4 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements

Country Status (5)

Country Link
US (1) US9184051B2 (de)
KR (1) KR101963755B1 (de)
DE (1) DE102011114665B4 (de)
TW (1) TWI501423B (de)
WO (1) WO2013045355A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217631B4 (de) 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
DE112014002779B8 (de) 2013-06-11 2022-12-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US10923619B2 (en) * 2016-06-01 2021-02-16 Sensor Electronic Technology, Inc. Semiconductor heterostructure with at least one stress control layer
CN106098795A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098794A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098796A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
DE102018101558A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
CN110649132B (zh) * 2018-06-26 2022-09-13 晶元光电股份有限公司 半导体基底、半导体元件及半导体元件的制造方法
CN111243946B (zh) * 2020-01-19 2023-04-07 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034263A1 (de) 2000-07-14 2002-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
DE10151092A1 (de) 2001-10-13 2003-05-08 Armin Dadgar Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
US20080220555A1 (en) 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
WO2011039181A1 (de) 2009-09-30 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer leuchtdiode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
DE10256911B4 (de) * 2002-11-30 2008-02-07 Azzurro Semiconductors Ag Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
DE102004038573A1 (de) 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC
JP5180189B2 (ja) * 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
CN101996922B (zh) * 2009-08-13 2013-09-04 上海丽恒光微电子科技有限公司 Soi晶片及其形成方法
DE102010035489A1 (de) 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034263A1 (de) 2000-07-14 2002-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
DE10151092A1 (de) 2001-10-13 2003-05-08 Armin Dadgar Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
US20080220555A1 (en) 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
WO2011039181A1 (de) 2009-09-30 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer leuchtdiode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DADGAR, A. [et al.]: Thick, crack-free blue light-emitting diodes on Si (111) using low-temperature AlN interlayers and in situ SixNy masking. In: Appl. Phys. Lett., Vol. 80, 2002, No. 20, 3670 - 3672.

Also Published As

Publication number Publication date
KR20140080525A (ko) 2014-06-30
US9184051B2 (en) 2015-11-10
TWI501423B (zh) 2015-09-21
WO2013045355A1 (de) 2013-04-04
TW201320399A (zh) 2013-05-16
KR101963755B1 (ko) 2019-03-29
DE102011114665A1 (de) 2013-04-04
US20140302665A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE19725578B4 (de) Reduzierung der Rißbildung im Material von III-V-Nitrid-Halbleiterbauelementen bei gleichzeitiger Maximierung der elektrischen Dotierung
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE112005002133T5 (de) Schichtstapelstruktur mit Gruppe-III-Nitridhalbleitern vom N-Typ
DE102005052358A1 (de) Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102011112706B4 (de) Optoelektronisches Bauelement
EP2609632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
WO2013045190A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
WO2012035135A1 (de) Halbleiterchip und verfahren zu dessen herstellung
DE102004046788A1 (de) Pufferschicht auf Basis eines ternären Nitrids eines Lichtemissions-Bauteils auf Nitridbasis, und Verfahren zum Herstellen derselben
DE102004062290A1 (de) Verfahren zur Herstellung eines Halbleiterchips
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102011108080B4 (de) Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
DE102010052542B4 (de) Halbleiterchip und Verfahren zu dessen Herstellung
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
WO2017125505A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2010081754A1 (de) Optoelektronisches halbleiterbauelement
DE102018133526A1 (de) Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018120490A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division