CN106098795A - 一种二极管用外延片及其制备方法 - Google Patents

一种二极管用外延片及其制备方法 Download PDF

Info

Publication number
CN106098795A
CN106098795A CN201610497511.8A CN201610497511A CN106098795A CN 106098795 A CN106098795 A CN 106098795A CN 201610497511 A CN201610497511 A CN 201610497511A CN 106098795 A CN106098795 A CN 106098795A
Authority
CN
China
Prior art keywords
layer
ngan
gan
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610497511.8A
Other languages
English (en)
Inventor
王东盛
朱廷刚
李亦衡
张葶葶
王科
李仕强
张子瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU NENGHUA MICROELECTRONIC TECHNOLOGY DEVELOPMENT Co Ltd
Original Assignee
JIANGSU NENGHUA MICROELECTRONIC TECHNOLOGY DEVELOPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU NENGHUA MICROELECTRONIC TECHNOLOGY DEVELOPMENT Co Ltd filed Critical JIANGSU NENGHUA MICROELECTRONIC TECHNOLOGY DEVELOPMENT Co Ltd
Priority to CN201610497511.8A priority Critical patent/CN106098795A/zh
Publication of CN106098795A publication Critical patent/CN106098795A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种二极管用外延片及其制备方法。该二极管外延片，包括衬底以及沿厚度方向依次覆盖在所述衬底一侧面上的GaN二维生长层、SiNx模板层、GaN恢复层、重掺杂nGaN层、轻掺杂nGaN层，所述外延片还包括覆盖在所述轻掺杂nGaN层的背离所述重掺杂nGaN层一侧的另一侧面上的pGaN帽层，其中，所述的衬底为带有AlN盖层的蓝宝石平片衬底，所述的SiNx模板层是在所述GaN二维生长层的背离所述衬底一侧的另一侧面上原位生长形成的，所述SiNx层的厚度低于一个原子层的厚度。利用本发明的外延片制成的二极管电子器件的漏电较低、使用寿命长，提高了表面层的势垒高度，并使反向击穿电压显著提高同时还不会导致正向导通电压升高。

Description

一种二极管用外延片及其制备方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种二极管用外延片及其制备方法。
背景技术
肖特基二极管利用金属与半导体接触形成的金属-半导体接触原理制作而成，是一种热载流子二极管，具有低正向电压、超高速等特点，被广泛地应用在高频、大电流、低电压整流电路以及微波电子混频电路、检波电路、高频数字逻辑电路、交流-直流变换系统中，是电子器件中常见的分立器件。现有技术中，肖特基二极管普遍采用外延片作为其半导体部件。而用于GaN肖特基二极管的外延片的衬底主要有三种，即蓝宝石衬底、硅衬底和碳化硅衬底。其中，由于碳化硅的价格昂贵，而Si衬底不适合用于制作垂直结构的肖特基二极管，故蓝宝石衬底在垂直结构的肖特基二极管中应用更为广泛。现有技术中普遍使用的平片状蓝宝石衬底由于其位错密度较高，制成的二极管电子器件漏电流较高、易击穿、晶体质量不高。
发明内容
本发明的目的是提供一种二极管外延片及其制备方法，该外延片的总位错密度低，表面层势垒高度提高，提升了反向击穿电压，由其制成的二极管漏电较低、反向击穿电压和正向导通电流提高，使用寿命延长。
为达到上述目的，本发明采用的一种技术方案是：一种二极管用外延片，包括衬底以及沿厚度方向依次覆盖在所述衬底一侧面上的GaN二维生长层、SiNx模板层、GaN恢复层、重掺杂nGaN层、轻掺杂nGaN层，所述外延片还包括覆盖在所述轻掺杂nGaN层的背离所述重掺杂nGaN层一侧的另一侧面上的pGaN帽层，其中，所述的衬底为带有AlN盖层的蓝宝石平片衬底，所述的SiNx模板层是在所述GaN二维生长层的背离所述衬底一侧的另一侧面上原位生长形成的，所述SiNx层的厚度低于一个原子层的厚度。
优选地，所述衬底中的AlN盖层厚度为5~200nm。
优选地，所述衬底是由所述AlN盖层采用PVD或sputter设备在蓝宝石平片上制作而成的。
优选地，所述GaN二维生长层的厚度为0.3~1μm；所述GaN恢复层的厚度为2~5μm；所述重掺杂nGaN层的厚度为2~3.5μm；所述轻掺杂nGaN层的厚度为4~12μm，所述pGaN帽层的厚度为1~20nm。
优选地，所述重掺杂nGaN层和轻掺杂nGaN层的掺杂源均为SiH4，其掺杂浓度分别为1E18~1.5E19cm-3和3E15~1.5E16 cm-3；所述pGaN帽层的掺杂源为Mg，其载流子浓度为3E17~1E18 cm-3。
本发明采用的又一术方案为：
一种所述二极管用外延片的制备方法，包括如下步骤：
A、将所述衬底放入MOCVD设备中加热升温至1040~1100℃，而后在所述衬底上直接生长所述GaN二维生长层；
B、在950~1050℃温度下，在所述GaN二维生长层上生长原位生长所述SiNx模板层；
C、在1000~1080℃温度下，在所述SiNx模板层上依次生长所述GaN恢复层和所述重掺杂nGaN层；
D、保持温度不变，在所述重掺杂nGaN层上生长所述轻掺杂nGaN层；
E、在950~1040℃温度下，在所述轻掺杂nGaN层上生长所述pGaN帽层；
上述各步骤的顺序为依次进行。
优选地，步骤B中，所述的SiNx模板层是在所述GaN二维生长层上使用SiH4和NH3原位生长形成的。
优选地，所述GaN二维生长层的生长压力为30~400mbar。
优选地，所述重掺杂nGaN层、轻掺杂nGaN层的生长压力均为200~700mbar。
优选地，所述pGaN帽层的生长压力为200~500mbar。
本发明采用以上技术方案，相比现有技术具有如下优点：
1、本发明的衬底通过在蓝宝石平片上覆盖AlN盖层来替代低温GaN缓冲层，同时在GaN二维生长层上使用SiH4和NH3原位生长形成的SiNx模板层，显著减少了刃位错密度和螺位错密度，使二极管外延片结构的XRD102和002分别降低至100arcsec和80arcsec以下，总位错密度降低至5*107/cm3以下。低位错密度减少了肖特基二极管终端器件的漏电通道，可显著提高反向击穿电压和正向导通电流，提高了外延片的晶体质量、增加了器件的使用寿命；同时还节约了生长时间。
本发明中还采用了pGaN帽层，可以在表面层pGaN和之下的n-GaN之间形成一个pn结结构，提高了表面层的势垒高度，提升了反向击穿电压，同时，还不会导致其正向导通电压的升高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
附图1是本发明所述的二极管用外延片的结构示意图。
上述附图中：1、衬底；11、蓝宝石平片；12、AlN盖层；2、GaN二维生长层；3、SiNx模板层；4、GaN恢复层；5、重掺杂nGaN层；6、轻掺杂nGaN层；7、pGaN帽层。
具体实施方式
下面结合附图来对本发明的技术方案作进一步的阐述。
参见图1所示，一种二极管用外延片，包括衬底以及沿厚度方向依次覆盖在衬底一侧面上的GaN二维生长层、SiNx模板层、GaN恢复层、重掺杂nGaN层、轻掺杂nGaN层、pGaN帽层。
其中，该衬底为带有AlN盖层12的蓝宝石平片11衬底，该衬底由AlN盖层12采用PVD或sputter设备在蓝宝石平片11上制作而成，该AlN盖层12厚度为5~200nm。
该SiNx模板层是在GaN二维生长层上使用SiH4和NH3原位生长形成的，该SiNx层的厚度低于一个原子层的厚度。
这里，通过采用AlN盖层12替代了低温GaN层，同时配合SiNx模板层，可显著减少了整个外延片的刃位错密度和螺位错密度，使肖特基二极管外延片结构的XRD102和002分别降低至100arcsec和80arcsec以下，总位错密度降低至5*107/cm3以下。低位错密度减少了肖特基二极管终端器件的漏电通道，可显著提高反向击穿电压和正向导通电流，提高了外延片的晶体质量，增加了器件的使用寿命，同时还节约了外延片的生长时间。
而这里采用了pGaN帽层结构，可以在表面层pGaN和之下的n-GaN之间形成一个pn结结构，提高了表面层的势垒高度，且提升了反向击穿电压，同时，器件的正向导通电压也不会升高。
本例中，该GaN二维生长层的厚度为0.3~1μm；GaN恢复层的厚度为2~5μm；重掺杂nGaN层的厚度为2~3.5μm；轻掺杂nGaN层的厚度为4~12μm， pGaN帽层的厚度为1~20nm。
这里，重掺杂nGaN层和轻掺杂nGaN层的掺杂源均为SiH4，其掺杂浓度分别为1E18~1.5E19cm-3和3E15~1.5E16 cm-3；pGaN帽层的掺杂源为Mg，其掺杂浓度为3E17~1E18 cm-3。
一种上述二极管用外延片的制备方法，包括如下步骤：
A、将衬底放入MOCVD设备中加热升温至1040~1100℃，而后在衬底上直接生长GaN二维生长层；
B、在950~1050℃温度下，在GaN二维生长层上原位生长得到SiNx模板层；
C、在1000~1080℃温度下，在SiNx模板层上依次生长GaN恢复层和重掺杂nGaN层；
D、保持温度不变，在重掺杂nGaN层上生长轻掺杂nGaN层；
E、在950~1040℃温度下，在轻掺杂nGaN层表面生长pGaN帽层。
其中，GaN二维生长层的生长压力为30~400mbar；重掺杂nGaN层、轻掺杂nGaN层的生长压力均为200~700mbar；而pGaN帽层的生长压力为200~500mbar。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围内。

Claims (10)

1.一种二极管用外延片，包括衬底以及沿厚度方向依次覆盖在所述衬底一侧面上的GaN二维生长层、SiNx模板层、GaN恢复层、重掺杂nGaN层、轻掺杂nGaN层，其特征在于，所述外延片还包括覆盖在所述轻掺杂nGaN层的背离所述重掺杂nGaN层一侧的另一侧面上的pGaN帽层，其中，所述的衬底为带有AlN盖层的蓝宝石平片衬底，所述的SiNx模板层是在所述GaN二维生长层的背离所述衬底一侧的另一侧面上原位生长形成的，所述SiNx层的厚度低于一个原子层的厚度。
2.根据权利要求1所述的二极管用外延片，其特征在于，所述衬底中的AlN盖层厚度为5~200nm。
3.根据权利要求2所述的二极管用外延片，其特征在于，所述衬底是由所述AlN盖层采用PVD或sputter设备在蓝宝石平片上制作而成的。
4.根据权利要求1所述的二极管用外延片，其特征在于，所述GaN二维生长层的厚度为0.3~1μm；所述GaN恢复层的厚度为2~5μm；所述重掺杂nGaN层的厚度为2~3.5μm；所述轻掺杂nGaN层的厚度为4~12μm，所述pGaN帽层的厚度为1~20nm。
5.根据权利要求1所述的二极管用外延片，其特征在于，所述重掺杂nGaN层和轻掺杂nGaN层的掺杂源均为SiH4，其掺杂浓度分别为1E18~1.5E19cm-3和3E15~1.5E16 cm-3；所述pGaN帽层的掺杂源为Mg，其载流子浓度为3E17~1E18 cm-3。
6.一种如权利要求1至5任一项所述的二极管用外延片的制备方法，其特征在于，包括如下步骤：
A、将所述衬底放入MOCVD设备中加热升温至1040~1100℃，而后在所述衬底上直接生长所述GaN二维生长层；
B、在950~1050℃温度下，在所述GaN二维生长层上生长原位生长所述SiNx模板层；
C、在1000~1080℃温度下，在所述SiNx模板层上依次生长所述GaN恢复层和所述重掺杂nGaN层；
D、保持温度不变，在所述重掺杂nGaN层上生长所述轻掺杂nGaN层；
E、在950~1040℃温度下，在所述轻掺杂nGaN层上生长所述pGaN帽层；
上述各步骤的顺序为依次进行。
7.根据权利要求6所述的制备方法，其特征在于，步骤B中，所述的SiNx模板层是在所述GaN二维生长层上使用SiH4和NH3原位生长形成的。
8.根据权利要求6所述的制备方法，其特征在于，所述GaN二维生长层的生长压力为30~400mbar。
9.根据权利要求6所述的制备方法，其特征在于，所述重掺杂nGaN层、轻掺杂nGaN层的生长压力均为200~700mbar。
10.根据权利要求6所述的制备方法，其特征在于，所述pGaN帽层的生长压力为200~500mbar。
CN201610497511.8A 2016-06-30 2016-06-30 一种二极管用外延片及其制备方法 Pending CN106098795A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610497511.8A CN106098795A (zh) 2016-06-30 2016-06-30 一种二极管用外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610497511.8A CN106098795A (zh) 2016-06-30 2016-06-30 一种二极管用外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN106098795A true CN106098795A (zh) 2016-11-09

Family

ID=57213886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610497511.8A Pending CN106098795A (zh) 2016-06-30 2016-06-30 一种二极管用外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN106098795A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427391A (zh) * 2006-02-23 2009-05-06 阿祖罗半导体股份公司 氮化物半导体部件及其制造工艺
CN101894868A (zh) * 2009-02-18 2010-11-24 万国半导体有限公司 改良正向传导的氮化镓半导体器件
CN102916054A (zh) * 2011-08-01 2013-02-06 三星电子株式会社 肖特基势垒二极管及其制造方法
CN103346083A (zh) * 2013-07-09 2013-10-09 苏州捷芯威半导体有限公司 氮化镓肖特基二极管及其制造方法
CN103952683A (zh) * 2013-06-14 2014-07-30 西安电子科技大学 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
US20140302665A1 (en) * 2011-09-30 2014-10-09 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic nitride compound semiconductor component
CN104821341A (zh) * 2014-02-05 2015-08-05 意法半导体(图尔)公司 垂直氮化镓肖特基二极管
CN105428426A (zh) * 2015-11-09 2016-03-23 江苏能华微电子科技发展有限公司 一种二级管用外延片及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427391A (zh) * 2006-02-23 2009-05-06 阿祖罗半导体股份公司 氮化物半导体部件及其制造工艺
CN101894868A (zh) * 2009-02-18 2010-11-24 万国半导体有限公司 改良正向传导的氮化镓半导体器件
CN102916054A (zh) * 2011-08-01 2013-02-06 三星电子株式会社 肖特基势垒二极管及其制造方法
US20140302665A1 (en) * 2011-09-30 2014-10-09 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic nitride compound semiconductor component
CN103952683A (zh) * 2013-06-14 2014-07-30 西安电子科技大学 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法
CN103346083A (zh) * 2013-07-09 2013-10-09 苏州捷芯威半导体有限公司 氮化镓肖特基二极管及其制造方法
CN104821341A (zh) * 2014-02-05 2015-08-05 意法半导体(图尔)公司 垂直氮化镓肖特基二极管
CN105428426A (zh) * 2015-11-09 2016-03-23 江苏能华微电子科技发展有限公司 一种二级管用外延片及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
F.YUN ET.AL: "Efficacy of single and double SiNx interlayers ondefect reduction in GaN overlayers grown by organometallic vapor-phaseepitaxy", 《J.APPL.PHYS》 *
M.J.KAPPERS.ET.AL: "Low dislocationdensity GaN growth on high-temperature AIN buffer layers on(0001)sapphire", 《J.CRYST.GROWTH》 *
S.SAKAI.ET.AL: "A New Method of Reducing Dislocation Density in GaN Layer Grown on Sapphire Substrate by MOVPE", 《J.CRYST.GROWTH》 *

Similar Documents

Publication Publication Date Title
Fu et al. Demonstration of AlN Schottky barrier diodes with blocking voltage over 1 kV
US20150270356A1 (en) Vertical nitride semiconductor device
JP4677499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
Fu et al. Effect of buffer layer design on vertical GaN-on-GaN pn and Schottky power diodes
Zhang et al. Fully-and quasi-vertical GaN-on-Si pin diodes: High performance and comprehensive comparison
US8513703B2 (en) Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same
US9847223B2 (en) Buffer stack for group IIIA-N devices
CN101369601A (zh) 异质结型场效应晶体管及其制造方法
CN109545842B (zh) 碳化硅器件终端结构及其制作方法
TW201810654A (zh) 半導體結構、hemt結構及其形成方法
CN103077964A (zh) 改进p-GaN薄膜欧姆接触的材料结构及其制备方法
US10529561B2 (en) Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
CN106549040A (zh) 一种背势垒高电子迁移率晶体管以及制备方法
US20200266292A1 (en) Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
CN105321994B (zh) 一种氮化镓二极管及其制备方法
JP2008117979A (ja) ショットキバリアダイオード
CN115775730A (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
CN106098746A (zh) 一种二极管用外延片及其制备方法
CN106098795A (zh) 一种二极管用外延片及其制备方法
CN106098793A (zh) 肖特基二极管用外延片及其制备方法
CN106098796A (zh) 二极管用外延片及其制备方法
CN106098748A (zh) 二极管用外延片及其制备方法
CN106098794A (zh) 二极管用外延片及其制备方法
CN106098798A (zh) 肖特基二极管用外延片及其制备方法
CN106098747A (zh) 一种肖特基二极管用外延片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161109