CN101894868A - 改良正向传导的氮化镓半导体器件 - Google Patents

改良正向传导的氮化镓半导体器件 Download PDF

Info

Publication number
CN101894868A
CN101894868A CN201010128893.XA CN201010128893A CN101894868A CN 101894868 A CN101894868 A CN 101894868A CN 201010128893 A CN201010128893 A CN 201010128893A CN 101894868 A CN101894868 A CN 101894868A
Authority
CN
China
Prior art keywords
metal
gan layer
forms
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010128893.XA
Other languages
English (en)
Other versions
CN101894868B (zh
Inventor
朱廷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Ltd filed Critical Alpha and Omega Semiconductor Ltd
Publication of CN101894868A publication Critical patent/CN101894868A/zh
Application granted granted Critical
Publication of CN101894868B publication Critical patent/CN101894868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一个氮化镓半导体二极管包括一个衬底、一个半导体本体包括一个第一重掺杂GaN层和第二轻掺杂GaN层。半导体本体还包括一个台面结构的图案从下表面中向上伸出,并且每个台面结构都含有第二GaN层和一部分第一GaN层。肖特基接触形成在台面结构的上表面上,欧姆接触形成在台面结构的下表面上。在肖特基和欧姆接触上方,形成一个绝缘层,并在绝缘层中形成用于肖特基和欧姆接触的通孔。第一金属焊盘形成在第三金属层中,位于肖特基接触的通孔上方,作为阳极电极。第二金属焊盘形成在第三金属层中,位于欧姆接触的通孔上方,作为阴极电极。

Description

改良正向传导的氮化镓半导体器件
技术领域
本发明涉及氮化镓半导体器件,尤其是改良正向传导的氮化镓(GaN)肖特基二极管。
背景技术
肖特基二极管是通过让金属接触半导体层,而形成的一种半导体器件。金属和半导体层之间的结起到一个整流结的作用,相对于完全在半导体层中形成的p-n结二极管而言,其二极管的开关性能得到了改善。因此,肖特基二极管比p-n结二极管的开启电压更低,开关速度更快。在开关损耗占能量消耗的绝大部分的应用中,例如开关电源(SMPS)等,使用肖特基二极管是理想的选择。
由氮化物半导体材料组成的电子器件如今已广为人知。这种器件多由III族氮化物材料组成,因此常被称为III一氮化物半导体器件。由于氮的化合物半导体器件具有带隙较宽、击穿电压较高等特点,致使它们适用于高压高温器件,尤其是III-V族氮化镓(GaN)半导体肖特基二极管,其击穿电压很高、导通电阻很低。可使用III-氮半导体肖特基势垒二极管,来提升开关电源的工作效率。
但是,与硅肖特基二极管相比,氮化物半导体肖特基二极管还是存在一些不足。硅肖特基二极管采用的是垂直导电路径,而氮化物肖特基二极管经常利用水平导电路径。这是因为氮化物半导体是形成在外延生长在导电或不导电衬底上的绝缘衬底和/或绝缘缓冲层上方。当器件处于正向偏压时,由于正向电流必须流经一个相当长的导电路径,并且电流分布的不均匀性,会使带有水平导电路径的肖特基二极管的开启电阻较高。
图1和图2分别为美国专利号7,084,475B1的专利中的图3A和图6A,表示一种GaN半导体器件。专利7,084,475提出了在指状台面结构上形成肖特基接触的方法。阴极的欧姆接触与指状台面结构相互间隔,缩短了电流流经的距离,从而降低了正向电阻。阴极电极穿过形成在欧姆接触上的焊料隆起焊盘,中心台面区域(图2中的区域626)作为阳极电极的接合焊盘。
发明内容
依据本发明的一个实施例,一个氮化镓半导体二极管包括一个衬底、一个半导体本体包括一个形成在衬底上的第一导电类型的第一GaN层,一个形成在第一GaN层上的第一导电类型的第二GaN层,其中第二GaN层的掺杂浓度低于第一GaN层,半导体本体还包括一个台面结构的图案从下表面中向上伸出,部分下表面延伸到第一GaN层,并且每个台面结构都含有第二GaN层和一部分第一GaN层,一个在台面结构的上表面形成的第一金属层,和第二GaN层一同形成一个肖特基结,一个在下表面形成的第二金属层,用于和第一GaN层形成欧姆接触,一个在第一和第二金属层上方形成的绝缘层,第一套在绝缘层中形成的通孔,以便为第一金属层形成开口,在开口中用通孔金属填充第一套通孔,第二套在绝缘层中形成的通孔,以便为第二金属层形成开口,在开口中用通孔金属填充第二套通孔,一个在绝缘层上方的第三金属层中形成的第一金属焊盘,位于第一套通孔上方,作为一个阳极电极,以及一个在第三金属层中形成的第二金属焊盘,位于第二套通孔上方,作为一个阴极电极。
依据本发明的另一方面,一个氮化镓半导体二极管包括一个导电衬底、一个位于衬底上的绝缘缓冲层、一个半导体本体包括一个形成在绝缘缓冲层上的第一导电类型的第一GaN层,以及一个形成在第一GaN层上的第一导电类型的第二GaN层,其中第二GaN层的掺杂浓度低于第一GaN层,半导体本体还包括一个台面结构从下表面中向上伸出,部分下表面延伸到第一GaN层,并且每个台面结构都含有第二GaN层和一部分第一GaN层,一个在台面结构的上表面形成的第一金属层,和第二GaN层一同形成一个肖特基结,一个在下表面形成的第二金属层,用于和第一GaN层形成欧姆接触,一个在第一和第二金属层上方形成的绝缘层,第一套在绝缘层中形成的通孔,以便为第一金属层形成开口,在开口中用第一通孔金属填充第一套通孔,第二套在绝缘层中形成的通孔,以便为第二金属层形成开口,在开口中用第二通孔金属填充第二套通孔,一个在绝缘层上方的第三金属层中形成的第一金属焊盘,位于第一套通孔上方,作为一个阳极电极,以及一个在第三金属层中形成的第二金属焊盘,位于第二套通孔上方,作为一个阴极电极。
参考以下详细说明及附图,有助于更好地理解和掌握本发明。
附图说明
图1为美国专利号7,084,475 B1的专利中的图3A,表示一个GaN半导体器件。
图2为美国专利号7,084,475 B1的专利中的图6A,表示一个GaN半导体器件。
图3表示依据本发明的第一实施例,一个GaN肖特基二极管的透视图。
图4表示依据本发明的一个实施例,图3所示的GaN肖特基二极管的俯视图。
图5表示依据本发明的第二实施例,GaN肖特基二极管的俯视图。
图6表示依据本发明的第三实施例,GaN肖特基二极管的俯视图。
图7表示依据本发明的一个实施例,图3所示的GaN肖特基二极管的制备过程的流程图。
图8表示依据本发明的一个可选实施例,GaN肖特基二极管的横截面视图。
图9表示依据本发明的一个实施例,图8所示的GaN肖特基二极管的制备过程的流程图。
图10表示依据本发明的一个可选实施例,图8所示的GaN肖特基二极管的制备过程的流程图。
具体实施方式
根据本发明的原理,一种氮化物化合物半导体肖特基二极管(“氮化物肖特基二极管”)利用通孔互联,提供从下面的金属层中形成的肖特基接触和欧姆接触,到覆盖的金属层之间的电接触。在覆盖的金属层中形成阳极电极和阴极电极,使电极下面的整个区域作为有源二极管区。尤其是氮化物肖特基二极管还含有形成在半导体本体中的台面结构,在半导体本体中,肖特基接触形成在台面结构的上方,欧姆接触形成在台面结构之间的半导体本体的下表面上。在绝缘层中形成的通孔互联,为台面结构上方的肖特基接触提供电连接,也为台面结构之间的下表面上的欧姆接触提供电连接。无需浪费有用的半导体区域,台面结构就能使肖特基二极管的正向电流传导达到最大。
在以下说明中,“氮化物化合物半导体”或“III-氮化物化合物半导体”等术语都指那些由元素周期表中的III族元素(通常是铝(Al)、镓(Ga)和铟(In))与氮之间形成的III-V化合物半导体材料。这些术语也指铝镓氮(AlGaN)和铝铟镓氮(AlInGaN)等三元和三代化合物。氮化物化合物半导体肖特基二极管材料最好选用GaN和AlGaN。在本说明中,使用氮化镓化合物半导体制备的肖特基二极管通常称为“GaN肖特基二极管”。但是,使用GaN作为氮化物半导体材料仅用作解释说明,本发明所述的氮化物化合物半导体肖特基二极管,还可以使用其他已知或未知的III-V化合物半导体材料制备。
图3表示依据本发明的第一实施例,GaN肖特基二极管的透视图。参见图3,在绝缘衬底102上形成一个GaN肖特基二极管100。可以使用蓝宝石、ZnO、AlN、GaN、半绝缘的SiC或玻璃等材料制备绝缘衬底102。GaN肖特基二极管100含有一个形成在衬底上的氮化物化合物半导体本体104(氮化物半导体本体104)。在本实施例中,半导体本体104含有一个形成在衬底102上的重掺杂GaN层106,以及一个形成在重掺杂GaN层106上的轻掺杂GaN层108。半导体本体104还含有多个从下表面向上伸出的台面结构。部分下表面延伸到重掺杂GaN层106中。因此,每个台面结构都是由轻掺杂的GaN层108以及重掺杂的GaN层106的一部分形成的。
一个形成在下表面中的金属层与重掺杂GaN层106相接触,以便与肖特基二极管100的阴极形成欧姆接触110。形成欧姆接触的金属层可以选用Al、AlSi、Ti、TiSi、Mo和MoSi等。另一个形成在台面结构上表面的金属层,同轻掺杂GaN层108一起形成一个肖特基结。形成肖特基结的金属可以选用Ni、Pt、Au、Co、Pd、Cr、Rh、Re、PtSi、V、W、WSi和NiSi等。因此,肖特基接触112就形成在台面结构的上表面上。绝缘层(图中没有表示出)位于肖特基结112上方,欧姆接触110使肖特基二极管结构绝缘。绝缘层可以用SiOx、SiNx、Al2O3、AlN、聚合物、旋涂玻璃,以及其他电介质或电绝缘材料构成。
到肖特基接触112和欧姆接触110的电连接都穿过绝缘层中的通孔。第一套通孔116位于绝缘层中,其开口到肖特基接触112上面。第二套通孔114位于绝缘层中,其开口到欧姆接触110上面。用钨(W)等通孔金属填充通孔开口。通孔金属也可选用TiW、Al、Au、Cu、Ti、Ag和AlCuSi等。绝缘层上叠加的金属层,用于连接通孔,分别形成阳极电极和阴极电极。更确切地说,上层金属层中的第一金属焊盘120用于连接第一套通孔116。金属焊盘120构成阳极电极。上层金属层中的第二金属焊盘118用于连接第二套通孔114。金属焊盘118构成阴极电极。然后通过它们各自的金属焊盘120和118,形成阳极电极和阴极电极的外部连接。
图4为依据本发明的一个实施例,图3所示的GaN肖特基二极管的俯视图。如图3和图4所示,在GaN肖特基二极管100中,阳极电极120和阴极电极118,形成在肖特基接触和欧姆接触上方的金属层中。因此,阳极电极和阴极电极下面的整个区域都可用作有源二极管区。也就是说,欧姆接触110与台面结构相互间隔,肖特基接触112就形成在台面结构上。通过增大肖特基接触和欧姆接触之间的边缘,提高了GaN肖特基二极管100的正向传导。
在图3和图4所示的GaN肖特基二极管实施例中,肖特基接触112是作为矩形区的独立岛。在另一个实施例中,本发明的GaN肖特基二极管可以采用不同的形状和结构。例如,在某个实施例中,GaN肖特基二极管100的矩形区可以互相连接。而且,这种降低电场拥挤的结构,可以进一步增加GaN二极管的击穿电压。图5表示依据本发明的第二实施例,一种GaN肖特基二极管的俯视图。图6表示依据本发明的第三实施例,一种GaN肖特基二极管的俯视图。图3-图6中的参考数据大致相同,可简化讨论过程。
首先,参见图5,肖特基接触112形成在台面结构上,台面结构的图案为同心环形区域,与欧姆接触区110相互间隔。将台面结构加工成圆形区,可以消除经常在器件边角处发生的电场拥挤现象。在上层金属层中的第一金属焊盘120,用于连接第一套通孔116。金属焊盘120形成阳极电极。在上层金属层中的第二金属焊盘118,用于连接第二套通孔114。金属焊盘118形成阴极电极。
接下来,参见图6,肖特基接触112形成在台面结构上,台面结构的图案为同心矩形区域。在本实施例中,同心矩形区域被分割成四等份,并且相互分隔地形成分别连接肖特基接触112和欧姆接触110的通孔。因此,用于形成阳极电极的金属焊盘120,沉积在肖特基接触通孔116上方,同时也在交替的四等份中。与之相似,金属焊盘118形成在欧姆接触通孔114上方,同时也在交替的四等份中。将阳极和阴极分布到四等份中,有利于分散电场。
图7表示依据本发明的一个实施例,图3所示的GaN肖特基二极管的制备过程的流程图。参见图7,方法500从制备绝缘衬底开始(工序502)。然后,通过外延生长形成氮化物半导体本体(工序504)。由图3可知,氮化物半导体本体104含有一个重掺杂GaN半导体层106作为下层,以及一个轻掺杂GaN半导体层108作为上层。然后,在氮化物半导体本体104中定义一个台面结构图案(工序506)。可以使用光致抗蚀剂层和光刻蚀技术,定义台面结构的图案。一旦定义了台面结构的图案之后,就刻蚀氮化物半导体本体104至重掺杂区,以便形成向上突出的台面结构(工序508)。
然后,在氮化物半导体本体104的下表面上沉积一个金属层,形成欧姆接触110(工序510)。再在台面结构的上表面上沉积另一个金属层,形成肖特基接触112(工序512)。在半导体本体的整个表面上以及金属层上沉积一个绝缘层(工序514)。在绝缘层上定义到欧姆接触110和肖特基接触112的通孔开口(工序516)。刻蚀绝缘层,形成通孔开口。然后,通过沉积通孔金属,填充通孔,在绝缘层上方叠加金属层,电连接全部通孔(工序518)。最后,将叠加的金属层形成图案,制成金属焊盘,用作阳极电极120以及阴极电极118(工序520)。
在上述实施例中,所述的GaN肖特基二极管是位于绝缘衬底上。在其他的实施例中,GaN肖特基二极管可以形成在硅等导电衬底上。其特点是在导电衬底和GaN半导体层之间使用一个绝缘缓冲层。
依据本发明的另一方面,一种GaN肖特基二极管是形成在带有绝缘缓冲层的导电衬底上。导电衬底可以垂直导电,GaN肖特基二极管利用导电衬底,形成一个背部阴极电极。图8表示依据本发明的一个可选实施例,一种GaN肖特基二极管的横截面视图。参见图8,GaN肖特基二极管200形成在硅等导电衬底202上。绝缘缓冲层203位于导电衬底上。然后,在绝缘缓冲层203上,形成一个氮化物化合物半导体本体204(氮化物半导体本体204)。在本实施例中,半导体本体204包括一个位于绝缘缓冲层203上的重掺杂GaN层206,以及一个位于重掺杂GaN层206上的轻掺杂GaN层208。半导体本体204含有多种台面结构,从下表面中向上突出。部分下表面延伸到重掺杂GaN层206中。因此,每个台面结构都是由轻掺杂的GaN层208以及一部分重掺杂的GaN层206构成的。
在下表面中形成的金属层与重掺杂GaN层206接触,与肖特基二极管200的阴极形成欧姆接触210。形成在台面结构上表面上的另一个金属层,与轻掺杂GaN层208一同形成一个肖特基结。于是,在台面结构的上表面上形成了肖特基接触212。在肖特基接触212和欧姆接触210上,形成一个绝缘层226,使肖特基二极管结构绝缘。制备绝缘层的材料可选用SiOx、SiNx、Al2O3、AlN、聚合物、旋涂玻璃以及其他电介质或电绝缘材料。
通过绝缘层中的通孔,实现了肖特基接触112的电连接。在绝缘层中形成的第一套通孔216,在肖特基接触112上具有开口。用钨等通孔金属填充通孔开口。绝缘层226上叠加的金属层,用于连接通孔,形成阳极电极220。更确切地说,叠加金属层中的第一金属焊盘,连接第一套通孔116,在通孔处,第一金属焊盘220形成阳极电极。
在GaN肖特基二极管200中,阴极的电接触是通过形成在导电衬底202背部上的背部阴极提供的。更确切地说,第二套通孔224形成在欧姆接触210下面的重掺杂GaN层206中。通孔224穿过绝缘缓冲203,延伸到导电衬底202。用钨等通孔金属填充通孔224。通孔224的通孔金属可以与通孔216的通孔金属相同,也可以不同。背部电极228位于导电衬底202的背部,以便形成阴极电极。在这种情况下,阴极连接是由欧姆接触210穿过通孔224,到达导电衬底202,最终在背部阴极电极229处完成的。
在GaN肖特基二极管200,仅有肖特基接触是通过绝缘层产生的。如上所述,参见图4-6,形成肖特基接触的台面结构,可以采用不同的几何形状。在另一个实施例中,如图3-6所示,制备GaN肖特基二极管200,可以使用和阳极电极在同一侧生长的阴极电极,也可以使用在叠加的金属层上的金属焊盘,以便形成独立的阴极和阳极连接。但是,如果使用背部阴极电极的话,会获得器件更加紧凑、器件尺寸更小等优势。
图9表示依据本发明的一个实施例,图8所示的GaN肖特基二极管的制备过程的流程图。参见图9,方法700从制备一个带有绝缘缓冲层203的导电衬底202开始(工序702)。然后,通过外延生长形成氮化物半导体本体(工序704)。如图8所示,氮化物半导体本体204包括一个重掺杂GaN半导体层206组成的下层,以及一个轻掺杂GaN半导体层208组成的上层。然后,在氮化物半导体本体204中定义台面结构的图案(工序706)。可以使用光致抗蚀剂层和和光刻蚀技术,定义台面结构的图案。一旦定义了台面结构的图案之后,就刻蚀氮化物半导体本体204至重掺杂区,以便形成向上突出的台面结构(工序708)。
图9表示依据本发明的一个实施例,图8所示的GaN肖特基二极管的制备过程的流程图。参见图9,方法700从制备一个带有绝缘缓冲层203的导电衬底202开始(工序702)。然后,通过外延生长形成氮化物半导体本体(工序704)。如图8所示,氮化物半导体本体204包括一个重掺杂GaN半导体层206组成的下层,以及一个轻掺杂GaN半导体层208组成的上层。然后,在氮化物半导体本体204中定义台面结构的图案(工序706)。可以使用光致抗蚀剂层和和光刻蚀技术,定义台面结构的图案。一旦定义了台面结构的图案之后,就从氮化物半导体本体204上刻蚀除去重掺杂区,以便形成向上突出的台面结构(工序708)。
然后,在氮化物半导体本体中形成通孔开口,以便与导电衬底电接触(工序710)。也就是说,氮化物半导体衬底204形成图案,并被完全刻蚀到导电衬底202。在通孔开口中沉积通孔金属,形成通孔224(工序712)。
然后,在氮化物半导体本体204的下表面上沉积一个金属层,形成欧姆接触210(工序714)。在台面结构上沉积另一个金属层,形成肖特基接触212(工序716)。然后,在半导体本体的整个表面和金属层上,沉积一个绝缘层226(工序718)。形成绝缘层的图案,并定义为肖特基接触112准备的通孔开口(工序720)。刻蚀绝缘层,形成通孔开口。然后沉积通孔金属,填充通孔,并在绝缘层上方沉积叠加金属层,绝缘层与全部通孔电连接(工序722)。形成叠加金属层的图案,将一个或多个金属焊盘用作阳极电极220(工序724)。最后,在导电衬底的背部,沉积一个背部金属层,形成阴极电极228(工序726)。
图10表示依据本发明的一个可选实施例,图8所示的GaN肖特基二极管的制备过程的流程图。图10中的方法800与方法700大致相同,但它使用了另一种不同的方法制备导电衬底中的通孔224。图10所用的参考数据与图9中的类似,以简化讨论过程。参见图10,当形成氮化物半导体本体并定义台面结构图案(工序706)之后,通过定义通孔224的开口,进一步处理半导体本体(工序808)。刻蚀氮化物半导体本体,一直向下刻蚀到导电衬底。然后,再将氮化物半导体本体刻蚀到重掺杂GaN层206,形成台面结构(工序810)。在方法800中,接下来继续用通孔金属填充通孔开口,形成通孔224(工序712)。方法800的后续处理工序与方法700相同,在此不再赘述。
上述详细说明仅用于对本发明的典型实施例进行解释说明,但并不仅限于此。可能还有多种变化和修正都在本发明的保护范围内。本发明的范围应由所附的权利要求书限定。

Claims (25)

1.一种氮化镓半导体二极管,包括:
一个衬底;
一个半导体本体包括一个形成在衬底上的第一导电类型的第一GaN层,一个形成在第一GaN层上的第一导电类型的第二GaN层,其中第二GaN层的掺杂浓度低于第一GaN层,半导体本体还包括数个台面结构从一下表面中向上伸出,部分下表面延伸到第一GaN层,并且每个台面结构都含有第二GaN层和一部分第一GaN层;
一个在台面结构的上表面形成的第一金属层,和第二GaN层一同形成一个肖特基结;
一个在下表面形成的第二金属层,用于和第一GaN层形成欧姆接触;
一个在第一和第二金属层上方形成的绝缘层;
第一套在绝缘层中形成的通孔,以便为第一金属层形成开口,在开口中用通孔金属填充第一套通孔;
第二套在绝缘层中形成的通孔,以便为第二金属层形成开口,在开口中用通孔金属填充第二套通孔;
一个在绝缘层上方的第三金属层中形成的第一金属焊盘,位于第一套通孔上方,作为一个阳极电极;以及
一个在第三金属层中形成的第二金属焊盘,位于第二套通孔上方,作为一个阴极电极。
2.权利要求1所述的二极管,其特征在于,所述的衬底是由绝缘衬底组成。
3.权利要求1所述的二极管,其特征在于,所述的衬底是由导电衬底及其叠加的缓冲层组成。
4.权利要求1所述的二极管,其特征在于,所述的第一导电类型是由N-型电导率组成。
5.权利要求1所述的二极管,其特征在于,所述的多个台面结构是第二GaN层以及第一GaN层的一部分形成的独立水平延长线性区域,其中线性区域与下表面中的欧姆接触相互间隔。
6.权利要求5所述的二极管,其特征在于,所述的第一套通孔形成在第一金属层上,位于延长线性区域的一端,第二套通孔形成在第二金属层上,朝向线性区域的第二端,与第一端方向相反。
7.权利要求5所述的二极管,其特征在于,所述的多个台面结构是作为独立水平矩形区域形成的。
8.权利要求1所述的二极管,其特征在于,所述的多个台面结构是第二GaN层以及第一GaN层的一部分形成的独立同心环形区域,其中同心区域与下表面中的欧姆接触相互间隔。
9.权利要求8所述的二极管,其特征在于,所述的第一套通孔形成在第一金属层上,占据同心环形区域的一半,第二套通孔形成在第二金属层上,朝向同心环形区域的另一半,与第一半方向相反。
10.权利要求8所述的二极管,其特征在于,所述的多个台面结构的同心环形区域被分为四等份,其中第一套通孔形成在第一金属层上,占据第一和第二等份,第二套通孔形成在第二金属层上,占据第三和第四等份,其中第一和第二等份与第三和第四等份相互间隔。
11.权利要求10所述的二极管,其特征在于,所述的第一金属焊盘是由第一部分多个金属焊盘组成,所述的第二金属焊盘是由第二部分多个金属焊盘组成,每个第一部分多个金属焊盘形成在第一套通孔上,位于各自的等份中,每个第二部分多个金属焊盘形成在第二套通孔上,位于各自的等份中;第一部分多个金属焊盘和第二部分多个金属焊盘交替形成在同心环形区域的等份上。
12.权利要求8所述的二极管,其特征在于,所述的独立同心环形区域是由同心环形区域组成。
13.权利要求8所述的二极管,其特征在于,所述的独立同心环形区域是由同心矩形区域组成。
14.权利要求1所述的二极管,其特征在于,所述的第一金属层包含由Ni、Pt、Au、Co、Pd、Cr、Rh、Re、PtSi、V、W、WSi和NiSi等金属中选定的一种金属。
15.权利要求1所述的二极管,其特征在于,所述的第二金属层包含由Al、AlSi、Ti、TiSi、Mo和MoSi等金属中选定的一种金属。
16.权利要求1所述的二极管,其特征在于,所述的通孔金属包含由W、TiW、Al、Au、Cu、Ti、Ag和AlCuSi等金属中选定的一种金属。
17.权利要求1所述的二极管,其特征在于,所述的第三金属层包含由Al、AlCuSi、Au、Ag、Cu和Ti等金属中选定的一种金属。
18.一个氮化镓半导体二极管,包括:
一个导电衬底;
一个位于衬底上的绝缘缓冲层;
一个半导体本体包括一个形成在绝缘缓冲层上的第一导电类型的第一GaN层,以及一个形成在第一GaN层上的第一导电类型的第二GaN层,其中第二GaN层的掺杂浓度低于第一GaN层,半导体本体还包括数个台面结构从一下表面中向上伸出,部分下表面延伸到第一GaN层,并且每个台面结构都含有第二GaN层和一部分第一GaN层;
一个在台面结构的上表面形成的第一金属层,和第二GaN层一同形成一个肖特基结;
一个在下表面形成的第二金属层,用于和第一GaN层形成欧姆接触;
一个在第一和第二金属层上方形成的绝缘层;
第一套在绝缘层中形成的通孔,以便为第一金属层形成开口,在开口中用第一通孔金属填充第一套通孔;
第二套在绝缘层中形成的通孔,以便为第二金属层形成开口,在开口中用第二通孔金属填充第二套通孔;
一个在绝缘层上方的第三金属层中形成的第一金属焊盘,位于第一套通孔上方,作为一个阳极电极;以及
一个在第三金属层中形成的第二金属焊盘,位于第二套通孔上方,作为一个阴极电极。
19.权利要求18所述的二极管,其特征在于,所述的第一导电类型是由N-型电导率组成的。
20.权利要求18所述的二极管,其特征在于,所述的多个台面结构是第二GaN层以及第一GaN层的一部分形成的独立水平延长线性区域,其中线性区域与下表面中的欧姆接触相互间隔。
21.权利要求20所述的二极管,其特征在于,所述的多个台面结构都是作为独立水平矩形区域。
22.权利要求18所述的二极管,其特征在于,所述的多个台面结构是第二GaN层以及第一GaN层的一部分形成的独立同心环形区域,其中同心区域与下表面中的欧姆接触相互间隔。
23.权利要求22所述的二极管,其特征在于,所述的独立同心环形区域是由同心环形区域组成。
24.权利要求22所述的二极管,其特征在于,所述的独立同心环形区域是由同心矩形区域组成。
25.权利要求18所述的二极管,其特征在于,所述的第一金属层包含由Ni、Pt、Au、Co、Pd、Cr、Rh、Re、PtSi、V、W、WSi和NiSi等金属中选定的一种金属。
CN201010128893.XA 2009-02-18 2010-02-10 改良正向传导的氮化镓半导体器件 Active CN101894868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/388,402 2009-02-18
US12/388,402 US8013414B2 (en) 2009-02-18 2009-02-18 Gallium nitride semiconductor device with improved forward conduction

Publications (2)

Publication Number Publication Date
CN101894868A true CN101894868A (zh) 2010-11-24
CN101894868B CN101894868B (zh) 2013-01-30

Family

ID=42559164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010128893.XA Active CN101894868B (zh) 2009-02-18 2010-02-10 改良正向传导的氮化镓半导体器件

Country Status (3)

Country Link
US (3) US8013414B2 (zh)
CN (1) CN101894868B (zh)
TW (1) TWI467775B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247694A (zh) * 2012-02-07 2013-08-14 刘福香 一种沟槽肖特基半导体装置及其制备方法
CN103378133A (zh) * 2012-04-13 2013-10-30 立锜科技股份有限公司 肖特基位障二极管及其制造方法
CN105355665A (zh) * 2015-11-06 2016-02-24 江苏能华微电子科技发展有限公司 氮化镓功率器件及其制备方法
CN106098796A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098795A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098794A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN109346530A (zh) * 2018-09-12 2019-02-15 西安电子科技大学 基于石墨烯插入层结构的GaN基肖特基势垒二极管SBD器件及制备方法
CN110729351A (zh) * 2019-10-18 2020-01-24 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN110993684A (zh) * 2019-11-26 2020-04-10 西安电子科技大学 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法
CN111463174A (zh) * 2020-03-26 2020-07-28 深圳第三代半导体研究院 半导体器件封装结构及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
KR101051578B1 (ko) * 2009-09-08 2011-07-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8772901B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US8772144B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
US9177953B2 (en) 2013-10-31 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Circular semiconductor device with electrostatic discharge (ESD) device and functional device
FR3017242B1 (fr) * 2014-02-05 2017-09-01 St Microelectronics Tours Sas Diode schottky verticale au nitrure de gallium
US10283363B2 (en) 2014-08-29 2019-05-07 University Of Virginia Patent Foundation Quasi-vertical diode with integrated ohmic contact base and related method thereof
US9590157B2 (en) 2015-06-04 2017-03-07 The Silanna Group Pty Ltd Efficient dual metal contact formation for a semiconductor device
DE112018007055B4 (de) * 2018-02-09 2024-02-01 Mitsubishi Electric Corporation Leistungshalbleitereinheit
US11532758B2 (en) * 2019-09-24 2022-12-20 Texas Instruments Incorporated Low leakage Schottky diode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017727A1 (en) * 1998-12-22 2002-02-14 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor device using group III nitride compound
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US20050029557A1 (en) * 2002-03-25 2005-02-10 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device
CN1658402A (zh) * 2004-02-17 2005-08-24 昂科公司 具有复数个台面的横向导电肖特基二级管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612547A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corporation Silicon carbide static induction transistor
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6121122A (en) * 1999-05-17 2000-09-19 International Business Machines Corporation Method of contacting a silicide-based schottky diode
CN1157805C (zh) * 2001-05-24 2004-07-14 北京大学 半导体发光二极管及其制备方法
KR100780967B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US20020017727A1 (en) * 1998-12-22 2002-02-14 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor device using group III nitride compound
US20050029557A1 (en) * 2002-03-25 2005-02-10 Tetsuo Hatakeyama High-breakdown-voltage semiconductor device
CN1658402A (zh) * 2004-02-17 2005-08-24 昂科公司 具有复数个台面的横向导电肖特基二级管

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247694A (zh) * 2012-02-07 2013-08-14 刘福香 一种沟槽肖特基半导体装置及其制备方法
CN103378133A (zh) * 2012-04-13 2013-10-30 立锜科技股份有限公司 肖特基位障二极管及其制造方法
CN105355665A (zh) * 2015-11-06 2016-02-24 江苏能华微电子科技发展有限公司 氮化镓功率器件及其制备方法
CN105355665B (zh) * 2015-11-06 2019-01-29 江苏能华微电子科技发展有限公司 氮化镓功率器件及其制备方法
CN106098794A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098795A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098796A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN109346530A (zh) * 2018-09-12 2019-02-15 西安电子科技大学 基于石墨烯插入层结构的GaN基肖特基势垒二极管SBD器件及制备方法
CN110729351A (zh) * 2019-10-18 2020-01-24 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN110729351B (zh) * 2019-10-18 2021-07-20 西安电子科技大学 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法
CN110993684A (zh) * 2019-11-26 2020-04-10 西安电子科技大学 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法
CN111463174A (zh) * 2020-03-26 2020-07-28 深圳第三代半导体研究院 半导体器件封装结构及其制造方法

Also Published As

Publication number Publication date
US8013414B2 (en) 2011-09-06
US20100207232A1 (en) 2010-08-19
US20120282762A1 (en) 2012-11-08
CN101894868B (zh) 2013-01-30
TWI467775B (zh) 2015-01-01
US8253216B2 (en) 2012-08-28
TW201032329A (en) 2010-09-01
US20110278589A1 (en) 2011-11-17
US8383499B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
CN101894868B (zh) 改良正向传导的氮化镓半导体器件
US10573762B2 (en) Vertical gallium nitride Schottky diode
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US7084475B2 (en) Lateral conduction Schottky diode with plural mesas
CN104813490A (zh) 电流分散效果优秀的发光器件及其制备方法
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
US20140209861A1 (en) Semiconductor device and fabrication method therefor, and power supply apparatus
KR20110061435A (ko) 발광소자 및 그 제조방법
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
JP4925596B2 (ja) 窒化物半導体装置
CN116053305B (zh) 一种具有双层异质结构的混合阳极GaN整流芯片及制备方法
US20240063218A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN113921677A (zh) 一种AlGaInN发光二极管的接触结构
CN117043960A (zh) 场效应晶体管器件
KR20140100786A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200422

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: No. 495 California Avenue, Sunnyvale mercury

Patentee before: Alpha and Omega Semiconductor Inc.