CN105355665A - 氮化镓功率器件及其制备方法 - Google Patents
氮化镓功率器件及其制备方法 Download PDFInfo
- Publication number
- CN105355665A CN105355665A CN201510752669.0A CN201510752669A CN105355665A CN 105355665 A CN105355665 A CN 105355665A CN 201510752669 A CN201510752669 A CN 201510752669A CN 105355665 A CN105355665 A CN 105355665A
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- gallium nitride
- group
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 6
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910002601 GaN Inorganic materials 0.000 claims description 66
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 66
- 238000002161 passivation Methods 0.000 claims description 22
- 238000002360 preparation method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000013021 overheating Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
<b>本发明提供一种氮化镓功率器件及其制备方法，包括：衬底；外延层，其形成于衬底的上表面上，外延层的上部蚀刻形成有多组上凸的外延台阶，多组外延台阶沿径向间隔排列；第一金属层，沿径向间隔排列且与外延台阶交错排列；第二金属层，其包括多组连接部和两组用作外连布线电极的电极部，多组所述连接部分别形成于各组所述外延台阶和各组所述第一金属层的上表面，其中一组所述电极部连通各组所述外延台阶上的连接部，另一组所述电极部连通各组所述第一金属层上的连接部。该氮化镓功率器件不仅在相同功率下降低器件所占面积，而且在高电流驱动下，电流分布均匀、消除由局部区域的电流拥挤导致的器件过热。</b>
Description
技术领域
本发明涉及一种氮化镓功率器件及其制备方法。
背景技术
现有技术中的氮化镓功率器件的结构如图1和图2所示。结合图1和图2，现有技术中，在衬底1（硅、蓝宝石、碳化硅）上生长N+和N-氮化镓外延层（21、22），蚀刻N-氮化镓层到N+氮化镓层形成手指形状台阶22，采用liftoff工艺在手指形状台阶22之间淀积手指形状的第一金属层3，在外延台阶22和第一金属层3之间及二者的上表面覆盖钝化层6，在钝化层6表面蚀刻手指形状的窗口，以暴露外延台阶22和第一金属层3的表面，在外延台阶22的窗口内淀积第二金属层40，通过在暴露在冲口内的第一金属层3以及沉积的第二金属层40上布线与外部连接。上述结构具有如下缺点：为达到一定的功率，单个器件占用较大的面积，另外，在高电流驱动下，电流分布不均匀，由局部区域产生的电流拥挤会导致器件过热。
发明内容
针对上述问题，本发明的目的是提供一种氮化镓功率器件及其制备方法，该氮化镓功率器件不仅在相同功率下降低器件所占面积，而且在高电流驱动下，电流分布均匀、消除由局部区域的电流拥挤导致的器件过热。
为解决上述技术问题，本发明采用的技术方案为：
一种氮化镓功率器件，包括：
衬底；
外延层，其形成于所述衬底的上表面上，所述外延层的上部蚀刻形成有多组上凸的外延台阶，多组所述外延台阶沿径向间隔排列；
第一金属层，其为多组，多组所述第一金属层沿径向间隔排列且与所述外延台阶交错排列，各所述第一金属层与所述外延台阶间具有间隙，所述间隙填充有钝化层；
第二金属层，其包括多组连接部和两组用作外连布线电极的电极部，多组所述连接部分别形成于各组所述外延台阶和各组所述第一金属层的上表面，其中一组所述电极部连通各组所述外延台阶上的连接部，另一组所述电极部连通各组所述第一金属层上的连接部。
优选地，各组所述外延台阶分别为一个沿横向延伸的第一条状凸起。
更优选地，各组所述第一金属层分别为一个沿横向延伸的第二条状凸起。
优选地，各组所述外延台阶分别包括多个沿横向间隔排列的第一柱状凸起。
更优选地，各组所述第一金属层分别包括多个沿横向间隔排列的第二柱状凸起。
进一步地，所述第一柱状凸起、第二柱状凸起的横截面为条形、圆形或圆角矩形。
优选地，所述外延层包括形成于所述衬底上的N+氮化镓外延层、形成于所述N+氮化镓外延层上的N-氮化镓外延层，向下蚀刻所述N-氮化镓外延层至所述N+氮化镓外延层的上表面形成所述外延台阶。
优选地，各组所述连接部分别为一个沿横向延伸的第三条状凸起。
优选地，各组所述连接部包括多个沿径向间隔排列的第三柱状凸起。
一种如上所述的氮化镓功率器件的制备方法，包括如下步骤：
A在衬底上生长N+氮化镓外延层，在N+氮化镓外延层上生长N-氮化镓外延层；
B向下蚀刻N-氮化镓外延层至N+氮化镓外延层的上表面形成沿径向间隔排列的外延台阶；
C采用liftoff工艺在N+氮化镓外延层上沉积第一金属层，且第一金属层和外延台阶交错排列；
D在外延台阶和第一金属层之间、外延台阶上表面、第一金属层上表面覆盖钝化层；
E在钝化层的对应外延台阶上表面和第一金属层上表面处分别蚀刻窗口，以暴露出外延台阶上表面和第一金属层上表面；
F在窗口内及钝化层的上表面沉积第二金属层，并蚀刻钝化层上表面的第二金属层形成两组相互隔离的电极部，其中一组电极部将各外延台阶上的连接部相互连通，另一组电极部将各第一金属层上连接部相互连通。
本发明采用以上技术方案，相比现有技术具有如下优点：在相同功率下，降低单个器件所占面积，并使器件在高电流驱动下，电流分布均匀，从而消除由局部区域产生的电流拥挤所导致的器件过热，这种设计与现有设计相比可在更高的驱动电流下工作，提升了器件功率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为现有技术中氮化镓功率器件的结构示意图；
图2为图1中A-A方向的剖视图；
图3为本发明实施例1的氮化镓功率器件的立体结构示意图；
图4、5为本发明实施例1的氮化镓功率器件的俯视图；
图6为本发明实施例2的氮化镓功率器件的立体结构示意图；
图7、8为本发明实施例2的氮化镓功率器件的俯视图；
图9、10为本发明实施例3的氮化镓功率器件的俯视图。
上述附图中，1、衬底；21、N+氮化镓外延层；22、外延台阶；3、第一金属层；40、第二金属层；4、连接部；5、电极部；6、钝化层。
具体实施方式
下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域的技术人员理解。本发明中述及的径向、横向是指两个相互垂直的方向，分别具体对应图4、5、7-10中纸面的上下方向和左右方向。
实施例1
图3至5所示为本发明的一种氮化镓功率器件。结合图3至5所示，它包括衬底1、外延层、第一金属层3、第二金属层（4、5）以及钝化层（图中未示出）。
衬底1可选用硅、蓝宝石、碳化硅等。
外延层形成于衬底1的上表面上，外延层的上部蚀刻形成有多组上凸的外延台阶22，多组所述外延台阶22沿径向间隔排列。具体地，外延层包括形成于衬底1上表面上的N+氮化镓外延层21、形成于所述N+氮化镓外延层21上表面上的N-氮化镓外延层，外延台阶22形成于所述N-氮化镓外延层上且所述外延台阶22连接所述N+氮化镓外延层21的上表面，即向下蚀刻N-氮化镓外延层至N+氮化镓外延层21的上表面形成所述外延台阶22。各组外延台阶22为连续的，即，各组外延台阶22分别为一个沿横向延伸的第一条状凸起，外延台阶22的横截面为沿横向延伸的条形。
多组所述第一金属层3沿径向间隔排列且与外延台阶22交错排列，各第一金属层3与外延台阶22间分别具有间隙，该间隙填充有钝化层。各组第一金属层3为连续的，即，各组第一金属层3分别为一个沿横向延伸的第二条状凸起，第一金属层3的横截面为沿横向延伸的条形，第一条状凸起的中心线和第二条状的凸起的中心线相互平行。各相邻的第一条状凸起和第二条状凸起的间隔相等。
第二金属层包括五组连接部4和两组用作外连布线电极的电极部5，连接部4和电极部5为一体成型。
参照图4中自上至下方向，其中第二、四两组连接部4形成于外延台阶22的上表面，第一、三、五三组连接部4形成于第一金属层3的上表面。各组所述连接部4分别为沿横向延伸的第三条状凸起，第二金属层4的横截面为沿横向延伸的条形，如图4所示。
两组电极部5呈交叉指状，用作外连布线电极。其中一组电极部5连通外延台阶22上的连接部4的各第三柱状凸起，另一组连通第一金属层3上的连接部4的各第三柱状凸起。
钝化层覆盖形成于外延台阶22和第一金属层3之间以及外延台阶22的上表面、第二金属层3的上表面。
一种上述的氮化镓功率器件的制备方法，包括如下步骤：
A、在衬底1上依次生长N+氮化镓外延层21、N-氮化镓外延层；
B、向下蚀刻N-氮化镓外延层到N+氮化镓外延层21的上表面形成沿径向间隔排列的外延台阶22；
C、采用liftoff工艺在N+氮化镓外延层的上表面沉积第一金属层3，且第一金属层3和外延台阶22交错排列；
D、在外延台阶22和第一金属层3之间、外延台阶22表面、第一金属层3表面覆盖钝化层；
E、在钝化层的对应外延台阶22上表面和第一金属层3上表面处分别蚀刻窗口，以暴露出外延台阶22上表面和第一金属层3上表面；
F、在窗口内及钝化层的上表面沉积第二金属层，对位于钝化层6上表面上的第二金属层进行蚀刻，在钝化层的上表面形成两组相互隔离的电极部5，而钝化层各窗口内则形成连接部4。此外，各外延台阶22上方的窗口内形成的连接部4通过其中一组电极部5相互连通，而各第一金属层3上方的窗口内形成的连接部4则通过另一组电极部5相互连通。
采用上述方法制备的氮化镓功率器件在相同功率下，可以降低单个器件所占面积，并使器件在高电流驱动下，电流分布均匀，从而消除由局部区域产生的电流拥挤所导致的器件过热，与现有技术相比，本发明的氮化镓功率器件可工作在更高的驱动电流下，可提升器件功率。
实施例2
图6-8所示为本发明的另一种氮化镓功率器件，其基本同实施例1，与实施例1的区别仅在于：各组外延台阶22分别包括多个沿横向等间隔排列的第一柱状凸起，各组第一金属层3分别包括多个沿横向等间隔排列的第二柱状凸起，各组连接部4分别包括多个沿横向等间隔排列的第三柱状凸起。第一柱状凸起、第二柱状凸起、第三柱状凸起的横截面为圆形，第三柱状凸起的横截面面积小于第一柱状凸起、第二柱状凸起的横截面面积。
实施例3
图9、10所示为本发明的另一种氮化镓功率器件，其基本同实施例1，与实施例1的区别仅在于：各组外延台阶22分别包括多个沿径向等间隔排列的第一柱状凸起，各组第一金属层3分别包括多个沿径向间隔排列的第二柱状凸起，各组连接部4分别包括多个沿横向等间隔排列的第三柱状凸起。第一柱状凸起、第二柱状凸起的横截面为圆角矩形，而第三柱状凸起的横截面为圆形且其面积小于第一柱状凸起、第二柱状凸起的横截面面积。
上述实施例只为说明本发明的技术构思及特点，是一种优选的实施例，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明的精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种氮化镓功率器件，其特征在于，包括：
衬底；
外延层，其形成于所述衬底的上表面上，所述外延层的上部蚀刻形成有多组上凸的外延台阶，多组所述外延台阶沿径向间隔排列；
第一金属层，其为多组，多组所述第一金属层沿径向间隔排列且与所述外延台阶交错排列，各所述第一金属层与所述外延台阶间具有间隙，所述间隙填充有钝化层；
第二金属层，其包括多组连接部和两组用作外连布线电极的电极部，多组所述连接部分别形成于各组所述外延台阶和各组所述第一金属层的上表面，其中一组所述电极部连通各组所述外延台阶上的连接部，另一组所述电极部连通各组所述第一金属层上的连接部。
2.根据权利要求1所述的氮化镓功率器件，其特征在于：各组所述外延台阶分别为一个沿横向延伸的第一条状凸起。
3.根据权利要求2所述的氮化镓功率器件，其特征在于：各组所述第一金属层分别为一个沿横向延伸的第二条状凸起。
4.根据权利要求1所述氮化镓功率器件，其特征在于：各组所述外延台阶分别包括多个沿横向间隔排列的第一柱状凸起。
5.根据权利要求4所述的氮化镓功率器件，其特征在于：各组所述第一金属层分别包括多个沿横向间隔排列的第二柱状凸起。
6.根据权利要求5所述的氮化镓功率器件，其特征在于：所述第一柱状凸起、第二柱状凸起的横截面为条形、圆形或圆角矩形。
7.根据权利要求1所述的氮化镓功率器件，其特征在于：所述外延层包括形成于所述衬底上的N+氮化镓外延层、形成于所述N+氮化镓外延层上的N-氮化镓外延层，向下蚀刻所述N-氮化镓外延层至所述N+氮化镓外延层的上表面形成所述外延台阶。
8.根据权利要求1所述的氮化镓功率器件，其特征在于：各组所述连接部分别为一个沿横向延伸的第三条状凸起。
9.根据权利要求1所述的氮化镓功率器件，其特征在于：各组所述连接部包括多个沿横向间隔排列的第三柱状凸起，所述第三柱状凸起的横截面为条形、圆形或圆角矩形。
10.一种如权利要求1-9任一项所述的氮化镓功率器件的制备方法，其特征在于，包括如下步骤：
A在衬底上生长N+氮化镓外延层，在N+氮化镓外延层上生长N-氮化镓外延层；
B向下蚀刻N-氮化镓外延层至N+氮化镓外延层的上表面形成沿径向间隔排列的外延台阶；
C在N+氮化镓外延层上沉积第一金属层，且第一金属层和外延台阶交错排列；
D在外延台阶和第一金属层之间、外延台阶上表面、第一金属层上表面覆盖钝化层；
E在钝化层的对应外延台阶上表面和第一金属层上表面处分别蚀刻窗口，以暴露出外延台阶上表面和第一金属层上表面；
F在窗口内及钝化层的上表面沉积第二金属层，并蚀刻钝化层上表面的第二金属层形成两组相互隔离的电极部，其中一组电极部将各外延台阶上的连接部相互连通，另一组电极部将各第一金属层上连接部相互连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510752669.0A CN105355665B (zh) | 2015-11-06 | 2015-11-06 | 氮化镓功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510752669.0A CN105355665B (zh) | 2015-11-06 | 2015-11-06 | 氮化镓功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105355665A true CN105355665A (zh) | 2016-02-24 |
| CN105355665B CN105355665B (zh) | 2019-01-29 |
Family
ID=55331597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510752669.0A Active CN105355665B (zh) | 2015-11-06 | 2015-11-06 | 氮化镓功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105355665B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876271A (zh) * | 2017-02-10 | 2017-06-20 | 江苏能华微电子科技发展有限公司 | 氮化镓功率三极管的制作方法 |
| CN108630677A (zh) * | 2017-03-17 | 2018-10-09 | 智瑞佳（苏州）半导体科技有限公司 | 一种功率器件版图结构及制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060086997A1 (en) * | 2004-10-22 | 2006-04-27 | Mitsubishi Denki Kabushiki Kaisha | Schottky barrier diode |
| CN101894868A (zh) * | 2009-02-18 | 2010-11-24 | 万国半导体有限公司 | 改良正向传导的氮化镓半导体器件 |
| US20140183702A1 (en) * | 2011-09-14 | 2014-07-03 | Kabushiki Kaisha Toshiba | Design method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device |
-
2015
- 2015-11-06 CN CN201510752669.0A patent/CN105355665B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060086997A1 (en) * | 2004-10-22 | 2006-04-27 | Mitsubishi Denki Kabushiki Kaisha | Schottky barrier diode |
| CN101894868A (zh) * | 2009-02-18 | 2010-11-24 | 万国半导体有限公司 | 改良正向传导的氮化镓半导体器件 |
| US20140183702A1 (en) * | 2011-09-14 | 2014-07-03 | Kabushiki Kaisha Toshiba | Design method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876271A (zh) * | 2017-02-10 | 2017-06-20 | 江苏能华微电子科技发展有限公司 | 氮化镓功率三极管的制作方法 |
| CN108630677A (zh) * | 2017-03-17 | 2018-10-09 | 智瑞佳（苏州）半导体科技有限公司 | 一种功率器件版图结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105355665B (zh) | 2019-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9012942B2 (en) | Light-emitting device having patterned interface and the manufacturing method thereof | |
| JP5105621B2 (ja) | シリコン基板上にＩｎＧａＡｌＮ膜および発光デバイスを形成する方法 | |
| CN102593284B (zh) | 隔离深沟槽及其高压led芯片的制造方法 | |
| CN204516775U (zh) | 肖特基二极管 | |
| CN109560142B (zh) | 新型碳化硅结势垒肖特基二极管及其制作方法 | |
| US9450141B2 (en) | Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods | |
| DE202015009776U1 (de) | Lichtemittierendes Element | |
| JP2001185493A5 (zh) | ||
| CN104658914B (zh) | 一种改善形貌的深沟槽制造方法及深沟槽 | |
| CN105355665A (zh) | 氮化镓功率器件及其制备方法 | |
| KR20160026794A (ko) | 종단 구조체와 필드 전극 구조체들의 셀 필드 사이에 종단 메사를 갖는 반도체 디바이스 | |
| CN104009072A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| KR20130045183A (ko) | 트랜치 소자들을 위한 집적된 게이트 런너 및 필드 임플란트 종단부 | |
| JP5685379B2 (ja) | 窒化物半導体装置の製造方法 | |
| CN108231911B (zh) | 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法 | |
| JP2015153789A (ja) | ＳｉＣ基板を利用する半導体装置とその製造方法 | |
| CN205609533U (zh) | 一种肖特基二极管结构 | |
| CN105321994B (zh) | 一种氮化镓二极管及其制备方法 | |
| CN104321880B (zh) | 电流孔径二极管及其制作方法 | |
| CN105655450B (zh) | 高压led芯片的钝化层沉积方法 | |
| JP2003124115A5 (zh) | ||
| CN209747453U (zh) | 一种半导体器件 | |
| JP2017022185A (ja) | 半導体装置及びその製造方法 | |
| CN110660887A (zh) | 一种led外延结构及其制作方法、悬挂式芯片结构及其制作方法 | |
| CN108538925B (zh) | 一种碳化硅结势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |