JP5685379B2 - 窒化物半導体装置の製造方法 - Google Patents

Description

本発明は、窒化物半導体装置及び窒化物半導体装置の製造方法に関する。

特許文献１には、サファイア基板の表面にＧａＮ層が形成されている発光ダイオードが開示されている。サファイアは熱伝導率が低いため、半導体層で発生する熱をサファイア基板を通じて周囲に放熱する場合に、その放熱性が十分とはいえない。特許文献１の発光ダイオードでは、サファイア基板の裏面から溝を形成し、この溝にサファイアよりも熱伝導率が高い材料を充填して高熱伝導層を形成するようにしている。この発光ダイオードでは、高熱伝導層を形成したことによって基板全体の熱伝導率が高くなるため、半導体層で発生する熱を高熱伝導層が充填された基板を通じて周囲に効率よく放熱することができる。

特開２００７−９６３００号公報

サファイア基板上にＧａＮ層が形成されるＨＥＭＴに、特許文献１の技術を適用した場合、ＨＥＭＴの半導体層で生じる熱を、高熱伝導層が充填された基板を通じて効率よく放熱させることができる。一方、ＨＥＭＴには、ゲート電極が形成される部位の結晶欠陥を少なくすることも要求される。従来の技術を利用して基板の放熱性が高くて半導体層の結晶欠陥が少ないＨＥＭＴを製造する場合、放熱性向上のために基板の裏面から溝を形成して高熱伝導層を形成する工程と、その工程とは別に、ＧａＮ層の結晶欠陥を低減するための工程とを行う必要があり、製造工程が複雑となる。

本明細書に開示される発明は、こうした実情に鑑みてなされたものであり、その目的は、基板の放熱性が高くて窒化物半導体層の結晶欠陥が少ない窒化物半導体装置の簡易な製造方法を提供することにある。また、他の目的は、基板の放熱性が高くて窒化物半導体層の結晶欠陥が少ない窒化物半導体装置を提供することにある。

本明細書に開示の窒化物半導体装置の製造方法は、窒化物半導体が成長する基板の表面に窒化物半導体の膜を形成する成膜工程と、溝が形成されている部位と溝が形成されていない部位とが交互に出現する縞状となるように、前記窒化物半導体の膜の上端から前記基板の内部に達する深さの溝を形成する溝形成工程と、前記溝形成工程の後に、前記窒化物半導体の膜を種結晶として、第１窒化物半導体からなる第１半導体層を結晶成長させる工程と、を備えている。窒化物半導体装置の製造方法は、前記第１半導体層の上にｐ型窒化物半導体層を堆積させる工程と、堆積した前記ｐ型窒化物半導体層の前記溝の直上となる部位に開口を形成する工程と、前記開口の中および前記ｐ型窒化物半導体層の上に前記第１半導体層を更に結晶成長させる工程と、前記第１半導体層の上に前記第１窒化物半導体とはバンドギャップが異なる第２窒化物半導体からなる第２半導体層を結晶成長させる工程と、を備えている。窒化物半導体装置の製造方法は、前記第２半導体層の上の前記溝および前記開口の直上となる部位にゲート電極を形成するゲート電極形成工程と、前記第２半導体層の上にソース電極を形成する工程と、前記基板の裏面側から前記溝が露出するまで前記基板を切削する切削工程と、前記基板の裏面側から前記基板を形成する材料よりも熱伝導性が高い高熱伝導性材料を前記溝に充填し、前記基板の裏面側にドレイン電極を形成する充填工程とを備えている。
本明細書に開示される窒化物半導体装置の製造方法は、成膜工程と溝形成工程と成長工程と充填工程とを備えている。成膜工程では、窒化物半導体が成長する基板の表面に窒化物半導体の膜を形成する。溝形成工程では、膜の上端から基板の内部に達する深さの溝を形成する。成長工程は、溝形成工程の後に行われ、窒化物半導体の膜を種結晶として窒化物半導体からなる半導体層を結晶成長させる。充填工程は、成長工程の前又は後に行われ、基板を形成する材料よりも熱伝導性が高い高熱伝導性材料を溝に充填する。

上記構成の半導体層は、一層の半導体層で構成されてもよいし、複数層の半導体層で構成されていてもよい。上記構成では、基板及び窒化物半導体の膜に溝を形成した後に、窒化物半導体の膜を種結晶として窒化物半導体を結晶成長させる。膜から直接成長した半導体層は、窒化物半導体が横方向に成長するため、溝の直上にあたる部位では窒化物半導体が横選択成長することとなる。したがって、この半導体層では、溝の直上にあたる部位が、そうでない部位と比較して結晶欠陥を少なくすることができる。また、この半導体層は、溝の直上にあたる部位の結晶欠陥が少ないため、この半導体層の上にさらに半導体層を積層させる場合も、積層された半導体層では溝の直上となる部位の結晶欠陥をそうでない部位と比較して少なくすることができる。このように、基板に高熱伝導性材料を充填するための溝を利用して、窒化物半導体を横選択成長させることができるため、簡易な方法で半導体層の結晶欠陥を低減することができる。また、溝には、基板よりも熱伝導性が高い高熱伝導材料が充填されるため、半導体層で発生する熱を、基板に充填される高熱伝導材料を通じてその周囲へ効率よく放熱することができる。

本明細書に開示される窒化物半導体装置の製造方法では、充填工程に先立って成長工程を実施するとともに、成長工程の後に、基板の裏面側から溝が露出するまで基板を切削する切削工程を実施することが好ましい。この場合、充填工程では、基板の裏面側から高熱伝導性材料を充填する。

上記構成では、基板を切削することにより基板を薄型化できるため、半導体層で生じる熱の放熱性がより一層向上する。
また、溝に高熱伝導性材料を充填した後に半導体層を形成する場合、高熱伝導材料として用いる材料には、その表面から窒化物半導体が成長しない材質であるとともに、窒化物半導体を成長させる際に用いるガスや高温の温度条件に耐え得る材質であることが要求されるため、高熱伝導材料として使用できる材料が制限される。この点、上記構成では、半導体層の成長工程の後に、高熱伝導材料を充填するため、高熱伝導性材料として使用できる材料の幅が広がる。

本明細書に開示される窒化物半導体装置の製造方法の一つでは、溝形成工程において、溝が形成されている部位と溝が形成されていない部位とが交互に出現する縞状となるように溝を形成する。また、前記成長工程では、第１窒化物半導体からなる第１半導体層を成長させた後に、第１半導体層の表面に第１窒化物半導体とはバンドギャップが異なる第２窒化物半導体からなる第２半導体層を成長させる。さらに、この製造方法では、第２半導体層上の溝の直上となる部位にゲート電極を形成するゲート電極形成工程とが付加されている。

第１半導体層は、種結晶から直接成長した半導体層であることもあれば、この半導体層の上に積層された別の半導体層であることもある。いずれの場合においても、第１半導体層と第２半導体層のバンドギャップが異なる。したがって、第１半導体層と第２半導体層との界面に二次元電子ガスが生じる。また、第２半導体層上にゲート電極を形成するとは、第２半導体層の表面に直接ゲート電極が形成されている場合と、第２半導体層の表面に他の層を介してゲート電極が形成されている場合を含む。

半導体装置では、溝の直上となる部位にゲート電極を形成することにより、半導体層の結晶欠陥が少ない部位にゲート電極を形成することができる。溝が縞状に形成されているために、ゲート電極が形成される部位と形成されない部位とが交互に縞状になる。溝が配列される縞に沿って素子分離を容易に行うことができる。

本明細書に開示される窒化物半導体装置の製造方法の一つでは、高熱伝導性材料は、導体である。
上記構成では、基板の溝に導体を充填することによって、横選択成長した半導体層の裏面が導体と接触する。この導体をたとえばドレイン電極として利用し、半導体層の表面にソース電極を形成すれば、縦型の窒化物半導体装置を製造することができる。

本明細書に開示される窒化物半導体装置は、窒化物半導体が成長する基板となるとともに溝が形成されている基板と、その溝に充填されているとともに基板を形成する材料よりも熱伝導度が高い高熱伝導性材料が充填されている充填部とを備えている。また、窒化物半導体装置は、溝が形成されていない部位において基板の表面に形成されている窒化物半導体の膜と、その膜を種結晶として結晶成長した第１窒化物半導体からなる第１半導体層と、第１窒化物半導体とはバンドギャップが異なる第２窒化物半導体からなる第２半導体層とを備えている。窒化物半導体装置は、第２半導体層上に形成されているゲート電極と、ソース電極及びドレイン電極の少なくとも一方とを備えている。

上記構成において、第１半導体層は、種結晶から直接成長した半導体層であることもあれば、この半導体層の上に積層された別の半導体層であることもある。上記構成では、第１半導体層と第２半導体層との界面に二次元電子ガスが生じるため、ソース電極及びドレイン電極間の電子の移動度が向上する。

また、本明細書に開示される窒化物半導体装置では、ゲート電極が、第２半導体層上の充填部の直上となる部位に形成されていることが好ましい。
種結晶から直接成長した半導体層では、充填部の直上となる部位では窒化物半導体が横選択成長するため、充填部の直上となる部位では結晶欠陥が少ない。したがって、この半導体層に積層される各半導体層においても、充填部の直上となる部位の結晶欠陥が少なくなる。半導体層に生じる二次元電子ガス層では、結晶欠陥が少ない部位で電子濃度のばらつきが少なくなる。第１半導体層と第２半導体層との界面に生じる二次元電子ガス層の電子濃度は、充填部の直上となる部位では、ばらつきが少なく安定している。
二次元電子ガス層においてゲート電極の直下となる部位の電子濃度によって、ソース電極及びドレイン電極間の通電状態を切り換えるためにゲート電極に印加する電圧のしきい値が変化する。上記構成では、ゲート電極は充填部の直上となる部位に形成されるため、ゲート電極の直下では二次元電子ガス層の電子濃度のばらつきが少なく安定している。したがって、窒化物半導体装置の製品個体差よって、ゲート電極に印加する電圧のしきい値がばらつくことを抑制することができる。

本明細書に開示される窒化物半導体装置の製造方法によると、基板に高熱伝導性材料を充填するための溝を利用して、この溝の直上となる部位で窒化物半導体を横選択成長させることができるため、放熱性が高くて半導体層の結晶欠陥が少ない半導体装置を簡易に製造することができる。

実施例１の半導体装置の断面図。 実施例１の半導体装置の平面図。 実施例１の半導体装置の製造工程を示す断面図。 実施例２の半導体装置の断面図。 実施例２の半導体装置の平面図。 実施例２の半導体装置の製造工程を示す断面図。 実施例３の半導体装置の断面図。 実施例３の半導体装置の平面図。 実施例３の半導体装置の製造工程を示す断面図。

以下に本発明の実施例の特徴を説明する。
（特徴１）半導体装置は、基板の裏側を溝（充填部）が露出するまで切削し、切削された基板の裏側に高熱伝導性材料からなる高熱伝導層を形成することにより製造される。基板の裏側に高熱伝導層を形成することにより、溝が露出するまで基板を薄くしても、半導体装置の強度を保つことができる。

本明細書に開示される発明をＨＥＭＴに適用した実施例１を図１〜３を参照して説明する。図１に示すように、本実施例のＨＥＭＴ１０は、ソース電極２１及びドレイン電極２２が半導体層の同じ側の面に形成されている横型のＨＥＭＴである。

図１に示すように、ＨＥＭＴ１０は、サファイア基板１１の表面に、ｉ型のＧａＮからなる薄膜１２と、第１窒化物半導体としてのｉ型のＧａＮからなるＧａＮ層１３と、第２窒化物半導体としてのｉ型のＡｌＧａＮからなるＡｌＧａＮ層（第２半導体層）１５とが順に形成されている。ＧａＮ層１３は、下側のＧａＮ下層１３ａと、その上のＧａＮ上層（第１半導体層）１３ｂとに分けて考えることができる。なお、実際には、ＧａＮ下層１３ａとＧａＮ上層１３ｂとには境界がなく、ＧａＮ層１３は一層の半導体層である。ＧａＮ上層１３ｂの上にＧａＮよりもバンドギャップが大きいＡｌＧａＮ層１５が形成されているため、ＧａＮ上層１３ｂにおいてＡｌＧａＮ層１５との界面近傍には、図示しない二次元電子ガス層が生じている。

サファイア基板１１には、複数の溝１７が形成されている。図２は、ＨＥＭＴ１０の平面図であり、破線はサファイア基板１１に形成される溝１７を示している。各々の溝１７の断面は円形であり、サファイア基板１１を貫通している。複数個の溝１７が、正六角形を形成する位置関係に配置されている。各溝１７の中心と、隣り合う溝１７の中心との間隔ｄが全て１００μｍであり、等間隔となっている。図１及び図２に示すように、溝１７には、サファイアよりも熱伝導率が高い高熱伝導性材料としてのＡｕが充填されていることによって充填部１８が形成されている。図１に示すように、サファイア基板１１の裏側には、高熱伝導性材料としてのＡｕからなる高熱伝導層１９が形成されている。充填部１８と高熱伝導層１９とは、一体となっている。

ＡｌＧａＮ層１５の表面には、ゲート電極２０がショットキー接続されているとともに、その両側にソース電極２１及びドレイン電極２２が形成されている。ＨＥＭＴ１０では、ＧａＮ層１３に二次元電子ガス層が生じるため、ドレイン電極２２とソース電極２１との間の電子の移動度が向上する。ドレイン電極２２にプラスの電圧が印加され、ソース電極２１が接地される。ＨＥＭＴ１０は、ノーマリーオン型であり、ゲート電極２０に電圧が印加されていない状態では、ドレイン電極２２とソース電極２１との間に電流が流れる。一方、ゲート電極２０にしきい値以下のマイナス電圧を印加すると、ドレイン電極２２とソース電極２１との間の通電が遮断される。

ＨＥＭＴ１０の製造方法について図３を参照して説明する。
まず、図３（ａ）に示す成膜工程を行い、サファイア基板１１上に、ＭＯＣＶＤ法（有機金属気相成長法）によって、ＧａＮを厚み１μｍとなるまで成長させＧａＮの薄膜１２を形成する。次に、図３（ｂ）に示す溝形成工程を行い、ＧａＮの薄膜１２の上からサファイア基板１１に向かって、フェムト秒チタン・サファイアレーザーを照射し、直径が２５μｍで深さが１５０μｍの溝１７を形成する。溝１７は、図２に示すように、隣り合う溝１７との間隔ｄが１００μｍとなるように形成される。図３（ｃ）に示す成長工程では、溝１７が中空に保たれた状態で、薄膜１２を種結晶としてＧａＮを結晶成長させてＧａＮ層１３を形成する。ＧａＮ下層１３ａは、薄膜１２を種結晶としてＧａＮを結晶成長させることによって形成され、溝１７の直上となる部位が横選択成長するため、この部位の結晶欠陥を少なくすることができる。また、ＧａＮ下層１３ａは横方向に成長するため、その表面が平坦化する。ＧａＮ上層１３ｂは、ＧａＮ下層１３ａの上に縦方向に成長し、ＧａＮ下層１３ａの結晶欠陥の少ない部位の直上となる部位では、結晶欠陥が少なくなる。なお、本実施例では、ＧａＮ下層１３ａとＧａＮ上層１３ｂとは同じ条件で連続的に成長させているが、ＧａＮ下層１３ａとＧａＮ上層１３ｂとの成長条件を変えてもよい。図３（ｄ）に示すように、ＧａＮ層１３の上にＭＯＣＶＤ法によってＡｌＧａＮ層１５を形成する。ＡｌＧａＮ層１５においても、ＧａＮ層１３の結晶欠陥の少ない部位の直上となる部位では、結晶欠陥が少なくなる。本実施例では、Ａｕを充填するための溝を利用して、ＧａＮを横選択成長させることができるため、簡易な方法でＧａＮ層１３及びＡｌＧａＮ層１５の結晶欠陥を少なくすることができる。次に、図３（ｅ）に示すように、フォトリソグラフィーとＩＣＰ（誘導結合プラズマ）を用いて、ＡｌＧａＮ層１５をエッチングすることにより素子を分離する。

次に、図３（ｆ）に示すように、ＡｌＧａＮ層１５上に、ソース電極２１及びドレイン電極２２となるオーミック電極をＴｉ／Ａｌ（Ｔｉ及びＡｌをこの順にＡｌＧａＮ層１５形成した２層膜）により形成し、その後に、Ｎｉ／Ａｕ（Ｎｉ及びＡｌをこの順にＡｌＧａＮ層１５形成した２層膜）からなるゲート電極２０を形成するゲート電極形成工程を行う。
その後、図３（ｇ）に示す切削工程を行い、サファイア基板１１を裏面側から溝１７が露出するまで切削する。最後に図１に示すように、サファイア基板１１の裏面及び溝１７の全面にＴｉ／Ａｕ（Ｔｉ及びＡｕをこの順にサファイア基板１１の裏面に形成した２層膜）を蒸着し、電界メッキによりＡｕを厚付けすることによって、溝１７にＡｕを充填して充填部１８を形成するとともに、サファイア基板１１の裏面にＡｕからなる高熱伝導層１９を形成する。溝１７には、サファイアよりも熱伝導性が高いＡｕが充填されているため、ＧａＮ層１３やＡｌＧａＮ層１５で発生する熱を充填部１８及び高熱伝導層１９を通じてその周囲へ効率よく放熱することができる。また、溝形成工程で形成される複数の溝１７の深さにばらつきが生じた場合でも、複数の溝１７の全てが露出するまで切削するようにすれば、サファイア基板１１に形成された溝１７の深さは略同じ深さとなるため、充填部１８の高さのばらつきが少なくなる。これにより、ＨＥＭＴ１０の放熱性がばらつくことを抑制することができる。また、サファイア基板１１を切削して薄型化しているために、放熱性がより向上する。

次に、本明細書に開示される発明をＨＥＭＴに適用した実施例２を図４〜６を参照して説明する。本実施例のＨＥＭＴ３０は、ソース電極４１及びドレイン電極４２が半導体層の同じ側の面に形成されている横型のＨＥＭＴである。

図４に示すように、ＨＥＭＴ３０は、サファイア基板３１の表面に、ｉ型のＧａＮからなる薄膜３２と、第１窒化物半導体としてのｉ型のＧａＮからなるＧａＮ層３３と、第２窒化物半導体としてのｉ型のＡｌＧａＮからなるＡｌＧａＮ層（第２半導体層）３５とが順に形成されている。ＧａＮ層３３は、下側のＧａＮ下層３３ａとその上のＧａＮ上層（第１半導体層）３３ｂとに分けて考えることができる。なお、実際には、ＧａＮ下層３３ａとＧａＮ上層３３ｂとには境界がなく、ＧａＮ層３３は一層の半導体層である。ＧａＮ上層３３ｂの上にＧａＮよりもバンドギャップが大きいＡｌＧａＮ層３５が形成されているため、ＧａＮ上層３３ｂにおいてＡｌＧａＮ層３５との界面近傍には、図示しない二次元電子ガス層が生じている。

サファイア基板３１には、複数の溝３７が形成されている。図５は、ＨＥＭＴ３０の平面図であり、破線はサファイア基板３１に形成される溝３７を示している。各々の溝３７の断面は矩形であり、サファイア基板３１を貫通している。図５に示すように、サファイア基板３１上において溝３７が形成される部位と溝３７が形成されていない部位とが交互に出現するように、溝３７が縞状に形成されている。図４及び図５に示すように、溝３７には、サファイアよりも熱伝導率が高い高熱伝導性材料としてのＷが充填されていることによって充填部３８が形成されている。図４に示すように、サファイア基板３１の裏側には、高熱伝導性材料としてのＡｕからなる高熱伝導層３９が形成されている。

ＡｌＧａＮ層３５の表面には、ゲート電極４０がショットキー接続されているとともに、その両側にソース電極４１及びドレイン電極４２が形成されている。図４及び図５に示すように、ゲート電極４０は、充填部３８の直上に位置しており、ドレイン電極４２及びソース電極４１は、サファイア基板３１の直上に位置している。ＨＥＭＴ３０では、ＧａＮ層３３に二次元電子ガス層が生じているため、ドレイン電極４２とソース電極４１との間の電子移動度が向上する。ドレイン電極４２にプラスの電圧が印加され、ソース電極４１が接地される。ＨＥＭＴ３０は、ノーマリーオン型であり、ゲート電極４０に電圧が印加されていない状態では、ドレイン電極４２とソース電極４１との間に電流は流れる。一方、ゲート電極４０にしきい値以下のマイナス電圧を印加すると、ドレイン電極４２とソース電極４１との間の通電が遮断される。

ＨＥＭＴ３０の製造方法について図６を参照して説明する。
図６（ａ）に示す成膜工程では、サファイア基板３１上に、ＭＯＣＶＤ法によって、ＧａＮを厚み１μｍとなるまで成長させＧａＮの薄膜３２を形成する。その後、図６（ｂ）に示す溝形成工程を行い、ＧａＮの薄膜３２の上からサファイア基板３１に向かって、フェムト秒チタン・サファイアレーザーを照射し、幅が２０μｍで深さが５０μｍの溝３７が縞状となるように形成する。

次に、図６（ｃ）に示す充填工程を行い、溝３７にＷを充填して充填部３８を形成する。充填工程では、Ｗを充填する前処理として、まず以下の処理を行う。プラズマＣＶＤ法（化学気相成長法)によって、薄膜３２及びサファイア基板３１の露出している表面全体にＳｉＯ_２膜を堆積させ、その上にスパッタによってＳｉを堆積させる。スパッタによってＳｉ膜を形成する場合、カバレッジが悪いために、Ｓｉ膜は、ＳｉＯ_２膜の上面には堆積するものの、溝３７の側壁となる部位にはほとんど堆積しない。次に、レジストを塗布して表面を平坦化した後、溝３７内部のレジストをアッシングして除去する。また、ＧａＮの薄膜３２をＢＨＦに浸し、ＧａＮの薄膜３２の表面に堆積したＳｉＯ２とＳｉとを除去する。以上の前処理を行った後に、ＷＦ_６を用いたＣＶＤによって溝３７内部のＳｉ膜上にＷを成長させ、充填部３８を形成する。

溝３７にＷが充填された状態で、成長工程を行う。まず、図６（ｄ）に示すように、ＭＯＣＶＤ法によってＧａＮ層３３を形成する。Ｗの表面からはＧａＮが成長しない。溝３７を充填しているＷの上部では、薄膜３２を種結晶としてＧａＮが横選択成長する。したがって、ＧａＮ層３３において充填部３８の直上となる部位では、結晶欠陥を少なくすることができる。すなわち、ＧａＮ下層３３ａでは、薄膜１２を種結晶としてＧａＮを結晶成長させることによって、溝１７の直上となる部位が横選択成長するため、この部位の結晶欠陥を少なくすることができる。また、ＧａＮ下層３３ａは横方向に成長するため、その表面が平坦化する。ＧａＮ上層３３ｂは、ＧａＮ下層３３ａの上に縦方向に成長し、ＧａＮ下層３３ａの結晶欠陥の少ない部位の直上となる部位では、結晶欠陥が少なくなる。なお、本実施例では、ＧａＮ下層３３ａとＧａＮ上層３３ｂとは同じ条件で連続的に成長させているが、ＧａＮ下層３３ａとＧａＮ上層１３ｂとの成長条件を変えてもよい。なお、本実施例では、溝３７に高熱伝導性材料が充填された状態で、ＧａＮ層３３をＭＯＣＶＤ法によって形成している。高熱伝導性材料としては、例えばＷが望ましい。表面からＧａＮが結晶成長しない材質であるとともに、ＭＯＣＶＤ法における高温の温度条件やＮＨ_３ガスに対して耐性のある材料だからである。Ｗはこれらの条件を満たしているが、これらの条件を満たせば、Ｗ以外の材料を用いることができる。

次に図６（ｄ）に示すように、ＧａＮ層３３の上にＡｌＧａＮ層３５を形成する。ＡｌＧａＮ層３５においても、充填部３８の直上となる部位では結晶欠陥が少なくなる。次に図６（ｅ）に示すように、フォトリソグラフィーとＩＣＰとを用いて、ＡｌＧａＮ層３５をエッチングすることにより素子を分離する。

次に、図６（ｆ）に示すように、ＡｌＧａＮ層３５において、ソース電極４１及びドレイン電極４２となるオーミック電極をＴｉ／Ａｌにより形成し、その後に、Ｎｉ／Ａｕからなるゲート電極４０を形成するゲート電極形成工程を行う。ゲート電極４０は、ＡｌＧａＮ層３５上において、充填部３８の直上となる部位に形成され、ソース電極４１及びドレイン電極４２は、ゲート電極４０の両側であってサファイア基板３１の直上となる部位に形成される。ＧａＮ層３３及びＡｌＧａＮ層３５では、充填部３８の直上となる部位の結晶欠陥が少ないため、この部位では二次元電子ガス層の電子濃度のばらつきが少ない。したがって、ゲート電極４０は、二次元電子ガス層の電子濃度が安定している部位の直上に形成される。これにより、ＨＥＭＴ３０の製品個体差によって、ソース電極４１及びドレイン電極４２間の通電状態を切り換えるためにゲート電極４０に印加する電圧のしきい値がばらつくことを抑制することができる。

その後、図６（ｇ）に示す切削工程で、サファイア基板３１を裏面側から充填部３８が露出するまで切削する。図４に示すように、サファイア基板３１及び充填部３８の裏面全面に、Ｔｉ／Ａｕを蒸着し、電界メッキによりＡｕを厚付けすることによって、サファイア基板３１の裏面にＡｕからなる高熱伝導層３９を形成する。本実施例では、サファイア基板３１に溝を形成して、サファイアよりも熱伝導率が高いＷを充填している。さらに、サファイア基板３１を切削により薄型化して、Ａｕからなる高熱伝導層３９を形成している。したがって、ＧａＮ層３３やＡｌＧａＮ層３５で発生する熱を充填部３８及び高熱伝導層３９を通じてその周囲へ効率よく放熱することができる。また、溝形成工程で形成される複数の溝３７の深さにばらつきが生じたことに起因して充填部３８の高さにばらつきが生じた場合であっても、充填部３８の全てが露出するまで切削するようにすれば、それぞれの充填部３８の高さが同じ高さとなるため、素子によって放熱性がばらつくことを抑制することができる。

次に、本明細書に開示される発明をＨＥＭＴに適用した実施例３を図７〜９を参照して説明する。
上記実施例１及び２が横型のＨＥＭＴであることに代わり、本実施例のＨＥＭＴ５０は、縦型である。したがって、本実施例では、図７に示すように、積層される半導体層の一方の面にソース電極６１が形成されており、反対側の面にドレイン電極６２が形成されている。

図７に示すように、ＨＥＭＴ５０は、サファイア基板５１の表面に、ＧａＮからなる薄膜５２と、第１窒化物半導体としてのｎ型のＧａＮからなるｎ−ＧａＮ層５３とが形成されている。ｎ−ＧａＮ層５３の内部には、ｐ−ＧａＮ層５５が形成されている。ｐ−ＧａＮ層５５は、後述するゲート電極６０の直下となる部位に、ゲート電極６０の幅よりも狭い間隔の開口が形成されている。この開口にはｎ型のＧａＮ層が充填されており、ｎ−ＧａＮ層５３の一部となっている。ドレイン電極６２に電圧を印加し、ソース電極６１を接地した場合、ｐ−ＧａＮ層５５の開口を通じてドレイン電極６２及びソース電極６１間に電流が流れる。ｎ−ＧａＮ層５３の表面には、ｉ型のＧａＮからなるｉ−ＧａＮ層（第１半導体層）５８が形成され、ｉ−ＧａＮ層５８の表面には、第２窒化物半導体としてのｉ型のＡｌＧａＮからなるｉ−ＡｌＧａＮ層（第２半導体層）５９が形成されている。ｉ−ＧａＮ層５８の上にＧａＮよりもバンドギャップが大きいＡｌＧａＮ層５９が形成されているため、ＧａＮ層５８においてｉ−ＡｌＧａＮ層５９との界面近傍には、図示しない二次元電子ガス層が生じている。

サファイア基板５１には、複数の溝５７が形成されている。図８は、ＨＥＭＴ５０の平面図であり、破線はサファイア基板５１に形成される溝５７を示している。図８に示すように、サファイア基板５１上では、溝５７が形成されている部位と形成されていない部位とが交互に出現するように、溝５７が縞状に形成されている。図７及び図８に示すように、溝５７には、サファイアよりも熱伝導率が高い高熱伝導性材料としてのＡｕが充填されていることによって充填部６３が形成されている。図７に示すように、サファイア基板５１の裏側には、高熱伝導性材料としてのＡｕからなる高熱伝導層６４が形成されている。本実施例では、充填部６３と高熱伝導層６４とがドレイン電極６２を構成している。

ｉ−ＡｌＧａＮ層５９の表面には、ゲート電極６０がショットキー接続されているとともに、その両側にソース電極６１が形成されている。図７及び図８に示すように、ゲート電極６０は、溝５７の直上に位置しており、ソース電極６１は、サファイア基板５１の直上に位置している。ＨＥＭＴ５０では、ｉ−ＧａＮ層５８に二次元電子ガス層が生じているため、ドレイン電極６２とソース電極６１との間の電子の移動度が向上する。ドレイン電極６２にプラスの電圧が印加され、ソース電極６１が接地される。ＨＥＭＴ５０は、ノーマリーオン型であり、ゲート電極６０に電圧が印加されていない状態では、ドレイン電極６２とソース電極６１との間に電流は流れる。一方、ゲート電極６０にしきい値以下のマイナス電圧を印加すると、ドレイン電極６２とソース電極６１との間の通電が遮断される。

ＨＥＭＴ５０の製造方法について図９を参照して説明する。
図９（ａ）に示すように、サファイア基板５１上に、ＭＯＣＶＤ法によって、ＧａＮを厚み１μｍとなるまで成長させ、ＧａＮの薄膜５２を形成する成膜工程を行う。その後、溝形成工程を行い、ＧａＮの薄膜５２の上からサファイア基板５１に向かって、フェムト秒チタン・サファイアレーザーを照射し、幅が２０μｍで深さが５０μｍの溝５７を縞状に形成する。次に図９（ｂ）に示すように、溝５７が中空に保たれた状態で、成長工程を行う。まず、ＭＯＣＶＤ法によって、薄膜５２を種結晶としてＧａＮを結晶成長させる。本実施例でも、ｎ−ＧａＮ層５５は、ｎ−ＧａＮ下層５３ａとｎ−ＧａＮ上層５３ｂとに分けて考えることができる。薄膜５２を種結晶としてＧａＮを結晶成長させると、溝５７の直上となる部位が横選択成長したＧａＮ下層５３ａが形成される。このＧａＮ下層５３ａでは、溝の直上となる部位の結晶欠陥を少なくすることができる。また、ＧａＮ下層５３ａは横方向に成長するため、その表面が平坦化する。ＧａＮ上層５３ｂは、ＧａＮ下層５３ａの上に縦方向に成長し、ＧａＮ下層３３ａの結晶欠陥の少ない部位の直上となる部位では、結晶欠陥が少なくなる。ＧａＮ上層５３ｂの一部が成長した後に、この上にｐ−ＧａＮ層５５を堆積させる。次に図９（ｃ）に示すように、ｐ−ＧａＮ層５５において、溝５７の直上となる部位をＲＩＥ（反応性イオンエッチング）によってエッチングする。エッチングされた部位が、ゲート電極６０の直下に位置する開口となる。次に図９（ｄ）に示すように、ＭＯＣＶＤ法によって、ｐ−ＧａＮ層５５の開口にｎ−ＧａＮ上層５３ｂを充填するとともに、ｐ−ＧａＮ層５５の表面にｎ−ＧａＮ上層５３ｂの上側の部分を形成する。さらに、ＭＯＣＶＤ法によって、ｎ−ＧａＮ層５３の表面に、ｉ−ＧａＮ層５８を形成し、さらに、ｉ−ＧａＮ層５８の表面にｉ−ＡｌＧａＮ層５９を形成する。

次に図９（ｅ）に示すように、ｉ−ＡｌＧａＮ層５９の表面にソース電極６１となるオーミック電極をＴｉ／Ａｌにより形成するとともに、Ｎｉ／Ａｕからなるゲート電極６０を形成するゲート電極形成工程を行う。ゲート電極６０は、上記したように、溝５７の直上となる部位であって、ｐ−ＧａＮ層５５の開口の直上となる部位に形成される。ソース電極６１は、ゲート電極６０の両側に形成される。ここで、ｎ−ＧａＮ層５３は、薄膜５２から横選択成長しているため、溝５７の直上となる部位の結晶欠陥が少なくなっている。したがって、ｎ−ＧａＮ層５３上に積層されるｐ−ＧａＮ層５３とｉ−ＧａＮ層５８とｉ−ＡｌＧａＮ層５９とにおいても、溝５７の直上となる部位では結晶欠陥が少なくなっている。これにより、ｉ−ＧａＮ層５８に生じる二次元電子ガス層では、溝５７の直上となる部位の電子濃度のばらつきが少なくなる。すなわち、二次元電子ガス層では、ゲート電極６０の直下となる部位で電子濃度が安定している。したがって、ＨＥＭＴ５０の製品個体差によって、ソース電極６１及びドレイン電極６２間の通電状態を切り換えるためにゲート電極に印加する電圧のしきい値がばらつくことを抑制することができる。

図９（ｆ）に示す切削工程で、サファイア基板５１を裏面側から溝５７が露出するまで切削する。最後に図７に示すように、全面にＴｉ／Ａｕを蒸着し、電界メッキによりＡｕを厚付けする。このＡｕが溝５７に充填されることによって充填部６３を形成するとともに、サファイア基板５１の裏面に成長することによって高熱伝導層６４を形成する。このようにして、充填部６３と高熱伝導層６４とからなるドレイン電極６２が形成される。

本実施例では、サファイア基板５１に溝５７を形成して、サファイアよりも熱伝導率が高いＡｕを充填している。さらに、サファイア基板５１を切削により薄型化して、Ａｕからなる高熱伝導層６４を形成している。したがって、半導体層５３，５５，５８，５９で発生する熱を、充填部６３及び高熱伝導層６４を通じてその周囲へ効率よく放熱することができる。また、溝形成工程で溝５７の深さにばらつきが生じた場合であっても、溝５７の全てが露出するまで切削するようにすれば、全ての充填部６３の高さが同じ高さに形成されるため、素子によって放熱性がばらつくことを抑制することができる。また、放熱性を高めるべく、溝５７に充填する高熱伝導性材料として導体のＡｕを用いているために、Ａｕからなる充填部６３及び高熱伝導層６４を、ドレイン電極６２として利用することができ、縦型のＨＥＭＴを製造することができる。
（その他の実施例）

上記実施例１及び２では、高熱伝導性材料として、ＷやＡｕなどの導体を用いるようにしているが、横型のＨＥＭＴでは、充填部及び高熱伝導層は、高熱伝導性材料であればよく、導体でなくてもよい。
また、半導体層の成長工程の前に、基板の溝に高熱伝導性材料を充填する充填工程を行う場合は、切削工程を行わなくてもよい。基板を裏面側から切削しない場合であっても、基板の溝に充填された高熱伝導性材料を通じて半導体層に生じる熱を効率よく放熱することができる。
上記各実施例では、本明細書に開示される発明をＨＥＭＴに適用したが、その他の半導体装置に本発明書に開示する製造方法を適用するようにしてもよい。
また、上記各実施例における基板、窒化物半導体、高熱伝導性材料は例示であって、半導体装置の材料として他の材料を用いるようにしてもよい。

以上、本明細書に開示される技術の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０，３０，５０：ＨＥＭＴ
１１，３１，５１：サファイア基板
１２，３２，５２：薄膜
１３，３３：ＧａＮ層
１５，３５：ＡｌＧａＮ層
１７，３７，５７：溝
１８，３８，６３：充填部
１９，３９，６４：高熱伝導層
２０，４０，６０：ゲート電極
２１，４１，６１：ソース電極
２２，４２，６２：ドレイン電極
５３：ｎ−ＧａＮ層
５５：ｐ−ＧａＮ層
５８：ｉ−ＧａＮ層
５９：ｉ−ＡｌＧａＮ層

Claims (1)

1. 窒化物半導体が成長する基板の表面に窒化物半導体の膜を形成する成膜工程と、
   溝が形成されている部位と溝が形成されていない部位とが交互に出現する縞状となるように、前記窒化物半導体の膜の上端から前記基板の内部に達する深さの溝を形成する溝形成工程と、
   前記溝形成工程の後に、前記窒化物半導体の膜を種結晶として、第１窒化物半導体からなる第１半導体層を結晶成長させる工程と、
   前記第１半導体層の上にｐ型窒化物半導体層を堆積させる工程と、
   堆積した前記ｐ型窒化物半導体層の前記溝の直上となる部位に開口を形成する工程と、
   前記開口の中および前記ｐ型窒化物半導体層の上に前記第１半導体層を更に結晶成長させる工程と、
   前記第１半導体層の上に前記第１窒化物半導体とはバンドギャップが異なる第２窒化物半導体からなる第２半導体層を結晶成長させる工程と、
   前記第２半導体層の上の前記溝および前記開口の直上となる部位にゲート電極を形成するゲート電極形成工程と、
   前記第２半導体層の上にソース電極を形成する工程と、
   前記基板の裏面側から前記溝が露出するまで前記基板を切削する切削工程と、
   前記基板の裏面側から前記基板を形成する材料よりも熱伝導性が高い高熱伝導性材料を前記溝に充填し、前記基板の裏面側にドレイン電極を形成する充填工程とを備える、ことを特徴とする窒化物半導体装置の製造方法。

Images