WO2015193955A1 - 窒化物半導体単結晶基板の製造方法 - Google Patents

窒化物半導体単結晶基板の製造方法 Download PDF

Info

Publication number
WO2015193955A1
WO2015193955A1 PCT/JP2014/065940 JP2014065940W WO2015193955A1 WO 2015193955 A1 WO2015193955 A1 WO 2015193955A1 JP 2014065940 W JP2014065940 W JP 2014065940W WO 2015193955 A1 WO2015193955 A1 WO 2015193955A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
single crystal
semiconductor single
substrate
crystal layer
Prior art date
Application number
PCT/JP2014/065940
Other languages
English (en)
French (fr)
Inventor
柴田　真佐知
丈洋 吉田
Original Assignee
株式会社サイオクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社サイオクス filed Critical 株式会社サイオクス
Priority to JP2016528676A priority Critical patent/JP6326491B2/ja
Priority to PCT/JP2014/065940 priority patent/WO2015193955A1/ja
Publication of WO2015193955A1 publication Critical patent/WO2015193955A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means

Definitions

  • the present invention relates to a method for manufacturing a nitride semiconductor single crystal substrate.
  • Patent Documents 1 to 4 Conventionally, a technique for growing a nitride semiconductor crystal on a heterogeneous substrate such as sapphire is known (see, for example, Patent Documents 1 to 4).
  • Patent Document 1 after forming a base layer made of a nitride semiconductor on a heterogeneous substrate, the base layer is etched to the heterogeneous substrate to form irregularities, and then the nitride semiconductor is formed on the base layer having irregularities. Grow. A gap is formed between the different substrate and the nitride semiconductor in the recess, and when the different substrate is irradiated with electromagnetic waves in this state, the different substrate and the nitride semiconductor can be separated at their interface.
  • a base layer made of a nitride semiconductor is formed on a different substrate, and then irregularities are formed only on the base layer, and then a nitride semiconductor is grown on the base layer having the irregularities.
  • a gap is formed between the heterogeneous substrate and the nitride semiconductor, and the nitride semiconductor grows in the vertical direction and the horizontal direction. Thereby, the stress in the growing nitride semiconductor is relieved.
  • Patent Document 4 after forming a base layer made of a nitride semiconductor on a heterogeneous substrate, a groove is formed on the surface of the heterogeneous substrate exposed in the groove provided in the base layer, and then on the base layer Nitride semiconductor is grown. In the recess, a gap is formed between the dissimilar substrate and the nitride semiconductor. Since the groove is formed on the surface of the heterogeneous substrate, when the stress is generated due to the difference in coefficient of thermal expansion between the heterogeneous substrate and the grown nitride semiconductor, the heterogeneous substrate breaks and relieves the stress in the nitride semiconductor. be able to.
  • One of the objects of the present invention is to provide a nitride semiconductor capable of efficiently obtaining a high-quality nitride semiconductor single crystal substrate by relieving strain in the grown nitride semiconductor single crystal and suppressing the generation of cracks.
  • the object is to provide a method for manufacturing a single crystal substrate.
  • One embodiment of the present invention provides a method for producing a nitride semiconductor single crystal substrate of [1] to [16] in order to achieve the above object.
  • a plurality of linear grooves formed in the template, and at the same time as the groove processing of the heterogeneous substrate, HAZ is a region formed on the inner surface of the plurality of linear grooves by the heat of the laser light irradiation
  • Forming a second nitride semiconductor single crystal layer on the template in which the plurality of linear grooves are formed, and nitride from the second nitride semiconductor single crystal layer A method of manufacturing a nitride semiconductor single crystal substrate, comprising: cutting a semiconductor single crystal substrate.
  • the groove processing of the first nitride semiconductor single crystal layer, the groove processing of the heterogeneous substrate, and the formation of the HAZ are continuously performed by one irradiation of the laser beam, or a plurality of times
  • the second nitride semiconductor single crystal layer is an Al Y Ga (1-Y) N (0 ⁇ Y ⁇ 1) crystal grown by an HVPE method.
  • the heterogeneous substrate is a sapphire substrate, The method for producing a nitride semiconductor single crystal substrate according to any one of [1] to [7], wherein the depth of the plurality of linear grooves in the heterogeneous substrate is 200 ⁇ m or less.
  • the width of the plurality of linear grooves on the top surface of the first nitride semiconductor single crystal layer is not less than 10 ⁇ m and not more than 100 ⁇ m, according to any one of [1] to [8] A method of manufacturing a nitride semiconductor single crystal substrate.
  • the top surface of the first nitride semiconductor single crystal layer is a c-plane of the nitride semiconductor single crystal constituting the first nitride semiconductor single crystal layer or a plane inclined within 5 ° from the c-plane.
  • the plurality of linear grooves are linear grooves parallel to the a-plane or m-plane of the nitride semiconductor single crystal, and the pattern of the plurality of linear grooves is a central axis of the template.
  • the plurality of linear grooves include linear grooves arranged at equal intervals parallel to each other, and the pitch of the linear grooves arranged at equal intervals parallel to each other is 100 ⁇ m or more and 10 mm or less.
  • the first nitride semiconductor single crystal layer is grown substantially undoped, and the second nitride semiconductor single crystal layer is grown by doping impurities.
  • a nitride semiconductor single crystal substrate capable of efficiently obtaining a high-quality nitride semiconductor single crystal substrate by relieving strain in the nitride semiconductor single crystal to be grown and suppressing generation of cracks.
  • the manufacturing method of can be provided.
  • FIG. 1A is a vertical cross-sectional view schematically showing a manufacturing process of the nitride semiconductor single crystal substrate according to the first embodiment.
  • FIG. 1B is a vertical cross-sectional view schematically showing a manufacturing process of the nitride semiconductor single crystal substrate according to the first embodiment.
  • FIG. 1C is a vertical cross-sectional view schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the first embodiment.
  • FIG. 1D is a vertical cross-sectional view schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the first embodiment.
  • FIG. 1E is a vertical cross-sectional view schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the first embodiment.
  • FIG. 2A is a top view illustrating an example of a groove pattern formed on a template.
  • FIG. 2B is a top view illustrating an example of a groove pattern formed on the template.
  • FIG. 3A is a top view illustrating an example of a groove pattern formed on a template.
  • FIG. 3B is a top view illustrating an example of a pattern of grooves formed on the template.
  • FIG. 4A is a top view illustrating an example of a pattern of grooves formed on a template.
  • FIG. 4B is a top view illustrating an example of a groove pattern formed on the template.
  • FIG. 5A is a vertical cross-sectional view schematically showing a manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • FIG. 5A is a vertical cross-sectional view schematically showing a manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • FIG. 5A is a vertical cross-sectional view schematically showing a manufacturing
  • FIG. 5B is a vertical cross-sectional view schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • FIG. 5C is a vertical cross-sectional view schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • FIG. 6A is a vertical cross-sectional view schematically showing a manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • FIG. 6B is a vertical cross-sectional view schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • FIG. 6C is a vertical cross-sectional view schematically showing a manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • First Embodiment 1A to 1E are vertical sectional views schematically showing a manufacturing process of a nitride semiconductor single crystal substrate according to the first embodiment.
  • a heterogeneous substrate 1 made of a material different from a nitride semiconductor is prepared.
  • the first nitride semiconductor single crystal layer 2 is heteroepitaxially grown on the heterogeneous substrate 1 to obtain the template 10.
  • the groove 3 is formed in the template 10.
  • HAZ (Heat Affected Zone, heat affected zone) 4 is formed on the inner surface of the groove 3.
  • the second nitride semiconductor single crystal layer 5 is epitaxially grown on the template 10 subjected to the groove processing.
  • the nitride semiconductor single crystal substrate 6 is cut out from the second nitride semiconductor single crystal layer 5.
  • a heterogeneous substrate 1 made of a material different from a nitride semiconductor is prepared.
  • the diameter of the heterogeneous substrate 1 is based on the target diameter of the second nitride semiconductor substrate 5 finally obtained, and the outer peripheral portion of the second nitride semiconductor single crystal layer 5 removed by processing after crystal growth. It is determined in consideration of the thickness of the material. The step of removing the outer peripheral portion of the second nitride semiconductor single crystal layer 5 will be described later.
  • a sapphire substrate is preferably used.
  • a c-plane sapphire substrate having a diameter of 65 mm and a thickness of 400 ⁇ m that is commercially available for GaN epitaxial crystal growth can be used.
  • HAZ4 Compared to a sapphire substrate, there are many restrictions on use in terms of the formation of HAZ4, stability during crystal growth (reactivity), availability, etc., but Si substrate, GaAs substrate, ZnO substrate, Ga 2 An O 3 substrate or the like can also be used.
  • the first nitride semiconductor single crystal layer 2 is heteroepitaxially grown on the heterogeneous substrate 1.
  • a template 10 composed of the heterogeneous substrate 1 and the first nitride semiconductor single crystal layer 2 is obtained.
  • the first nitride semiconductor single crystal layer 2 is made of a nitride semiconductor single crystal represented by a composition formula Al x Ga (1-x) N (0 ⁇ x ⁇ 1).
  • the first nitride semiconductor single crystal layer 2 is, for example, an undoped GaN thin film having a thickness of 2 ⁇ m.
  • the first nitride semiconductor single crystal layer 2 is preferably formed by MOCVD (Metal Organic Chemical Vapor Deposition) method or HVPE (Hydride Vapor Phase Epitaxy) method. This is because a technique for growing a nitride semiconductor single crystal layer on a dissimilar substrate such as sapphire has already been established by these methods, and a template having a nitride semiconductor single crystal with good crystallinity on the surface can be easily obtained. It is.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • HVPE Hydride Vapor Phase Epitaxy
  • a low-temperature buffer layer insertion technique widely used for heteroepitaxial growth of GaN it is desirable to apply a low-temperature buffer layer insertion technique widely used for heteroepitaxial growth of GaN.
  • a technique for heteroepitaxially growing a GaN crystal on a sapphire substrate using a low-temperature buffer layer is disclosed in, for example, Japanese Patent No. 3026087.
  • the nitride semiconductor single crystal When the nitride semiconductor single crystal is directly grown on the heterogeneous substrate 1, three-dimensional island-like growth of the nitride semiconductor single crystal occurs at the initial stage of growth, and stress is generated in the nitride semiconductor single crystal due to this. To do.
  • the first nitride semiconductor single crystal layer 2 is formed on the heterogeneous substrate 1 and the second nitride semiconductor single crystal layer 5 is grown on the first nitride semiconductor single crystal layer 5. Crystal growth proceeds from the beginning in step flow mode without occurring. For this reason, the stress generated in the second nitride semiconductor single crystal layer 5 can be reduced and the distortion can be suppressed.
  • the thickness of the first nitride semiconductor single crystal layer 2 is preferably 1 ⁇ m or more and 10 ⁇ m or less. Since the first nitride semiconductor single crystal layer 2 is formed by heteroepitaxial growth on the heterogeneous substrate 1, the initial stage of growth is three-dimensional island growth, and in order for the surface to be a flat continuous film, It is necessary to grow to a certain thickness. When the thickness of the first nitride semiconductor single crystal layer 2 is less than 1 ⁇ m, pits are generated on the surface, and the second nitride semiconductor single crystal layer 5 is grown on the surface in the step flow mode. Becomes difficult.
  • the template 10 becomes large due to the difference in linear expansion coefficient between the heterogeneous substrate 1 and the first nitride semiconductor single crystal layer 2. In addition to being warped, it becomes difficult to form a groove in the next process, and in a severe case, a crack is generated in the first nitride semiconductor single crystal layer 2.
  • the upper surface of the first nitride semiconductor single crystal layer 2 grown on the heterogeneous substrate 1 is, for example, from the c-plane or c-plane of the nitride semiconductor single crystal constituting the first nitride semiconductor single crystal layer 2
  • the surface is inclined within 5 °.
  • the offset angle (inclination angle) from the c-plane is preferably within 5 °. If the offset angle exceeds 5 °, the interface shape when the second nitride semiconductor single crystal layer 5 is laterally grown and associated on the groove 3 is disturbed, and abnormal growth and ungrown regions are likely to occur. It is. Lateral growth of the second nitride semiconductor single crystal layer 5 will be described later.
  • the first nitride semiconductor single crystal layer 2 and the dissimilar substrate 1 are subjected to groove processing to form a groove 3 reaching the inside of the dissimilar substrate 1 in the template 10.
  • the groove 3 is composed of a plurality of linear grooves.
  • the linear groove constituting the groove 3 is a linear groove
  • the width of the linear groove is 40 ⁇ m
  • the depth is 60 ⁇ m
  • the groove pitch (distance between the centers of adjacent grooves) is 1 mm. is there.
  • the HAZ 4 is formed on the inner surface of the groove 3 in the heterogeneous substrate 1 by forming the groove 3 by laser processing under a specific condition.
  • HAZ is generally a welding term that means a heat-affected zone, but in the present invention, when a heterogeneous substrate 1 is irradiated with laser light under specific conditions, Define. A region in which local strain is accumulated is observed around the HAZ 4 of the heterogeneous substrate 1 by strain observation using polarized light.
  • the second nitride semiconductor single crystal layer 5 When the second nitride semiconductor single crystal layer 5 is grown on the raw template 10, the second nitride semiconductor single crystal 5 resists the strain accumulated in the first nitride semiconductor single crystal layer 2. Stress is generated in the layer 5. Therefore, as in the present embodiment, the second nitride semiconductor single crystal layer 5 is grown on the template 10 in which the grooves 3 are formed, thereby causing the second nitride semiconductor single crystal layer 5 to generate cracks. Vapor phase epitaxial growth can be performed while suppressing. The groove 3 can release the stress in the second nitride semiconductor single crystal layer 5 caused by the strain of the first nitride semiconductor single crystal layer 2 and reduce the strain.
  • the surface of the template 10 that becomes the crystal growth start region is partitioned by the groove 3, so that the growth is started from each section immediately after the start of the growth of the second nitride semiconductor single crystal layer 5.
  • the started crystals meet on the groove 3 to cover the groove 3.
  • the second nitride semiconductor single crystal layer 5 is distorted due to the deviation of the crystal lattice during the association.
  • HAZ4 absorbs and relaxes the strain of second nitride semiconductor single crystal layer 5 resulting from the shift of the thickness, and second nitride semiconductor single crystal layer 5 having excellent crystallinity grows.
  • HAZ 4 also has an effect of locally reducing the strength of the heterogeneous substrate 1, a large difference due to the difference in linear expansion coefficient between the heterogeneous substrate 1 and the second nitride semiconductor single crystal layer 5 during crystal cooling.
  • strain in the second nitride semiconductor single crystal layer 5 can be released by preferentially generating cracks in the heterogeneous substrate 1.
  • a CW (continuous wave oscillation) laser processing machine having a wavelength of 532 nm or a wavelength of 355 nm using a harmonic of a commercially available Nd: YAG laser or a pulsed laser can be used.
  • the laser processing conditions for forming the HAZ 4 when forming the groove 3 are such that the region from the inner surface of the groove 3 to a certain depth is heated by the irradiation of the laser beam.
  • the wavelength of the laser beam is preferably 300 nm or more, and a CW laser or a pulse laser having a pulse width of 1 nanosecond or more is preferable.
  • the laser beam absorption efficiency of the heterogeneous substrate 1 such as a sapphire substrate is increased, so that the heated region is limited to the immediate vicinity of the inner surface of the groove 3.
  • the laser pulse width is shorter than 1 nanosecond, the peak intensity of the laser becomes high, so the molecular bond of the heterogeneous substrate 1 is cut by the light energy, and the molecule is removed without thermal diffusion to the peripheral portion. Since the processing proceeds due to a phenomenon called “ablation”, heat generation at the processing interface is hardly generated. Under these processing conditions, heat is not transmitted to the inside of the heterogeneous substrate 1, and the HAZ 4 having a sufficient depth is not formed.
  • the strain of second nitride semiconductor single crystal layer 5 is sufficiently relieved, and The wavelength and pulse width of the laser light are required to be set so that the HAZ 4 is formed to a depth that does not cause cracks in the heterogeneous substrate 1 when the grooves 3 are formed.
  • the HAZ 4 may be formed only near the surface of the heterogeneous substrate 1, but as shown in FIG. 1C, the HAZ 4 is preferably formed on the inner surface of the groove 3 when the groove 3 is laser processed.
  • the groove 3 is formed by laser processing, not only can the HAZ 4 be formed by heat generation, but there is an advantage that the groove 3 having a complicated pattern can be formed as compared with other processing methods such as dicing.
  • a laser processing machine capable of controlling the laser irradiation position in conjunction with CAD (Computer Aided Design) Therefore, it can be formed easily.
  • the groove processing of the first nitride semiconductor single crystal layer 2 and the groove processing of the heterogeneous substrate 1 may be continuously performed by one-time laser light irradiation, but the same position of the template 10 is used. Since it is also possible to irradiate with a laser, the groove 3 can be formed stepwise by irradiating a plurality of times of laser light. That is, after irradiating the template 10 once with a laser and grooving the first nitride semiconductor single crystal layer 2, irradiating the same portion with the laser again to grooving the dissimilar substrate 1, and simultaneously forming the HAZ 4 Can be formed.
  • the first nitride semiconductor single crystal layer 2 and the processing waste of the dissimilar substrate 1 adhere to the inside or the periphery of the groove 3.
  • the grooved template 10 is subjected to ultrasonic cleaning using pure water or an organic solvent, or bubbling cleaning using an acid (for example, cleaning with a mixed solution of hydrochloric acid and hydrogen peroxide solution). After that, it is preferable to wash well with pure water. By performing sufficient cleaning, it is possible to remove the processing waste of the first nitride semiconductor single crystal layer 2 that is likely to be the starting point of abnormal growth of the second nitride semiconductor single crystal layer 5 grown on the template 10.
  • the width of the linear grooves constituting the grooves 3 on the upper surface of the first nitride semiconductor single crystal layer 2 is preferably 10 ⁇ m or more and 100 ⁇ m or less. If the width of the upper surface of the first nitride semiconductor single crystal layer 2 in the groove 3 is narrower than 10 ⁇ m, the depth of the HAZ 4 may be insufficient. In this case, the second nitride semiconductor single crystal When the layer 5 is grown, it becomes difficult to sufficiently relax the strain generated at the crystal association part.
  • the laterally grown second nitride semiconductor single crystal layer 5 may not be able to cover the upper portion of the groove 3. In that case, crystals that nucleate and grow in the grooves 3 are mixed in the second nitride semiconductor single crystal layer 5, and the crystallinity of the second nitride semiconductor single crystal layer 5 is deteriorated. End up.
  • the linear groove constituting the groove 3 has a width on the lower surface of the first nitride semiconductor single crystal layer 2 substantially equal to a width on the upper surface of the heterogeneous substrate 1, and a surface other than the inner surface of the groove of the heterogeneous substrate 1 is a template. It is preferable that it is not exposed to the surface side of 10. Although the width in the first nitride semiconductor single crystal layer 2 may be narrower than the width in the heterogeneous substrate 1, it is technically difficult to perform groove processing of such a shape.
  • the width in the first nitride semiconductor single crystal layer 2 is wider than the width in the heterogeneous substrate 1
  • the first nitride semiconductor single crystal layer 5 is grown when the first nitride semiconductor single crystal layer 5 is grown.
  • the first nitride semiconductor single crystal layer 2 In order to make the width of the linear groove constituting the groove 3 in the first nitride semiconductor single crystal layer 2 substantially equal to the width in the heterogeneous substrate 1, the first nitride semiconductor single crystal layer 2 It is preferable that the grooving and the grooving of the heterogeneous substrate 1 are continuously performed in the same process, that is, by one-time laser beam irradiation.
  • the depth of the groove 3 in the heterogeneous substrate 1 is preferably not less than the opening width of the groove 3 and not more than 200 ⁇ m, and more preferably not less than the opening width and not more than 100 ⁇ m.
  • sapphire is unlikely to melt when heated, so it is relatively difficult to form deep grooves 3 by laser processing under conditions where HAZ 4 is formed. If the groove 3 deeper than 200 ⁇ m is to be formed, it becomes difficult to discharge the sapphire dissolved in the groove 3 to the outside of the groove 3, which prevents the laser irradiation to the sapphire substrate and forms the HAZ 4 at the bottom of the groove 3. Make it difficult.
  • the pattern of the groove 3 has periodicity. Thereby, the time at which the second nitride semiconductor single crystal layer 5 grows over the groove 3 is made substantially uniform in the plane of the template 10, and the quality uniformity of the second nitride semiconductor single crystal layer 5 is achieved. Can be increased.
  • the grooves 3 are formed from a plurality of parallel straight grooves or a combination thereof, the grooves parallel to each other are arranged at equal intervals, and the center interval (pitch) of each groove is 100 ⁇ m or more. And it is preferable that it is 10 mm or less, and it is more preferable that it is 5 mm or less.
  • the interval between the grooves is smaller than 100 ⁇ m, the association interface density when the second nitride semiconductor single crystal layer 5 is laterally grown at the upper portion of the groove 3 to be associated may increase. In this case, the crystal growth This step flow mode collapses and it becomes easy to shift to the three-dimensional island growth mode.
  • the crystal growth mode becomes the three-dimensional island growth mode
  • a new large strain is generated in the second nitride semiconductor single crystal layer 5.
  • the groove interval is wider than 10 mm, the density of the HAZ 4 in the heterogeneous substrate 1 may decrease, and in this case, the strain remaining in the second nitride semiconductor single crystal layer 5 increases. End up.
  • FIGS. 2A, 2B, 3A, 3B, 4A, and 4B are top views showing examples of patterns of the grooves 3 formed on the template 10, respectively.
  • the top surface of the first nitride semiconductor single crystal layer 2 shown in FIGS. 2A, 2B, 3A, 3B, 4A, and 4B is a c-plane of the single crystal that constitutes the first nitride semiconductor single crystal layer 2.
  • the c-axis of the single crystal constituting the first nitride semiconductor single crystal layer 2 is oriented perpendicular to the paper surface.
  • Grooves 3 shown in FIGS. 2A, 2B, 3A, 3B, 4A, and 4B have a lattice pattern in which a plurality of lines are combined, and all the grooves are connected.
  • the grooves 3 shown in FIGS. 2A and 2B have a lattice pattern in which equilateral triangles are arranged.
  • the template 10 has three-fold rotational symmetry with respect to the central axis.
  • the pattern of the groove 3 shown in FIGS. 2A and 2B is six times with respect to the central axis of the template 10. Have rotational symmetry.
  • the grooves 3 shown in FIGS. 3A and 3B have a lattice pattern in which regular hexagons are arranged.
  • the template 10 has 6-fold rotational symmetry with respect to the central axis.
  • the pattern of the groove 3 shown in FIGS. 3A and 3B is three times with respect to the central axis of the template 10. Have rotational symmetry.
  • the grooves 3 shown in FIGS. 4A and 4B have a lattice pattern in which regular hexagons and regular triangles are arranged.
  • the template 10 has 6-fold rotational symmetry with respect to the central axis.
  • the pattern of the groove 3 shown in FIGS. 4A and 4B is three times with respect to the central axis of the template 10. Have rotational symmetry.
  • the pattern of the groove 3 shown in FIGS. 2A and 3A is composed of a combination of lines parallel to the a-axis (perpendicular to the m-axis) of the single crystal constituting the first nitride semiconductor single crystal layer 2,
  • the pattern of the groove 3 shown in 3B is constituted by a combination of lines parallel to the m-axis (perpendicular to the a-axis) of the single crystal constituting the first nitride semiconductor single crystal layer 2.
  • the pattern of the groove 3 is the first nitride semiconductor single crystal layer 2.
  • the groove 3 is parallel to the a-plane or the m-plane of the nitride semiconductor single crystal of the first nitride semiconductor single crystal layer 2). It is preferable that the pattern has a 3-fold symmetry or a 6-fold symmetry with respect to the central axis of the template 10.
  • the second nitride semiconductor single crystal layer 5 covers the upper part of the groove 3 by lateral growth, adjacent crystals are easily bonded to each other, and an ungrown region is less likely to remain.
  • the crystal growth interface of the second nitride semiconductor single crystal layer 5 can be a flat continuous film without disturbing the growth mode.
  • the heterogeneous substrate 1 is a sapphire substrate and the groove 3 is constituted by a combination of grooves parallel to the a-plane of the nitride semiconductor single crystal
  • the linear groove constituting the groove 3 is an easy cleavage surface of sapphire. Becomes parallel. For this reason, the strength of the region immediately below the groove 3 of the heterogeneous substrate 1 is reduced, and when the second nitride semiconductor single crystal layer 5 is distorted, the heterogeneous substrate 1 is likely to crack, and the second nitride The distortion of the semiconductor single crystal layer 5 can be effectively released.
  • the grooves 3 shown in FIGS. 2A, 2B, 3A, and 3B partition the first nitride semiconductor single crystal layer 2 into a plurality of regions (regular triangle regions) having substantially the same area.
  • regions regular triangle regions
  • the second nitride semiconductor single crystal layer 5 is left with the irregularities corresponding to the shape of the region of the first nitride semiconductor single crystal layer 2 partitioned by the grooves 3 left at the growth interface. It is also possible to grow. As long as the second nitride semiconductor single crystal layer 5 can be grown thick while maintaining the form of a continuous film, the growth interface may be flat or may have irregularities. In some cases, it is effective to intentionally form irregularities on the surface of the second nitride semiconductor single crystal layer 5 for the purpose of controlling the dislocation density distribution inside the crystal. When it is desired to perform crystal growth by forming large irregularities, a groove 3 having a pattern for partitioning the first nitride semiconductor single crystal layer 2 into regions having different areas as shown in FIGS. 4A and 4B is formed. do it.
  • the first nitride semiconductor single crystal layer 2 divides the first nitride semiconductor single crystal layer 2 into two types of regions (regular hexagonal region and equilateral triangular region) having different areas.
  • the second nitride semiconductor single crystal layer 5 is grown on the template 10 shown in FIGS. 4A and 4B, the growth interface on a region having a large area (a regular hexagonal region in the example shown in FIGS. 4A and 4B).
  • the growth interface on the small area is lowered, and irregularities are formed on the surface of the second nitride semiconductor single crystal layer 5.
  • the unevenness of the surface of the second nitride semiconductor single crystal layer 5 can be controlled by the pattern of the groove 3.
  • the pattern of the groove 3 shown in FIG. 4A is constituted by a combination of lines parallel to the a-axis (perpendicular to the m-axis) of the nitride semiconductor single crystal of the first nitride semiconductor single crystal layer 2 and shown in FIG. 4B.
  • the pattern of the groove 3 is constituted by a combination of lines parallel to the m-axis (perpendicular to the a-axis) of the nitride semiconductor single crystal of the first nitride semiconductor single crystal layer 2.
  • the pattern of the grooves 3 may be other patterns such as a rhombus pattern or a concentric pattern.
  • channel 3 may be comprised from many discontinuous grooves. Further, the width and depth of the groove 3 may vary within the plane of the template 10. Further, a part of the groove 3 may penetrate to the back side of the template 10. Further, groove processing may also be performed on the back side of the different substrate 1.
  • the second nitride semiconductor single crystal layer 5 is epitaxially grown on the template 10 subjected to the groove processing.
  • the second nitride semiconductor single crystal layer 5 is made of a nitride semiconductor single crystal represented by a composition formula Al Y Ga (1-Y) N (0 ⁇ Y ⁇ 1), and in particular, made of a GaN crystal. preferable.
  • the second nitride semiconductor single crystal layer 5 is, for example, a Si-doped GaN crystal layer having a thickness of 5 mm.
  • the second nitride semiconductor single crystal layer 5 needs to have a sufficient thickness for cutting out the nitride semiconductor single crystal substrate, it is desirable that the second nitride semiconductor single crystal layer 5 be grown by the HVPE method having a high crystal growth rate.
  • the HVPE method performs crystal growth in a reactor having a hot wall structure, compared with the MOCVD method in which crystal growth is performed in a reactor having a cold wall structure, the crystal growth is performed on the template 10 subjected to groove processing.
  • the second nitride semiconductor single crystal layer 5 may be grown by a liquid phase growth method such as a flux method or an ammonothermal method.
  • the first nitride semiconductor single crystal layer 2 and the second nitride semiconductor single crystal layer 5 have the same composition. This is due to the occurrence of strain and defects in the second nitride semiconductor single crystal layer 5 due to lattice mismatch between the first nitride semiconductor single crystal layer 2 and the second nitride semiconductor single crystal layer 5. This is to suppress.
  • the first nitride semiconductor single crystal layer 2 can be grown substantially undoped, and the second nitride semiconductor single crystal layer 5 can be grown by intentionally doping impurities.
  • substantially undoped means that impurities are not intentionally doped.
  • Si or O due to the quartz jig in the furnace is mixed in the crystal, and usually an n-type crystal grows.
  • a crystal that is not doped with impurities and is grown so as to have an impurity concentration as low as possible is defined herein as an undoped crystal.
  • the second nitride semiconductor single crystal layer 5 may be grown substantially undoped.
  • the impurity concentration is desirably as low as possible. This is because when the crystal is doped with impurities, the impurity atoms adsorbed on the growth interface hinder the formation of initial growth nuclei of the nitride semiconductor and promote three-dimensional island growth, which makes it difficult to flatten the crystal surface.
  • the second nitride semiconductor single crystal layer 5 from which the nitride semiconductor single crystal substrate 6 for producing various devices is cut is intentionally doped in order to control the conductivity of the nitride semiconductor single crystal substrate. To be doped.
  • the impurity element doped into the nitride semiconductor single crystal substrate 6 is often used as the impurity element doped into the nitride semiconductor single crystal substrate 6.
  • the impurity concentration in the crystal required for the nitride semiconductor single crystal substrate 6 is usually 5 ⁇ 10 17 cm ⁇ 3 or more, and in the case of a large amount, it is 1 ⁇ 10 18 cm ⁇ 3 or more.
  • the second nitride semiconductor single crystal layer 5 has impurities such as Si, S, Se, Ge, O, Fe, Mg, and Zn at a concentration of 5 ⁇ 10 17 cm ⁇ 3 or higher, or 1 ⁇ Doping is performed at a concentration of 10 18 cm ⁇ 3 or more.
  • distortion caused by the lattice constant difference between the undoped first nitride semiconductor single crystal layer 2 and the second nitride semiconductor single crystal layer 5 doped with impurities at a high concentration is reduced. It can be released by the HAZ 4 formed on the inner surface of the groove 3 provided in the template 10, and strain is not easily accumulated in the second nitride semiconductor single crystal layer 5. Therefore, the second nitride semiconductor single crystal layer 5 doped with impurities at a high concentration can be directly grown on the undoped first nitride semiconductor single crystal layer 2.
  • the second nitride semiconductor single crystal layer 5 is required to have a certain thickness in order to cut out the nitride semiconductor single crystal substrate in the next step.
  • a thickness of at least 350 ⁇ m is required immediately after slicing, and considering the cutting allowance of the slice.
  • the thickness of the second nitride semiconductor single crystal layer 5 is required to be 500 ⁇ m or more.
  • the thickness of the second nitride semiconductor single crystal layer 5 is preferably 500 ⁇ m or more, and more preferably 1 mm or more.
  • the second nitride semiconductor single crystal layer 5 is a continuous film that laterally grows on the first nitride semiconductor single crystal layer 2 of the template 10 and covers the opening of the groove 3.
  • lateral growth starts as soon as possible after the second nitride semiconductor single crystal layer 5 starts growing. It is preferable that the opening of groove 3 is immediately covered with second nitride semiconductor single crystal layer 5. If voids or ungrown regions are formed in the second nitride semiconductor single crystal layer 5, distortion is likely to occur in the second nitride semiconductor single crystal layer 5, causing cracks during processing.
  • a through-hole or a large pit is generated in the nitride semiconductor single crystal substrate cut out from the second nitride semiconductor single crystal layer 5 and becomes a factor that hinders acquisition of a high-quality nitride semiconductor single crystal substrate. .
  • the crystal growth conditions of the second nitride semiconductor single crystal layer 5 may be optimized. For example, when a GaN single crystal is grown as the second nitride semiconductor single crystal layer 5 by the HVPE method, the lateral growth becomes easier as the substrate temperature during the growth is increased. Although it depends on the structure of the furnace and other crystal growth conditions, for example, the surface temperature of the template 10 is 1000 ° C. or higher, and preferably 1050 ° C. or higher, which facilitates lateral growth. Further, the lower the V / III ratio of the raw material (the molar ratio of the V group raw material and the III group raw material supplied to the substrate), the easier it is to grow laterally.
  • the V / III ratio is 10 or less, preferably 5 or less, lateral growth is easy.
  • the composition of the atmosphere gas during growth is such that the lower the hydrogen gas concentration, the easier the lateral growth is possible, and it is preferable that the raw material carrier gas does not contain hydrogen gas if possible.
  • the nitride semiconductor single crystal substrate 6 is cut out from the second nitride semiconductor single crystal layer 5.
  • a substrate having irregularities on the upper surface, which is cut out from the outermost surface side of the second nitride semiconductor single crystal layer 5, is referred to as a nitride semiconductor single crystal substrate 7.
  • a multi-wire saw generally used for cutting Si or GaAs crystals can be used.
  • a GaN crystal cutting technique using a multi-wire saw is disclosed in, for example, Japanese Patent Application Laid-Open No. 2013-032278.
  • the thickness of the outer peripheral portion of the crystal including the non-c-plane growth region is 5 mm or more before cutting the crystal as described above. It is preferable to remove the region (not shown).
  • the second nitride semiconductor single crystal layer 5 is grown on the template 10 whose surface is c-plane, the surface of most regions of the second nitride semiconductor single crystal layer 5 is also c-plane, A region where the crystal growth interface is not the c-plane (non-c-plane growth region) is formed in the portion.
  • This non-c-plane growth region is known to have a difference in impurity atom incorporation efficiency compared to a region where the growth interface grows on the c-plane, and the interface between the non-c-plane growth region and the c-plane growth region In the vicinity, distortion due to the difference in impurity concentration in each region occurs. For this reason, prior to the step of cutting the nitride semiconductor single crystal substrate from the second nitride semiconductor single crystal layer 5, it is possible to remove the regions having different impurity concentrations and the strain accumulated regions on the outer periphery of the crystal.
  • This is effective for obtaining a nitride semiconductor single crystal substrate 6 with high uniformity of characteristics, and is effective for preventing the occurrence of cracks when slicing the second nitride semiconductor single crystal layer 5.
  • the region where the strain is accumulated can be effectively removed.
  • a method for removing the outer peripheral portion of the second nitride semiconductor single crystal layer 5 a method such as grinding or electric discharge machining can be used.
  • heterogeneous substrate 1 having a diameter 10 mm or more larger than the diameter of target nitride semiconductor single crystal substrate 6 is used. Is required.
  • the outer peripheral portion of the second nitride semiconductor single crystal layer 5 is ground and removed using a cup-type diamond electrodeposition grindstone having an inner diameter of 52 mm, and subsequently, nitrided with a thickness of 500 ⁇ m using a multi-wire saw.
  • Six semiconductor semiconductor single crystal substrates 6 are cut out.
  • the crystal does not always break when such removal of the crystal periphery is not performed, the removal of the crystal periphery is not essential.
  • a plurality of nitride semiconductor single crystal substrates 6 can be cut out from the second nitride semiconductor single crystal layer 5.
  • the nitride semiconductor single crystal substrate 6 with an off angle can be easily obtained by intentionally inclining and cutting the cut surface from a plane perpendicular to the crystal growth orientation.
  • the second nitride semiconductor single crystal layer 5 grown on the c-plane can be cut at the c-plane and then obliquely processed in the polishing step to form an off-angle. Since a large machining cost is required for the crystal layer 5, the efficiency is poor. If the second nitride semiconductor single crystal layer 5 grown on the c-plane is cut obliquely, a plurality of off-angle nitride semiconductor single crystal substrates 6 are in demand from one second nitride semiconductor single crystal layer 5 It can be cut out accordingly, and there is no waste of crystals.
  • cutting the plurality of nitride semiconductor single crystal substrates 6 in parallel from one second nitride semiconductor single crystal layer 5 is the least wasteful method, but the angle cut for each substrate as necessary. It is also possible to change. For example, after a nitride semiconductor single crystal substrate 6 used as a seed crystal from the second nitride semiconductor single crystal layer 5 is cut out at the c-plane, the remaining portion is sliced with an off angle. It is also possible.
  • the cut out nitride semiconductor single crystal substrate 6 is, for example, chamfered on the outer peripheral portion and mirror-polished on the front and back surfaces, and finally finished into a GaN substrate having a diameter of 50.8 mm and a thickness of 400 ⁇ m.
  • an orientation flat (OF) or an index flat (IF) is formed on the outer periphery of the second nitride semiconductor single crystal layer 5.
  • a flat surface portion may be formed.
  • the surface to be cut may be a surface other than the c plane such as an m plane, a plane, or r plane.
  • a third nitride semiconductor single crystal layer is homoepitaxially grown on the nitride semiconductor single crystal substrate 6 or the nitride semiconductor single crystal substrate 7 obtained in the first embodiment.
  • a nitride semiconductor single crystal substrate is cut out from the three nitride semiconductor single crystal layers.
  • FIGS. 5A to 5C are vertical sectional views schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • a nitride semiconductor single crystal substrate 6 having a flat top surface is used as a seed crystal for epitaxial growth.
  • the nitride semiconductor single crystal substrate 6 obtained in the first embodiment is prepared.
  • the third nitride semiconductor single crystal layer 11 is thickly epitaxially grown on the nitride semiconductor single crystal substrate 6.
  • the nitride semiconductor single crystal substrate 12 is cut out from the third nitride semiconductor single crystal layer 11.
  • the nitride semiconductor single crystal substrate 6 obtained in the first embodiment is prepared as a seed crystal.
  • the nitride semiconductor single crystal substrate 6 has a feature that variation in crystal orientation distribution in the substrate surface is very small compared to a nitride semiconductor single crystal substrate obtained by conventional heteroepitaxial growth. For this reason, when the nitride semiconductor single crystal substrate 6 is used as a seed crystal and the nitride semiconductor single crystal layer is homoepitaxially grown thereon, the strain due to the crystal orientation distribution of the seed crystal as in the conventional case becomes a grown crystal layer. Therefore, a good quality nitride semiconductor single crystal can be obtained.
  • the nitride semiconductor single crystal substrate 6 may be a substrate cut out from any position of the second nitride semiconductor single crystal layer 5, but from a position closer to the upper surface of the second nitride semiconductor single crystal layer 5.
  • a cut-out substrate is preferable because it has a small variation in crystal orientation and a low dislocation density.
  • the surface of the nitride semiconductor single crystal substrate 6 has been subjected to mirror polishing and etching for removing processing strain in advance.
  • the third nitride semiconductor single crystal layer 11 is thickly epitaxially grown on the nitride semiconductor single crystal substrate 6.
  • the technique used for the growth of the second nitride semiconductor single crystal layer 5 in the first embodiment can be applied.
  • the third nitride semiconductor single crystal layer 11 grows on the flat nitride semiconductor single crystal substrate 6 without unevenness, and therefore covers the groove on the seed crystal surface like the second nitride semiconductor single crystal layer 5. Therefore, there is no need for lateral growth conditions, and the degree of freedom in setting crystal growth conditions is high. However, since there is no mechanism for releasing the strain to the base side when strain is generated in the third nitride semiconductor single crystal layer 11, the nitride semiconductor single crystal substrate 6 and the third crystal substrate 6 are connected to suppress the generation of strain.
  • the impurity concentrations of the nitride semiconductor single crystal layer 11 are preferably matched.
  • the nitride semiconductor single crystal substrate 12 is cut out from the third nitride semiconductor single crystal layer 11.
  • the technique used for the cutting of the nitride semiconductor single crystal substrate 6 and the subsequent processing in the first embodiment can be applied.
  • the nitride semiconductor single crystal substrate 6 as a seed crystal remaining after cutting the nitride semiconductor single crystal substrate 11 is subjected to mirror polishing on the surface, and then subjected to etching to remove processing strain, thereby It can be used repeatedly as a crystal, and can also be used as a nitride semiconductor single crystal substrate.
  • the nitride semiconductor single crystal substrate 12 cut out from the third nitride semiconductor single crystal layer 11 can be newly used as a seed crystal for nitride semiconductor single crystal growth. In this way, a high-quality nitride semiconductor single crystal substrate with few crystal defects can be obtained by repeating the generational change of the seed crystal.
  • the processing for removing the outer peripheral portion of the nitride semiconductor single crystal layer is performed before the substrate is cut out, the diameter of the seed crystal becomes smaller each time the generation is repeated.
  • a plurality of nitride semiconductor single crystal substrates 12 can be cut out from the third nitride semiconductor single crystal layer 11 by the same method as the cutting of the nitride semiconductor single crystal substrate 6 in the first embodiment. Further, when the nitride semiconductor single crystal substrate 12 is cut out from the third nitride semiconductor single crystal layer 11, the cut surface can be intentionally inclined from the plane perpendicular to the crystal growth orientation.
  • an orientation flat (OF) or an index flat (IF) is formed on the outer periphery of the third nitride semiconductor single crystal layer 11.
  • a flat surface portion may be formed.
  • the surface to be cut may be a surface other than the c plane such as an m plane, a plane, or r plane.
  • FIGS. 6A to 6C are vertical sectional views schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment.
  • a nitride semiconductor single crystal substrate 7 having an uneven surface is used as a seed crystal for epitaxial growth.
  • the surface is polished as shown in FIGS. 6A to 6C. Can be used in an as-grown state.
  • the growth surface of as-grown often exhibits a form reflecting the temperature distribution of the crystal growth apparatus and the characteristics of the raw material gas flow, and the processing strain accompanying polishing or the like is not accumulated. For this reason, when the third nitride semiconductor single crystal layer 11 is grown in the same furnace as that used for the growth of the second nitride semiconductor single crystal layer 5, the second nitride semiconductor single crystal layer 11 is grown.
  • the nitride semiconductor single crystal substrate 7 having the as-grown growth surface of the crystal layer 5 as a seed crystal the growth of the third nitride semiconductor single crystal layer 11 can be started in a more natural form.
  • the growth surface of as-grown is a part that usually has to be removed during substrate processing, if this can be reused, the utilization efficiency of the raw material is improved.
  • the nitride semiconductor single crystal substrate 7 obtained in the first embodiment is prepared.
  • the third nitride semiconductor single crystal layer 13 is thickly epitaxially grown on the nitride semiconductor single crystal substrate 7.
  • the nitride semiconductor single crystal substrate 14 is cut out from the third nitride semiconductor single crystal layer 13.
  • the nitride semiconductor single crystal substrate 15 cut out from the outermost surface of the second nitride semiconductor single crystal layer 13 has irregularities. It is also possible to use this nitride semiconductor single crystal substrate 15 as a seed crystal for epitaxial growth.
  • the strain generated in the second nitride semiconductor single crystal layer 5 grown on the heterogeneous substrate 1 is effectively released, and the growing second nitride semiconductor is obtained.
  • Deformation (warpage generation) of the single crystal layer 5 can be suppressed.
  • the nitride semiconductor single crystal substrate 6 with little variation in crystal orientation can be manufactured. Since a device formed on the nitride semiconductor single crystal substrate 6 with little variation in crystal orientation has little variation in characteristics, the use of the nitride semiconductor single crystal substrate 6 can improve the manufacturing yield of the device.
  • the first embodiment is more effective when the diameter of the nitride semiconductor single crystal substrates 6 and 7 is 75 mm or more, and more effective when the diameter is 150 mm or more.
  • nitride semiconductor single crystal substrates 6 and 7 obtained in the first embodiment as seed crystals, a higher quality nitride semiconductor single crystal substrate 12, 14 can be formed. Higher quality devices can be formed on the nitride semiconductor single crystal substrates 12 and 14.
  • the nitride semiconductor single crystal substrates 6 and 7 have defects such as dislocations in the substrate surface as compared with a substrate formed by a growth method using a mask, which is represented by a conventional ELO (Epitaxial Lateral Overgrowth) method. It also has the feature that there is little variation in density and electrical characteristics. The average value of the dislocation density tends to be higher than that of the low dislocation density region of the conventional substrate.
  • This is also a new nitride semiconductor using the obtained nitride semiconductor single crystal substrates 6 and 7 as seed crystals. It can be reduced by forming a single crystal substrate and repeating generational changes.
  • the second nitride semiconductor single crystal layer 5 doped with impurities at a high concentration can be directly grown on the undoped template 10, so that the second nitride can be grown.
  • the material yield for forming the semiconductor single crystal layer 5 can be improved.
  • variation in impurity concentration between the second nitride semiconductor single crystal layers 5 formed on different templates 10 can be suppressed to a low level.
  • the first and second embodiments can be implemented using an apparatus used for manufacturing a conventional substrate, the cost burden for the obtained effect is very small.
  • the cost burden for the obtained effect is very small.
  • the nitride semiconductor single crystal substrate 7 having an as-grown growth surface as a seed crystal for the next crystal growth waste of material can be suppressed, and at the same time, a third nitride semiconductor single crystal layer having high crystallinity 13 can be homoepitaxially grown.
  • Example 1 A single crystal sapphire c-plane substrate having a diameter of 65 mm and a thickness of 400 ⁇ m is used as the heterogeneous substrate 1, and an undoped GaN layer is grown as a first nitride semiconductor single crystal layer 2 on the template by MOCVD. 10 was obtained. TMG (trimethylgallium) and NH 3 were used as raw materials for the undoped GaN layer.
  • the growth pressure is normal pressure.
  • the surface of the heterogeneous substrate 1 is thermally cleaned at 1200 ° C. for 10 minutes in a hydrogen gas atmosphere to clean the surface, and then the substrate temperature is lowered to 600 ° C. to form an undoped GaN layer.
  • a low temperature buffer layer was grown to 20 nm, and then the substrate temperature was raised to 1050 ° C. to grow 2 ⁇ m of the first nitride semiconductor single crystal layer 2 made of an undoped GaN layer.
  • As the carrier gas a mixed gas of hydrogen and nitrogen was used.
  • the crystal growth rate was about 4 ⁇ m / h.
  • grooves 3 were formed on the surface of the obtained template 10 using a commercially available Nd: YLF laser processing machine having a wavelength of 532 nm, a rated output of 12 W, and a pulse width of 200 nanoseconds.
  • the pattern of the grooves 3 was as shown in FIG. 2A.
  • the plurality of linear grooves constituting the groove 3 had a width of 40 ⁇ m, a depth of 60 ⁇ m, and a parallel groove pitch (distance between the centers of adjacent grooves) of 1 mm.
  • one-to-one hydrochloric acid and hydrogen peroxide solution are applied to the template 10 for the purpose of removing GaN and sapphire powdery processing waste adhering to the inside or the periphery of the groove 3 during the groove processing by the laser processing machine. Bubbling washing was performed in the liquid mixed in the above. Then, it was washed well with running pure water, ultrasonically washed in methyl alcohol, and then dried.
  • a Si-doped GaN crystal having a thickness of 5 mm to be the second nitride semiconductor single crystal layer 5 was homoepitaxially grown on the template 10 in which the grooves 3 were formed by the HVPE method.
  • the metal Ga heated to 800 ° C. was heated to 1060 ° C. using GaCl and NH 3 produced by contacting HCl gas as raw materials and SiH 2 Cl 2 gas diluted with hydrogen as a dopant gas. This was supplied onto the template 10 to grow a Si-doped GaN crystal.
  • the furnace pressure during growth was normal pressure, the carrier gas composition was 50% nitrogen and 50% hydrogen, and the V / III ratio of the source gas was 4.
  • the growing crystal was rotated at 5 rpm, and the growth rate of the GaN crystal was 250 to 300 ⁇ m / h.
  • the target carrier concentration of the grown crystal is 1 ⁇ 10 18 cm ⁇ 3 .
  • a GaN crystal having a thickness of 5.0 mm at the center was obtained.
  • a periodic concavo-convex structure corresponding to the pattern of the groove 3 formed in the template 10 was observed on the upper surface of the GaN crystal, and the height difference of the concavo-convex was about 100 ⁇ m.
  • the morphology of the crystal surface has a shape reflecting the crystal orientation of the GaN single crystal grown in the c-axis direction, which confirms that the single crystal film has been grown. Further, the appearance of the crystal did not show any cracks or abnormal growth, and no ungrown regions or pits were observed.
  • a GaN substrate as the nitride semiconductor single crystal substrate 6 was cut out from the 5.0 mm-thick GaN crystal as the second nitride semiconductor single crystal layer 5 thus grown on the template 10.
  • the outer peripheral portion of the GaN crystal was ground and removed using a cup-type diamond electrodeposition grindstone having an inner diameter of 52 mm.
  • the GaN crystal having an outer diameter of 52 mm is attached to a pedestal for slicing, and is cut perpendicularly to the crystal growth direction using a multi-wire saw, and GaN as a nitride semiconductor single crystal substrate 6 having a thickness of 500 ⁇ m is obtained. Acquired the substrate.
  • no crack was generated in the GaN crystal, and six GaN substrates were obtained.
  • the groove 3 was filled with GaN polycrystalline grains, but the upper part of the groove 3 was the second nitride semiconductor.
  • the GaN single crystal which is the single crystal layer 5, protrudes from both sides of the groove 3 and is closed and bonded, and no deterioration of the GaN single crystal due to the polycrystalline grains in the groove 3 was observed.
  • the obtained GaN substrate was subjected to OF and IF processing on the outer periphery using a beveling apparatus, and chamfered to a diameter of 50.8 mm. Further, lapping and polishing were performed on the front and back surfaces of the GaN substrate, and finally, a mirror surface substrate having a thickness of 400 ⁇ m was finished. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
  • the dislocation density of the GaN substrate cut out from the outermost surface side of the GaN crystal was evaluated by the dark spot density observed by cathodoluminescence, it was 6 ⁇ 10 7 to 9 ⁇ 10 7 cm ⁇ when measured at 9 points in the plane. It was confirmed that it was in the range of 2 .
  • Example 2 Grooves 3 having the same shape as in Example 1 were formed on template 10 created under the same conditions as in Example 1 using a commercially available laser processing machine having a wavelength of 532 nm, a rated output of 10 W, and a pulse width of 15 picoseconds.
  • the template 10 was washed and dried under the same conditions as in Example 1, and then a 5 mm thick Si-doped GaN crystal was homoepitaxially grown on the template 10 by the HVPE method. This GaN crystal could be grown without generating cracks.
  • the obtained GaN crystal was subjected to outer periphery removal, cutting, and polishing under the same conditions as in Example 1. In these steps, cracks were not generated in the GaN crystal, and six GaN substrates could be obtained.
  • This variation in crystal orientation in the plane of the GaN substrate is caused by the fact that the groove 3 is formed by using a laser having a short pulse width, so that the HAZ 4 having a sufficient depth is not formed on the inner surface of the groove 3, and the distortion in the GaN crystal Is thought to be due to not being fully released.
  • Example 3 A commercially available single crystal sapphire c-plane substrate having a diameter of 65 mm and a thickness of 400 ⁇ m is used as the heterogeneous substrate 1, and an undoped GaN layer as the first nitride semiconductor single crystal layer 2 is grown on the groove 3. Formed.
  • the processing conditions and shape of the groove 3 were the same as in Example 1.
  • an undoped GaN layer was grown as the first nitride semiconductor single crystal layer 2 on the sapphire substrate in which the groove 3 was formed by MOCVD to obtain a template.
  • TMG trimethylgallium
  • NH 3 were used as raw materials for the undoped GaN layer.
  • the growth pressure is normal pressure.
  • the surface of the heterogeneous substrate 1 is thermally cleaned at 1200 ° C. for 10 minutes in a hydrogen gas atmosphere to clean the surface, and then the substrate temperature is lowered to 600 ° C. to form an undoped GaN layer.
  • a low temperature buffer layer was grown to 20 nm, and then the substrate temperature was raised to 1050 ° C. to grow 2 ⁇ m of the first nitride semiconductor single crystal layer 2 made of an undoped GaN layer.
  • As the carrier gas a mixed gas of hydrogen and nitrogen was used.
  • a Si-doped GaN crystal having a thickness of 5 mm as the second nitride semiconductor single crystal layer 5 was homoepitaxially grown on the template by HVPE.
  • the growth conditions of the HVPE method were the same as in Example 1.
  • Example 1 since the groove 3 was formed after the formation of the undoped GaN layer as the nitride semiconductor single crystal layer 2, the groove 3 was grown when the GaN crystal as the second nitride semiconductor single crystal layer 5 was grown. It is considered that a single crystal film was obtained because there was no polycrystal inside and it was selectively grown from the undoped GaN layer.
  • a GaN single crystal substrate was fabricated using a crystal growth method (VAS method) described in Japanese Patent No. 3631724, which is a conventional technique.
  • VAS method crystal growth method
  • a commercially available single crystal sapphire c-plane substrate having a diameter of 65 mm and a thickness of 400 ⁇ m was used, and an undoped GaN layer having a thickness of 500 nm was grown thereon by MOCVD to obtain a template.
  • TMG and NH 3 were used as raw materials for the undoped GaN layer.
  • a metal Ti film having a thickness of 30 nm is vacuum-deposited on the template, and this is put in a MOCVD furnace, and in a mixed gas stream of 80% hydrogen and 20% NH 3 at 1050 ° C. for 30 minutes. Heat treatment was performed for a minute. As a result, the metal Ti film was deformed into a mesh shape and simultaneously nitrided to form a mesh-like TiN film. Innumerable voids were formed in the GaN layer under the TiN film.
  • the base substrate thus prepared was put in an HVPE furnace, and a Si-doped GaN crystal was grown to a thickness of 2 mm on it under the same conditions as in Example 1 above. Although the growth experiment was performed several times, cracks occurred when the thickness of the GaN crystal exceeded 3 mm. Therefore, the growth was stopped when the thickness of the GaN crystal reached 2 mm with a margin. After the growth, the GaN crystal cooled and taken out from the HVPE furnace was naturally peeled from the template according to the characteristics of the VAS method. The obtained self-standing substrate-like GaN crystal was confirmed to be warped downward in the convex direction by visual observation.
  • the GaN crystal thus obtained was penetrated to a diameter of 52 mm in the same manner as in Example 1 and cut with a wire saw to obtain two 500 ⁇ m GaN substrates.
  • the substrate obtained from the upper surface side of the GaN crystal was cracked at the time of cutting.
  • the GaN substrate obtained from the lower surface side of the GaN crystal remaining without breaking was subjected to the same external shape processing and polishing processing as in Example 1, and finally a GaN mirror substrate having a diameter of 50.8 mm and a thickness of 400 ⁇ m was obtained.
  • Example 2 As the heterogeneous substrate 1, a commercially available single crystal sapphire c-plane substrate having a diameter of 120 mm and a thickness of 700 ⁇ m is used, and an undoped AlGaN layer is grown thereon as the first nitride semiconductor single crystal layer 2 by the HVPE method. 10 was obtained. GaCl, AlCl 3 , and NH 3 were used as raw materials for the undoped AlGaN layer. GaCl and AlCl 3 were produced in the furnace by bringing metal Ga and metal Al placed in the HVPE furnace into contact with HCl at high temperature.
  • the growth pressure is normal pressure.
  • an AlN buffer layer is grown to 20 nm on a sapphire substrate at 1050 ° C., then an undoped GaN layer is grown to 2 ⁇ m at the same substrate temperature, and the first nitride semiconductor single crystal layer 2 is further grown.
  • An AlGaN layer of 3 ⁇ m was grown.
  • As the carrier gas a mixed gas of hydrogen and nitrogen was used. At this time, the supply amount ratio of HCl to be brought into contact with metal Ga and HCl to be brought into contact with metal Al was set to 2: 1.
  • the crystal growth rate was about 40 ⁇ m / h.
  • the template 10 is taken out from the furnace, and the surface of the undoped AlGaN layer as the first nitride semiconductor single crystal layer 2 is observed with an optical microscope. As a result, a flat continuous film without pits is obtained. It could be confirmed. Further, as a result of evaluation by X-ray diffraction measurement, it was confirmed that the Al composition of the undoped AlGaN layer was 20%.
  • grooves 3 were formed on the surface of the obtained template 10 using the same laser processing machine as used in Example 1.
  • the pattern of the grooves 3 was as shown in FIG. 2B.
  • a plurality of linear grooves constituting the groove 3 had a width of 50 ⁇ m, a depth of 120 ⁇ m, and a parallel groove pitch (distance between the centers of adjacent grooves) of 2 mm.
  • HVPE growth a SiC-coated graphite plate having a hole with an inner diameter of 115 mm was set on the surface of the template 10 as a mask, and a region where no AlGaN crystal grew on the outermost periphery of the template 10 was intentionally provided.
  • the composition of the carrier gas during crystal growth is 90% nitrogen and 10% hydrogen
  • the supply amount ratio of HCl in contact with metal Ga and HCl in contact with metal Al is 2: 1
  • the V / III ratio of the source gas was 4.
  • the growing crystal was rotated at 5 rpm, and the growth rate of the AlGaN crystal was 250 to 300 ⁇ m / h.
  • an undoped AlGaN crystal as the second nitride semiconductor single crystal layer 5 was grown and taken out of the furnace after cooling.
  • No adhesion of the AlGaN crystal was found in the region under the mask of the template 10,
  • An AlGaN crystal having an outer diameter of 115 mm and a central thickness of 5.2 mm could be grown on a 120 mm diameter region.
  • no deep pits were observed on the upper surface of the AlGaN crystal, and fine irregularities corresponding to the pattern of the grooves 3 formed in the template 10 were observed, but the surface was almost flat.
  • fine cracks were observed as in the case of the sapphire substrate of Example 1, but these cracks did not progress to the AlGaN crystal side.
  • an AlGaN substrate as the nitride semiconductor single crystal substrate 6 was cut out from the AlGaN crystal as the second nitride semiconductor single crystal layer 5 obtained.
  • the outer peripheral portion of the AlGaN crystal was ground and removed using a cup-type diamond electrodeposition grindstone having an inner diameter of 105 mm.
  • an AlGaN crystal having an outer diameter of 105 mm is pasted on a pedestal for slicing, and using a multi-wire saw, the surface is inclined by 0.5 ° from the direction perpendicular to the crystal growth direction to the m-axis side of the crystal.
  • an AlGaN substrate having a thickness of 900 ⁇ m was obtained.
  • no crack was generated in the AlGaN crystal, and thus four AlGaN substrates were obtained.
  • the obtained AlGaN substrate was subjected to OF and IF processing on the outer periphery using a beveling device, and chamfered to a diameter of 100 mm. Further, lapping and polishing were performed on the front and back surfaces of the AlGaN substrate, and finally, a mirror substrate having a thickness of 800 ⁇ m was finished. In this polishing process, there were no defects such as cracks in the AlGaN substrate during processing.
  • Example 3 As the heterogeneous substrate 1, a commercially available single crystal sapphire c-plane substrate having a diameter of 165 mm and a thickness of 900 ⁇ m is used, and an undoped GaN layer is grown thereon as the first nitride semiconductor single crystal layer 2 by MOCVD. 10 was obtained. TMG and NH 3 were used as raw materials for the undoped GaN layer.
  • the growth pressure is normal pressure.
  • the surface of the heterogeneous substrate 1 is cleaned in a hydrogen gas atmosphere at 1200 ° C. for 10 minutes to clean the surface, and then the substrate temperature is lowered to 600 ° C. to form an undoped GaN layer.
  • the low temperature buffer layer was grown to 20 nm, and then the substrate temperature was raised to 1050 ° C. to grow the undoped GaN layer as the first nitride semiconductor single crystal layer 2 by 1.5 ⁇ m.
  • As the carrier gas a mixed gas of hydrogen and nitrogen was used.
  • the crystal growth rate was about 3 ⁇ m / h.
  • grooves 3 were formed on the surface of the obtained template 10 using the same laser processing machine as used in Example 1.
  • the pattern of the grooves 3 was as shown in FIG. 4A.
  • the width of the plurality of linear grooves constituting the groove 3 was 60 ⁇ m, the depth was 100 ⁇ m, and the pitch of parallel grooves (distance between the centers of adjacent grooves) was 2.4 mm.
  • one-to-one hydrochloric acid and hydrogen peroxide solution are applied to the template 10 for the purpose of removing GaN and sapphire powdery processing waste adhering to the inside or the periphery of the groove 3 during the groove processing by the laser processing machine. Bubbling washing was performed in the liquid mixed in the above. Then, it was washed well with running pure water, ultrasonically washed in methyl alcohol, and then dried.
  • a Ge-doped GaN crystal having a thickness of 3 mm, which becomes the second nitride semiconductor single crystal layer 5, was homoepitaxially grown on the template 10 in which the groove 3 was formed by the HVPE method.
  • HVPE growth GaCl and NH 3 produced by bringing HCl gas into contact with metal Ga heated to 800 ° C. are used as raw materials, and GeCl 4 is used as a dopant raw material, which is supplied onto the template 10 heated to 1050 ° C.
  • a Ge-doped GaN crystal was grown.
  • the furnace pressure during growth was normal pressure, the carrier gas composition was 95% nitrogen and 5% hydrogen, and the V / III ratio of the source gas was 2.
  • the growing crystal was rotated at 5 rpm, and the growth rate of the GaN crystal was 200 to 250 ⁇ m / h.
  • the target carrier concentration of the grown crystal is 5 ⁇ 10 18 cm ⁇ 3 .
  • a GaN crystal having a thickness of 3.0 mm at the center was obtained.
  • a morphology corresponding to the pattern of the groove 3 formed in the template 10 was observed. That is, a hexagonal plane appears in the region grown on the hexagonal region defined by the grooves 3 of the template 10, and a triangular plane appears in the region grown on the triangular region. Then, faceted grown slopes appeared around these planes, and grooves existed at the boundaries between the regions.
  • the above hexagonal plane grown on the hexagonal region since the area of the hexagonal region partitioned by the groove 3 of the template 10 is larger than the area of the triangular region partitioned by the groove 3, the above hexagonal plane grown on the hexagonal region. The region grew to a higher level than the region of the triangular plane grown on the triangular region, and the height difference was about 300 ⁇ m.
  • Such irregularities existed only in the vicinity of the surface of the GaN crystal having a thickness of 3.0 mm, and a single-crystal continuous film was grown under the irregularities, and the appearance of the crystals was cracked or There was no appearance of abnormal growth. No pits were observed on the upper surface of the GaN crystal.
  • a GaN substrate as the nitride semiconductor single crystal substrate 6 was cut out from the GaN crystal as the second nitride semiconductor single crystal layer 5 grown on the template 10.
  • the outer peripheral portion of the second nitride semiconductor single crystal layer 5 was ground and removed using a cup-type diamond electrodeposition grindstone having an inner diameter of 155 mm.
  • the surface side of the GaN crystal having an outer diameter of 155 mm was affixed to a slicing pedestal and cut perpendicularly to the crystal growth direction using an electric discharge machine to obtain a GaN crystal having a thickness of 1200 ⁇ m. In the outer periphery removing step and the cutting step of the GaN crystal, no crack was generated in the GaN crystal, and two GaN substrates were obtained.
  • the obtained GaN substrate was notched on the outer periphery and chamfered and shaped using a beveling device to a diameter of 150 mm. Further, lapping and polishing were performed on the front and back surfaces of the GaN substrate, and finally, a mirror substrate having a thickness of 500 ⁇ m was finished. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
  • Example 4 One obtained from the outermost surface side of the second nitride semiconductor single crystal layer 5 is selected from the GaN substrates as the nitride semiconductor single crystal substrate 6 obtained in Example 1, and this is used as a seed crystal. Made growth.
  • the GaN substrate used as the seed crystal was subjected to mirror polishing on the front and back surfaces, and then subjected to etching by RIE (Reactive Ion Etching) on the surface side (Ga surface side) for the purpose of removing processing damage. Thereafter, the GaN substrate is put into an HVPE furnace, and the Si film having a thickness of 5 mm as the third nitride semiconductor single crystal layer 11 is grown under the same conditions as the growth conditions of the second nitride semiconductor single crystal layer 5 of Example 1. Doped GaN crystals were homoepitaxially grown. There was no appearance of cracks or abnormal growth in the appearance of the obtained GaN crystal, and no pits were found on the upper surface.
  • a GaN substrate as the nitride semiconductor single crystal substrate 12 was cut out from the GaN crystal.
  • the outer peripheral portion of the GaN crystal was not removed, and a multi-wire saw was used to cut perpendicularly to the crystal growth direction to obtain a GaN substrate having a thickness of 500 ⁇ m.
  • the GaN crystal cutting step no crack was generated in the GaN crystal, and six GaN substrates were obtained.
  • the obtained GaN substrate was subjected to OF and IF processing on the outer periphery using a beveling apparatus, and chamfered to a diameter of 49 mm.
  • lapping and polishing were performed on the front and back surfaces of the GaN substrate to finally finish a mirror substrate having a thickness of 400 ⁇ m. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
  • the dislocation density of the GaN substrate cut out from the outermost surface side of the GaN crystal was evaluated by the dark spot density observed by cathodoluminescence, it was 4 ⁇ 10 6 to 7 ⁇ 10 6 cm ⁇ when measured at 9 points in the plane. It was confirmed that it was in the range of 2 . Accordingly, it was confirmed that the dislocation density can be gradually lowered by reusing the nitride semiconductor single crystal substrate obtained in the above embodiment as a seed crystal.
  • Comparative Example 5 One of the GaN substrates obtained in Comparative Example 4 was selected without cracks, and this was used as a seed crystal in an HVPE furnace to grow the second nitride semiconductor single crystal layer 5 of Example 1.
  • a Si-doped GaN crystal having a thickness of 3 mm was homoepitaxially grown under the same conditions. The growth experiment was carried out several times. However, if the thickness of the GaN crystal exceeds 4 mm, cracks will occur in the GaN crystal with good reproducibility when slicing the grown GaN crystal. The thickness was set to 3 mm with a margin. There was no appearance of cracks or abnormal growth in the appearance of the GaN crystal thus obtained, and no pits were found on the upper surface.
  • a GaN substrate was cut out from the GaN crystal.
  • the outer peripheral portion of the GaN crystal was not removed, and a multi-wire saw was used to cut perpendicularly to the crystal growth direction to obtain a GaN substrate having a thickness of 500 ⁇ m. Since the thickness of the grown crystal was kept thin, no crack was generated in the crystal in the cutting process, and three GaN substrates were obtained.
  • the obtained GaN substrate was subjected to OF and IF processing on the outer periphery using a beveling apparatus, and chamfered to a diameter of 49 mm. Further, lapping and polishing were performed on the front and back surfaces of the GaN substrate, and finally, a mirror surface substrate having a thickness of 400 ⁇ m was finished. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
  • Example 5 Under the same conditions as in Example 1, a template was prepared by growing a Si-doped GaN crystal having a thickness of 5 mm as the second nitride semiconductor single crystal layer 5 on the template 10.
  • a conductive wax is applied to the GaN crystal side and attached to a fixing jig, and a crystal is engraved from the sapphire substrate side as the heterogeneous substrate 1 by using a cup-type diamond electrodeposition grindstone having an inner diameter of 52 mm. Removal work was performed. Here, the outer peripheral portion removal operation was completed while leaving a 1 mm thick region on the surface side of the GaN crystal.
  • the GaN crystal whose outer peripheral portion was ground and removed was cut perpendicular to the crystal growth direction using a wire electric discharge machine with the GaN crystal side attached to a fixing jig.
  • a GaN substrate as a nitride semiconductor single crystal substrate 6 having a thickness of 500 ⁇ m is obtained from the region from which the outer peripheral portion has been removed, and the region on the outermost surface side from which the outer peripheral portion has not been removed has a thickness. It was left as a substrate of about 1 mm.
  • the GaN substrate cut out to 500 ⁇ m was subjected to OF and IF processing on the outer periphery using a beveling device, and chamfered to a diameter of 50.8 mm.
  • lapping and polishing were performed on the front and back surfaces of the GaN substrate to finally finish a mirror substrate having a thickness of 400 ⁇ m. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
  • Example 6 The back surface (cut surface) side of the GaN substrate as the nitride semiconductor single crystal substrate 7 having an as-grown surface obtained in Example 5 is flattened by grinding so that the thickness of the central portion of the substrate becomes 800 ⁇ m. did.
  • This GaN substrate is cleaned, put in an HVPE furnace as a seed crystal substrate, and the third nitride semiconductor single crystal layer 13 is grown under the same conditions as the growth conditions of the second nitride semiconductor single crystal layer 5 of Example 1.
  • a 5 mm thick Si-doped GaN crystal was homoepitaxially grown.
  • the appearance of the obtained GaN crystal did not show any cracks or abnormal growth, and no pits were found on the top surface. Further, there is no problem in the subsequent cutting process, and the characteristics of the obtained GaN substrate as the nitride semiconductor single crystal substrate 14 are the GaN substrate as the nitride semiconductor single crystal substrate 12 fabricated in Example 5. Was equal to or better than. This confirmed that a GaN substrate having an as-grown surface can be used as a seed crystal.
  • a multilayer structure of a nitride semiconductor single crystal for forming a device is epitaxially grown. May be.
  • a method for manufacturing a nitride semiconductor single crystal substrate that can alleviate strain in a nitride semiconductor single crystal to be grown and suppress the generation of cracks, thereby efficiently obtaining a high-quality nitride semiconductor single crystal substrate.
  • heterogeneous substrate 2 first nitride semiconductor single crystal layer 3 groove 4 HAZ (heat affected zone) 5 Second nitride semiconductor single crystal layer 6, 7 Nitride semiconductor single crystal substrate 10 Template 11, 13 Third nitride semiconductor single crystal layer 12, 14, 15 Nitride semiconductor single crystal substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供する。 【解決手段】本発明の一態様において、異種基板１上に第一の窒化物半導体単結晶層２を成長させたテンプレート１０を準備する工程と、レーザー光の照射による第一の窒化物半導体単結晶層２及び異種基板１の溝加工により、テンプレート１０に複数の線状の溝から構成される溝３を形成し、異種基板１の溝加工と同時に、溝３の内表面に、前記レーザー光の照射による熱により形成される領域であるＨＡＺ４を形成する工程と、溝３が形成されたテンプレート１０上に、第二の窒化物半導体単結晶層５を成長させる工程と、第二の窒化物半導体単結晶層５から窒化物半導体単結晶基板６を切り出す工程と、を含む窒化物半導体単結晶基板の製造方法を提供する。

Description

窒化物半導体単結晶基板の製造方法
　本発明は、窒化物半導体単結晶基板の製造方法に関する。
　従来、窒化物半導体結晶をサファイア等の異種基板上に成長させる技術が知られている（例えば、特許文献１～４参照）。
　特許文献１によれば、異種基板上に窒化物半導体からなる下地層を形成した後、下地層を異種基板までエッチングして凹凸を形成し、その後、凹凸を有する下地層上に窒化物半導体を成長させる。凹部内には異種基板と窒化物半導体との間に空隙が形成されており、その状態で異種基板に電磁波を照射すると、異種基板と窒化物半導体をそれらの界面で分離することができる。
　特許文献２、３によれば、異種基板上に窒化物半導体からなる下地層を形成した後、下地層のみに凹凸を形成し、その後、凹凸を有する下地層上に窒化物半導体を成長させる。凹部内には異種基板と窒化物半導体との間に空隙が形成され、窒化物半導体は縦方向及び横方向に成長する。これにより、成長する窒化物半導体内の応力が緩和される。
　特許文献４によれば、異種基板上に窒化物半導体からなる下地層を形成した後、下地層に設けられた溝内に露出する異種基板の表面に溝を形成し、その後、下地層上に窒化物半導体を成長させる。凹部内には異種基板と窒化物半導体との間に空隙が形成される。異種基板の表面に溝が形成されているため、異種基板と成長した窒化物半導体との熱膨張率の差により応力が発生した際に、異種基板が割れ、窒化物半導体内の応力を緩和することができる。
特開２００１－１７６８１３号公報 特開２００３－１２４５７６号公報 特表２０１３－５０４８６５号公報 特開２０１１－０５７４７９号公報
　本発明の目的の１つは、成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供することにある。
　本発明の一態様は、上記目的を達成するために、［１］～［１６］の窒化物半導体単結晶基板の製造方法を提供する。
［１］異種基板上に第一の窒化物半導体単結晶層を成長させたテンプレートを準備する工程と、レーザー光の照射による前記第一の窒化物半導体単結晶層及び前記異種基板の溝加工により、前記テンプレートに複数の線状の溝を形成し、前記異種基板の溝加工と同時に、前記複数の線状の溝の内表面に、前記レーザー光の照射による熱により形成される領域であるＨＡＺを形成する工程と、前記複数の線状の溝が形成された前記テンプレート上に、第二の窒化物半導体単結晶層を成長させる工程と、前記第二の窒化物半導体単結晶層から窒化物半導体単結晶基板を切り出す工程と、を含む窒化物半導体単結晶基板の製造方法。
［２］前記レーザー光の波長が３００ｎｍ以上である、前記［１］に記載の窒化物半導体単結晶基板の製造方法。
［３］前記レーザー光がＣＷレーザー光又はパルス幅が１ナノ秒以上のパルスレーザー光である、前記［１］又は［２］に記載の窒化物半導体単結晶基板の製造方法。
［４］前記第一の窒化物半導体単結晶層の溝加工と、前記異種基板の溝加工及び前記ＨＡＺの形成とは、前記レーザー光の一度の照射により連続的に行われる、又は複数回の照射により段階的に行われる、前記［１］～［３］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［５］　前記第一の窒化物半導体単結晶層が、ＭＯＣＶＤ法又はＨＶＰＥ法で成長したＡｌXＧａ(1-X)Ｎ（０≦Ｘ≦１）結晶である、前記［１］～［４］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［６］前記第二の窒化物半導体単結晶層は、ＨＶＰＥ法で成長されたＡｌYＧａ(1-Y)Ｎ（０≦Ｙ≦１）結晶である、前記［１］～［５］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［７］前記複数の線状の溝は、前記第一の窒化物半導体単結晶層の下面における幅と、前記異種基板の上面における幅が等しい、前記［１］～［６］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［８］前記異種基板がサファイア基板であり、
　前記異種基板内の前記複数の線状の溝の深さが２００μｍ以下である、前記［１］～［７］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［９］前記複数の線状の溝の前記第一の窒化物半導体単結晶層の上面における幅が、１０μｍ以上１００μｍ以下である、前記［１］～［８］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［１０］前記第一の窒化物半導体単結晶層の上面が、前記第一の窒化物半導体単結晶層を構成する窒化物半導体単結晶のｃ面又はｃ面から５°以内で傾斜した面であり、前記複数の線状の溝が、前記窒化物半導体単結晶のａ面又はｍ面と平行な直線状の溝であり、前記の複数の線状の溝のパターンが、前記テンプレートの中心軸に対して３回又は６回の回転対称性を有する、前記［１］～［９］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［１１］前記複数の線状の溝は、互いに平行な等間隔に配列された直線状の溝を含み、前記互いに平行な等間隔に配列された直線状の溝のピッチが１００μｍ以上かつ１０ｍｍ以下である、前記［１］～［１０］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［１２］前記第一の窒化物半導体単結晶層は、前記複数の線状の溝により、複数の面積の等しい領域に区画される、前記［１］～［１１］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［１３］前記第二の窒化物半導体単結晶層を前記複数の線状の溝の上部を覆う連続膜となるように成長させる、前記［１］～［１２］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［１４］前記複数の線状の溝により区画された前記第一の窒化物半導体単結晶層の領域の形状に対応した凹凸を成長界面に残した状態で、前記第二の窒化物半導体単結晶層を成長させる、前記［１］～［１３］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［１５］前記第一の窒化物半導体単結晶層を実質的にアンドープで成長させ、前記第二の窒化物半導体単結晶層に不純物をドープして成長させる、前記［１］～［１４］のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
［１６］濃度５×１０17ｃｍ-3以上の前記不純物をドープして成長させる、前記［１５］に記載の窒化物半導体単結晶基板の製造方法。
　本発明によれば、成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供することができる。
図１Ａは、第１の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図１Ｂは、第１の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図１Ｃは、第１の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図１Ｄは、第１の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図１Ｅは、第１の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図２Ａは、テンプレート上に形成される溝のパターンの一例を表す上面図である。 図２Ｂは、テンプレート上に形成される溝のパターンの一例を表す上面図である。 図３Ａは、テンプレート上に形成される溝のパターンの一例を表す上面図である。 図３Ｂは、テンプレート上に形成される溝のパターンの一例を表す上面図である。 図４Ａは、テンプレート上に形成される溝のパターンの一例を表す上面図である。 図４Ｂは、テンプレート上に形成される溝のパターンの一例を表す上面図である。 図５Ａは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図５Ｂは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図５Ｃは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図６Ａは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図６Ｂは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。 図６Ｃは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。
〔第１の実施の形態〕
　図１Ａ～１Ｅは、第１の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。
　まず、図１Ａに示されるように、窒化物半導体と異なる材料からなる異種基板１を用意する。次に、図１Ｂに示されるように、異種基板１上に第一の窒化物半導体単結晶層２をヘテロエピタキシャル成長させ、テンプレート１０を得る。次に、図１Ｃに示されるように、テンプレート１０に溝３を形成する。このとき、溝３の内表面にＨＡＺ（Heat Affected Zone、熱影響部）４が形成される。次に、図１Ｄに示されるように、溝加工を施したテンプレート１０上に、第二の窒化物半導体単結晶層５をエピタキシャル成長させる。次に、図１Ｅに示されるように、第二の窒化物半導体単結晶層５から窒化物半導体単結晶基板６を切り出す。以下、これらの各工程について、詳細を説明する。
　まず、図１Ａに示されるように、窒化物半導体と異なる材料からなる異種基板１を用意する。異種基板１の直径は、最終的に得られる第二の窒化物半導体基板５の目標直径を基準に、結晶成長後の加工処理により除去される第二の窒化物半導体単結晶層５の外周部の厚さ等を考慮して決定される。第二の窒化物半導体単結晶層５の外周部を除去する工程については、後述する。
　異種基板１としては、サファイア基板を用いることが好ましい。具体的には、例えば、ＧａＮエピタキシャル結晶成長用に市販されている、直径６５ｍｍ、厚さ４００μｍのｃ面サファイア基板を用いることができる。
　サファイア基板に比べると、ＨＡＺ４の形成具合や、結晶成長時の安定性（反応性）、入手の容易さなどの点で使用上の制約が多いが、Ｓｉ基板、ＧａＡｓ基板、ＺｎＯ基板、Ｇａ2Ｏ3基板等も用いることができる。
　次に、図１Ｂに示されるように、異種基板１上に第一の窒化物半導体単結晶層２をヘテロエピタキシャル成長させる。これにより、異種基板１と第一の窒化物半導体単結晶層２から構成されるテンプレート１０が得られる。
　第一の窒化物半導体単結晶層２は、組成式ＡｌxＧａ(1-x)Ｎ（０≦ｘ≦１）で表される窒化物半導体単結晶からなる。第一の窒化物半導体単結晶層２は、例えば、厚さ２μｍのアンドープＧａＮ薄膜である。
　第一の窒化物半導体単結晶層２は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法又はＨＶＰＥ（Hydride Vapor Phase Epitaxy）法により形成されることが好ましい。これは、これらの方法によりサファイア等の異種基板上へ窒化物半導体単結晶層を成長させる技術が既に確立されており、結晶性の良い窒化物半導体単結晶を表面に有するテンプレートが得られやすいためである。
　また、第一の窒化物半導体単結晶層２の結晶性を高め、表面の平坦性を確保するために、ＧａＮのヘテロエピタキシャル成長に広く用いられている、低温バッファ層挿入技術を適用することが望ましい。低温バッファ層を用いてサファイア基板上にＧａＮ結晶をヘテロエピタキシャル成長させる技術は、例えば、特許第３０２６０８７号公報に開示されている。
　窒化物半導体単結晶を異種基板１上に直接成長させる場合には、成長初期に窒化物半導体単結晶の３次元島状成長が起こり、これに起因して窒化物半導体単結晶内に応力が発生する。本実施の形態においては、異種基板１上に第一の窒化物半導体単結晶層２を形成し、その上に第二の窒化物半導体単結晶層５を成長させるため、３次元島状成長が起こらず、初めからステップフローモードで結晶成長が進行する。このため、第二の窒化物半導体単結晶層５中に生じる応力を低減し、歪みを抑えることができる。
　第一の窒化物半導体単結晶層２の厚さは、１μｍ以上かつ１０μｍ以下であることが好ましい。第一の窒化物半導体単結晶層２は、異種基板１上のヘテロエピタキシャル成長により形成されるため、成長の初期は３次元島状成長であり、その表面が平坦な連続膜になるためには、ある程度の厚さまで成長させる必要がある。第一の窒化物半導体単結晶層２の厚さが１μｍよりも薄いと、表面にピットが発生してしまい、その上に第二の窒化物半導体単結晶層５をステップフローモードで成長させることが難しくなる。また、第一の窒化物半導体単結晶層２の厚さが１０μｍよりも厚いと、異種基板１と第一の窒化物半導体単結晶層２との線膨張係数差に起因してテンプレート１０が大きく反ってしまい、次工程の溝加工が困難になるばかりでなく、ひどい場合には、第一の窒化物半導体単結晶層２中にクラックが生じてしまう。
　また、異種基板１上に成長した第一の窒化物半導体単結晶層２の上面は、例えば、第一の窒化物半導体単結晶層２を構成する窒化物半導体単結晶のｃ面又はｃ面から５°以内で傾斜した面である。第一の窒化物半導体単結晶層２の上面がｃ面から傾斜した面である場合には、ｃ面からのオフセット角（傾斜角）が５°以内であることが好ましい。オフセット角が５°を超えると、第二の窒化物半導体単結晶層５が溝３上でラテラル成長して会合する際の界面形状が乱れて、異常成長や未成長領域が発生しやすくなるためである。第二の窒化物半導体単結晶層５のラテラル成長については、後述する。
　次に、図１Ｃに示されるように、第一の窒化物半導体単結晶層２及び異種基板１に溝加工を施すことにより、テンプレート１０に異種基板１の内部にまで達する溝３を形成する。溝３は、複数の線状の溝で構成される。例えば、溝３を構成する線状の溝は直線状の溝であり、直線状の溝の幅は４０μｍ、深さは６０μｍ、溝のピッチ（隣接する溝の中央間の距離）は、１ｍｍである。
　ここで、特定条件下におけるレーザー加工で溝３を形成することにより、異種基板１内の溝３の内表面にＨＡＺ４が形成される。ＨＡＺとは、一般的には、熱影響部を意味する溶接用語であるが、本発明においては、異種基板１に特定条件下のレーザー光を照射したときに、加熱により組成の変化した領域と定義する。異種基板１のＨＡＺ４の周辺には、偏光を利用した歪観察により、局所的な歪みの蓄積した領域が観察される。
　未加工のテンプレート１０上に第二の窒化物半導体単結晶層５を成長させると、第一の窒化物半導体単結晶層２に蓄積された歪みに抗おうとして、第二の窒化物半導体単結晶層５内に応力が生じる。そこで、本実施の形態のように、溝３を形成したテンプレート１０上に第二の窒化物半導体単結晶層５を成長させることにより、第二の窒化物半導体単結晶層５をクラックの発生を抑えつつ気相エピタキシャル成長させることができる。溝３は、第一の窒化物半導体単結晶層２の歪みに起因して生じる第二の窒化物半導体単結晶層５中の応力を解放し、歪みを低減することができる。
　しかしながら、溝３が形成された場合、結晶成長開始領域となるテンプレート１０の表面が溝３により区画されるため、第二の窒化物半導体単結晶層５の成長開始直後に、各区画から成長を開始した結晶同士が溝３上で会合して溝３上を覆う。この会合時の結晶格子のずれに起因して、第二の窒化物半導体単結晶層５に歪みが生じるおそれがある。
　この問題を解決するため、鋭意研究を行った結果、本発明者らは、溝３の内表面にＨＡＺ４が形成されている場合には、上記の溝３上での結晶の会合時の結晶格子のずれに起因する第二の窒化物半導体単結晶層５の歪みをＨＡＺ４が吸収緩和し、結晶性の優れた第二の窒化物半導体単結晶層５が成長することを見出した。
　また、ＨＡＺ４は、異種基板１の強度を局所的に低下させる効果も有するため、結晶冷却時において、異種基板１と第二の窒化物半導体単結晶層５との線膨張係数差に起因する大きな歪みが第二の窒化物半導体単結晶層５に生じた際に、異種基板１にクラックを優先的に発生させることにより、第二の窒化物半導体単結晶層５の歪みを開放することができる。
　溝３のレーザー加工には、例えば、市販のＮｄ：ＹＡＧレーザーの高調波を用いた波長５３２ｎｍや波長３５５ｎｍ等のＣＷ（連続波発振）レーザー加工機やパルス発振レーザーを用いることができる。
　溝３を形成する際にＨＡＺ４を形成するためのレーザー加工の条件は、レーザー光の照射により、溝３の内表面からある程度の深さまでの領域が加熱されるような条件である。具体的には、レーザー光の波長が３００ｎｍ以上であることが好ましく、また、ＣＷレーザー又はパルス幅が１ナノ秒以上のパルスレーザーであることが好ましい。
　レーザー光の波長が３００ｎｍよりも短い場合、サファイア基板等の異種基板１のレーザー光の吸収効率が高くなるために、加熱される領域が溝３の内表面の極近傍に限定されてしまう。また、レーザーのパルス幅が１ナノ秒より短い場合、レーザーのピーク強度が高くなるために、光エネルギーにより異種基板１の分子結合が切断され、周辺部分に熱拡散せずに分子を除去する「アブレーション」という現象により加工が進行するため、やはり加工界面での発熱が生じにくい。これらの加工条件では、異種基板１の内部にまで熱が伝わらず、十分な深さのＨＡＺ４が形成されない。
　一方、溝３の形成時に異種基板１にクラックが発生するほど深くまでＨＡＺ４が形成されることは避けなければならないため、第二の窒化物半導体単結晶層５の歪みを十分に緩和し、かつ、溝３の形成時に異種基板１にクラックが発生しない程度の深さのＨＡＺ４を形成するようにレーザー光の波長やパルス幅を設定することが求められる。
　ＨＡＺ４は、異種基板１の表面近傍にのみ形成されてもよいが、図１Ｃに示されるように、溝３をレーザー加工する際に溝３の内表面に形成されることが好ましい。レーザー加工により溝３を形成する場合には、発熱によりＨＡＺ４を形成できるだけでなく、ダイシング加工等の他の加工法と比べて複雑なパターンの溝３を形成できるという利点がある。例えば、後述する図３Ａ、図３Ｂに示されるような複雑なパターンをダイシング加工により形成することは困難であるが、レーザーの照射位置をＣＡＤ（Computer Aided Design）と連動させて制御できるレーザー加工機によれば、容易に形成することができる。
　また、レーザー加工によれば、一度のレーザー光の照射により第一の窒化物半導体単結晶層２の溝加工と異種基板１の溝加工を連続的に行ってもよいが、テンプレート１０の同じ位置に重ねてレーザーを照射することも可能であるため、複数回のレーザー光の照射により溝３の形成を段階的に行うこともできる。すなわち、テンプレート１０に一度レーザーを照射して第一の窒化物半導体単結晶層２に溝加工を施した後、同じ箇所に再度レーザーを照射して異種基板１に溝加工を施し、同時にＨＡＺ４を形成することができる。この場合、より確実に異種基板１にレーザーを照射することができる。また、異種基板１に複数回レーザーを照射することにより、第二の窒化物半導体単結晶層５の歪みを効果的に緩和することのできる、十分な深さのＨＡＺ４を形成することができる。
　レーザー加工機で溝加工を施す場合、溝３の内部や周囲に第一の窒化物半導体単結晶層２や異種基板１の加工屑（例えば、ＧａＮやサファイアの加工屑）が付着する。これを除去するために、溝加工を施したテンプレート１０を純水や有機溶剤を用いた超音波洗浄や、酸を用いたバブリング洗浄（例えば、塩酸と過酸化水素水の混合液による洗浄）を行い、その後、純水でよく洗浄することが好ましい。十分な洗浄を行うことにより、テンプレート１０上に成長させる第二の窒化物半導体単結晶層５の異常成長の起点となりやすい第一の窒化物半導体単結晶層２の加工屑を除去することができる。加熱した燐酸と硫酸の混酸等のエッチャントを用いて、第一の窒化物半導体単結晶層２の加工屑をエッチング除去することも可能であるが、ＧａＮ等の窒化物半導体を溶解することのできるエッチャントは、往々にしてサファイア基板に形成されたＨＡＺ４も溶解除去してしまうため、異種基板１がサファイア基板である場合には、注意が必要である。
　溝３を構成する線状の溝の第一の窒化物半導体単結晶層２の上面における幅は、１０μｍ以上かつ１００μｍ以下であることが好ましい。溝３の第一の窒化物半導体単結晶層２の上面における幅が１０μｍよりも狭いと、ＨＡＺ４の深さが不十分となる場合があり、その場合には、第二の窒化物半導体単結晶層５を成長させる際に、結晶会合部で発生する歪みを十分に緩和することが難しくなる。一方、溝３の第一の窒化物半導体単結晶層２の上面における幅が１００μｍよりも広いと、ラテラル成長する第二の窒化物半導体単結晶層５が溝３の上部を覆いきれなくなる場合があり、その場合には、第二の窒化物半導体単結晶層５中に溝３内で核生成して成長する結晶が混入し、第二の窒化物半導体単結晶層５の結晶性が悪くなってしまう。
　溝３を構成する線状の溝は、第一の窒化物半導体単結晶層２の下面における幅と異種基板１の上面における幅とがほぼ等しく、異種基板１の溝の内面以外の面がテンプレート１０の表面側に露出していないことが好ましい。第一の窒化物半導体単結晶層２内の幅は、異種基板１内の幅より狭くても構わないが、そのような形状の溝加工を施すことは、技術的に難しい。逆に、第一の窒化物半導体単結晶層２内の幅が、異種基板１内の幅よりも広いと、第二の窒化物半導体単結晶層５を成長させる際に、第一の窒化物半導体単結晶層２上の結晶成長モードとは異なる、異種基板１の表面の露出に起因する結晶成長モードが出現して、成長する第二の窒化物半導体単結晶層５の結晶性を乱す原因となる。
　溝３を構成する線状の溝の、第一の窒化物半導体単結晶層２内の幅と異種基板１内の幅をほぼ等しくするためには、第一の窒化物半導体単結晶層２の溝加工と異種基板１の溝加工は同一の工程において、すなわち一度のレーザー光の照射により連続的に行われることが好ましい。
　また、異種基板１がサファイア基板である場合、異種基板１内の溝３の深さは、溝３の開口幅以上２００μｍ以下であることが好ましく、開口幅以上１００μｍ以下であることがより好ましい。サファイアは、窒化物半導体と異なり、加熱しても溶融物が飛びにくいため、ＨＡＺ４が形成されるような条件でのレーザー加工により深い溝３を形成することは比較的難しい。２００μｍよりも深い溝３を形成しようとすると、溝３内で溶解したサファイアを溝３の外へ排出しにくくなり、それがサファイア基板へのレーザーの照射を妨げて溝３の底部のＨＡＺ４の形成を困難にする。また、溶解したサファイアが再凝固する際に大きな歪みを生じるため、第二の窒化物半導体単結晶層５を成長させる前にサファイア基板や第一の窒化物半導体単結晶層２中に細かいクラックが発生するリスクが高まる。異種基板１内の溝３の深さが開口幅よりも浅いと、溝３内で核発生した多結晶が外に出てきて、第二の窒化物半導体単結晶層５の結晶性を劣化させる恐れがある。
　また、溝３のパターンは、周期性を有することが好ましい。これにより、第二の窒化物半導体単結晶層５が溝３上を覆って成長する時刻をテンプレート１０の面内でほぼ均一にして、第二の窒化物半導体単結晶層５の品質の均一性を高めることができる。
　また、溝３が平行な複数の直線状の溝、又はそれらの組み合わせから形成される場合、互いに平行な溝は等間隔に配列され、かつ、各溝の中央の間隔（ピッチ）は、１００μｍ以上かつ１０ｍｍ以下であることが好ましく、５ｍｍ以下であることがより好ましい。溝の間隔が１００μｍよりも狭いと、第二の窒化物半導体単結晶層５が溝３の上部でラテラル成長して会合するときの会合界面密度が高まる場合があり、その場合には、結晶成長のステップフローモードが崩れて３次元島状成長モードに移行しやすくなる。結晶成長モードが３次元島状成長モードになると、第二の窒化物半導体単結晶層５中に新たに大きな歪みが発生してしまう。一方、溝の間隔が１０ｍｍよりも広いと、異種基板１内のＨＡＺ４の密度が下がる場合があり、その場合には、第二の窒化物半導体単結晶層５中に残留する歪みが増加してしまう。
　図２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ、４Ｂは、それぞれテンプレート１０上に形成される溝３のパターンの一例を表す上面図である。図２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ、４Ｂに示される第一の窒化物半導体単結晶層２の上面は、第一の窒化物半導体単結晶層２を構成する単結晶のｃ面であり、第一の窒化物半導体単結晶層２を構成する単結晶のｃ軸が紙面に垂直に向いている。図２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ、４Ｂに示される溝３は、複数の線を組み合わせた格子状パターンを有し、全ての溝が繋がっている。
　図２Ａ、２Ｂに示される溝３は、正三角形を並べた格子状のパターンを有する。なお、溝３が、この格子状のパターンに含まれる１つの正三角形の中心がテンプレート１０の中心軸上に位置するように形成される場合、図２Ａ、２Ｂに示される溝３のパターンは、テンプレート１０の中心軸に対して３回の回転対称性を有する。また、溝３が、正三角形の頂点がテンプレート１０の中心軸上に位置するように形成される場合、図２Ａ、２Ｂに示される溝３のパターンは、テンプレート１０の中心軸に対して６回の回転対称性を有する。
　図３Ａ、３Ｂに示される溝３は、正六角形を並べた格子状のパターンを有する。なお、溝３が、この格子状のパターンに含まれる１つの正六角形の中心がテンプレート１０の中心軸上に位置するように形成される場合、図３Ａ、３Ｂに示される溝３のパターンは、テンプレート１０の中心軸に対して６回の回転対称性を有する。また、溝３が、正六角形の頂点がテンプレート１０の中心軸上に位置するように形成される場合、図３Ａ、３Ｂに示される溝３のパターンは、テンプレート１０の中心軸に対して３回の回転対称性を有する。
　図４Ａ、４Ｂに示される溝３は、正六角形と正三角形を並べた格子状のパターンを有する。なお、溝３が、この格子状のパターンに含まれる１つの正六角形の中心がテンプレート１０の中心軸上に位置するように形成される場合、図４Ａ、４Ｂに示される溝３のパターンは、テンプレート１０の中心軸に対して６回の回転対称性を有する。また、溝３が、正三角形の中心がテンプレート１０の中心軸上に位置するように形成される場合、図４Ａ、４Ｂに示される溝３のパターンは、テンプレート１０の中心軸に対して３回の回転対称性を有する。
　図２Ａ、３Ａに示される溝３のパターンは、第一の窒化物半導体単結晶層２を構成する単結晶のａ軸に平行（ｍ軸に垂直）な線の組み合わせにより構成され、図２Ｂ、３Ｂに示される溝３のパターンは、第一の窒化物半導体単結晶層２を構成する単結晶のｍ軸に平行（ａ軸に垂直）な線の組み合わせにより構成される。
　また、第一の窒化物半導体単結晶層２の上面がｃ面又はｃ面から５°以内で傾斜した面である場合には、溝３のパターンが、第一の窒化物半導体単結晶層２の窒化物半導体単結晶のａ軸又はｍ軸に平行な線の組み合わせにより構成される（溝３が第一の窒化物半導体単結晶層２の窒化物半導体単結晶のａ面又はｍ面に平行な溝の組み合わせにより構成される）、テンプレート１０の中心軸に対する３回対称性又は６回対称性を有するパターンであることが好ましい。この場合、第二の窒化物半導体単結晶層５がラテラル成長で溝３の上部を覆った際に、隣接する結晶同士がスムーズに結合しやすくなり、未成長領域が残りにくくなるとともに、ステップフロー成長モードを乱さずに第二の窒化物半導体単結晶層５の結晶成長界面を平坦な連続膜にすることができる。
　特に、異種基板１がサファイア基板であり、溝３が窒化物半導体単結晶のａ面に平行な溝の組み合わせにより構成される場合は、溝３を構成する直線状の溝がサファイアの容易劈開面と平行になる。このため、異種基板１の溝３の直下の領域の強度が下がり、第二の窒化物半導体単結晶層５に歪みが生じたときに異種基板１にクラックが生じやすくなり、第二の窒化物半導体単結晶層５の歪みを効果的に開放することができる。
　図２Ａ、２Ｂ、３Ａ、３Ｂに示される溝３は、第一の窒化物半導体単結晶層２を複数の面積のほぼ等しい領域（正三角形の領域）に区画する。第一の窒化物半導体単結晶層２を複数の面積のほぼ等しい領域に区画することにより、その上に成長する第二の窒化物半導体単結晶層５の表面の凹凸を少なくすることができ、第二の窒化物半導体単結晶層５の成長をスムーズに進行させるとともに、第二の窒化物半導体単結晶層５から切り出される窒化物半導体単結晶基板の特性の面内均一性を高めることができる。
　なお、ＨＶＰＥの成長条件によっては、溝３により区画された第一の窒化物半導体単結晶層２の領域の形状に対応した凹凸を成長界面に残したまま第二の窒化物半導体単結晶層５を成長させることも可能である。第二の窒化物半導体単結晶層５が連続膜の形態を保って厚く成長できれば、成長界面が平坦であっても、凹凸を有していてもよい。結晶内部の転位密度分布を制御するなどの目的で、第二の窒化物半導体単結晶層５の表面に故意に凹凸を形成して成長させることが有効な場合もある。大きな凹凸を形成して結晶成長を行わせたいような場合は、図４Ａ、４Ｂに示されるような、第一の窒化物半導体単結晶層２を異なる面積の領域に区画するパターンの溝３を形成すればよい。
　図４Ａ、４Ｂに示される溝３は、第一の窒化物半導体単結晶層２を面積の異なる二種の領域（正六角形の領域と正三角形の領域）に区画する。図４Ａ、４Ｂに示されるテンプレート１０上に第二の窒化物半導体単結晶層５を成長させると、面積の大きい領域（図４Ａ、４Ｂに示される例では正六角形の領域）上の成長界面よりも、面積の小さい領域（図４Ａ、４Ｂに示される例では正三角形の領域）上の成長界面が低くなり、第二の窒化物半導体単結晶層５の表面に凹凸が形成される。このように、溝３のパターンにより、第二の窒化物半導体単結晶層５の表面の凹凸を制御することができる。
　図４Ａに示される溝３のパターンは、第一の窒化物半導体単結晶層２の窒化物半導体単結晶のａ軸に平行（ｍ軸に垂直）な線の組み合わせにより構成され、図４Ｂに示される溝３のパターンは、第一の窒化物半導体単結晶層２の窒化物半導体単結晶のｍ軸に平行（ａ軸に垂直）な線の組み合わせにより構成される。
　溝３のパターンは、菱形模様や、同心円パターン等の他のパターンであってもよい。また、溝３は、不連続な多数の溝から構成されてもよい。また、溝３の幅や深さは、テンプレート１０の面内で変化してもよい。また、溝３の一部がテンプレート１０の裏面側へ貫通していてもよい。また、異種基板１の裏面側にも溝加工が施されてもよい。
　次に、図１Ｄに示されるように、溝加工を施したテンプレート１０上に、第二の窒化物半導体単結晶層５をエピタキシャル成長させる。第二の窒化物半導体単結晶層５は、組成式ＡｌYＧａ(1-Y)Ｎ（０≦Ｙ≦１）で表される窒化物半導体単結晶からなり、特に、ＧａＮ結晶からなることが好ましい。第二の窒化物半導体単結晶層５は、例えば、厚さ５ｍｍのＳｉドープＧａＮ結晶層である。
　第二の窒化物半導体単結晶層５は、窒化物半導体単結晶基板を切り出すために十分な厚さを有する必要があるため、結晶成長速度の速いＨＶＰＥ法で成長させることが望ましい。また、ＨＶＰＥ法は、ホットウォール構造のリアクタ内で結晶成長を行うため、コールドウォール構造のリアクタ内で結晶成長を行うＭＯＣＶＤ法に比べて、溝加工を施したテンプレート１０上に結晶成長をさせる場合でも、基板面内の成長領域に温度分布が付きにくく、均質な結晶成長を実現しやすいというメリットがある。ＧａＮのＨＶＰＥ法による成長技術の詳細は、例えば、特許第３５５３５８３号公報に開示されている。ＨＶＰＥ法でＧａＮを成長する際にＳｉをドーピングする技術の詳細は、例えば、特許第３２７９５２８号公報に開示されている。なお、フラックス法やアンモノサーマル法などの液相成長法により第二の窒化物半導体単結晶層５を成長させてもよい。
　第一の窒化物半導体単結晶層２と第二の窒化物半導体単結晶層５は、同じ組成を有することが好ましい。これは、第一の窒化物半導体単結晶層２と第二の窒化物半導体単結晶層５の格子不整合に起因する、第二の窒化物半導体単結晶層５中における歪や欠陥の発生を抑えるためである。
　第一の窒化物半導体単結晶層２を実質的にアンドープで成長し、第二の窒化物半導体単結晶層５は不純物を故意にドープして成長させることができる。ここで、実質的にアンドープとは、不純物を故意にドープしないという意味である。ＨＶＰＥ成長の場合、故意に不純物をドープしなくても、炉内の石英治具に起因したＳｉやＯが結晶中に混入し、通常はｎ型の結晶が成長するが、このような故意に不純物をドープせず、極力低い不純物濃度になるように成長した結晶をここではアンドープ結晶と定義する。なお、第二の窒化物半導体単結晶層５は実質的にアンドープで成長させても良い。
　異種基板１上に薄い第一の窒化物半導体単結晶層２を平坦に成長させる場合は、不純物濃度は極力低いことが望ましい。結晶に不純物をドープすると、成長界面に吸着した不純物原子が窒化物半導体の初期成長核の形成を阻害し、３次元島状成長を促進させるため、結晶表面が平坦化しにくくなるからである。一方で、各種のデバイスを作成するための窒化物半導体単結晶基板６を切り出す第二の窒化物半導体単結晶層５には、窒化物半導体単結晶基板の導電性を制御するために不純物を故意にドープすることが求められる。窒化物半導体単結晶基板６にドープする不純物元素としては、Ｓｉ、Ｓ、Ｓｅ、Ｇｅ、Ｏ、Ｆｅ、Ｍｇ、Ｚｎ等がよく用いられる。また、窒化物半導体単結晶基板６に要求される結晶中の不純物濃度は、通常５×１０17ｃｍ-3以上、多い場合は１×１０18ｃｍ-3以上となる。この場合、第二の窒化物半導体単結晶層５には、Ｓｉ、Ｓ、Ｓｅ、Ｇｅ、Ｏ、Ｆｅ、Ｍｇ、Ｚｎ等の不純物が、５×１０17ｃｍ-3以上の濃度、あるいは１×１０18ｃｍ-3以上の濃度でドープされる。
　しかし、アンドープ結晶上に、不純物を高濃度にドープした結晶を成長させると、両者の格子定数差に起因した歪が発生し、結晶欠陥が発生したり結晶にクラックが生じたりする。そこで、通常は、不純物をドープする結晶を成長させる際に、不純物のドープ量を徐々に増加させて、結晶中の不純物濃度をアンドープの状態から徐々に高めていくことで、歪みの局所的な蓄積を緩和するなどの方策が採られるが、こうして成長した結晶から切り出された基板は、結晶の成長初期に形成された部位で不純物濃度が低くなっているため、基板間の電気特性のばらつきが大きくなる問題や、製品仕様を満たさない領域ができるため歩留まりが悪いといった問題がある。
　一方、本実施の形態によれば、アンドープの第一の窒化物半導体単結晶層２と不純物を高濃度にドープした第二の窒化物半導体単結晶層５の格子定数差に起因した歪みを、テンプレート１０に設けた溝３の内表面に形成されたＨＡＺ４により解放することができ、第二の窒化物半導体単結晶層５中に歪みが蓄積されにくい。このため、アンドープの第一の窒化物半導体単結晶層２上に、不純物を高濃度にドープした第二の窒化物半導体単結晶層５を直接成長させることができる。
　第二の窒化物半導体単結晶層５は、次工程で窒化物半導体単結晶基板を切り出すために、ある程度の厚さを有することが求められる。自立した窒化物半導体単結晶基板が十分な強度を有するためには、例えば、径が５０ｍｍである場合、スライス直後の状態で少なくとも３５０μｍの厚さが必要であり、スライスの切り代を考慮すると、第二の窒化物半導体単結晶層５の厚さは５００μｍ以上であることが求められる。更に言えば、結晶中の結晶方位のばらつきや転位密度は、結晶が厚くなるほど改善効果が高まるため、第二の窒化物半導体単結晶層５は、より厚く成長させた方が有利である。このため、第二の窒化物半導体単結晶層５の厚さは５００μｍ以上であることが好ましく、１ｍｍ以上であることがより好ましい。
　第二の窒化物半導体単結晶層５は、テンプレート１０の第一の窒化物半導体単結晶層２上をラテラル（沿面）成長し、溝３の開口部を覆う連続膜となる。ここで、第二の窒化物半導体単結晶層５中の空隙や未成長領域の発生を防ぐためには、第二の窒化物半導体単結晶層５の成長開始直後からラテラル成長が始まり、可及的速やかに溝３の開口部が第二の窒化物半導体単結晶層５により覆い尽くされることが好ましい。第二の窒化物半導体単結晶層５中に空隙や未成長領域が形成されると、第二の窒化物半導体単結晶層５中に歪が発生しやすく、加工時の割れの原因となる。また、第二の窒化物半導体単結晶層５から切り出した窒化物半導体単結晶基板に貫通孔や大きなピットを生じさせることにつながり、良質な窒化物半導体単結晶基板の取得を阻害する要因となる。
　溝３の開口部を第二の窒化物半導体単結晶層５で速やかに覆うためには、第二の窒化物半導体単結晶層５の結晶成長条件を最適化すればよい。例えば、第二の窒化物半導体単結晶層５としてＧａＮ単結晶をＨＶＰＥ法で成長する場合には、成長時の基板温度を高くするほどラテラル成長させやすくなる。炉の構造や他の結晶成長条件にもよるが、例えばテンプレート１０の表面温度が１０００℃以上、できれば１０５０℃以上であるとラテラル成長させやすい。また、原料のＶ／III比（基板に供給するＶ族原料とIII族原料のモル比）は低い方が、ラテラル成長させやすくなる。これも、炉の構造や他の結晶成長条件によるが、例えばＶ／III比が１０以下、できれば５以下であると、ラテラル成長させやすい。また、成長時の雰囲気ガスの組成は、水素ガス濃度が低いほどラテラル成長させやすく、できれば原料のキャリアガス中には水素ガスを含まないことが望ましい。これらは、第二の窒化物半導体単結晶層５が溝３上をラテラル成長する際に望ましい成長条件であり、一旦溝３の上部を結晶が覆ってしまえば、これらの成長条件を変更しても構わない。
　次に、図１Ｅに示されるように、第二の窒化物半導体単結晶層５から、窒化物半導体単結晶基板６を切り出す。ここで、第二の窒化物半導体単結晶層５の最表面側から切り出される、上面に凹凸を有する基板を窒化物半導体単結晶基板７とする。第二の窒化物半導体単結晶層５の切断には、ＳｉやＧａＡｓ結晶の切断に一般的に使用されているマルチワイヤーソーを用いることができる。マルチワイヤーソーによるＧａＮ結晶の切断技術は、例えば、特開２０１３－０３２２７８号公報に開示されている。また、内周刃スライサー、外周刃スライサー、（マルチ）ワイヤーソー、ワイヤー放電加工機等を用いた既存技術を用いてもよい。切り出した窒化物半導体単結晶基板６の表面には、一般的にソーマークや加工歪が残っていることが多いので、切断後の窒化物半導体単結晶基板６の表裏面に、これらを除去するための研磨加工を施すことが好ましい。
　ここで、窒化物半導体単結晶基板６を切り出す際の結晶の割れを抑制するため、結晶の切断加工に先立って、前述のように、非ｃ面成長領域を含む結晶外周部の厚さ５ｍｍ以上の領域を除去することが好ましい（図示は省略）。表面がｃ面のテンプレート１０上に第二の窒化物半導体単結晶層５を成長させた場合、第二の窒化物半導体単結晶層５の大部分の領域の表面もｃ面となるが、外周部に結晶成長界面がｃ面ではない領域（非ｃ面成長領域）ができる。この非ｃ面成長領域は、成長界面がｃ面で成長した領域と比較して、不純物原子の取り込み効率に差があることが判っており、非ｃ面成長領域とｃ面成長領域との界面付近に、それぞれの領域の不純物濃度差に起因した歪が発生する。このため、第二の窒化物半導体単結晶層５から窒化物半導体単結晶基板を切り出す工程に先立ち、結晶外周部の不純物濃度の異なる領域及び歪みの蓄積された領域を除去することが、面内の特性の均一性が高い窒化物半導体単結晶基板６を得るために有効であり、また、第二の窒化物半導体単結晶層５をスライスする際のクラックの発生防止に有効となる。第二の窒化物半導体単結晶層５の外周部の厚さ５ｍｍ以上の領域を除去することにより、歪みの蓄積した領域を有効に除去することができる。第二の窒化物半導体単結晶層５の外周部の除去方法としては、研削加工や放電加工等の方法を用いることができる。第二の窒化物半導体単結晶層５の外周部の厚さ５ｍｍ以上の領域を除去する場合には、目的の窒化物半導体単結晶基板６の直径よりも１０ｍｍ以上大きい直径の異種基板１を用いることが求められる。
　結晶外周部の除去には、例えば、国際出願番号ＰＣＴ／ＪＰ２０１４／０５１８０６に開示された技術を用いることが好ましい。具体的には、例えば、内径５２ｍｍのカップ型ダイヤモンド電着砥石を用いて、第二の窒化物半導体単結晶層５の外周部を研削除去し、続いて、マルチワイヤーソーで厚さ５００μｍの窒化物半導体単結晶基板６を６枚切り出す。ただし、このような結晶外周部の除去を行わない場合に必ず結晶が割れるわけではないため、結晶外周部の除去は必須ではない。また、後述するように、窒化物半導体単結晶基板６の一部を他の窒化物半導体単結晶の種結晶として用いる場合には、その種結晶として用いる窒化物半導体単結晶基板６を切り出す下側の領域には、径が小さくならないように外周部の除去を行わず、それ以外の上側の領域の外周部のみを除去してもよい。
　第二の窒化物半導体単結晶層５からは、複数の窒化物半導体単結晶基板６を切り出すことができる。また、切断面を結晶成長方位に垂直な面から故意に傾斜させて切断することで、オフ角の付いた窒化物半導体単結晶基板６を容易に得ることができる。オフ角の付いた窒化物半導体単結晶基板６を得るためには、オフ角の付いた異種基板１を下地に用いることも可能だが、オフ角が大きくなるに従って第二の窒化物半導体単結晶層５が溝３上をきれいに覆うことが難しくなるため、オフ角の付いた異種基板１を用いずに第二の窒化物半導体単結晶層５をｃ面で成長させることが好ましい。また、ｃ面で成長させた第二の窒化物半導体単結晶層５をｃ面で切断した後に、研磨工程で斜めに加工してオフ角をつけることも可能だが、第二の窒化物半導体単結晶層５の加工代が多く必要になるため効率が悪い。ｃ面で成長した第二の窒化物半導体単結晶層５を斜めに切断すれば、１つの第二の窒化物半導体単結晶層５から複数のオフ角の窒化物半導体単結晶基板６を需要に応じて切り出すことができ、結晶の無駄が出ない。この場合、１つの第二の窒化物半導体単結晶層５から複数の窒化物半導体単結晶基板６を平行に切り出すことが、最も無駄の少ない方法となるが、必要に応じて基板毎に切る角度を変えることも可能である。例えば、第二の窒化物半導体単結晶層５から種結晶として使用する窒化物半導体単結晶基板６をｃ面で切り出した後に、残りの部分をオフ角を付けてスライスするというような方法を用いることも可能である。
　切り出した窒化物半導体単結晶基板６には、例えば、外周部に面取り加工を施し、表裏面に鏡面研磨を施して、最終的に直径５０．８ｍｍ、厚さ４００μｍのＧａＮ基板に仕上げる。
　なお、第二の窒化物半導体単結晶層５から窒化物半導体単結晶基板６を切り出す前に、第二の窒化物半導体単結晶層５の外周部にオリエンテーションフラット（ＯＦ）やインデックスフラット（ＩＦ）となる平面部を形成してもよい。また、第二の窒化物半導体単結晶層５から窒化物半導体単結晶基板６を切り出す際に、切断する面をｍ面やａ面、ｒ面といったｃ面以外の面としてもよい。
〔第２の実施の形態〕
　第２の実施の形態は、第１の実施の形態において得られた窒化物半導体単結晶基板６又は窒化物半導体単結晶基板７上に第三の窒化物半導体単結晶層をホモエピタキシャル成長させ、第三の窒化物半導体単結晶層から窒化物半導体単結晶基板を切り出すことを特徴とする。
　図５Ａ～５Ｃは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。図５Ａ～５Ｃに示される例では、上面の平坦な窒化物半導体単結晶基板６をエピタキシャル成長用の種結晶として用いる。
　まず、図５Ａに示されるように、第１の実施の形態において得られた窒化物半導体単結晶基板６を用意する。次に、図５Ｂに示されるように、窒化物半導体単結晶基板６上に第三の窒化物半導体単結晶層１１を厚くホモエピタキシャル成長させる。次に、図５Ｃに示されるように、第三の窒化物半導体単結晶層１１から、窒化物半導体単結晶基板１２を切り出す。以下、これらの各工程について、詳細を説明する。
　まず、図５Ａに示されるように、第１の実施の形態において得られた窒化物半導体単結晶基板６を種結晶として用意する。窒化物半導体単結晶基板６は、従来のヘテロエピタキシャル成長により得られた窒化物半導体単結晶基板に比べて、基板表面内における結晶の方位分布のばらつきが非常に小さいという特徴を持つ。このため、窒化物半導体単結晶基板６を種結晶にして、その上に窒化物半導体単結晶層をホモエピタキシャル成長させた場合、従来のような種結晶の結晶方位分布に起因した歪みが成長結晶層に発生しないため、良質な窒化物半導体単結晶を得ることができる。
　窒化物半導体単結晶基板６は、第二の窒化物半導体単結晶層５のどの位置から切り出した基板であってもよいが、より第二の窒化物半導体単結晶層５の上面に近い位置から切り出した基板の方が、結晶方位のばらつきが小さく、転位密度が低いため好適である。
　窒化物半導体単結晶基板６の表面には、あらかじめ鏡面研磨加工、及び加工歪を除去するためのエッチングが施されていることが好ましい。
　次に、図５Ｂに示されるように、窒化物半導体単結晶基板６上に第三の窒化物半導体単結晶層１１を厚くホモエピタキシャル成長させる。第三の窒化物半導体単結晶層１１の成長については、第１の実施の形態において第二の窒化物半導体単結晶層５の成長に用いた技術を適用することができる。
　第三の窒化物半導体単結晶層１１は、凹凸のない平坦な窒化物半導体単結晶基板６上に成長するため、第二の窒化物半導体単結晶層５のような種結晶表面の溝を覆うためのラテラル成長条件が必要なく、結晶成長条件の設定の自由度が高い。ただし、第三の窒化物半導体単結晶層１１内で歪が発生した場合にこれを下地側に解放する機構が無いため、歪みの発生を抑制するために窒化物半導体単結晶基板６と第三の窒化物半導体単結晶層１１の不純物濃度を合わせておくことが好ましい。
　次に、図５Ｃに示されるように、第三の窒化物半導体単結晶層１１から、窒化物半導体単結晶基板１２を切り出す。窒化物半導体単結晶基板１２の切り出し及びその後の加工については、第１の実施の形態において窒化物半導体単結晶基板６の切り出し及びその後の加工に用いた技術を適用することができる。
　窒化物半導体単結晶基板１１を切り出した後に残った種結晶としての窒化物半導体単結晶基板６は、その表面に鏡面研磨加工を施した後、加工歪を除去するためのエッチングを施して、種結晶として繰り返し使用することも可能であり、また、窒化物半導体単結晶基板として使用することも可能である。
　さらに、第三の窒化物半導体単結晶層１１から切り出した窒化物半導体単結晶基板１２を、新たに窒化物半導体単結晶成長の種結晶として用いることも可能である。このようにして、種結晶の世代交代を繰り返すことで、結晶欠陥の少ない良質な窒化物半導体単結晶基板が得られるようになる。
　ただし、第１の実施の形態において説明したように、基板を切り出す前に窒化物半導体単結晶層の外周部を除去する加工を施すと、世代を重ねる毎に種結晶の径が小さくなってしまうという問題が生じる。そこで、窒化物半導体単結晶層の成長面とは反対側から外周部を除去することにより、種結晶基板を切り出す部分のみ外周部の除去を行わないことで、結晶径の変わらないアズグロウンの成長界面を有する基板を種結晶として毎回切り出すことができる。
　第１の実施の形態における窒化物半導体単結晶基板６の切り出しと同様の方法により、第三の窒化物半導体単結晶層１１から複数の窒化物半導体単結晶基板１２を切り出すことができる。また、第三の窒化物半導体単結晶層１１から窒化物半導体単結晶基板１２を切り出す際に、切断面を結晶成長方位に垂直な面から故意に傾斜させて切断することが可能である。
　なお、第三の窒化物半導体単結晶層１１から窒化物半導体単結晶基板１２を切り出す前に、第三の窒化物半導体単結晶層１１の外周部にオリエンテーションフラット（ＯＦ）やインデックスフラット（ＩＦ）となる平面部を形成してもよい。また、第三の窒化物半導体単結晶層１１から窒化物半導体単結晶基板１２を切り出す際に、切断する面をｍ面やａ面、ｒ面といったｃ面以外の面としてもよい。
　図６Ａ～６Ｃは、第２の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。図６Ａ～６Ｃに示される例では、上面に凹凸を有する窒化物半導体単結晶基板７をエピタキシャル成長用の種結晶として用いる。
　第１の実施の形態にかかる第二の窒化物半導体単結晶層５の最表面から切り出した窒化物半導体単結晶基板７を用いる場合は、図６Ａ～６Ｃに示されるように、表面に研磨加工を施さず、アズグロウンの状態で用いることもできる。
　アズグロウンの成長面は、結晶成長装置の温度分布や原料ガス流の特徴を反映した形態を呈していることが多く、研磨等に伴う加工歪も蓄積されていない。このため、第二の窒化物半導体単結晶層５の成長に用いた炉と同一の炉で第三の窒化物半導体単結晶層１１の結晶成長を行う場合には、第二の窒化物半導体単結晶層５のアズグロウンの成長面を有する窒化物半導体単結晶基板７を種結晶として用いることで、第三の窒化物半導体単結晶層１１の成長をより自然な形態で始めることが可能となる。また、アズグロウンの成長面は、通常、基板加工の際には除去しなければならない部位であるため、これが再利用できれば、原料の利用効率が向上する。
　まず、図６Ａに示されるように、第１の実施の形態において得られた窒化物半導体単結晶基板７を用意する。次に、図６Ｂに示されるように、窒化物半導体単結晶基板７上に第三の窒化物半導体単結晶層１３を厚くホモエピタキシャル成長させる。次に、図６Ｃに示されるように、第三の窒化物半導体単結晶層１３から、窒化物半導体単結晶基板１４を切り出す。
　凹凸を有するアズグロウンの状態で窒化物半導体単結晶基板７を用いる場合、第二の窒化物半導体単結晶層１３の最表面から切り出される窒化物半導体単結晶基板１５は凹凸を有する。この窒化物半導体単結晶基板１５をエピタキシャル成長用の種結晶として用いることも可能である。
　（実施の形態の効果）
　上記第１の実施の形態によれば、異種基板１上に成長する第二の窒化物半導体単結晶層５中に発生する歪みを効果的に解放して、成長中の第二の窒化物半導体単結晶層５の変形（反りの発生）を抑制することができる。その結果、結晶方位のばらつきの少ない窒化物半導体単結晶基板６を製造できるようになる。結晶方位のばらつきの少ない窒化物半導体単結晶基板６上に形成されるデバイスは特性のばらつきが少ないため、窒化物半導体単結晶基板６を用いることによりデバイスの製造歩留まりを向上させることができる。
　また、異種基板１上に成長する第二の窒化物半導体単結晶層５中の残留応力を軽減することにより、第二の窒化物半導体単結晶層５の切断、研磨等の加工工程におけるクラックの発生や割れを防ぐことができる。また、第二の窒化物半導体単結晶層５中の残留応力が軽減すれば、研磨工程における表面の平坦化加工が容易になり、加工工程を簡便にできると同時に加工歩留まりを向上させることができる。さらに、第二の窒化物半導体単結晶層５から切り出した窒化物半導体単結晶基板６を使用したデバイス製造工程においても、基板の状態に起因する割れの発生を大幅に抑制することができる。
　上記の効果は、結晶方位のばらつきや割れの生じやすい大口径の基板を製造する場合において、より大きくなり、歩留まりを大きく向上させることができる。例えば、第１の実施の形態は、窒化物半導体単結晶基板６、７の直径が７５ｍｍ以上である場合に効果が大きく、１５０ｍｍ以上である場合により効果が大きい。
　また、第２の実施の形態によれば、第１の実施の形態において得られた窒化物半導体単結晶基板６、７を種結晶として用いて、より高品質な窒化物半導体単結晶基板１２、１４を形成することができる。窒化物半導体単結晶基板１２、１４には、より高品質なデバイスを形成することができる。
　また、窒化物半導体単結晶基板６、７は、従来のＥＬＯ（Epitaxial Lateral Overgrowth）法に代表される、マスクを利用した成長法により形成された基板に比べて、基板面内の転位などの欠陥密度や電気特性のばらつきが少ないという特徴も有する。転位密度の平均値は、従来の基板の低転位密度領域に比べれば高い傾向があるが、これも、得られた窒化物半導体単結晶基板６、７を種結晶として用いて新たな窒化物半導体単結晶基板を形成し、世代交代を繰り返すことにより、低減することが可能である。
　また、第１の実施の形態によれば、アンドープのテンプレート１０上に、不純物を高濃度でドープした第二の窒化物半導体単結晶層５を直接成長させることができるため、第二の窒化物半導体単結晶層５を形成するための材料歩留まりを向上させることができる。また、異なるテンプレート１０上に形成された第二の窒化物半導体単結晶層５間の不純物濃度のばらつきも低く抑えることができる。
　また、第１、第２の実施の形態は、従来の基板製造に用いられる装置を用いて実施することができるため、得られる効果に対するコスト負担が非常に小さい。特に、アズグロウン成長面を有する窒化物半導体単結晶基板７を次の結晶成長の種結晶として利用することにより、材料の無駄を抑制できると同時に、結晶性の高い第三の窒化物半導体単結晶層１３をホモエピタキシャル成長させることができる。
　以下に、窒化物半導体単結晶基板を上記実施の形態に基づいて製造し、評価した結果について述べる。
（実施例１）
　異種基板１として、市販の直径６５ｍｍ、厚さ４００μｍの単結晶サファイアｃ面基板を用い、その上に、ＭＯＣＶＤ法により、第一の窒化物半導体単結晶層２としてアンドープＧａＮ層を成長させ、テンプレート１０を得た。アンドープＧａＮ層の原料として、ＴＭＧ（トリメチルガリウム）とＮＨ3を用いた。
　成長圧力は常圧とし、初めに異種基板１を水素ガス雰囲気中、１２００℃で１０分間、サーマルクリーニングを行って、表面を清浄化した後、基板温度を６００℃に下げてアンドープＧａＮ層からなる低温バッファ層を２０ｎｍ成長し、次に、基板温度を１０５０℃まで昇温して、アンドープＧａＮ層からなる第一の窒化物半導体単結晶層２を２μｍ成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。結晶の成長速度は約４μｍ／ｈであった。結晶成長後にテンプレート１０を炉から取り出し、第一の窒化物半導体単結晶層２としてのアンドープＧａＮ層の表面を光学顕微鏡で観察したところ、ピットなどの無い平坦な連続膜が得られていることが確認できた。
　次に、得られたテンプレート１０の表面に、波長５３２ｎｍ、定格出力１２Ｗ、パルス幅２００ナノ秒の市販のＮｄ：ＹＬＦレーザー加工機を用いて溝３を形成した。溝３のパターンは、図２Ａに示されるものとした。溝３を構成する複数の直線状の溝の幅は４０μｍ、深さは６０μｍ、平行な溝のピッチ（隣接する溝の中央間の距離）は、１ｍｍとした。
　次に、レーザー加工機による溝加工の際に溝３の内部や周囲に付着した、ＧａＮ及びサファイアの粉状の加工屑を除去する目的で、テンプレート１０に塩酸と過酸化水素水を１対１で混合した液中でバブリング洗浄を施した。その後、純水の流水で良く洗浄し、メチルアルコール中で超音波洗浄した後、乾燥させた。
　次に、溝３が形成されたテンプレート１０上に、ＨＶＰＥ法により、第二の窒化物半導体単結晶層５となる厚さ５ｍｍのＳｉドープＧａＮ結晶をホモエピタキシャル成長させた。ＨＶＰＥ成長では、８００℃に加熱された金属ＧａにＨＣｌガスを接触させることで生成したＧａＣｌとＮＨ3を原料として、また、水素希釈したＳｉＨ2Ｃｌ2ガスをドーパントガスとして、１０６０℃に加熱したテンプレート１０上に供給し、ＳｉドープＧａＮ結晶を成長させた。成長時の炉内圧力は常圧、キャリアガスの組成は窒素５０％、水素５０％とし、原料ガスのＶ／III比は４とした。成長中の結晶は、５ｒｐｍで自転させ、ＧａＮ結晶の成長速度は、２５０～３００μｍ／ｈとした。成長結晶の目標キャリア濃度は１×１０18ｃｍ-3である。
　こうしてＧａＮ結晶を成長させ、冷却後に炉内から取り出したところ、中央部の厚さが５．０ｍｍのＧａＮ結晶が得られた。ＧａＮ結晶の上面には、テンプレート１０に形成された溝３のパターンに対応した周期的な凹凸構造が観察され、その凹凸の高低差は約１００μｍであった。結晶表面のモフォロジーはｃ軸方向に成長したＧａＮ単結晶の結晶方位を反映した形状となっており、このことから、単結晶膜が成長できていることが確認された。また、結晶の外観にはクラックや異常成長の発生した様子は無く、未成長領域やピット等も見られなかった。また、サファイア基板を裏面側から観察すると、表面に形成された溝３とほぼ同じピッチの細かいクラックが見られたが、これらのクラックがＧａＮ結晶側に進展していることは無かった。これらのサファイア基板のクラックは、結晶冷却時にサファイア基板とＧａＮ結晶の線膨張係数差に起因して発生したものと推定される。
　次に、こうしてテンプレート１０上に成長させた第二の窒化物半導体単結晶層５としての厚さ５．０ｍｍのＧａＮ結晶から、窒化物半導体単結晶基板６としてのＧａＮ基板を切り出した。まず、ＧａＮ結晶の切断に先立って、内径５２ｍｍのカップ型のダイヤモンド電着砥石を用いて、ＧａＮ結晶の外周部を研削除去した。次に、外径５２ｍｍとなったＧａＮ結晶をスライス加工用の台座に貼付け、マルチワイヤーソーを用いて、結晶成長方向に垂直に切断し、厚さ５００μｍの窒化物半導体単結晶基板６としてのＧａＮ基板を取得した。ＧａＮ結晶の外周部の除去工程、及び切断工程において、ＧａＮ結晶にクラックが発生することは無く、６枚のＧａＮ基板が得られた。
　ＧａＮ基板を取得した後に残ったサファイア基板を割り、断面を顕微鏡観察したところ、溝３がＧａＮの多結晶粒で埋まっている様子が観察されたが、溝３の上部は第二の窒化物半導体単結晶層５であるＧａＮ単結晶が溝３の両側から張り出して結合した状態で塞いでおり、溝３内の多結晶粒に起因するＧａＮ単結晶の劣化は見られなかった。
　得られたＧａＮ基板は、べべリング装置を用いて外周にＯＦ、ＩＦ加工を施し、面取り整形して直径を５０．８ｍｍにした。またＧａＮ基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ４００μｍの鏡面基板に仕上げた。この研磨工程において、加工中にＧａＮ基板にクラックが入るなどの不具合は見られなかった。
　鏡面加工を施したＧａＮ基板の中心において、ｃ軸が基板表面となす角度を、Ｘ線回折法を用いて調べたところ、０．００°であった。さらに、ＧａＮ基板の直径上で、中心から±５ｍｍ刻みの計８点においても同様の測定を行い、計９点の測定結果のばらつきを調べたところ、そのばらつきは非常に小さく、最大値と最小値の差が０．０５°であった。
　また、ＧａＮ結晶の最表面側から切り出したＧａＮ基板の転位密度を、カソードルミネッセンスで観察される暗点密度で評価したところ、面内９点の測定で６×１０7～９×１０7ｃｍ-2の範囲に入っていることが確認された。
（比較例１）
　実施例１と同条件で作成したテンプレート１０上に、溝３を形成することなくＨＶＰＥ法によりＳｉドープＧａＮ結晶を成長したところ、ＧａＮ結晶の厚さが２０μｍ以上になったところでクラックが生じ、ＧａＮ基板を切り出せるような厚膜のＧａＮ結晶はまったく得られなかった。
（比較例２）
　実施例１と同条件で作成したテンプレート１０上に、波長５３２ｎｍ、定格出力１０Ｗ、パルス幅１５ピコ秒の市販のレーザー加工機を用いて、実施例１と同様の形状の溝３を形成した。次に、実施例１と同様の条件でテンプレート１０を洗浄、乾燥し、その後、ＨＶＰＥ法によりテンプレート１０上に厚さ５ｍｍのＳｉドープＧａＮ結晶をホモエピタキシャル成長させた。このＧａＮ結晶は、クラックを発生させること無く成長させることができた。
　得られたＧａＮ結晶に、実施例１と同様の条件で外周除去、切断、研磨加工を施した。これらの工程においても、ＧａＮ結晶にクラックが発生することはなく、６枚のＧａＮ基板を得ることができた。
　得られたＧａＮ基板の中心において、ｃ軸が基板表面となす角度を、Ｘ線回折法を用いて調べたところ、０．００°であった。さらに、ＧａＮ基板の直径上で、中心から±５ｍｍ刻みの計８点においても同様の測定を行い、計９点の測定結果のばらつきを調べたところ、そのばらつきは実施例１に比べて大きく、最大値と最小値の差が０．１８°であった。
　このＧａＮ基板の面内の結晶方位のばらつきは、短パルス幅のレーザーを用いて溝３を形成したために、溝３の内表面に十分な深さのＨＡＺ４が形成されず、ＧａＮ結晶中の歪みが十分に解放されなかったことに起因すると考えられる。
（比較例３）
　異種基板１として、市販の直径６５ｍｍ、厚さ４００μｍの単結晶サファイアｃ面基板を用い、その上に、第一の窒化物半導体単結晶層２としてのアンドープＧａＮ層を成長させることなく、溝３を形成した。溝３の加工条件及び形状は、実施例１と同様とした。
　次に、溝３を形成したサファイア基板上に、ＭＯＣＶＤ法により、第一の窒化物半導体単結晶層２としてアンドープＧａＮ層を成長させてテンプレートを得た。アンドープＧａＮ層の原料として、ＴＭＧ（トリメチルガリウム）とＮＨ3を用いた。
　成長圧力は常圧とし、初めに異種基板１を水素ガス雰囲気中、１２００℃で１０分間、サーマルクリーニングを行って、表面を清浄化した後、基板温度を６００℃に下げてアンドープＧａＮ層からなる低温バッファ層を２０ｎｍ成長し、次に、基板温度を１０５０℃まで昇温して、アンドープＧａＮ層からなる第一の窒化物半導体単結晶層２を２μｍ成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。
　次に、このテンプレート上に、ＨＶＰＥ法により、第二の窒化物半導体単結晶層５としての厚さ５ｍｍのＳｉドープＧａＮ結晶をホモエピタキシャル成長させた。ＨＶＰＥ法の成長条件も、実施例１と同様とした。
　こうしてＧａＮ結晶を成長させ、冷却後に炉内から取り出したところ、結晶の表面には、テンプレート１０に形成された溝３のパターンに起点を持つと思われる多結晶領域が広範囲に観察され、単結晶膜が得られていないことが確認された。これは、溝３の形成後に第一の窒化物半導体単結晶層２としてのアンドープＧａＮ層を形成したために、アンドープＧａＮ層を形成する際に溝３の内壁に成長の選択性の少ない（サファイア基板上にも成長しやすい）低温バッファ層を介してＧａＮの多結晶が堆積され、第二の窒化物半導体単結晶層５としてのＧａＮ結晶を成長させる際に溝３から多結晶が成長したものと考えられる。なお、実施例１においては、窒化物半導体単結晶層２としてのアンドープＧａＮ層の形成後に溝３を形成したため、第二の窒化物半導体単結晶層５としてのＧａＮ結晶を成長させる際に溝３内に多結晶が存在せず、アンドープＧａＮ層から選択的に成長したため、単結晶膜が得られたものと考えられる。
（比較例４）
　従来技術である、特許第３６３１７２４号公報に記載の結晶成長方法（ＶＡＳ法）を用いて、ＧａＮ単結晶基板を作製した。はじめに、市販の直径６５ｍｍ、厚さ４００μｍの単結晶サファイアｃ面基板を用い、その上に、ＭＯＣＶＤ法で、厚さ５００ｎｍのアンドープＧａＮ層を成長させ、テンプレートを得た。アンドープＧａＮ層の原料として、ＴＭＧとＮＨ3を用いた。
　次に、このテンプレート上に、金属Ｔｉ膜を３０ｎｍの厚さで真空蒸着し、これをＭＯＣＶＤ炉内に入れて、水素が８０％、ＮＨ3が２０％の混合気流中で、１０５０℃で３０分間熱処理を施した。これにより、金属Ｔｉ膜は網目状に変形すると同時に窒化されて、網目状のＴｉＮ膜が形成された。また、ＴｉＮ膜の下にあるＧａＮ層中には、無数の空隙が形成された。
　こうして準備した下地基板を、ＨＶＰＥ炉に入れて、その上に上記の実施例１と同条件で、ＳｉドープＧａＮ結晶を厚さ２ｍｍまで成長させた。成長実験は何度か実施したが、ＧａＮ結晶の厚さが３ｍｍを超えるとクラックが発生してしまうため、余裕を見てＧａＮ結晶の厚さが２ｍｍに達したところで成長を中止した。成長終了後、冷却してＨＶＰＥ炉から取り出したＧａＮ結晶は、ＶＡＳ法の特徴通りテンプレートから自然に剥離していた。得られた自立基板状のＧａＮ結晶は、目視観察でも下向きに凸方向に反っていることが確認できた。
　こうして得られたＧａＮ結晶を、実施例１と同様に直径５２ｍｍに刳り貫き、ワイヤーソーで切断して、２枚の５００μｍのＧａＮ基板を得た。２枚のＧａＮ基板のうち、ＧａＮ結晶の上面側から取得した基板には、切断時にクラックが入って割れてしまった。割れずに残ったＧａＮ結晶の下面側から取得したＧａＮ基板に、実施例１と同様の外形加工、研磨加工を施し、最終的に直径５０．８ｍｍ、厚さ４００μｍのＧａＮ鏡面基板を得た。
　得られたＧａＮ鏡面基板のｃ軸が基板表面となす角度のばらつきを、実施例１と同様の方法で調べたところ、最大値と最小値の差が０．２３°であった。また、ＧａＮ結晶の最表面側から切り出した基板の転位密度を、カソードルミネッセンスで観察される暗点密度で評価したところ、面内９点の測定で１×１０6～６×１０6ｃｍ-2の範囲に入っていることが確認された。
（実施例２）
　異種基板１として、市販の直径１２０ｍｍ、厚さ７００μｍの単結晶サファイアｃ面基板を用い、その上に、ＨＶＰＥ法により、第一の窒化物半導体単結晶層２としてアンドープＡｌＧａＮ層を成長させ、テンプレート１０を得た。アンドープＡｌＧａＮ層の原料として、ＧａＣｌ、ＡｌＣｌ3、及びＮＨ3を用いた。ＧａＣｌ及びＡｌＣｌ3は、ＨＶＰＥ炉内に配置した金属Ｇａ及び金属ＡｌとＨＣｌとを高温で接触させることにより、炉内で生成した。
　成長圧力は常圧とし、始めにサファイア基板上に１０５０℃でＡｌＮバッファ層を２０ｎｍ成長させた後、そのままの基板温度でアンドープＧａＮ層を２μｍ成長させ、さらに第一の窒化物半導体単結晶層２であるＡｌＧａＮ層を３μｍ成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。このときの金属Ｇａに接触させるＨＣｌと金属Ａｌに接触させるＨＣｌの供給量比は２：１とした。結晶の成長速度は約４０μｍ／ｈであった。結晶成長後にテンプレート１０を炉から取り出し、第一の窒化物半導体単結晶層２としてのアンドープＡｌＧａＮ層の表面を光学顕微鏡で観察したところ、ピットなどの無い平坦な連続膜が得られていることが確認できた。また、Ｘ線回折測定による評価の結果、アンドープＡｌＧａＮ層のＡｌ組成は２０％であることが確認できた。
　次に、得られたテンプレート１０の表面に、実施例１で用いられたものと同じレーザー加工機を用いて溝３を形成した。溝３のパターンは、図２Ｂに示されるものとした。溝３を構成する複数の直線状の溝の幅は５０μｍ、深さは１２０μｍ、平行な溝のピッチ（隣接する溝の中央間の距離）は、２ｍｍとした。
　次に、レーザー加工機による溝加工の際に溝３の内部や周囲に付着した、ＡｌＧａＮ及びサファイアの粉状の加工屑を除去する目的で、テンプレート１０に塩酸と過酸化水素水を混合した液中でバブリング洗浄を施した。その後、純水の流水で良く洗浄し、メチルアルコール中で超音波洗浄した後、乾燥させた。
　次に、テンプレート１０上にＨＶＰＥ法で第二の窒化物半導体単結晶層５となる厚さ５ｍｍのアンドープＡｌＧａＮ結晶をホモエピタキシャル成長させた。ＨＶＰＥ成長においては、テンプレート１０の表面に内径１１５ｍｍの穴を開けたＳｉＣコートグラファイト製の板をマスクとして重ねてセットし、テンプレート１０の最外周部にＡｌＧａＮ結晶が成長しない領域を故意に設けた。また、結晶成長中のキャリアガスの組成は窒素９０％、水素１０％とし、金属Ｇａに接触させるＨＣｌと金属Ａｌに接触させるＨＣｌの供給量比は２：１とし、原料ガスのＶ／III比は４とした。成長中の結晶は、５ｒｐｍで自転させ、ＡｌＧａＮ結晶の成長速度は、２５０～３００μｍ／ｈとした。
　こうして第二の窒化物半導体単結晶層５としてのアンドープＡｌＧａＮ結晶を成長させ、冷却後に炉内から取り出したところ、テンプレート１０のマスクの下にあった領域にはＡｌＧａＮ結晶の付着は見られず、直径１２０ｍｍの領域上に、外径が１１５ｍｍ、中央部の厚さが５．２ｍｍのＡｌＧａＮ結晶を成長させることができた。ＡｌＧａＮ結晶の外観には、クラックや異常成長の発生した様子は無かった。また、ＡｌＧａＮ結晶の上面には深いピットなども見られず、テンプレート１０に形成された溝３のパターンに対応した細かい凹凸が観察されたが、ほぼ平坦であった。また、サファイア基板を裏面側から観察すると、実施例１のサファイア基板と同様に細かいクラックが観察されたが、これらのクラックがＡｌＧａＮ結晶側に進展していることは無かった。
　次に、得られた第二の窒化物半導体単結晶層５としてのＡｌＧａＮ結晶から、窒化物半導体単結晶基板６としてのＡｌＧａＮ基板を切り出した。まず、ＡｌＧａＮ結晶の切断に先立って、内径１０５ｍｍのカップ型のダイヤモンド電着砥石を用いて、ＡｌＧａＮ結晶の外周部を研削除去した。次に、外径１０５ｍｍとなったＡｌＧａＮ結晶をスライス加工用の台座に貼付け、マルチワイヤーソーを用いて、結晶成長方向に垂直な方向から、結晶のｍ軸側に０．５°傾けた面で切断し、厚さ９００μｍのＡｌＧａＮ基板を取得した。ＡｌＧａＮ結晶の外周除去工程、及び切断工程において、ＡｌＧａＮ結晶にクラックが発生することは無く、こうして４枚のＡｌＧａＮ基板が得られた。
　得られたＡｌＧａＮ基板は、べべリング装置を用いて外周にＯＦ、ＩＦ加工を施し、面取り整形して直径を１００ｍｍにした。またＡｌＧａＮ基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ８００μｍの鏡面基板に仕上げた。この研磨工程において、加工中にＡｌＧａＮ基板にクラックが入るなどの不具合は見られなかった。
　鏡面加工を施したＡｌＧａＮ基板の中心において、ｃ軸が基板表面となす角度を、Ｘ線回折法を用いて調べたところ、０．５０°であった。さらにＡｌＧａＮ基板の直径上で、c軸の傾いている方向に沿って、中心から±１０ｍｍ刻みの計８点についても同様の測定を行い、計９点の測定結果のばらつきを調べたところ、最大値と最小値の差が０．０８°であった。
（実施例３）
　異種基板１として、市販の直径１６５ｍｍ、厚さ９００μｍの単結晶サファイアｃ面基板を用い、その上に、ＭＯＣＶＤ法により、第一の窒化物半導体単結晶層２としてアンドープＧａＮ層を成長させ、テンプレート１０を得た。アンドープＧａＮ層の原料として、ＴＭＧとＮＨ3を用いた。
　成長圧力は常圧とし、始めに異種基板１を水素ガス雰囲気中、１２００℃で１０分間、サーマルクリーニングを行って、表面を清浄化した後、基板温度を６００℃に下げてアンドープＧａＮ層からなる低温バッファ層を２０ｎｍ成長させ、次に、基板温度を１０５０℃まで昇温して、第一の窒化物半導体単結晶層２であるアンドープＧａＮ層を１．５μｍ成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。結晶の成長速度は約３μｍ／ｈであった。結晶成長後にテンプレート１０を炉から取り出し、第一の窒化物半導体単結晶層２としてのアンドープＧａＮ層の表面を光学顕微鏡で観察したところ、ピットなどの無い平坦な連続膜が得られていることが確認できた。
　次に、得られたテンプレート１０の表面に、実施例１で用いられたものと同じレーザー加工機を用いて溝３を形成した。溝３のパターンは、図４Ａに示されるものとした。溝３を構成する複数の直線状の溝の幅は６０μｍ、深さは１００μｍ、平行な溝のピッチ（隣接する溝の中央間の距離）は、２．４ｍｍとした。
　次に、レーザー加工機による溝加工の際に溝３の内部や周囲に付着した、ＧａＮ及びサファイアの粉状の加工屑を除去する目的で、テンプレート１０に塩酸と過酸化水素水を１対１で混合した液中でバブリング洗浄を施した。その後、純水の流水で良く洗浄し、メチルアルコール中で超音波洗浄した後、乾燥させた。
　次に、溝３が形成されたテンプレート１０上に、ＨＶＰＥ法で第二の窒化物半導体単結晶層５となる厚さ３ｍｍのＧｅドープＧａＮ結晶をホモエピタキシャル成長させた。ＨＶＰＥ成長では、８００℃に加熱された金属ＧａにＨＣｌガスを接触させることで生成したＧａＣｌとＮＨ3を原料として、また、ＧｅＣｌ4をドーパント原料として、１０５０℃に加熱したテンプレート１０上に供給し、ＧｅドープＧａＮ結晶を成長させた。成長時の炉内圧力は常圧、キャリアガスの組成は窒素９５％、水素５％とし、原料ガスのＶ／III比は２とした。成長中の結晶は、５ｒｐｍで自転させ、ＧａＮ結晶の成長速度は、２００～２５０μｍ／ｈとした。成長結晶の目標キャリア濃度は５×１０18ｃｍ-3である。
　こうしてＧａＮ結晶を成長させ、冷却後に炉内から取り出したところ、中央部の厚さが３．０ｍｍのＧａＮ結晶が得られた。ＧａＮ結晶の上面には、テンプレート１０に形成された溝３のパターンに対応したモフォロジーが見られた。すなわち、テンプレート１０の溝３により区画された六角形の領域上に成長した領域には六角形の平面が現れており、三角形の領域上に成長した領域には三角形の平面が現れていた。そして、これらの平面の周囲にはファセット成長した斜面が現れており、さらに、各領域の境界には溝が存在していた。また、テンプレート１０の溝３により区画された六角形の領域の面積は、溝３により区画された三角形の領域の面積よりも大きいため、六角形の領域上に成長した上記の六角形の平面の領域は、三角形の領域上に成長した上記の三角形の平面の領域よりも高くまで成長しており、その高低差はおよそ３００μｍであった。このような凹凸が存在したのは厚さ３．０ｍｍのＧａＮ結晶のうちの表面近傍のみであり、凹凸部の下には単結晶の連続膜が成長していて、結晶の外観にはクラックや異常成長の発生した様子は無かった。ＧａＮ結晶の上面にピットなどは観察されなかった。
　次に、テンプレート１０上に成長させた第二の窒化物半導体単結晶層５としてのＧａＮ結晶から、窒化物半導体単結晶基板６としてのＧａＮ基板を切り出した。まず、ＧａＮ結晶の切断に先立って、内径１５５ｍｍのカップ型のダイヤモンド電着砥石を用いて、第二の窒化物半導体単結晶層５の外周部を研削除去した。次に、外径１５５ｍｍとなったＧａＮ結晶の表面側をスライス加工用の台座に貼付け、放電加工機を用いて、結晶成長方向に垂直に切断し、厚さ１２００μｍのＧａＮ結晶を取得した。ＧａＮ結晶の外周除去工程、及び切断工程において、ＧａＮ結晶にクラックが発生することは無く、２枚のＧａＮ基板が得られた。
　得られたＧａＮ基板は、外周にノッチ加工を施し、べべリング装置を用いて面取り整形して直径を１５０ｍｍにした。またＧａＮ基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ５００μｍの鏡面基板に仕上げた。この研磨工程において、加工中にＧａＮ基板にクラックが入るなどの不具合は見られなかった。
　鏡面加工を施したＧａＮ基板の中心において、ｃ軸が基板表面となす角度を、Ｘ線回折法を用いて調べたところ、０．０２°であった。さらに、基板の直径上で、c軸の傾いている方向に沿って、中心から±２０ｍｍ刻みの計６点についても同様の測定を行い、計７点の測定結果のばらつきを調べたところ、最大値と最小値の差が０．１１°であった。
（実施例４）
　実施例１で得られた窒化物半導体単結晶基板６としてのＧａＮ基板の中から、第二の窒化物半導体単結晶層５の最表面側から取得した１枚を選び、これを種結晶として結晶成長を行った。この種結晶として用いたＧａＮ基板には、表裏面に鏡面研磨加工を施した後、加工ダメージを除去する目的で表面側（Ｇａ面側）にＲＩＥ（Reactive Ion Etching）によるエッチングを施した。その後、ＧａＮ基板をＨＶＰＥ炉に入れて、実施例１の第二の窒化物半導体単結晶層５の成長条件と同条件で、第三の窒化物半導体単結晶層１１としての厚さ５ｍｍのＳｉドープＧａＮ結晶をホモエピタキシャル成長させた。得られたＧａＮ結晶の外観にはクラックや異常成長の発生した様子は無く、また、その上面にはピットなども見られなかった。
　次に、このＧａＮ結晶から、窒化物半導体単結晶基板１２としてのＧａＮ基板を切り出した。ＧａＮ結晶の切断にあたっては、ＧａＮ結晶の外周部の除去は行わず、マルチワイヤーソーを用いて、結晶成長方向に垂直に切断し、厚さ５００μｍのＧａＮ基板を取得した。ＧａＮ結晶の切断工程において、ＧａＮ結晶にクラックが発生することは無く、６枚のＧａＮ基板が得られた。
　得られたＧａＮ基板は、べべリング装置を用いて外周にＯＦ、ＩＦ加工を施し、面取り整形して直径を４９ｍｍにした。また、ＧａＮ基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ４００μｍの鏡面基板に仕上げた。この研磨工程において、加工中にＧａＮ基板にクラックが入るなどの不具合は見られなかった。
　鏡面加工を施したＧａＮ基板の中心において、ｃ軸が基板表面となす角度を、Ｘ線回折法を用いて調べたところ、０．０１°であった。さらにＧａＮ基板の直径上で、中心から±５ｍｍ刻みの計８点についても同様の測定を行い、計９点の測定結果のばらつきを調べたところ、そのばらつきは実施例１よりもさらに小さくなっており、最大値と最小値の差が０．０３°であった。
　また、ＧａＮ結晶の最表面側から切り出したＧａＮ基板の転位密度を、カソードルミネッセンスで観察される暗点密度で評価したところ、面内９点の測定で４×１０6～７×１０6ｃｍ-2の範囲に入っていることが確認された。これにより、上記実施の形態において得られる窒化物半導体単結晶基板を種結晶として再利用することで、徐々に転位密度を下げられることが確認できた。
（比較例５）
　比較例４で得られたＧａＮ基板の中から、クラックの入らなかった１枚を選び、これを種結晶としてＨＶＰＥ炉に入れて、実施例１の第二の窒化物半導体単結晶層５の成長条件と同条件で厚さ３ｍｍのＳｉドープＧａＮ結晶をホモエピタキシャル成長させた。成長実験は何度か実施したが、ＧａＮ結晶の厚さが４ｍｍを超えると、成長後のＧａＮ結晶をスライスする際に、ＧａＮ結晶中にクラックが再現良く発生してしまうため、ＧａＮ結晶の成長厚さは余裕を見て３ｍｍとした。こうして得られたＧａＮ結晶の外観にはクラックや異常成長の発生した様子は無く、また、その上面にはピットなども見られなかった。
　次に、このＧａＮ結晶から、ＧａＮ基板を切り出した。ＧａＮ結晶の切断にあたっては、ＧａＮ結晶の外周部の除去は行わず、マルチワイヤーソーを用いて、結晶成長方向に垂直に切断し、厚さ５００μｍのＧａＮ基板を取得した。成長結晶の厚さを薄く抑えたため、切断工程において結晶にクラックが発生することは無く、３枚のＧａＮ基板が得られた。
　得られたＧａＮ基板は、べべリング装置を用いて外周にＯＦ、ＩＦ加工を施し、面取り整形して直径を４９ｍｍにした。またＧａＮ基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ４００μｍの鏡面基板に仕上げた。この研磨工程において、加工中にＧａＮ基板にクラックが入るなどの不具合は見られなかった。
　鏡面加工を施したＧａＮ基板の中心において、ｃ軸が基板表面となす角度を、Ｘ線回折法を用いて調べたところ、０．０４°であった。さらに基板の直径上で、c軸が傾いている方向に沿って、中心から±５ｍｍ刻みの計８点についても同様の測定を行い、計９点の測定結果のばらつきを調べたところ、そのばらつきは最大値と最小値との差が０．１５°であった。
　この結果から、結晶の方位ばらつきの大きいＧａＮ基板を種結晶として用いると、成長結晶中に歪が発生してクラックが入りやすくなること、また、割れずに得られた基板でも、面内の結晶方位ばらつきが相変わらず大きく残っていることが確認された。
（実施例５）
　実施例１と同じ条件で、テンプレート１０上に第二の窒化物半導体単結晶層５としての厚さ５ｍｍのＳｉドープＧａＮ結晶を成長させたものを用意した。
　次に、ＧａＮ結晶側に導電性のワックスを付けて固定治具に貼付け、内径５２ｍｍのカップ型のダイヤモンド電着砥石を用いて、異種基板１としてのサファイア基板側から結晶を彫り込んで外周部の除去作業を行った。ここで、外周部の除去作業はＧａＮ結晶の表面側の厚さ１ｍｍの領域を残して終了した。
　外周部を研削除去したＧａＮ結晶は、ＧａＮ結晶側を固定治具に貼付けた状態で、ワイヤー放電加工機を用いて、結晶成長方向に垂直に切断した。ＧａＮ結晶の切断の際には、外周部を除去した領域から厚さ５００μｍの窒化物半導体単結晶基板６としてのＧａＮ基板を取得し、外周部を除去していない最表面側の領域は厚さ約１ｍｍの基板として残した。外周部の除去工程、及び切断工程において、ＧａＮ結晶にクラックが発生することは無く、５枚の厚さ５００μｍのＧａＮ基板と、１枚のアズグロウン表面を有する厚さ１ｍｍの窒化物半導体単結晶基板７としてのＧａＮ基板が得られた。
　５００μｍに切り出されたＧａＮ基板は、べべリング装置を用いて外周にＯＦ、ＩＦ加工を施し、面取り整形して直径を５０．８ｍｍにした。また、ＧａＮ基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ４００μｍの鏡面基板に仕上げた。この研磨工程において、加工中にＧａＮ基板にクラックが入るなどの不具合は見られなかった。
（実施例６）
　実施例５で得られた、アズグロウン表面を有する窒化物半導体単結晶基板７としてのＧａＮ基板の裏面（切断面）側を、研削加工により平坦化し、基板中央部の厚さが８００μｍになるようにした。このＧａＮ基板を洗浄し、種結晶基板としてＨＶＰＥ炉に入れて、実施例１の第二の窒化物半導体単結晶層５の成長条件と同条件で第三の窒化物半導体単結晶層１３としての厚さ５ｍｍのＳｉドープＧａＮ結晶をホモエピタキシャル成長させた。
　得られたＧａＮ結晶の外観にはクラックや異常成長の発生した様子は無く、また、その上面にはピットなども見られなかった。また、その後の切断加工工程に於いても問題はなく、得られた窒化物半導体単結晶基板１４としてのＧａＮ基板の特性は、実施例５で作製した窒化物半導体単結晶基板１２としてのＧａＮ基板と同等かそれ以上であった。これにより、アズグロウン表面を有するＧａＮ基板を種結晶として用いることが可能であることが確認できた。
　以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　例えば、上記実施の形態の第二の窒化物半導体単結晶層５又は第三の窒化物半導体単結晶層１１に替えて、デバイスを形成するための窒化物系半導体単結晶の多層構造をエピタキシャル成長させてもよい。
　また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供する。
　１              異種基板
　２              第一の窒化物半導体単結晶層
　３              溝
　４              ＨＡＺ（熱影響部）
　５              第二の窒化物半導体単結晶層
　６、７          窒化物半導体単結晶基板
　１０                  テンプレート
　１１、１３            第三の窒化物半導体単結晶層
　１２、１４、１５      窒化物半導体単結晶基板

Claims (16)

  1. 　異種基板上に第一の窒化物半導体単結晶層を成長させたテンプレートを準備する工程と、
    　レーザー光の照射による前記第一の窒化物半導体単結晶層及び前記異種基板の溝加工により、前記テンプレートに複数の線状の溝を形成し、前記異種基板の溝加工と同時に、前記複数の線状の溝の内表面に、前記レーザー光の照射による熱により形成される領域であるＨＡＺを形成する工程と、
    　前記複数の線状の溝が形成された前記テンプレート上に、第二の窒化物半導体単結晶層を成長させる工程と、
    　前記第二の窒化物半導体単結晶層から窒化物半導体単結晶基板を切り出す工程と、
    　を含む窒化物半導体単結晶基板の製造方法。
  2. 　前記レーザー光の波長が３００ｎｍ以上である、
    　請求項１に記載の窒化物半導体単結晶基板の製造方法。
  3. 　前記レーザー光がＣＷレーザー光又はパルス幅が１ナノ秒以上のパルスレーザー光である、
    　請求項１又は２に記載の窒化物半導体単結晶基板の製造方法。
  4. 　前記第一の窒化物半導体単結晶層の溝加工と、前記異種基板の溝加工及び前記ＨＡＺの形成とは、前記レーザー光の一度の照射により連続的に行われる、又は複数回の照射により段階的に行われる、
    　請求項１～３のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  5. 　前記第一の窒化物半導体単結晶層が、ＭＯＣＶＤ法又はＨＶＰＥ法で成長したＡｌXＧａ(1-X)Ｎ（０≦Ｘ≦１）結晶である、
    　請求項１～４のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  6. 　前記第二の窒化物半導体単結晶層は、ＨＶＰＥ法で成長されたＡｌYＧａ(1-Y)Ｎ（０≦Ｙ≦１）結晶である、
    　請求項１～５のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  7. 　前記複数の線状の溝は、前記第一の窒化物半導体単結晶層の下面における幅と、前記異種基板の上面における幅が等しい、
    　請求項１～６のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  8. 　前記異種基板がサファイア基板であり、
    　前記異種基板内の前記複数の線状の溝の深さが２００μｍ以下である、
    　請求項１～７のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  9. 　前記複数の線状の溝の前記第一の窒化物半導体単結晶層の上面における幅が、１０μｍ以上１００μｍ以下である、
    　請求項１～８のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  10. 　前記第一の窒化物半導体単結晶層の上面が、前記第一の窒化物半導体単結晶層を構成する窒化物半導体単結晶のｃ面又はｃ面から５°以内で傾斜した面であり、
    　前記複数の線状の溝が、前記窒化物半導体単結晶のａ面又はｍ面と平行な直線状の溝であり、
    　前記の複数の線状の溝のパターンが、前記テンプレートの中心軸に対して３回又は６回の回転対称性を有する、
    　請求項１～９のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  11. 　前記複数の線状の溝は、互いに平行な等間隔に配列された直線状の溝を含み、前記互いに平行な等間隔に配列された直線状の溝のピッチが１００μｍ以上かつ１０ｍｍ以下である、
    　請求項１～１０のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  12. 　前記第一の窒化物半導体単結晶層は、前記複数の線状の溝により、複数の面積の等しい領域に区画される、
    　請求項１～１１のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  13. 　前記第二の窒化物半導体単結晶層を前記複数の線状の溝の上部を覆う連続膜となるように成長させる、
    　請求項１～１２のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  14. 　前記複数の線状の溝により区画された前記第一の窒化物半導体単結晶層の領域の形状に対応した凹凸を成長界面に残した状態で、前記第二の窒化物半導体単結晶層を成長させる、
    　請求項１～１３のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  15. 　前記第一の窒化物半導体単結晶層を実質的にアンドープで成長させ、前記第二の窒化物半導体単結晶層に不純物をドープして成長させる、
    　請求項１～１４のいずれか１項に記載の窒化物半導体単結晶基板の製造方法。
  16. 　濃度５×１０17ｃｍ-3以上の前記不純物をドープして成長させる、
    　請求項１５に記載の窒化物半導体単結晶基板の製造方法。
PCT/JP2014/065940 2014-06-16 2014-06-16 窒化物半導体単結晶基板の製造方法 WO2015193955A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016528676A JP6326491B2 (ja) 2014-06-16 2014-06-16 窒化物半導体単結晶基板の製造方法
PCT/JP2014/065940 WO2015193955A1 (ja) 2014-06-16 2014-06-16 窒化物半導体単結晶基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/065940 WO2015193955A1 (ja) 2014-06-16 2014-06-16 窒化物半導体単結晶基板の製造方法

Publications (1)

Publication Number Publication Date
WO2015193955A1 true WO2015193955A1 (ja) 2015-12-23

Family

ID=54934988

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/065940 WO2015193955A1 (ja) 2014-06-16 2014-06-16 窒化物半導体単結晶基板の製造方法

Country Status (2)

Country Link
JP (1) JP6326491B2 (ja)
WO (1) WO2015193955A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162346A1 (ja) * 2019-02-07 2020-08-13 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2020203818A (ja) * 2019-06-19 2020-12-24 国立大学法人山口大学 低転位ＡｌＮの製造方法及びそれに用いる種基板
US10930813B2 (en) 2017-12-04 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor light-emitting array and method of manufacturing the same
CN113035689A (zh) * 2021-02-26 2021-06-25 无锡吴越半导体有限公司 一种氮化镓单结晶基板的制造方法
CN113345797A (zh) * 2021-05-31 2021-09-03 中国科学院半导体研究所 生长铝镓氮的方法
US20220231187A1 (en) * 2019-05-24 2022-07-21 Konka Group Co., Ltd. Patterned substrate, epitaxial wafer, manufacturing method, storage medium and led chip
EP4137621A4 (en) * 2020-04-14 2024-05-22 Kwansei Gakuin Educational Foundation METHOD FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR SUBSTRATE AND METHOD FOR SUPPRESSING THE INTRODUCTION OF DISPLACEMENT TO A GROWTH LAYER

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124576A (ja) * 2001-10-10 2003-04-25 Nichia Chem Ind Ltd 窒化物半導体基板及びその成長方法
WO2005106935A1 (ja) * 2004-04-28 2005-11-10 Emd Corporation 固体試料の表面改質方法、不純物活性化方法、半導体装置の製造方法
JP2006513122A (ja) * 2002-12-27 2006-04-20 ゼネラル・エレクトリック・カンパニイ 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
JP2007314360A (ja) * 2006-05-23 2007-12-06 Mitsubishi Cable Ind Ltd テンプレート基板
JP2011057479A (ja) * 2009-09-08 2011-03-24 Panasonic Corp テンプレートと、このテンプレートの製造方法と、このテンプレートを用いて成長した結晶と、この結晶の製造方法および製造装置
JP2011155164A (ja) * 2010-01-28 2011-08-11 Toyota Central R&D Labs Inc 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2011195377A (ja) * 2010-03-19 2011-10-06 Panasonic Corp Ｉｉｉ族窒化物結晶の製造方法
JP2013504865A (ja) * 2009-09-10 2013-02-07 オプトガン オイ 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造
WO2013021606A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159342A1 (ja) * 2014-04-14 2015-10-22 株式会社サイオクス 窒化物半導体単結晶基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124576A (ja) * 2001-10-10 2003-04-25 Nichia Chem Ind Ltd 窒化物半導体基板及びその成長方法
JP2006513122A (ja) * 2002-12-27 2006-04-20 ゼネラル・エレクトリック・カンパニイ 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
WO2005106935A1 (ja) * 2004-04-28 2005-11-10 Emd Corporation 固体試料の表面改質方法、不純物活性化方法、半導体装置の製造方法
JP2007314360A (ja) * 2006-05-23 2007-12-06 Mitsubishi Cable Ind Ltd テンプレート基板
JP2011057479A (ja) * 2009-09-08 2011-03-24 Panasonic Corp テンプレートと、このテンプレートの製造方法と、このテンプレートを用いて成長した結晶と、この結晶の製造方法および製造装置
JP2013504865A (ja) * 2009-09-10 2013-02-07 オプトガン オイ 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造
JP2011155164A (ja) * 2010-01-28 2011-08-11 Toyota Central R&D Labs Inc 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2011195377A (ja) * 2010-03-19 2011-10-06 Panasonic Corp Ｉｉｉ族窒化物結晶の製造方法
WO2013021606A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930813B2 (en) 2017-12-04 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor light-emitting array and method of manufacturing the same
WO2020162346A1 (ja) * 2019-02-07 2020-08-13 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US20220231187A1 (en) * 2019-05-24 2022-07-21 Konka Group Co., Ltd. Patterned substrate, epitaxial wafer, manufacturing method, storage medium and led chip
JP2020203818A (ja) * 2019-06-19 2020-12-24 国立大学法人山口大学 低転位ＡｌＮの製造方法及びそれに用いる種基板
EP4137621A4 (en) * 2020-04-14 2024-05-22 Kwansei Gakuin Educational Foundation METHOD FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR SUBSTRATE AND METHOD FOR SUPPRESSING THE INTRODUCTION OF DISPLACEMENT TO A GROWTH LAYER
CN113035689A (zh) * 2021-02-26 2021-06-25 无锡吴越半导体有限公司 一种氮化镓单结晶基板的制造方法
CN113345797A (zh) * 2021-05-31 2021-09-03 中国科学院半导体研究所 生长铝镓氮的方法

Also Published As

Publication number Publication date
JP6326491B2 (ja) 2018-05-16
JPWO2015193955A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6326491B2 (ja) 窒化物半導体単結晶基板の製造方法
JP6212203B2 (ja) 窒化物半導体単結晶基板の製造方法
CN107407008B (zh) 第iii族氮化物半导体晶体衬底的制造方法
US9127376B2 (en) Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate
TWI643985B (zh) ＧａＮ基板、ＧａＮ基板之製造方法、ＧａＮ結晶之製造方法及半導體裝置之製造方法
KR101895035B1 (ko) 3족 질화물 웨이퍼 및 그의 제조 방법
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
CN1894093A (zh) 用于高质量同质外延的连位氮化镓衬底
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP6129784B2 (ja) Ｉｉｉ族窒化物基板の製造方法
JP6365992B2 (ja) Ｉｉｉ族窒化物結晶製造方法及びｒａｍｏ４基板
JP5808208B2 (ja) 窒化物半導体基板の製造方法
JP5420281B2 (ja) Ｉｉｉ族窒化物半導体単結晶の製造方法、及びｉｉｉ族窒化物半導体単結晶基板の製造方法
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
WO2020158571A1 (ja) 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2009012986A (ja) Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶基板
US20170278754A1 (en) Method for producing group iii nitride crystal, and ramo4 substrate
JP2021147264A (ja) 窒化物結晶基板の製造方法、積層構造体の製造方法、窒化物結晶基板および積層構造体
JP2003277194A (ja) 単結晶サファイア基板およびその製造方法
JP2016074553A (ja) Ｉｉｉ族窒化物半導体単結晶基板の製造方法
JP5328682B2 (ja) Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物半導体基板の製造方法
JP2004035360A (ja) ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板及びその製造方法
JP4233894B2 (ja) 半導体単結晶の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14894967

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016528676

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14894967

Country of ref document: EP

Kind code of ref document: A1