JP2013504865A - 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造 - Google Patents

半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造 Download PDF

Info

Publication number
JP2013504865A
JP2013504865A JP2012528400A JP2012528400A JP2013504865A JP 2013504865 A JP2013504865 A JP 2013504865A JP 2012528400 A JP2012528400 A JP 2012528400A JP 2012528400 A JP2012528400 A JP 2012528400A JP 2013504865 A JP2013504865 A JP 2013504865A
Authority
JP
Japan
Prior art keywords
nitride layer
nitride
volume
substrate
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012528400A
Other languages
English (en)
Inventor
アレクセイ ロマノフ
マキシム エー． オドゥノーリウドフ
ヴラディスラフ ヴィー． ボウグロフ
Original Assignee
オプトガン オイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オプトガン オイ filed Critical オプトガン オイ
Publication of JP2013504865A publication Critical patent/JP2013504865A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H01L21/2056—Epitaxial deposition of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

（０００１）配向された別の基板（１）上の第ＩＩＩ属金属窒化物から形成される、小さい機械的応力を有する半導体構造、および、（０００１）配向された別の基板（１）上の第ＩＩＩ属金属窒化物から形成される半導体構造における内部機械応力を減少させる方法。方法は、第１の窒化物層（２）を形成するために別の基板（１）上に窒化物を成長させるステップ、取り除かれる体積間の層の残りの部分における機械的応力の緩和を提供するための、第１の窒化物層（２）の上側面から予め定められた深さまでその体積を選択的に取り除くことによって第１の窒化物層（２）をパターン化するステップ、および、第１の窒化物層（２）上に連続した第２の窒化物層（８）（第２の窒化物層（８）は、半導体構造の内部の第２の窒化物層（８）の下で取り除かれる体積から空所（７）を囲む）が形成されるまで追加的な窒化物を成長させるステップ、を含む。
【選択図】図１

Description

本発明は、ウルツ鉱型結晶構造を有する第ＩＩＩ属金属窒化物でできた、そして半導体構造の材料には不整合な（０００１）配向された別の基板格子上で気相において成長する、半導体構造に関する。本発明はまた、利用するデバイス、およびこの種の構造を製造する方法に関する。
その多くの有利な特性のせいで、窒化ガリウム（ＧａＮ）は、その多くのバリエーションにおいて、発光ダイオード（ＬＥＤ）およびレーザーダイオード（ＬＤ）のようなオプトエレクトロニクデバイスのための最も重要な半導体物質の１つになった。しかしながら、高品質の、好ましくはスタンドアロンのＧａＮテンプレートの不稼働率は、現代技術のこの分野における周知の課題である。材料品質を決定する２つの重要な要因は、層および基板における貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ；ＴＤ）密度および内部機械応力である。高いＴＤ密度（サファイヤ基板上の有機金属化学気相成長法（ＭＯＣＶＤ）によって成長するＧａＮにとっては概して１０１０ｃｍ−２の範囲にある）は、デバイス性能および寿命に大幅に影響を及ぼす。応力は、同様に、エピタキシャルＧａＮおよび／または基板あるいはＧａＮテンプレート上に後で成長するデバイス層の割れにつながり得る。高レベルの応力はまた、質の悪い表面形態（例えば高い表面粗さ）に結果としてなり得る。加えて、内部機械応力は、別の基板上に成長するＧａＮベースのテンプレートの反りにつながり得る。
いくつかの技術は、ＴＤ密度を減少させるための従来技術において公知である。例えば、エピタキシャル層のオーバーグロース（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｏｖｅｒｇｒｏｗｔｈ；ＥＬＯまたはＥＬＯＧ）は、多くのバリエーションとして文献に報告されている（例えば、非特許文献１参照）。ＥＬＯ技術には、しかしながら、例えば、残りの高いＴＤ密度領域をともなうテンプレートの特定部分だけにおいてＴＤ密度が減少する、基本的なＥＬＯプロセスにおけるマスキングの必要性などを含むいくつかの欠点がある。窒化ガリウム層のＴＤ密度を減少させる他の方法は、しばしばペンデオエピタキシ（ｐｅｎｄｅｏｅｐｉｔａｘｙ）と呼ばれる方法である。この方法では、基板内部におよび／または他の窒化物エピ層内部に（例えばエッチングによって）溝が形成される。そしてその後、これらの溝は、プロセスパラメータにより窒化ガリウム層の成長方向を制御することによってマスキングなしで横方向にオーバーグローする。この方法は、例えば特許文献１に開示される。ペンデオエピタキシには、また、エピ層の特定部分だけのＴＤ密度を減少させることができるのみであるという課題もある。
全く異なり、そして最も効率的なＴＤ密度の減少方法の１つは、本発明者の先の特許文献２に開示される。前記の方法は、テンプレート面の全体にわたって１０８ｃｍ−２を下回るＴＤ密度を有するＧａＮ基板を生成するために、よく制御された完全にインサイチュな方法を提供する。
内部応力の問題についての開発の報告はほとんどない。実際には、上述の一般に周知のプロセスによって（例えばＥＬＯまたはペンデオエピタキシによって）成長する小さいＴＤ密度を有するＧａＮテンプレートは、非常に高い内部応力によって特徴づけられる。これらの応力は、エピ層にとって達成可能な最も可能性の高い亀裂のない厚みを制限して、そしてまた、ＧａＮテンプレートの表面形態を悪化させもする。構造における高い内部応力は、例えば基板の薄化（ｔｈｉｎｎｉｎｇ）の結果として、基板上にデバイスを製造する前またはその最中に、基板に割れを生じさせ得る。したがって、例えば層（すなわちＧａＮテンプレート）上にデバイス構造を製造するための所望の滑らかな曲面形態を可能にするために、層中の応力を効率的に減らすと共に、ＧａＮ層に低いＴＤ密度を提供するＧａＮのヘテロエピタキシャル成長を可能にしているプロセスに対して大きな必要性がある。
ＧａＮについての上述のそして以下の内容は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）、ＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）、またはＢＮのような第ＩＩＩ属の金属の他の窒化物の適切な範囲にも関する。
米国特許第６，２６５，２８９号 国際公開第ＷＯ ２００６／０６４０８１号
Ｇｉｂａｒｔ： "Ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ ｏｆ ＧａＮ ａｎｄ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ"， Ｒｅｐｏｒｔｓ ｏｎ Ｐｒｏｇｒｅｓｓ ｉｎ Ｐｈｙｓｉｃｓ ６７ （２００４） ６６７−７１５， ｏｒ Ｒ． Ｄａｖｉｓ ｅｔ ａｌ． ｉｎ ＵＳ Ｐａｔｅｎｔ ６， ０５１， ８４９
本発明の目的は、上述した従来技術の課題を減らすことである。具体的には、本発明の目的は、低レベルの内部機械応力、エピタキシャル成長にとって好ましい表面形態、および低い貫通転位（ＴＤ）密度を有する新型の半導体構造を提供することである。本発明の他の目的は、緩和した基板の機械的応力、平面的な表面形態、および低いＴＤ密度を有する第ＩＩＩ属金属窒化物のテンプレートを生成するための新規な方法を提供することである。本発明によって生成される構造は、例えばパワーエレクトロニクスまたはオプトエレクトロニクス・コンポーネントのためのデバイス層のエピタキシャル成長のためのテンプレートとして用いられ得る。本発明の目的はまた、本発明による半導体構造を備える新型の半導体デバイスを提供することである。
本発明による方法は、独立請求項１において提示されることによって特徴づけられる。
本発明による製品は、独立請求項７において提示されることによって特徴づけられる。
本発明による使用は、独立請求項１０または１１において提示されることによって特徴づけられる。
（０００１）配向された別の基板上に第ＩＩＩ属金属窒化物から形成される半導体構造において内部機械応力を減少させる本発明による方法は、第１の窒化物層を形成するために別の基板上に窒化物を成長させるステップ、取り除かれる体積間の層の残りの部分における内部機械応力の緩和を提供するための、第１の窒化物層の上側面から予め定められた深さまでその体積を選択的に取り除くことによって第１の窒化物層をパターン化するステップ、および、半導体構造の内部の第２の窒化物層の下で囲まれた空所を取り除かれる体積から生成するために、第１の窒化物層上に連続した第２の窒化物層が形成されるまで追加的な窒化物を成長させるステップ、を含む。
（０００１）配向された別の基板上の第ＩＩＩ属金属窒化物から形成される、小さい機械的応力を有する本発明による半導体構造は、別の基板上の第１の窒化物層および第１の窒化物層上の第２の窒化物層を備え、第２の窒化物層は、半導体構造の内部機械応力を減少させるために、半導体構造の内部の第２の窒化物層の下で意図的に誘発された空所を囲む。
本発明による方法および製品は、第ＩＩＩ属金属窒化物から形成される半導体構造の内部機械応力を減少させるために用いる。本発明の付加的な利点は、半導体構造の緩和はまた、下にある別の基板における機械的応力の減少に結果としてなるということである。
別の基板は、別の基板上の半導体構造の窒素物材料とは異なる材料の基板として理解されなければならない。第ＩＩＩ属金属窒化物は、例えば、ＧａＮだけでありえる。そのため、最も典型的な別の基板の材料はサファイヤである。第１の窒化物層または第２の窒化物層は、組成において同種のものでなければならないことはない。しかし、それらは、例としてのみ、異なる窒化物をそれ自身に含んでいる層状構造であり得る。窒化物層は、例えばウルツ鉱型結晶構造を有する第ＩＩＩ属金属窒化物から形成され得る。窒化物層は、（０００１）配向された別の基板（半導体基板材料には不整合な格子）上の、または既存の（０００１）配向された応力を受ける窒化物層上のいずれかにおける有機金属化学気相成長法（ＭＯＣＶＤ）によって、気相から例えば成長することができる。
本発明は、非常に緩和している利点を有する（すなわち、構造は非常に小さい機械的応力のみを有する）半導体構造および、半導体構造を生産する方法を提供する。本発明によって得られることができる付加的な利点は、平面的な表面形態および小さい貫通転位（ＴＤ）密度である。この文脈における平面的な表面形態は、ごくわずかな表面粗さをともなう本質的に平坦な表面を意味する。
取り除かれる体積は、テンプレートの範囲内で光学的に不連続性インターフェースを形成する。この種の半導体構造がＬＥＤの基板として（テンプレートとして）用いられるときに、これらのインターフェースは、ＬＥＤにおいて発生し、そして、窒化物／別の基板およびコンポーネント／環境インターフェースでの反射のせいでデバイスの範囲内で伝搬する光の拡散を増加させる。ここで「拡散」とは、反射、散乱および屈折を含む、インターフェースで光の伝搬の方向を変えるすべての種類のメカニズムをいう。それを別の言葉で言えば、拡散は、光線の伝搬方向をランダムに変え、したがって、デバイスから逃げることが可能な方向を有するそれらの可能性を向上させる。その結果、ＬＥＤの光抽出効率は、本発明による半導体構造によって増加し得る。
本発明の上述した利点は、三次元（３Ｄ）ジオメトリ（例えば溝またはホール）を有する構造の形成にさらされる最初に平坦で、応力を受ける、第１の窒化物層から生じる。３Ｄ構造は、上側面から予め定められた深さまで第１の窒化物層の体積を選択的に取り除くことによって形成される。そしてそれは、例えばイオンエッチング法によって達成し得る。３Ｄ構造の形成は、応力ひずみ状態を不均一にさせる。そして、取り除かれる体積間に領域における第１の窒化物層の上部領域は、応力から本質的に解放され、最初の本質的に二次元の第１の窒化物層の対応する領域と比較して機械的応力のより低いレベルを呈する。第１の窒化物層の応力ひずみ状態の変化は、残りの第１の窒化物層の底部での応力成分を剪断することもまた生じる。この種の剪断応力の存在は、３Ｄ構造の形成後の第１の窒化物層における緩和プロセスの増大のさらなる理由でありえる。
取り除かれる体積間の領域における第１の窒化物層の上部領域が、応力から本質的に解放されるので、第２の窒化物層の成長は、応力が本質的にないかまたは小さい応力だけを有する表面から開始させることができる。したがって、第２の窒化物層の成長は、安定で、平坦な面を提供する。本発明によって最高の結果を得るための正確な条件は、３Ｄ構造の形状および寸法、窒化物層のための成長体制、そして成長および処理のために使用する機材に依存する。これらのパラメータは、下でさらに詳細に記述される。
本発明の付加的な驚くべき効果は、第２の窒化物層の下の半導体構造において囲まれた空所が、半導体構造上に成長するデバイス構造からの光抽出を効率的に強化するということである。
本発明の一実施形態によれば、第１の窒化物層をパターン化するステップは、取り除かれる体積の深さＨ、取り除かれる体積の特徴ある直径Ｄ、および隣接する取り除かれる体積間の間隔Ｌが、条件Ｈ／（Ｌ−Ｄ）＞０．２を、より好ましくは条件Ｈ／（Ｌ−Ｄ）＞０．４を、最も好ましくは条件Ｈ／（Ｌ−Ｄ）＞０．６を満たすように、第１の窒化物層の体積を取り除くステップ、を含む。第１の窒化物層をパターン化するジオメトリがこれらの条件を満たすときに、取り除かれる体積の間における第１の窒化物層の残りの部分は、内部機械応力の高レベルの緩和を呈する。さらに、緩和は、取り除かれる体積の間における残りの第１の窒化物層の大きい領域において生じる。そしてそれは、着手する第２の窒化物層の成長のための緩和した材料の大きい表面積を提供する。
第１の窒化物層をパターン化する本発明の他の実施形態によれば、別の基板の表面と平行な面に沿った取り除かれる体積の断面が六角形として形づくられるように、第１の窒化物層の体積を取り除くステップ、を含む。
本発明のさらに他の実施形態において、取り除かれる体積の面の配向は、ウルツ鉱型結晶構造の低いインデックス結晶面と本質的に一致する。この実施形態において、取り除かれる体積を定める例えば六角形のプリズムの表面の配向は、第１の窒化物層の例えばｍ−面またはａ−面の低いインデックスと一致する。これは、第１の窒化物層の内部機械応力の緩和をさらに刺激する。
本発明のさらに他の実施形態によれば、別の基板の表面と平行な面に沿った取り除かれる体積の断面は、少なくとも２．０マイクロメートルの特徴ある直径Ｄを有し、隣接する取り除かれる体積間の間隔Ｌは１０．０マイクロメートルを下回り、そして、取り除かれる体積の深さＨは３．０マイクロメートルを上回る。
第１の窒化物層の上部の応力緩和をさらに刺激するために、第１の窒化物層は、本発明のいくつかの実施形態において、特定の形状にパターン化される。取り除かれる体積のジオメトリおよび対応する除去された材料の相対的な体積が、第１の窒化物層の上部の驚くべき応力緩和に強く影響を及ぼすことがわかった。六角形状の断面および、Ｄ〜Ｈを介して予め定められた深さＨに関連する最適な特徴ある直径Ｄを有する除去された材料の体積は、第１の窒化物層の上部の応力を効率的に緩和させることがわかった。
本発明の一実施形態によれば、第１の窒化物層上に追加的な窒化物を成長させるステップは、別の基板の表面と平行な面に沿った空所の特徴ある断面の直径が深さの関数として増加するように、取り除かれる体積から空所を囲むための、取り除かれる体積の底部へ向かって成長速度が徐々に減少するように追加的な窒化物を成長させるステップを含む。
本発明の他の実施形態によれば、別の基板の表面と平行な面に沿った空所の断面は、少なくとも２．０マイクロメートルの特徴ある直径ＤＶを有し、そして隣接する空所間の横方向の間隔ＬＶは、１０．０マイクロメートルを下回る。本発明のさらにもう１つの実施形態によれば、別の基板の表面と平行な面に沿った空所の特徴ある断面の直径は、深さの関数として増加する。
プロセスパラメータの適切な選択（さらに詳細に後述する）については、基板のまたは窒化物層の平面における空所の断面の直径が成長する面からの深さの関数として増加する空所が、第２の窒化物層の下で取り除かれる体積から形成されるように、第２の窒化物層は成長させられることができる。この形状の囲まれた空所は、第２の窒化物層におけるＴＤ密度を効率的に減少させることができる。その一方で、第２の窒化物層を小さいかまたはごくわずかな内部機械応力だけをともなって成長させることをさらに可能にする。空所のこの「ピラミッド状」または「三角形」の形状は、第２の窒化物層上に製造される発光デバイス（例えばＬＥＤ）からの光抽出を付加的に強化する。そしてそれは、発光デバイスの外部量子効率を上昇させる。
前述された本発明の実施形態は、互いに任意の組み合わせにおいて用いられてよい。いくつかの実施形態は、本発明のさらなる実施形態を形成するために互いに組み合わされてよい。方法、製品または使用（本発明が関連する）は、前述された本発明の実施形態のうちの少なくとも１つを含んでよい。
以下において、本発明は、添付図面を参照して例示的実施形態についてより詳細に記述される。
図１は、本発明の一実施形態による方法のプロセスフローにおけるステップを図式的に示す。 図２は、サファイヤ基板上で成長するＧａＮ層の一部を選択的に取り除くことによって形成されるポストにおけるアスペクト比Ｍ／２ｈの関数として、内部機械応力に比例する計算した弾性ひずみの一例を示す。 図３ａは、第１の窒化物層のパターン化後の本発明の一実施形態による構造の側面から見た断面として、取り除かれる体積の特徴ある直径Ｄ、隣接する取り除かれる体積の横方向の間隔Ｌ、および取り除かれる体積の深さＨの定義を図式的に示す。 図３ｂは、第１の窒化物層の三角形のパターン化後の本発明の一実施形態による構造の平面から見た断面として、取り除かれる体積の特徴ある直径Ｄ、および隣接する取り除かれる体積の横方向の間隔Ｌの定義を図式的に示す。 図３ｃは、第１の窒化物層の正方形のパターン化後の本発明の他の実施形態による構造の平面から見た断面として、取り除かれる体積の特徴ある直径Ｄ、および隣接する取り除かれる体積の横方向の間隔Ｌの定義を図式的に示す。 図４は、第２の窒化物層を有する第１の窒化物層のオーバーグロース後の本発明の一実施形態による構造の側面から見た断面として、空所の特徴ある直径ＤＶ、および隣接する空所の横方向の間隔ＬＶの定義を図式的に示す。 図５ａは、本発明の一実施形態による方法において囲まれた空所の形成を図式的に、さらに詳細に示す。 図５ｂは、本発明の一実施形態による方法において囲まれた空所の形成を図式的に、さらに詳細に示す。 図６ａは、本発明の一実施形態による第１の窒化物層のパターン化および第２の窒化物層の初期成長後の、残りの材料の体積における貫通転位の可能なライン方向を図式的に、さらに詳細に示す。 図６ｂは、第２の窒化物層を成長させた後の本発明の一実施形態による半導体構造における貫通転位の可能なライン方向を図式的に、さらに詳細に示す。 図７は、本発明の一実施形態による半導体構造における貫通転位へのそして内部機械応力への、本発明の一実施形態による窒化物テンプレートの範囲内で形成されるキャビティの効果を図式的に示す。 図８は、本発明の一実施形態による第１の窒化物層のＩＣＰ―ＲＩＥエッチングされて取り除かれる六角形の体積の走査型電子顕微鏡（ＳＥＭ）の画像である。 図９は、本発明の一実施形態による成長するテンプレートの断面のＳＥＭ画像である。 図１０は、本発明の一実施形態による半導体構造の断面のＳＥＭ画像である。
従来技術の調査は、別の基板上の（０００１）配向において成長するＩＩＩ属窒化物層の成長ステージでの大きい引張弾性ひずみおよび対応する機械的応力の形成を示した。応力生成の２つの主な理由がＧａＮのヘテロエピタキシャル的成長にあることは、よく知られている。第１に、引張応力は、フォルマー−ウェーバーおよびスタンスキー−クラスタノフ（Ｖｏｌｍｅｒ−Ｗｅｂｅｒ ａｎｄ Ｓｔａｎｓｋｉ−Ｋｒａｓｔａｎｏｖ）成長モードにおける３Ｄアイランドの合体のせいで、主に成長ステージの初期で起こる。第２に、熱的不整合、すなわち、例えばエピタキシャルＧａＮ層と別の基板（例えばサファイヤ）との間の熱膨張係数の違いは、成長プロセス（例えばＭＯＣＶＤ反応器において実施されることができる）の後に全部の構造が冷却されるときに、基板に引張応力を生じさせる。ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）成長の場合、ＧａＮテンプレート格子上の層は、層と基板との間に不整合を起こして、その結果、成長温度で層に付加的な引張応力を生成させる。ＩＩＩ属窒化物の（０００１）配向成長の場合、特に、ＴＤの作用および不整合転位（ＭＤ）の生成を通じて緩和が効率的に発生しない低い貫通転位密度の層については、応力緩和の可能なメカニズムは、粗面の形成ならびに窒化物層および／または基板の割れを含む。
エピタキシャルＧａＮがより厚いと、応力を受ける材料の体積により多くの弾性エネルギーが含まれる。しかしながら、成長する表面でのＴＤ密度は一般に窒化物層の厚みとともに減少するので、厚い窒化物層は、薄膜構造の表面での貫通転位密度を減少させるために共に望ましい。一方では、成長ステージの後、オリジナルの別の基板をより薄くするか、またはスタンドアロンＧａＮテンプレートを形成するためにそれを取り除くことさえ、しばしば望ましい。しかしながら、基板の薄型化（通常ラップ仕上げによる）するときに、割れの可能性は増加する。これは、エピタキシャルＧａＮ層の厚みに対して上限を設定する。そして、それゆえ、より厚い窒化物層を単に成長させることによってＴＤ密度がどれだけ減少可能であるかを制限する。言うまでもなく、厚いＧａＮまたは他の窒化物層の成長は、高価である。
上述した負の効果を回避するために、本発明は、粗面の形成ならびに窒化物層および／または基板の割れなしで、半導体構造の成長ステージでの機械的応力のレベルを低下させるための方法および構造を提供する。本発明に対する動機付けは、層をパターン化する結果としての機械的応力再配分についての観察に基づく。初めに平坦で均一に応力を受ける層が３Ｄジオメトリ（すなわちアイランド（またはポスト）または溝（またはホール））を有する構造の形成にさらされるときに、応力ひずみ状態は不均一になる。十分な高さを有するポストの上部領域は本質的に応力から解放される。そして、層の上部（構造の成長する面により近い層の面である上部）のホール間の材料はまた、平坦な面を有する最初の二次元の層の応力と比較して機械的応力の低下するレベルを示す。窒化物層の三次元パターン化によって誘導される緩和の付加的な効果は、割れによる本質的に非管理のそして混沌とした緩和に反して、材料の体積を意図的に取り除くことが圧縮応力を減らすことも可能であるということである。
本発明をいかなる特定の理論的な推測にも制限せずに、応力ひずみ状態の変化は、ポストの底部での、またはホールの底部間の応力成分を剪断することもまた生じる。この底部の領域は、例えば応力閉じ込め層と呼んでよい。そして、第１の窒化物層からの材料の選択的な取り除きによって、応力はそれに制限される。応力閉じ込め層におけるこの種の剪断応力の存在は、パターン化された構造における緩和プロセスの増大のさらなる理由でもよい。
上述した応力再配分は、本発明の一実施形態による方法のプロセスフローを例示する図１に図式的に示される。横方向の内部機械応力σは、長さが構造の範囲内で示された場所での応力σ（この例で張力である）の値に比例する２方向矢印によって示される。
単純性の理由で、コンポーネントを繰り返す場合には、項目番号は以下の例示的実施形態において維持される。
図１に例示されるプロセスは、サファイヤ基板１上に、例えばＧａＮの第１の窒化物層２を育成することから始める。第１の窒化物層２を育成するステップは、（０００１）配向された別の基板上の気相から窒化物層を堆積させるために、任意の既知の手順によって実行されることができる。その多くの例が文献において報告されている。この第１の窒化物層２を育成するために、例えば有機金属化学気相成長法（ＭＯＣＶＤ）（その例は文献に開示される）の任意の既知のプロセスの変化は、使用されることができる。上述された、ヘテロエピタキシャルＧａＮ成長の初期の段階での主にアイランド合体からの結果、この第１の窒化物層２は、成長温度で高い引張応力σによって特徴づけられる。
次のステップにおいて、マスク材料３は堆積する。そして、所望のパターン化・ジオメトリを定めるマスク４は、第１の窒化物層２の表面５上に形成される。マスク４を形成するためにマスク材料３をパターン化した後に、第１の窒化物層２の体積は、エッチングによって取り除かれる。そして、くぼみ６は、パターン化マスク４の開口部を通して第１の窒化物層２内に形成される。第１の窒化物層２をパターン化するステップにおいて、第１の窒化物層２の表面上のパターン化・ジオメトリを決定するマスク４を作成するために、標準のリソグラフィ技術は、使用されることができる。一方で、本発明の一実施形態では、第１の窒化物層２をパターン化するステップのために必要なマスクは、ナノインプリントリソグラフィによって第１の窒化物層２の表面に置かれる。
パターン化・ステップの結果、そして、パターン化された構造を窒化物の成長に適した温度に再加熱した後に、取り除かれた体積（すなわちくぼみ６）間の第１の窒化物層２の残留部分は、窒化物の引張応力を意味する矢印の長さで図示するように、引張応力σの緩和状態によって特徴づけられる。引張応力が、第１の窒化物層２の表面５（すなわち基板１のインターフェースからさらに離れた表面）に向かって驚くほど減少することもわかった。それゆえ、前述したように、第１の窒化物層２からの体積の除去は、内部応力の再配分を可能にする。そしてそれは、第１の窒化物層２の残りの表面で、またはその近くで、緩和した応力状態に結果としてなる。これは、後述するように、亀裂の生成による制御しない方法において生じる緩和なしで、取り除かれた体積（くぼみ６）の上に機械的に緩和した第２の窒化物層８を成長させるために使用することができる。
第１の窒化物層２をパターン化するステップの結果、残りの層は、例えば、層の平面に対して垂直に延びる別々のくぼみ６から成ることができる。取り除かれた体積は、第１の窒化物層２と別の基板１との間のインターフェースまでさえ延びることができる。最適パターン化・ジオメトリは、例えば、層の厚さや、成長ステップにおいて使用するプロセスパラメータ、その他に応じて変化させることができる。後述するように、優れた結果は、三角形または正方形の配列を有する六角形の断面ジオメトリを有するくぼみ６を用いて得られた。良い結果のために、六角形のくぼみ６は、十分に大きくされるべきでもある。
マスク４を除去した後に、第１の窒化物層２の表面５の残留部分上の付加的なＧａＮの成長は、ＧａＮの第２の窒化物層８を形成するために開始する。始めに、横に成長する部分９が合体して、第１の窒化物層２の取り除かれた体積（くぼみ６）を完全にカバーするまで、プロセスパラメータは横方向の成長を促進するように選択される。このようにして囲まれた空所７は、第２の窒化物層８の下で窒化物構造の範囲内で取り除かれた体積から形成される。横方向の成長段階の終わりでの第２の窒化物層８の合体している表面の良好な接触の達成は、重要である。「良好な接触」は、この場合、２つの合体された横に成長した部分９（すなわち接触帯）の境界周りの領域が、貫通転位を含む欠陥の最小限の量を有することを意味する。前記成長の制御において必要とされる実際のプロセスパラメータは、個々のプロセス機器にさえ依存し、したがって、包括的な詳細なパラメータは与えられることができない。しかしながら、当業者は、定期試験を通じて適切なパラメータを見つけることができる。
くぼみ６の上の横方向の成長を達成するために、ウルツ鉱型結晶構造を有するＧａＮの異なる結晶面の相対成長率は、プロセスパラメータの適切な選択によって調整される。ウルツ鉱ＧａＮの一般的に用いられるＭＯＣＶＤ成長（結晶成長パラメータ）における横方向の成長のための適切なプロセスパラメータは、結果として（０００１）平面にとって比較的低い成長速度になる。横方向の成長を達成するために選択される鍵となるプロセスパラメータは、成長温度およびＩＩＩ／Ｖ比率である。ＧａＮの横方向の成長を可能にしているプロセスパラメータは、公的文献から直ちに入手可能であり、この開示を踏まえた熟練した専門家によって容易に選択されることができて、最適化されることができる。第１の窒化物層２の取り除かれた体積（くぼみ６）が完全にカバーされた後、成長モードは（０００１）方向における垂直成長を好むように変わる。再び、ＧａＮの成長方向のこの種の制御は、熟練した専門家によって直ちに達成される。
層にとっての所望の総厚みが達成されるまで、垂直（０００１）方向における第２の窒化物層８の成長は続けられる。この所望の総厚みは、例えば、全体構造の機械的強度および層の上側の目標とされたＴＤ密度を含むさまざまなものに依存し得る。第２の窒化物層８の付加的なＧａＮは、驚くべきことに、第２の窒化物層８の成長が始まった第１の窒化物層２の緩和した応力状態の場所と本質的に同じ緩和した応力状態をともなって成長する。これらの場所は、第１の窒化物層２の取り除かれた体積間の部分の上部である。テンプレートの、別の基板の、そして、第２の窒化物層８上に成長する可能な素子層の割れを防止することに加えて、小さい機械的応力状態はまた、非常に滑らかな表面形態（すなわち非常に小さい表面粗さ）を有するテンプレート面１０を生成することを可能にする。
図１のプロセスの最終ステップとして、最初のサファイヤ基板１は、ラップ仕上げによって薄くなる。プロセスの最終的な結果は、表面１０で非常に小さい表面粗さ、非常に緩和した応力状態および低いＴＤ密度によって特徴づけられるＩＩＩ属窒化物・テンプレートである。この種のテンプレートは、例えば高輝度ＬＥＤのデバイス層の次の堆積のための優れた基板として役立つ。
サファイヤ基板上の（０００１）配向面を有するＧａＮ堆積物中の応力および弾力性のあるひずみ成分は、引張成長応力または熱起源の圧縮応力の場合に分析および有限要素法（ＦＥＭ）計算によっても、理論的にモデル化された。これらの計算の結果は、図２に示される。そしてそれは、サファイヤ基板上のＧａＮ堆積物における応力／ひずみ状態が、ＧａＮ堆積物のジオメトリ的な寸法に（例えば形状に）強く依存することを明らかに示す。図２は、サファイヤ基板上に成長する第１の窒化物層２の部分を取り除く選択的なエッチングによって形成されて、そして成長温度から室温までの冷却を受ける、ポストのアスペクト比Ｍ／２ｈの効果を提示する理論的な計算の結果を示す。
上ですでに示したように、取り除かれる体積（くぼみ６）の形状は、所望の応力緩和効果を達成することに影響を及ぼす。そしてその効果は、驚くべきことに、滑らかな表面形態を有する比較的緩和した第２の窒化物層の成長もまた可能にする。本発明の一実施形態において、取り除かれる体積は、（例えば図８のＳＥＭ画像参照）六角形である。取り除かれる体積にとってのこのジオメトリは、第２の窒化物層８の成長プロセスのための必要な結晶構造を提供して、第１の窒化物層２の残りの上部領域における応力を効率的に緩和する。そして、それゆえ、比較的応力から解放された第２の窒化物層８は成長することができる。くぼみ６のさらに特徴ある断面の直径が２．０マイクロメートルを上回り、第１の窒化物層２のエッチングされたくぼみの深さが３．０マイクロメートルを上回りながら、エッチングされたパターンにおける隣接するくぼみ６間の間隔が６．０マイクロメートルを下回る場合に、応力は、第２の窒化物層８において、そして、対応する第１の窒化物層２の残りの上部領域でも、非常に効率的に緩和された。
第１の窒化物層２のエッチングの深さに依存するくぼみ６の高さＨ、くぼみ６の特徴ある直径Ｄおよび隣接するくぼみ６間の間隔Ｌは、上述のようにくぼみ６の上に成長する第２の窒化物層８の機械的な内部応力状態に最も影響を及ぼす３つの構造パラメータである。３つのパラメータＨ、ＬおよびＤのための定義は、図３ａ、図３ｂおよび図３ｃにおいて図式的に例示される。非常に効率的な応力緩和のために、くぼみ６間に残る材料領域の幅（Ｌ−Ｄによって定義される）に対する高さＨの比は、条件Ｈ／（Ｌ−Ｄ）＞０．５を満たす。この条件下で、くぼみ６間に残る材料領域の材料の大部分は緩和される（これは、例えば図１および図２から推定することができる）。そして、オーバーグローする第２の窒化物層８の対応する機械的な内部応力は、非常に効率的に緩和される。
図３ｂにおいて、くぼみ６は、第１の窒化物層２の三角形パターンを形成する六角形の穴である。そして、くぼみ６は、材料が例えばエッチングによって取り除かれなかった第１の窒化物層２の残りの領域によって、すべての横方向において（すなわち層の面のすべての方向において）制限される。図３ｃに示すように、くぼみ６（この場合、正方形のパターンを形成する）は、すべての横方向において必ずしも制限されるわけではない。しかし、くぼみ６は、代わりに、第１の窒化物層の平面の全体にわたって延びる連続領域でありえる。そして、第１の窒化物層２の残りの「「エッチングされない」領域は、本実施形態ではくぼみ６によって囲まれている。すなわち、図３ｃでは、くぼみ６間における第１の窒化物層２の残りの領域は、この場合、六角形として形づくられる横断面を有するポストである。
第１の窒化物層２において形成される三次元の取り除かれる体積（くぼみ６）の周期的パターンは、上述のように変化してよいので、上で定められるくぼみ６の特徴ある直径Ｄ、間隔Ｌおよび高さＨは、くぼみ６を定める１つの領域を通じて平均値となるパラメータとして本明細書において理解されなければならない。すべての横方向において第１の窒化物層２に隣接するくぼみ６の場合（図３ｂ参照）、この境界は、くぼみ６の領域を定めるために使用しなければならない。くぼみ６が別々の場所に対して第１の窒化物層２によってすべての横方向において制限されるわけでない（図３ｃ参照）若干のパターン化・ジオメトリにおいて、３つのパラメータ（Ｄ、ＬおよびＨ）は、横方向の境界が、第１の窒化物層２の横に隣接する領域の境界および第１の窒化物層２のこれらの隣接する領域の中間点を繋ぐ直線（図３ｃの破線参照）によって定義されるくぼみ６の領域全体の平均値として理解されなければならない。図３ａ、図３ｂおよび図３ｃにおける矢印は、図示する目的のためだけにあり、そして、それらはパラメータＤ、ＬまたはＨのための実際の平均値を表すことを意図しない。
Ｄ、ＬおよびＨの定義と同様に、図４は、第２の窒化物層８によって第１の窒化物層２のくぼみ６をオーバーグローすることにより構造に対して意図的に誘導される隣接する空所７間の特徴ある直径ＤＶおよび横方向の間隔ＬＶを図式的に示す。パラメータＤＶおよびＬＶは、値が別の基板１の表面と平行な面に沿った空所の横断面を通じて計算される平均値となるパラメータでもある。
本発明をいかなる特定の成長モデルも制限せずに、応力緩和の観察された効果およびＴＤ密度の減少の原因となる第２の窒化物層８の成長メカニズムを記述する見込みのあるモデルが提案される。図５ａおよび図５ｂを参照して以下に説明される成長モデルの重要なパラメータは、くぼみ６の側壁の角度、そして、六角形のくぼみ６の異なるサイズおよび形状を有する試料において結果として生じる囲まれた空所７である。このモデルの成長状況は、ＧａＮの第２の窒化物層８の横方向の成長を支持するために最適化される。
図５ａは、くぼみ６がフィルムと平行な面内に小さい直径を有する場合のプロセスフローを例示する。成長が行われるための狭い開口だけがあるので、反応種（例えばＭＯＣＶＤ成長の場合ガス状のトリメチルガリウムまたはアンモニア）の限られた拡散率のせいで、ホールの底部と比較して側壁の最上部での反応種の供給に大きい違いがある。これは、垂直および横の両方において、くぼみ６の最上部の領域上の第２の窒化物層の成長を支持する。構造がより厚くなり続けるにつれて、開口は上部からより小さくなり始める。それゆえ、前駆体の原子がエッチングされたくぼみ６の底部まで達することは、ますます困難になる。これは、結果として側壁上のごくわずかな成長になる。
より大きい直径（図５ｂに例示される）を有するくぼみ６の場合、反応種がくぼみ６の底部付近の側壁に付着するより多くの機会があるかもしれず、そして、くぼみ６内部の側壁に沿って反応種の集中による局所的傾斜があるかもしれない。これによって、トリメチルガリウムおよびアンモニアを利用するＭＯＣＶＤ ＧａＮプロセスにおいて、Ｖ／ＩＩＩ比率に勾配が生じてもよい。くぼみ６の十分大きいサイズは、この勾配の形成に必要であり、そしてこの勾配の形成を許容する。この種の勾配は、結果として、第２の窒化物層８の成長中に、傾斜した側壁が形成される。再び、いかなる理論的な推測によっても本発明を制限せずに、この傾斜した側壁プロフィールは、ＴＤの傾斜および第２の窒化物層８の緩和した成長を刺激してよい。但し、これらの驚くべき効果につながる正確なメカニズムがこの点で完全に理解されるわけではない。
実際、応力状態に加えて、エッチングされたくぼみ６はまた、窒化物層における貫通転位の密度に影響を及ぼす。第２の窒化物層８の最上部の領域における貫通転位の密度がパターン化前の第１の窒化物層２において観察されてそれよりも大幅に低くあり得ることが分かっている。貫通転位密度の減少の可能なメカニズムは、以下である。（ｉ）横方向のポスト表面とのＴＤの相互作用およびこれらの表面上のＴＤの終了；（ｉｉ）ＴＤの線軌道の終了または変化（後者の場合は、ＴＤが傾けられて、したがって第２の窒化物層８の次の成長の間、他の転位をともなう反応のためのより高い可能性を結果として得る）をともなうくぼみ６の自由表面とのＴＤの相互作用。これらの効果は、図６ａおよび図６ｂに図式的に示される。
窒化物層の貫通転位の最初の密度は、エッチングされた体積の境界でのいくつかの転位の終了のせいで、低下する。さらに、残りの貫通転位の一部は、くぼみ６との相互作用のせいで、それらの初めの実質的に垂直な線軌道を、傾いた線軌道に変える。第２の窒化物層８の成長の間、これらの傾いた転位は、互いに出会って反応する可能性が増加する。これにより、最終的な半導体構造の最上部分での貫通転位の合計数は減少する。図７は、半導体構造のＴＤの伝搬における第１の窒化物層２の範囲内で形成される囲まれた空所７の効果を例示する。空所７との相互作用のせいで、いくつかのＴＤは傾けられる。そして、それらのいくつかは空所７の境界で終わる。傾きは、さらなる成長の間、相互作用しておよび互い反応するために、転位の可能性を著しく増加させる。この種の反応の結果、逆のバーガースベクトルを有する２つの転位の消滅、または単一のＴＤを生成する２つの転位の融合が、起こってよい。これら両方のプロセスは、ＴＤの合計数およびそれゆえＴＤの密度を減少させる。特定の領域だけ上に貫通転位密度の減少を提供する例えばエピタキシャルの横方向のオーバーグロースまたはペンデオエピタキシ技術とは対照的に、このプロセスでは、ＴＤ密度はテンプレート領域全体にわたって減少する。本発明の一実施形態による半導体構造の上面に向かっての応力低減およびＴＤ密度減少の両方の効果の図式的な例示は、図７に示される。
上述した本発明の実施形態の技術的な効果を例示する実験結果は、図８〜図１０に示される。そしてそれは、本発明のいくつかの実施形態による窒化物半導体構造の走査型電子顕微鏡（ＳＥＭ）の画像を表示する。
図８は、本発明の一実施形態によるパターン化した後の第１の窒化物層２の六角形状の取り除かれた体積（くぼみ６）のＳＥＭ画像を示す。これらの六角形の特徴ある直径Ｄは、約４．５マイクロメートルである。そして、隣接する六角形間の間隔Ｌは、約５．５マイクロメートルである。
図９のＳＥＭ画像は、（０００１）配向サファイヤ基板１上に成長するＧａＮテンプレートの断面を示す。囲まれた空所７は、テンプレートの範囲内で形成される。テンプレートの上方部分における窒化物の緩和した応力状態のおかげで、テンプレートの上面１０は、優れた表面形態（試料調製から生じる試料上の破片は、半導体構造の一部として解釈されてはならない）を有する。
図１０のＳＥＭ画像は、本発明の一実施形態による第２の窒化物層８によってオーバーグローした図８のパターン化された第１の窒化物層２を示す。図１０において囲まれた空所７の傾斜した側壁に注意されたい。
図９および図１０に示される断面が空所７間の最短距離を必ずしも示さない点にも注意されたい。
Ｃ−平面サファイヤ基板１は、３×２インチの閉じた結合シャワーヘッド（ＣＣＳ）ＭＯＣＶＤ反応器の垂直流において、ＧａＮフィルムを成長させるために用いた。昇温状態（１０３０℃）で成長する３．２μｍのアンドープトＧａＮ層によってフォローされる低温域核形成層は、基板１上のＧａＮの第１の窒化物層２を育成するために用いた。この第１の窒化物層２のための成長プロセスは、熟練した人にとって明らかである従来のＭＯＣＶＤ ＧａＮプロセスである。水素環境をＧａＮの成長を実行するために用いながら、ＴＭＧ（トリメチルガリウム）およびアンモニア（ＮＨ３）は原料ガスとして用いた。反応器の圧力は、第１の窒化物層２の成長の間、２００ｔｏｒｒに保たれた。従来のフォトリソグラフィー法は、下層の第１の窒化物層２上の六角形状のパターンをつくるために用いた。電子ビームシステムは、パターン化されたフォトレジストでカバーされた第１の窒化物層２上へＮｉを蒸発させるために用いた。この後、超音波浴においてリフトオフプロセスが続いた。プロセスの次のステップは、Ｎｉマスク４の開口によるＧａＮの第１の窒化物層２をエッチングすることであった。これは、誘導結合プラズマ（ＩＣＰ）チャンバにおいて実行された。エッチング状況は、４ｍｔｏｒｒの全圧力で、１５ｓｃｃｍのＣｌ２、２．５ｓｃｃｍのＡｒであった。エッチングプロセスの間、４５０ＷのＩＣＰ電源を用いながら、ＲＦ電力は１５０Ｗに保たれた。ＧａＮのエッチングの後、ＨＣｌ：ＨＮＯ３（３：１）の混合液は、第１の窒化物層２の上部からのＮｉマスク４を取り除くために用いた。標準洗浄手順は、ウェーハをＭＯＣＶＤ反応器に戻し入れる前に構造の表面を洗浄するために採用された。試料は、アセトン、２−プロパノール、Ｈ２ＳＯ４：Ｈ２Ｏ２（４：１）の混合液、緩衝フッ化水素酸（ＢＨＦ）および脱イオン水（ＤＩＷ）によって洗浄された。
次のステップは、上述の通りに方法によって準備された試料上へのＧａＮの第２の窒化物層８の成長を含んだ。同じ前駆体物質および雰囲気が、ＧａＮの第２の窒化物層８の成長のために使われた。この成長プロセスの間、所望の横方向または垂直方向の成長モードを得るために、上述の通りに、温度、Ｖ／ＩＩＩ比率および圧力のようなさまざまな反応器パラメータは、変化された。この第２の窒化物層８のための成長プロセスは、熟練した人にとって明らかである従来のＭＯＣＶＤ ＧａＮプロセスである。
走査型電子顕微鏡（ＳＥＭ）は、エッチングされた構造の徹底的な分析、および再成長（すなわち第２の窒化物層８の成長）後の空所７の次の形成のために用いた。これらのＳＥＭ画像は、図８〜図１０に示される。
成長した試料からのＳＥＭ画像に加えて、Ｘ線回折（ＸＲＤ）もまた、本発明が別の基板１上の窒化物層の応力状態に有する効果を量的に評価するために使用された。ＸＲＤの結果は、サファイヤ基板１上の同程度の厚みおよびＴＤ密度を有するＧａＮ層と比較して、サファイヤ基板１上の本発明の一実施形態によるＧａＮ半導体構造にとってより狭い回折ピークを示した。本発明の構造にとってのＦＷＨＭピーク幅は、（３０２）および（１０２）非対称ωスキャンに対して、それぞれ、３２０．４ａｒｃｓｅｃおよび２９１．６ａｒｃｓｅｃであった。従来技術のＧａＮ層にとってのＦＷＨＭピーク幅は、（３０２）および（１０２）非対称ωスキャンに対して、それぞれ、４１４ａｒｃｓｅｃおよび３８１ａｒｃｓｅｃであった。本発明の構造の場合の驚くほどより狭いピークは、第１の窒化物層２をパターン化して、そして第１の窒化物層２が取り除かれる体積の上に第２の窒化物層８を横に成長させることを経て達成される、応力緩和の結果であると考えられる。
本発明の基本的な考えがさまざまな方法で実行してよいことは、当業者にとって明らかである。当業者にとって明らかなように、本発明は上述の実施例に限定されない。しかし、実施形態は請求の範囲の範囲内で自由に変化することができる。

Claims (11)

  1. （０００１）配向された別の基板（１）上に第ＩＩＩ属金属窒化物から形成される半導体構造において内部機械応力を減少させる方法であって、
    −第１の窒化物層（２）を形成するために前記別の基板（１）上に窒化物を成長させるステップ、
    −取り除かれる体積間の層の残りの部分における内部機械応力の緩和を提供するための、前記第１の窒化物層（２）の上側面から予め定められた深さまでその体積を選択的に取り除くことによって前記第１の窒化物層（２）をパターン化するステップ、および、
    −前記半導体構造の内部の第２の窒化物層（８）の下で囲まれた空所（７）を前記取り除かれる体積から生成するために、前記第１の窒化物層（２）上に連続した前記第２の窒化物層（８）が形成されるまで追加的な窒化物を成長させるステップ、
    を含むことを特徴とする方法。
  2. 前記第１の窒化物層（２）をパターン化するステップは、前記取り除かれる体積の深さＨ、前記別の基板（１）の表面と平行な面に沿った前記取り除かれる体積の断面の特徴ある直径Ｄ、および隣接する取り除かれる体積間の間隔Ｌが、条件Ｈ／（Ｌ−Ｄ）＞０．２を、より好ましくは条件Ｈ／（Ｌ−Ｄ）＞０．４を、最も好ましくは条件Ｈ／（Ｌ−Ｄ）＞０．６を満たすように、前記第１の窒化物層（２）の体積を取り除くステップ、を含むことを特徴とする請求項１に記載の方法。
  3. 前記第１の窒化物層（２）をパターン化するステップは、前記別の基板（１）の表面と平行な面に沿った前記取り除かれる体積の断面が六角形として形づくられるように、前記第１の窒化物層（２）の体積を取り除くステップ、を含むことを特徴とする請求項１または２に記載の方法。
  4. 前記取り除かれる体積の面の配向は、ウルツ鉱型結晶構造の低いインデックス結晶面と本質的に一致する、ことを特徴とする請求項１〜３のいずれか１項に記載の方法。
  5. 前記別の基板（１）の表面と平行な面に沿った前記取り除かれる体積の断面は、少なくとも２．０マイクロメートルの特徴ある直径Ｄを有し、隣接する取り除かれる体積間の間隔Ｌは１０．０マイクロメートルを下回り、そして、前記取り除かれる体積の深さＨは３．０マイクロメートルを上回る、ことを特徴とする１〜４のいずれか１項に記載の方法。
  6. 前記第１の窒化物層（２）上に追加的な窒化物を成長させるステップは、前記別の基板（１）の表面と平行な面に沿った前記空所（７）の特徴ある断面の直径が深さの関数として増加するように、前記取り除かれる体積から前記空所（７）を囲むための、前記取り除かれる体積の底部へ向かって成長速度が徐々に減少するように前記追加的な窒化物を成長させるステップを含む、請求項１〜５のいずれか１項に記載の方法。
  7. （０００１）配向された別の基板（１）上の第ＩＩＩ属金属窒化物から形成される、小さい機械的応力を有する半導体構造であって、前記構造は、前記別の基板（１）上の第１の窒化物層（２）および前記第１の窒化物層（２）上の第２の窒化物層（８）を備え、前記第２の窒化物層（８）は、前記半導体構造の内部機械応力を減少させるために、前記半導体構造の内部の前記第２の窒化物層（８）の下で意図的に誘発された空所（７）を囲む、ことを特徴とする半導体構造。
  8. 前記別の基板（１）の表面と平行な面に沿った前記空所（７）の断面は、少なくとも２．０マイクロメートルの特徴ある直径ＤＶを有し、そして隣接する空所（７）間の横方向の間隔ＬＶは、１０．０マイクロメートルを下回る、ことを特徴とする請求項７に記載の構造。
  9. 前記別の基板（１）の表面と平行な面に沿った前記空所（７）の特徴ある断面の直径は、深さの関数として増加する、ことを特徴とする請求項７または８に記載の構造。
  10. 第ＩＩＩ属金属窒化物から形成される半導体構造における内部機械応力を減少させる、請求項１に記載の方法の使用。
  11. 第ＩＩＩ属金属窒化物から形成される半導体構造における内部機械応力を減少させる、請求項７に記載の構造の使用。
JP2012528400A 2009-09-10 2010-09-09 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造 Pending JP2013504865A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20095937 2009-09-10
FI20095937A FI123319B (fi) 2009-09-10 2009-09-10 Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
PCT/FI2010/050696 WO2011030001A1 (en) 2009-09-10 2010-09-09 A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure

Publications (1)

Publication Number Publication Date
JP2013504865A true JP2013504865A (ja) 2013-02-07

Family

ID=41136399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012528400A Pending JP2013504865A (ja) 2009-09-10 2010-09-09 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造

Country Status (9)

Country Link
US (1) US20120241755A1 (ja)
EP (1) EP2476134A4 (ja)
JP (1) JP2013504865A (ja)
KR (1) KR20120099007A (ja)
CN (1) CN102714136A (ja)
FI (1) FI123319B (ja)
RU (1) RU2012112370A (ja)
TW (1) TW201133555A (ja)
WO (1) WO2011030001A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015193955A1 (ja) * 2014-06-16 2015-12-23 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
US10100434B2 (en) 2014-04-14 2018-10-16 Sumitomo Chemical Company, Limited Nitride semiconductor single crystal substrate manufacturing method
JP2022547670A (ja) * 2019-09-06 2022-11-15 プレッシー・セミコンダクターズ・リミテッド 歪み緩和構造を組み込んだｌｅｄ前駆体

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859457B2 (en) * 2008-03-27 2018-01-02 Nitek, Inc. Semiconductor and template for growing semiconductors
CN102427100A (zh) * 2011-11-11 2012-04-25 郭磊 半导体结构及其形成方法
CN103247724B (zh) * 2012-02-08 2016-04-20 郭磊 一种半导体结构及其形成方法
CN103247516B (zh) * 2012-02-08 2016-04-06 郭磊 一种半导体结构及其形成方法
CN103247725B (zh) * 2012-02-08 2016-01-20 郭磊 一种半导体结构及其形成方法
WO2013117153A1 (en) * 2012-02-08 2013-08-15 Lei Guo Semiconductor structure and method for forming same
EP2693462B1 (en) 2012-07-31 2016-06-01 Imec Method for manufacturing semiconductor devices
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
CN105336603A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 复合氧化膜结构
CN105448648B (zh) * 2014-07-30 2018-09-25 北大方正集团有限公司 一种晶片流片方法
TWI602220B (zh) * 2015-03-04 2017-10-11 國立成功大學 磊晶模具及磊晶方法
CN107093657B (zh) * 2017-05-08 2019-02-22 河北工业大学 一种薄膜腔体型图形衬底及其制备方法
EP3812487A1 (en) * 2019-10-25 2021-04-28 Xie, Fengjie Non-polar iii-nitride binary and ternary materials, method for obtaining thereof and uses
CN110783176B (zh) * 2019-10-30 2022-07-12 广西大学 一种低应力半导体材料制备方法
EP4044216A1 (en) * 2021-02-16 2022-08-17 Siltronic AG Method for testing the stress robustness of a semiconductor substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436128B2 (ja) * 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3696003B2 (ja) * 1999-09-22 2005-09-14 三洋電機株式会社 窒化物系半導体層の形成方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
AU2001241108A1 (en) * 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
JP2002008980A (ja) * 2000-06-16 2002-01-11 Sony Corp 半導体層の成長方法および半導体発光素子の製造方法
EP1367150B1 (en) * 2001-02-14 2009-08-19 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
EP1276140A3 (en) * 2001-07-04 2007-10-24 FUJIFILM Corporation Substrate including wide low-defect region for use in semiconductor element
JP2003282447A (ja) * 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
KR101137911B1 (ko) * 2007-12-18 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10100434B2 (en) 2014-04-14 2018-10-16 Sumitomo Chemical Company, Limited Nitride semiconductor single crystal substrate manufacturing method
WO2015193955A1 (ja) * 2014-06-16 2015-12-23 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
JPWO2015193955A1 (ja) * 2014-06-16 2017-04-27 住友化学株式会社 窒化物半導体単結晶基板の製造方法
JP2022547670A (ja) * 2019-09-06 2022-11-15 プレッシー・セミコンダクターズ・リミテッド 歪み緩和構造を組み込んだｌｅｄ前駆体

Also Published As

Publication number Publication date
EP2476134A4 (en) 2014-10-08
FI123319B (fi) 2013-02-28
FI20095937A (fi) 2011-03-11
CN102714136A (zh) 2012-10-03
FI20095937A0 (fi) 2009-09-10
WO2011030001A1 (en) 2011-03-17
TW201133555A (en) 2011-10-01
RU2012112370A (ru) 2013-10-20
EP2476134A1 (en) 2012-07-18
KR20120099007A (ko) 2012-09-06
US20120241755A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP2013504865A (ja) 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
KR100523032B1 (ko) 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조
US8118934B2 (en) Non-polar III-V nitride material and production method
US20080163814A1 (en) CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
JP5180050B2 (ja) 半導体素子の製造方法
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
EP2472566A2 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
US20090079034A1 (en) Non-polar iii-v nitride semiconductor and growth method
KR101204029B1 (ko) 질화갈륨 단결정 후막의 제조방법
US20120280249A1 (en) Methods for improving the quality of structures comprising semiconductor materials
US20120187445A1 (en) Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
GB2446471A (en) GaN epitaxial layer over growth method
JP2010516599A (ja) ナノ構造テンプレートを使用した単結晶半導体材料の製造、単結晶半導体材料、および半導体ナノ構造
EP2532022B1 (en) Method for manufacturing gallium nitride wafer
JP2010521810A (ja) 半導体ヘテロ構造及びその製造
JP2013214686A (ja) Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法
Ali et al. Void shape control in GaN re-grown on hexagonally patterned mask-less GaN
GB2460898A (en) ELOG nanotemplates
Li et al. Silane controlled three dimensional GaN growth and recovery stages on a cone-shape nanoscale patterned sapphire substrate by MOCVD
JP4780113B2 (ja) 半導体発光素子
GB2470097A (en) Epitaxial overgrowth
JP6044975B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法
JP2007266625A (ja) 半導体基材
JP2006169104A (ja) 半導体基材及びその作製方法