JP2010516599A - ナノ構造テンプレートを使用した単結晶半導体材料の製造、単結晶半導体材料、および半導体ナノ構造 - Google Patents

Abstract

単結晶半導体材料の製造方法は、テンプレート材料を用意し、テンプレート材料の上面にマスクを形成し、マスクを使用してテンプレート材料上に複数のナノ構造を形成し、ナノ構造上に単結晶半導体を成長させることを含む。

Description

本発明は、単結晶半導体材料の製造方法、半導体ナノ構造の製造方法及び本発明の方法によって製造された材料に関する。

ワイドバンドギャップＧａＮ及びその関連材料は、様々なデバイスに使用するための最も魅力的な化合物半導体のひとつである。これらの材料は、可視領域から紫外領域に及ぶ広いスペクトル領域及び高温／高電力領域で動作する光学電子デバイス及びマイクロ電子デバイスに適している。その他のワイドバンドギャップ半導体に対する窒化物半導体の主要な利点は、光学デバイス又はマイクロ電子デバイスに使用した際に高温及び高電力における劣化が少ないことである。一方、（量子細線及びドットにおける）低次元量子閉じ込め効果が、光学デバイスの性能を向上させるための主要な技術の１つになると考えられている。様々なＩＩＩ−Ｖ族窒化物の低次元構造が、エッチング、再成長、選択領域における成長（オーバーグロース）、傾斜基板上での成長、自己組織化プロセス等によって形成されてきた。

過去数年間の技術的進歩にもかかわらず、ＧａＮデバイスのさらなる発展を妨げる主要な障害の１つは、高品質で安価な独立したＧａＮ基板が市販されていないことである。窒化物デバイスでは、サファイアやＳｉＣ等の代替基板が一般に使用されている。格子不整合及び成膜された膜と基板（ヘテロエピタキシー）との大きな熱膨張係数の差のために、非常に密度の高い（１０^９〜１０^１０ｃｍ^−２）貫通転位及び望ましくない残留歪みによるウェハの屈曲／クラックが成長させた窒化物層において生じる。これらの要因により、窒化物を使用した光学電子デバイス及びマイクロ電子デバイスの性能と寿命が大きく左右される。

エピタキシャル横方向成長法（ＥＬＯＧ及びその変形であるファセット開始エピタキシャル横方向成長（ｆａｃｅｔ ｉｎｉｔｉａｔｅｄ ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ（ＦＩＥＬＯ））及びＰｅｎｄｅｏ（ラテン語で吊すを意味する））は、屈曲及び材料における貫通転位のほとんどを抑制するために最も広く採用されている方法である。最初に成長させたＧａＮ膜上に成膜したストライプ状の横方向成長酸化物（又は金属）により、転位密度を約２桁減少させる（１０^７ｃｍ^−２レベル）ことができる。しかし、欠陥密度の低い材料は合体部に位置する翼領域（ｗｉｎｇ ｒｅｇｉｏｎ）のみで生じ、翼領域はウェハの全表面積の約５分の１のみである。成長領域には合体部の大きな傾斜と引張応力が存在する。

現在、欠陥密度の低い独立したＧａＮは、光学電子デバイス及びマイクロ電子デバイスの所望の仕様を達成するための材料のひとつである。バルク（溶融又は昇華）成長及びハイドライド気相エピタキシャル成長（ＨＶＰＥ）は、欠陥密度の低い独立したＧａＮを成長させるための２つの主要な技術である。１５キロバール以下の非常に高い圧力で行うバルクＧａＮ成長法により、転位密度の低い（＜１０^７ｃｍ^−２）材料を成長させることに成功している。しかしながら、バルクＧａＮ成長法は成長速度が低く、直径の小さな基板への適用に限られており、非常にコストがかかり、商業生産には非経済的である。３０ｍＷの出力レベルにおけるＣＷ動作での１万５千時間という記録的な窒化物レーザー寿命が、日亜化学工業株式会社によってＨＶＰＥ成長基板を使用して最近達成されている。ＨＶＰＥは、欠陥密度の低いＧａＮと大口径の独立した市販のＧａＮ基板を提供するために利用できる最も有望な技術の１つである。

ＨＶＰＥは可逆的な平衡に基づくホットウォールプロセスであり、以下の利点を有する。（１）高い成長速度（最大１００μｍ／時、有機金属化学気相成長法（ＭＯＣＶＤ）と分子線エピタキシャル成長法（ＭＢＥ）の１００倍超）；（２）低いランニングコスト；（３）混合転位の相互消滅により厚いＧａＮの欠陥密度が低下する。しかし、ＨＶＰＥ法は異種基板上への成長の場合に上述した固有の問題を有する。そのため、ＨＶＰＥを使用する厚いＧａＮの成長では、異種基板上での初期ＧａＮ厚膜（３０〜１００μｍ）の屈曲とクラックを減少させ、ＧａＮの欠陥密度を最小化させるという２つの重要な問題を克服しなければならない。

異種基板の使用に起因する厚いＧａＮ膜のクラックは、成長及び冷却条件に依存する。ＧａＮのクラック発生の臨界厚みは、ＨＶＰＥによってサファイア基板上にＧａＮを直接成長させた場合の１０〜１５μｍから、反応性スパッタリングによるＡｌＮバッファ層の使用又はＺｎＯバッファ層の使用によってクラックを生じさせることなく４０〜８０μｍに向上させることができる。しかし、この厚みであっても、基板を分離する際の安全な取り扱いには十分ではない。初期成長において厚いＧａＮ膜におけるクラックをさらに減少させるために、ＥＬＯＧ、パターン付き基板への成長、溶融Ｇａ界面層を使用した再成長、ＧａＮにより適合した基板の使用、厚みを減少させ、機械的に脆弱化させたサファイア基板の使用といったその他の成長法も利用されている。

欠陥密度（主に貫通転位）及び歪みを減少させ、ＨＶＰＥによって成長させた厚いＧａＮ膜の表面モフォロジを改良するために、ＥＬＯＧ、低い反応器圧力での成長、ＴｉＮ中間層を使用した成長、脆弱化させたＳｉ、ＧａＡｓ、その他のＩＩＩ−Ｖ単結晶ウェハ上での深い逆ピラミッド型エッチピットといった様々な技術が採用されている。しかし、これらの技術を使用した成長プロセスは工数と時間が必要で、コストがかかる。このようにして製造されたＧａＮは、屈曲及び望ましくない残留歪みという大きな欠点を有している。

ＧａＮ材料を成長させるために適した様々な気相成長法が、米国特許第６，４１３，６２７号、米国特許第５，９８０，６３２号、米国特許第６，６７３，１４９号、米国特許第６，６１６，７５７号、米国特許第４，５７４，０９３号、米国特許第６，６５７，２３２号に開示されている。そのような方法に関連するその他の刊行物を以下に記載する。１．「結晶成長ハンドブック（Ｈａｎｄｂｏｏｋ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ）」，第３巻，Ｄ．Ｔ．Ｊ．Ｈｕｒｌｅ編，Ｅｌｓｅｖｉｅｒ Ｓｃｉｅｎｃｅ １９９４
２．Ｒ．Ｆ．Ｄａｖｉｓ他，「Ｐｅｎｄｅｏエピタキシャル成長及び６Ｈ−ＳｉＣ（０００１）及びＳｉ（１１１）基板上のＧａＮ及びＡｌＧａＮ合金薄膜の特性分析（Ｒｅｖｉｅｗ ｏｆ Ｐｅｎｄｅｏ−Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ ａｎｄ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｔｈｉｎ Ｆｉｌｍｓ ｏｆ ＧａＮ ａｎｄ ＡＩＧａＮ Ａｌｌｏｙｓ ｏｎ ６Ｈ−ＳｉＣ（０００１） ａｎｄ Ｓｉ（１１１） Ｓｕｂｓｔｒａｔｅｓ）」，ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．６，１４，１（２００１）
３．Ｍ．Ｙｏｓｈｉａｗａ，Ａ．Ｋｉｋｕｃｈｉ，Ｍ．Ｍｏｒｉ，Ｎ．Ｆｕｊｉｔａ，Ｋ．Ｋｉｓｈｉｎｏ，「ＲＦラジカル源分子線エピタキシーによるＡｌ_２Ｏ_３（０００１）上への自己組織化ＧａＮナノ構造の成長（Ｇｒｏｗｔｈ ｏｆ ｓｅｌｆ−ｏｒｇａｎｉｓｅｄ ＧａＮ ｎａｎｏｓｔｒｕｃｔｕｒｅｓ ｏｎ ＡＩ_２Ｏ_３（０００１） ｂｙ
ＲＦ−ｒａｄｉｃａｌ ｓｏｕｒｃｅ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）」，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３６，Ｌ３５９（１９９７）
４．Ｋ．Ｋｕｓａｋａｂｅ，Ａ．Ｋｉｋｕｃｈｉ，Ｋ．Ｋｉｓｈｉｎｏ，「ＲＦ分子線エピタキシャル成長によるＧａＮナノコラム上へのＧａＮ層の成長（Ｏｖｅｒｇｒｏｗｔｈ
ｏｆ ＧａＮ ｌａｙｅｒ ｏｎ ＧａＮ ｎａｎｏ−ｃｏｌｕｍｎｓ ｂｙ ＲＦ−
ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）」，Ｊ．Ｃｒｙｓｔｌ．Ｇｒｏｗｔｈ．，２３７〜２３９，９８８（２００２）
５．Ｊ．Ｓｕ他，「有機金属気相成長によるＩＩＩ族窒化物ナノ細線及びナノ構造の接触成長（Ｃａｔａｌｙｔｉｃ ｇｒｏｗｔｈ ｏｆ ｇｒｏｕｐ ＩＩＩ−ｎｉｔｒｉｄｅ
ｎａｎｏｗｉｒｅｓ ａｎｄ ｎａｎｏｓｔｒｕｃｔｕｒｅｓ ｂｙ ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）」，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８６，１３１０５（２００５）
６．Ｇ．Ｋｉｐｓｈｉｄｚｅ他，「パルス有機金属気相成長によるＧａＮナノ細線の制御成長（Ｃｏｎｔｒｏｌｌｅｄ ｇｒｏｗｔｈ ｏｆ ＧａＮ ｎａｎｏｗｉｒｅｓ ｂｙ
ｐｕｌｓｅｄ ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）」，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８６，３３１０４（２００５）
７．Ｈ．Ｍ．Ｋｉｍ他，「ハイドライド気相エピタクシによる単結晶ＧａＮナノロッドの成長と特性分析（Ｇｒｏｗｔｈ ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ＧａＮ ｎａｎｏｒｏｄｓ ｂｙ ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）」，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，８１，２１９３（２００２）
８．ＣＣ．Ｍｉｔｃｈｅｌｌ他，「窒化ガリウムのエピタキシャル横方向成長における物質輸送（Ｍａｓｓ ｔｒａｎｓｐｏｒｔ ｉｎ ｔｈｅ ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ ｏｆ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ）」，２２２，１４４（２００１）
９．Ｋ．Ｈｉｒａｍａｔｓｕ，「ＩＩＩ族窒化物エピタクシに使用されるエピタキシャル横方向成長法（Ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ ｔｅｃｈｎｉｑｕｅｓ ｕｓｅｄ ｉｎ ｇｒｏｕｐ ＩＩＩ ｎｉｔｒｉｄｅ ｅｐｉｔａｘｙ）」，Ｊ．Ｐｈｙｓ：Ｃｏｎｄｅｎｓ，Ｍａｔｔｅｒ．，１３，６９６１（２００１）
１０．Ｒ．Ｐ．Ｓｔｒｉｔｔｍａｔｔｅｒ，「ＧａＮ微細電気機械装置の開発（Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ｍｉｃｒｏ−ｅｌｅｃｔｒｏｍｅｃｈｎｉｃａｌ ｓｙｓｔｅｍｓ ｉｎ ＧａＮ）」，博士論文，カリフォルニア工科大学（Ｃａｌｉｆｏｒｎｉａ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ），Ｐ．９２（２００３）

本発明の目的は、上述した問題を少なくとも部分的に克服する、優れた品質を有し、平坦で厚い化合物半導体を成長させるための方法を提供することにある。ここで、「厚い」半導体とは、実質的に自立性（ｓｅｌｆ−ｓｕｐｐｏｒｔｉｎｇ）であり、約５０μｍより大きな厚みを有する半導体を意味する。

英国特許出願第０６０５８３８．２号は、ナノ構造の上面に厚い化合物半導体を成長させる（すなわち、ナノメートルオーダーの寸法の個別形成）ことを提案している。本発明は、英国特許出願第０６０５８３８．２号が提案する方法を改良し、半導体材料の大量生産を可能とするものである。

本発明によれば、単結晶半導体材料の製造方法であって、
（ａ）テンプレート材料を用意し、
（ｂ）前記テンプレート材料の上面にマスクを形成し、
（ｃ）前記マスクを使用して前記テンプレート材料上に複数のナノ構造を形成し、
（ｄ）前記ナノ構造上に前記単結晶半導体を成長させることを含む方法が提供される。

本発明の第２の態様によれば、半導体ナノ構造の製造方法であって、
（ａ）テンプレート材料を用意する工程と、
（ｂ）前記テンプレート材料の上面にマスクを形成する工程と、
（ｃ）前記マスクを使用して前記テンプレート材料上に少なくとも１つのナノ構造を形成する工程と、を含む方法が提供される。

有利には、テンプレート材料は基板を含む。

テンプレート材料は半導体材料層を含むことができる。

テンプレート材料の半導体層は、ｐ型ドープト、ｎ型ドープト又はアンドープトＩＩＩ−Ｖ及びＩＩ−ＶＩ化合物及び金属酸化物からなる群から選択することができる。半導体層は、ＩＩＩ−Ｖ又はＩＩ−ＶＩ化合物の単一の層、複数の層又はヘテロ構造又は超格子を含むことができる。半導体層は、ＡｌＮ、Ａｌ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）、ＧａＮ又はＩｎ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）を含むことができる。

このように、層構造テンプレートは、ＡｌＮ、Ａｌ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）、ＧａＮ、Ｉｎ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）等のｐ型及びｎ型ドープト及びアンドープト半導体の単一の層、複数の層又はヘテロ構造又は超格子からなることができる。成長させた半導体層の合計膜厚は、好ましくは３μｍ未満である。そのようなテンプレートの例としては、基板／非晶質ＡｌＮ（２００〜５００ｎｍ）／ＧａＮ（５０〜１００ｎｍ）、基板／ＡｌＮ（〜２０ｎｍ）／ＧａＮ（１〜３μｍ）、基板／ＡｌＮ（〜２０ｎｍ）／ＡｌＧａＮ（１〜３μｍ）／ＧａＮ（１０〜１００ｎｍ）、基板／ＡｌＮ（〜２０ｎｍ）／ＡｌＧａＮ（１〜３μｍ）／ＩｎＧａＮ（１０〜１００ｎｍ）／ＧａＮ（１０〜１００ｎｍ）、基板／ＧａＮ／（ＡｌＧａＮ（２．５〜１０ｎｍ）／ＧａＮ（２．５〜１０ｎｍ）超格子）、基板／ＧａＮ／（ＡｌＧａＮ（２．５〜１０ｎｍ）／ＡｌＮ（２．５〜１０ｎｍ）超格子）／ＧａＮ（１０〜１００ｎｍ）、基板／ＧａＮ／（ＩｎＧａＮ（２．５〜１０ｎｍ）／ＧａＮ（２．５〜１０ｎｍ）超格子）／ＧａＮ（１０〜１００ｎｍ）、基板／Ｓｉ_３Ｎ_４／ＡｌＮ（〜２０ｎｍ）／ＧａＮ（１〜３μｍ）／ｐ−ＧａＮ（１０〜１００ｎｍ）が挙げられる。

有利には、テンプレート材料はｐ−ＧａＮからなる上層を含むことができる。

半導体層は、エピタキシャル成長法による基板への成膜によって形成することができる。

基板は、サファイア、シリコン、炭化ケイ素、ダイヤモンド、金属、金属酸化物、化合物半導体、ガラス、石英、複合材料からなる群から選択される材料を含むことができる。基板は、例えばｍ面ＳｉＣ又はγ面サファイア等の特定の結晶方位を有する単結晶材料を含むことができる。基板は、アンドープト、ｎ型又はｐ型材料からなる群から選択される材料を含むことができる。基板は、伝導性材料、半伝導性材料、絶縁性材料からなる群から選択することができる。

工程（ｂ）において、マスクは誘電材料層をテンプレート材料（半導体層又は基板）上に成膜することによって形成することができる。マスクは、ナノインプリント法を使用した誘電材料へのインプリントによって形成することができる。あるいは、金属層を誘電材料層に塗布してもよい。この場合、金属層の所定の領域を除去することによってマスクを形成してもよい。

工程（ｂ）において、ナノマスクは、例えば、金属（例えばＮｉ）アニール、陽極多孔質アルミナ法、電子ビームリソグラフィ、干渉法、ホログラフィ、フォトリソグラフィ、ナノインプリント法等の利用可能なマスク製作技術を使用して形成することができる。マ
スクパターンは、以下に概説するように使用するマスク形成方法に応じてランダムなパターン又は所定のパターンとして所望の物理的又は化学的特性を得ることができる。

好ましくは、工程（ｃ）において、ナノ構造はテンプレート材料をエッチングすることによって形成する。エッチングは、ウエットエッチング、ドライエッチング又はウエットエッチングとドライエッチングの組み合わせであってもよい。エッチングは、基板の一部を除去する（すなわち、エッチング深さは基板の上面よりも下に及ぶ）ために好ましく使用することができる。エッチング後、ナノ構造上に残る金属及び／又は誘電材料を除去することができる。

有利には、前記方法はナノ構造に対してｉｎ ｓｉｔｕ又はｅｘ ｓｉｔｕ窒化処理を行うことを含む。

各ナノ構造は、ナノロッド又は量子細線としても知られるナノコラムを含むことができる。

工程（ｄ）は、半導体材料の第１の層を横方向に成長させ、次に半導体材料を第１の層上に垂直方向に成長させることを含むことができる。半導体材料の横方向成長は、ＭＯＣＶＤ法、ＭＢＥ法又はＨＶＰＥ法によって行うことができる。横方向成長は、低温成長（１００〜５００℃）と高温成長（７００〜１４００℃）の組み合わせを含むことができる。あるいは、半導体材料の横方向成長はパルス成長法によって行うことができる。

半導体材料の縦方向成長は、ＨＶＰＥ法によって行うことができる。

有利には、工程（ｄ）において、半導体材料の成長は、テンプレートを回転させ、テンプレートの表面と成長室の気体出口との間の距離を一定に維持しながら行う。

単結晶半導体材料は、ナノ構造とは異なる材料を含むことができる。

半導体材料は、アンドープト材料、ｎ型ドープト材料又はｐ型ドープト材料であってもよい。

半導体材料は、基板の選択した結晶方位に応じて極性又は非極性であってもよい。

前記方法は、半導体材料をナノ構造から分離する工程を含むことができる。半導体材料のナノ構造からの分離は、材料の急速な冷却、機械的分離、ウエットエッチング、電気化学エッチング又はレーザーアブレーションによって行うことができる。レーザーアブレーションを使用する場合には、レーザー光を構造の側面から基板と半導体材料の界面又は基板全体に照射することができる。

方法は、（ｆ）半導体材料を所定の膜厚にスライス、研削、ラッピング及び／又は研磨する工程を含むことができる。成長させた化合物半導体材料をスライスして所定の膜厚の半導体層を得ることができる。このように製造したウェハは、化合物半導体をさらに厚く成長させるためのシード材料として使用することができる。

テンプレート材料は、前記方法によって製造された半導体材料を含むことができる。

本発明の第３の態様によれば、第１の態様に係る方法を使用して成長させた単結晶半導体材料が提供される。

本発明の第４の態様によれば、第１又は第２の態様に係る方法を使用して形成された半導体ナノ構造が提供される。

上述したように、マスク（ナノサイズを有するため、「ナノマスク」ともいう）は、例えば、金属アニール法、陽極多孔質アルミナ法、電子ビームリソグラフィ、干渉法、ホログラフィ、フォトリソグラフィ、ナノインプリント法又はその他の適当な方法によって形成することができる。

形成するナノ構造のパターンは、使用する方法に応じてランダムなパターン又は所定のパターンであることができる。例えば、アニール法によってナノ構造のランダムなパターンを形成することができる。陽極多孔質アルミナ法では、使用する方法の応力（例えば、窪みマークを使用するか否か）に応じてランダム及び所定の六方パターン（ｈｅｘａｇｏｎａｌ ｐａｔｔｅｒｎ）を形成することができる。フォトリソグラフィ、干渉法、ナノインプリント法ではカスタムパターンを形成することができる。ナノインプリント法では、使用するマスクがＮｉ等のアニールされた金属からなる場合にはランダムなパターンを形成することができる。

金属アニール法によるナノマスクの製造方法は、
（ａ）例えば半導体層構造を含むテンプレート材料上に誘電材料を成膜し、
（ｂ）誘電体層上に薄い金属材料を成膜し、
（ｃ）制御された周囲温度で金属をアニールして高密度ナノマスクを形成し、
（ｄ）金属ナノマスクを使用して誘電材料に対してドライエッチング及びウェットエッチングを行い、
（ｅ）金属及び誘電体ナノマスクを使用して半導体材料に対してドライエッチング及びウェットエッチングを行って高密度ナノ構造を形成することを含む。

陽極多孔質アルミナ法によるナノマスクの製造方法は、
（ａ）例えば半導体層構造を含むテンプレート材料上に誘電材料を成膜し、
（ｂ）誘電体層上にＡｌ薄膜を成膜し、
（ｃ）制御された電解質、温度、電圧でＡｌを陽極酸化させて高密度陽極多孔質アルミナナノマスクを形成し、
（ｂ）アルミナナノマスク上に金属材料を成膜し、
（ｅ）ウェットエッチングによってアルミナナノマスクを除去し、
（ｆ）金属及び誘電体ナノマスクを使用して半導体材料に対してドライエッチング及びウェットエッチングを行って高密度ナノ構造を形成することを含む。

ナノインプリント法によるナノマスクの製造方法は、
（ａ）例えば半導体層構造を含むテンプレート材料上に誘電材料を成膜し、
（ｂ）誘電体層上にナノ穴マスクをナノインプリントして現像し、
（ｃ）ナノ穴マスク上に薄膜金属材料を成膜し、
（ｄ）ナノインプリントマスクを除去して周期配向金属量子ドットナノマスクを形成し、（ｅ）金属ナノマスクを使用して誘電材料に対してドライエッチング及びウェットエッチングを行い、
（ｆ）金属及び誘電体ナノマスクを使用して半導体材料に対してドライ及びウェットエッチングを行って高密度ナノ構造を形成することを含む。

場合によっては、テンプレートは基板のみからなる（すなわち、基板の上面に半導体層が成長していないテンプレート）。この場合、マスクを基板上に直接形成する。

ナノインプリント法によるナノマスクの形成方法では、マスターマスクを干渉法、電子
ビームリソグラフィ、サブミクロンフォトリソグラフィ、Ｘ線リソグラフィ等によって形成することができる。マスクパターンは、所望の光学的効果のためのフォトニック結晶構造、高対称性フォトニック準結晶、回折格子、その他のパターンからなるように設計することができる。

スパッタリング、電子ビーム蒸着又はプラズマ化学気相成長（ＰＥＣＶＤ）によって成膜することができるＳｉＯ_２やＳｉ_３Ｎ_４等の誘電材料は、前記方法によって形成したナノマスクの複製パターンを有するマスクとして機能することができる。誘電体層の膜厚は、エッチングする誘電材料と半導体層のエッチング選択性に依存する。

このようにして製造したナノ構造は、１よりもかなり大きなアスペクト比（高さ／幅）を有する。エッチングでは、好ましくは基板が完全に露出されるまで半導体層をエッチングする。層構造は、製造したナノ構造の下部と中央部における横方向成長率が上部よりも低くなるように成長させることが好ましい。ナノ構造の層構造の例としては、基板／ＡｌＮ（〜２０ｎｍ）／ｎ−Ａｌ_０．０３ＧａＮ_０．９７（２μｍ）／ｐ−ＧａＮ（８０ｎｍ）等の層構造が挙げられる。ＡｌＮ及びｎ−Ａｌ_０．０３ＧａＮ_０．９７の表面に沿ったＧａＮの横方向成長率は、ＡｌＧａＮ内におけるＡｌの低い拡散率及び微量の酸化アルミニウムの存在のためにｐ−ＧａＮよりも非常に低い。

ナノ構造の寸法は、さらなるウェットエッチングによって変化させることができる。そのような処理により、横方向成長の最適化及び成長した厚膜の独立した化合物半導体材料の基板からの分離のためにナノ構造の直径を微調整することができる。

また、ｅｘ ｓｉｔｕ又はｉｎ ｓｉｔｕ窒化処理によって基部におけるナノ構造の合体を防止することができ、ナノ構造の分離メカニズムを最大化し、横方向成長させた上部の膜厚層の欠陥密度とクラックを減少させることができる。ナノ構造の層構造の例としては、（１１１）Ｓｉ／非晶質ＡｌＮ（〜２００ｎｍ）／ｎ−Ａｌ_０．０６ＧａＮ_０．９４（〜１００ｎｍ）／ｐ−ＧａＮ（８０ｎｍ）等の層構造が挙げられる。次に、エッチングによりＳｉを約５００ｎｍ露出させることによってナノ構造を製造することができる。ＳｉをＳｉ_３Ｎ_４に変換するＮＨ_３を使用した窒化処理は、ナノ構造の底部でのＧａＮの横方向成長を防止するために有用である。ナノ構造間の空隙の整合性により、その後の横方向エピタキシャル成長時に低い応力と欠陥密度を有する上層の形成が容易となる。

ナノ構造を伸長させるためのさらなる成長は、ＨＶＰＥ法、ＣＶＤ法、ＭＯＣＶＤ法又はＭＢＥ法によって行うことができる。

さらに成長させるナノ構造は、ドーピングされていないか、ｎ型又はｐ型ドーパントでドーピングされていてもよい。

さらに成長させるナノ構造は、単一のドープト又はアンドープト材料又はアンドープト及びドープト工程又はｎ型ドープト及びｐ型ドープト工程の組み合わせにより成膜することができる。

特に、さらに成長させるナノ構造は成長表面に近接したｐ型領域を含むことができる。そのような領域を設けることにより、例えば陽極電気化学選択エッチング法を使用する際に成長させた半導体を容易に除去することができる。

好ましくは、さらに成長させるナノ構造は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＯ、ＳｉＣ、Ｓｉ及びそれらの合金からなる群から選択される材料を含む。

本発明に係る代表的な方法では、ＨＶＰＥを利用し、ナノ構造適応層を使用して高品質の平坦かつ厚い化合物半導体を異種基板上に成長させる。適当なナノ構造の例としては、ナノ構造の長さ全体に沿ってほぼ一定な直径を有するナノコラム（「ナノロッド」又は「ナノ細線」としても知られる）又はナノ構造の寸法全体に沿って異なる直径を有する例えばピラミッド、円錐体又は球体等のその他の構造体を挙げることができる。なお、便宜上、以下ではナノコラムの使用について説明するが、上述したその他の適当なナノ構造も使用することができ、その他の用途にとって有利な場合もある。半導体材料のナノコラムは、ＭＢＥ法、ＣＶＤ法、ＭＯＣＶＤ（ＭＯＶＰＥ）法又はＨＶＰＥ法によって成長させた化合物半導体層を有する異種基板上に形成することができる。通常、このようなナノコラムは約１０〜１２０ｎｍの直径を有することができる。化合物半導体厚膜又はウェハを、ＭＯＣＶＤ又はＨＶＰＥを使用したエピタキシャル横方向成長によってナノ構造上に成長させることができる。化合物半導体材料と基板との熱膨張係数の差による化合物半導体厚膜及びウェハの屈曲は、基板の衝撃を吸収するエアギャップとナノコラムの均衡のとれた寸法によって最小化することができる。そのため、この技術を使用して厚く平坦な独立した化合物半導体膜を成長させることができる。これらのナノコラムを使用したナノ−Ｐｅｎｄｅｏ横方向成長によって、ナノコラムと横方向成長層の界面における欠陥屈曲メカニズムにより上部化合物半導体厚膜の欠陥を最小化することができる。また、ナノコラムの寸法が小さいため、横方向成長層の粒界におけるファセット傾き（ｆａｃｅｔ ｔｉｌｔ）を最小化することができる。また、ナノコラムの制御された寸法とナノコラムと横方向成長層との間の局所的な応力によって、厚い半導体（例えばＧａＮ）を急速冷却時に基板から容易に分離することができる。また、エッチングされたナノコラムが薄いｐ−ＧａＮ上層を含む場合、ｐ−ＧａＮの陽極電気化学選択エッチングを使用して基板からＧａＮを分離することができる。次に、厚いＧａＮに対してスライス、研削、ラッピング及び研磨を行い、極性及び非極性化合物半導体ウェハを製造することができる。形成されたＧａＮは、ウェハの中央からエッジまでの均一な結晶方位と低い欠陥密度を有するため、厚い独立したＧａＮのさらなる成長のシードとして使用することができる。そのため、本発明の方法は、独立した化合物半導体材料の非常に経済的な大量生産技術を提供することができる。

本発明によって提供される成長法は、一般に式Ｉｎ_ｘＧ_ｙＡｌ_{１−ｘ−ｙ}Ｎ（式中、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるＩＩＩ−Ｖ族窒化物化合物又はその他の好適な半導体窒化物に適用することができる。また、ＩＩ−ＶＩ化合物も本発明の方法による製造に適している場合がある。半導体は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＺｎＯ、ＳｉＣ等の材料を含むことができる。以下の説明では、便宜上、半導体材料としてのエピタキシャルＩＩＩ−Ｖ族窒化物層の例としてＧａＮを使用して本発明について説明するが、任意の適当な半導体材料も使用することができる。

ＧａＮのハイドライド気相エピタキシー（ＨＶＰＥ）（クロライド輸送化学気相成長（ｃｈｌｏｒｉｄｅ ｔｒａｎｓｐｏｒｔ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）とも呼ばれる）は、ＩＩＩ族及びＶ族元素を気相で成長反応器の成膜ゾーンに輸送する比較的十分に確立された方法である。この技術では、ＭＯＣＶＤ技術における有機金属原料の代わりに、ＩＩＩ族元素を輸送するためにＣｌを使用する。この方法により、ＭＯＣＶＤ又はＭＢＥ法（≦２μｍ／時）と比較して高い成長速度（最大２００μｍ／時）を達成できるという利点がある。非平衡で、壁が低温の反応器を使用するＭＯＣＶＤとは対照的に、ＨＶＰＥは壁が高温の反応器を使用する可逆的な平衡に基づく方法である。典型的な成長過程は以下の通りである。サファイア、炭化ケイ素、酸化亜鉛又はその他の使用可能な基板を成長室の成膜ゾーンに挿入し、加熱する。成長温度に達すると、ＮＨ_３流の導入を開始する。ＮＨ_３濃度が定常値に達するまで時間を置いた後、ＨＣｌ流の導入を開始して、Ｇａゾーン内においてＨＣｌガスを８００〜９００℃で液体金属Ｇａと反応させることによって２ＨＣｌ（気体）＋２Ｇａ（液体）→２ＧａＣｌ（気体）＋Ｈ_２（
気体）で表されるように合成される塩化ガリウム（ＧａＣｌ）の輸送を行う。別の合成方法では、塩素ガスを金属Ｇａと約１２５℃で反応させる。次に、気体のＧａＣｌをＧａゾーンから成膜ゾーンに輸送し、９００〜１２００℃でＮＨ_３と反応させ、ＧａＣｌ（気体）＋ＮＨ_３（気体）→ＧａＮ（固体）＋ＨＣｌ（気体）＋Ｈ_２（気体）で表される反応によってＧａＮを生成する。この方法によって成膜されるＧａＮ層の膜厚は、通常は最大で８００μｍである。ＨＶＰＥ成長法の別の重要な利点は、混合転位（ｍｉｘｅｄ ｄｉｓｌｏｃａｔｉｏｎ）が消滅することによって厚いＧａＮにおける欠陥密度が減少することである。これらの特性により、ＨＶＰＥは低コストで独立したＧａＮ及びその他に関連するＩＩＩ−Ｖ族窒化物基板を製造するための理想的な方法となる。

ＨＶＰＥ法における成長温度はかなり高い（１０００℃以下）ため、従来の方法を使用して厚いＧａＮ膜を成長させる際の大きな問題の１つは、例えばサファイア等の異種基板を使用するために生じるクラックと格子欠陥である。その結果、ＧａＮ層と基板との格子定数及び熱膨張係数の不整合も生じる。

本発明は、ＨＶＰＥ成長法により、ナノ構造適応層を使用して平坦で欠陥密度の低い歪みのない厚い化合物半導体を異種基板上に成長させるための方法を提供する。ＧａＮを成長させるために、例えばナノ構造適応層としてＧａＮナノコラムを使用する方法にはいくつかの利点がある。カラムの小さな直径と高いアスペクト比（高さ／直径）のために、ナノコラムと上部横方向成長層との間に機械的な閉じ込めが生じる。応力と転位は、ＧａＮナノコラムと上部横方向成長層との界面にほとんど局在化している。そのため、成長によって上部横方向成長層における応力及び転位がほぼなくなる。狭いエアギャップを有するナノコラムの形状により、非常に薄い成長層を合体させることが可能となる。通常は、連続成長したＧａＮ層には０．２μｍ以下の厚みで十分である。狭いエアギャップにより、非常に迅速な合体が容易となり、ナノコラム上へのＡｌＮのエピタキシャル横方向成長によって連続するＡｌＮを形成することができる。上述した全ての利点によって、ナノコラム適応層上に高品質な厚いＧａＮを成長させ、ＥＬＯＧ又はＰｅｎｄｅｏ法と比較した場合に、ナノコラムの上部又はエアギャップの上部の合体部における傾斜の少ないＧａＮとすることができる。

また、ＧａＮと基板との熱膨張係数の差によるＧａＮウェハの屈曲は、ナノコラムと二軸の歪みを分離・緩和させるエアギャップとの均衡のとれた寸法によって最小化することができる。そのため、この方法を使用して、複数のウェハに切断するために十分な厚さを有するＧａＮ「ボール（ｂｏｕｌｅ）」を含む厚い平坦なＧａＮ膜を成長させることができる。また、特に引張圧力が加えられた薄層をナノコラムと基板との間に成長させる場合、ナノコラムと上部横方向成長層との間の局所的な応力によって、厚いＧａＮを急速に冷却させながら基板から容易に分離することができる。また、ｐ型ＧａＮの陽極電気化学選択エッチングを使用して基板からＧａＮを分離することができる。次に、厚いＧａＮ（ボール）に対して、商業的な数量を製造するために設計された方法によって標準的な厚み（３５０μｍ以下）のＧａＮウェハを製造するために適当な切断、研削、ラッピング及び研磨を行うことができる。このように製造したウェハは、本発明に係るさらなるプロセスのシードとして使用することができる。

ナノコラムは、ＭＢＥ、ＭＯＣＶＤ（有機金属気相エピタクシ（ＭＯＶＰＥ）等）、スパッタリング、ＨＶＰＥ又はその他の半導体成長法によって基板上に成長させることができる半導体層を有するテンプレートを使用して製造する。テンプレートは、ＡｌＮ、Ａｌ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）、ＧａＮ、Ｉｎ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）等のｐ型及びｎ型ドープト及びアンドープト半導体の単層又はヘテロ構造又は超格子からなることができる。成長させた半導体層の合計膜厚は、好ましくは３μｍ未満である。そのようなテンプレートの例としては、基板／ＡｌＮ（〜２０ｎｍ）／ＧａＮ（１〜３μｍ）、基板／
ＡｌＮ（〜２０ｎｍ）／ＡｌＧａＮ（１〜３μｍ）／ＧａＮ（１０〜１００ｎｍ）、基板／ＡｌＮ（〜２０ｎｍ）／ＡｌＧａＮ（１〜３μｍ）／ＩｎＧａＮ（１０〜１００ｎｍ）／ＧａＮ（１０〜１００ｎｍ）、基板／ＧａＮ／（ＡｌＧａＮ（２．５〜１０ｎｍ）／ＧａＮ（２．５〜１０ｎｍ）超格子）、基板／ＧａＮ／（ＡｌＧａＮ（２．５〜１０ｎｍ）／ＡｌＮ（２．５〜１０ｎｍ）超格子）／ＧａＮ（１０〜１００ｎｍ）、基板／ＧａＮ／（ＩｎＧａＮ（２．５〜１０ｎｍ）／ＧａＮ（２．５〜１０ｎｍ）超格子）／ＧａＮ（１０〜１００ｎｍ）、基板／Ｓｉ_３Ｎ_４／ＡｌＮ（〜２０ｎｍ）／ＧａＮ（１〜３μｍ）／ｐ−ＧａＮ（１０〜１００ｎｍ）が挙げられる。

スパッタリング、電子ビーム蒸着又はプラズマ化学気相成長（ＰＥＣＶＤ）によって成膜することができるＳｉＯ_２やＳｉ_３Ｎ_４等の誘電材料は、前記方法によって形成したナノマスクの複製パターンを有するマスクとして機能することができる。誘電体層の膜厚は、誘電材料と半導体層のエッチング選択性に依存する。

半導体層のドライエッチングは、Ａｒ、Ｃｌ_２、ＢＣＩ_３又はＨ_２気体混合物を使用する反応性イオンエッチング（ＲＩＥ）又は誘導結合高周波プラズマ法（ＩＣＰ）によって行うことができる。好ましいエッチング深さは４、基板に達する深さである。異なる酸及び塩基を使用するさらなるウェットエッチングによってナノコラムの寸法を微調整することができる。

ナノコラムに対してｉｎ ｓｉｔｕ又はｅｘ ｓｉｔｕ窒化処理を行い、横方向成長時のナノコラムの合体を減少させ、基板と横方向成長層との熱膨張差を減少させるためのナノコラムの整合性を維持することができる。

形成されたＩＩＩ族窒化物ナノコラムテンプレートは、ＭＢＥ、ＭＯＣＶＤ又はＨＶＰＥを使用する薄い連続するＧａＮ膜のエピタキシャル横方向成長（ＥＬＯＧ）のために使用することができる。次に、このようにして製造したテンプレートをＨＶＰＥを使用する厚いＧａＮ膜のＥＬＯＧ成長のために使用することができる。ＥＬＯＧ ＧａＮモフォロジの観察評価は、成長パラメータ、特に温度及び圧力の影響を受けやすい。これにより、ＥＬＯＧモフォロジがウェハ全体の温度分布によって大きな影響を受け、ＥＬＯＧ ＧａＮの高さ及び形状に差が生じ得ることが推測される。そのため、温度均一性はＨＶＰＥ成長において非常に重要である。また、ガス排出口と基板表面との距離を同じ距離に維持するために、回転機構を基板ホルダに設けることができる。反応器温度、圧力、総ガス流量、Ｖ／ＩＩＩ比等のプロセスパラメータは、厚い平坦な膜の成長のために系統的に変化させることができる。

成長させたＧａＮは、以下の方法によって分離することができる。サファイア及びＩＩＩ−Ｖ族窒化物等の脆性材料中では、応力が限界値を超えると容易にクラックが生じ得る。高いアスペクト比とナノサイズを有する形成されたＩＩＩ族窒化物ナノコラムにより、特に成長後に急速な冷却が行われる場合に、熱膨張係数の大きな差のために基板と上部の厚いＧａＮとの間の分解機構（ｃｒａｃｋｉｎｇ ｍｅｃｈａｎｉｓｍ）が助長される。機械的捻れは、限界値を超えるように局所応力を与え、厚膜を分離する。基板からＧａＮを分離する別の方法では、陽極電気化学エッチングを使用する。この場合、薄いｐ−ＧａＮ層を半導体層の上面に成膜する。ｐ−ＧａＮからなる先端を有するナノコラムはエッチングによって形成することができる。適当な電解質及びバイアス電圧を使用することにより、ｐ型ＧａＮを選択的にエッチングし、厚い上部ＧａＮ（アンドープト又はｎ−ドープト）を残すことができる。Ｈ_３ＰＯ_４又はＫＯＨを使用する高温でのウェット化学エッチングも、ＡｌＮ（特に非晶質ＡｌＮ）及びＳｉナノコラムをエッチングする際に非常に効果的である。

上述した成長法は、その他の化合物半導体の成長にも適用することができる。例えば、ＡｌにＨＣｌを通過させることによって形成されたＡｌＣｌ_３前駆体を使用して厚く、平坦で、欠陥の少ないＡｌＮ及びＡｌＧａＮを成長させることができる。ＡｌＮは通常のＥＬＯＧ成長法によって合体させることが非常に難しいが、本発明に係るナノサイズのエアギャップを有するナノコラム適応層を使用することによってＡｌＮとＡｌＧａＮを非常に迅速に合体させることができる。

γ面サファイア基板を使用する場合には、ナノコラム適応層を使用して非極性ａ面ＧａＮを成長させることができ、ナノコラム適応層を使用して（１００）ＬｉＡｌＯ_２、ｍ面４Ｈ−ＳｉＣ又は６Ｈ−ＳｉＣ上にｍ面ＧａＮを成長させることができる。

分光器反射率（ＳＲ）によって、層上の歪み及び厚み情報を提供することができる横方向の干渉及び垂直方向の干渉の重なりを測定することができる。高温測定と同じ波長で反射率を測定することによって、ウェハの実際の放射率を測定することができ、次にウェハの実際の温度を測定することができる。また、ＳＲを使用することによって、三次元核形成アイランドの形成段階、ナノコラム内における合体及びＥＬＯＧ成長プロセスを測定することができる。これは、ナノコラム及び厚膜成長の制御にとって不可欠である。

以下、本発明の具体的な実施形態について図面を参照しながら説明する。

本発明についてより明確に説明するために、本発明の方法に係る技術を使用した実施例について以下に説明する。

約２〜３μｍのＭＯＣＶＤ成膜ＧａＮが形成された約２インチ（５．０８ｃｍ）の直径を有するｃ面配向のサファイア基板を、ＨＶＰＥ縦型反応器の基板ホルダに載置した。サファイア基板を載置する前に、ＧａＮテンプレートをＫＯＨで数秒間脱脂し、脱イオン水で洗浄し、Ｈ_２ＳＯ_４／Ｈ_３ＰＯ_４＝３：１溶液を使用して８０℃で数分間エッチングし、脱イオン水で洗浄した。次に、マスクをテンプレート上に形成した。最初に、ＳｉＯ_２又はＳｉ_３Ｎ_４の薄い誘電体層（２００ｎｍ以下）をＰＥＣＶＤによってＧａＮテンプレート上に成膜した。次に、薄いＮｉ金属層（２〜６ｎｍ）を電子ビーム蒸着又はスパッタリングによって誘電体層上に成膜した。Ｎ_２ガス下において金属を８３０℃以下の周囲温度で約１分間高速アニールし、ナノマスクを形成する高密度Ｎｉナノドット（図１を参照）を形成した。ニッケル金属の膜厚により、Ｎｉナノドットの密度と寸法を制御した。次に、ナノコラムを形成した。ＡｒとＣＨＦ_３を使用した反応性イオンエッチング（ＲＩＥ）を行い、Ｎｉナノドットを利用して誘電材料をエッチングした。次に、Ａｒ、Ｈ_２、Ｃｌ_２又はＢＣｌ_３の気体混合物を使用したＩＣＰエッチングを行って金属及び誘電体ナノマスクを利用してＧａＮ材料をエッチングし、図２、図３、図４に示す高密度ナノコラムを形成した。

残ったＮｉナノドットはＨＣＩ溶液を使用して除去した。残ったＳｉＯ_２又はＳｉ_３Ｎ_４誘電材料は、緩衝酸化物エッチング溶液又はリン酸を使用してそれぞれ除去した。ＫＯＨを使用してウェットエッチングを行い、ナノコラムの寸法を微調整した。

図５に示すように、シラン及びＮＨ_３ガスを使用したＰＥＣＶＤによってｅｘ ｓｉｔｕ窒化処理を行った。窒化された表面は、ＧａＮの横方向成長を抑制する抗界面活性効果を示す。従って、ナノコラムを窒化することにより、ナノコラムを使用することによって達成される分離メカニズムを損なうナノコラムの基部における急速な合体を防止すること
ができる。窒化されたナノコラムの先端はＲＩＥによって僅かにエッチングされた。製造したＧａＮナノコラムを図６に示す。

最初のエピタキシャル横方向成長をＭＯＣＶＤ成長法によって行った。すなわち、窒化されたＧａＮナノコラムテンプレートを反応器に入れた。次に、基板温度を約１０２０℃まで上昇させ、ＮＨ_３の流量を約２０００ｓｃｃｍに設定し、トリメチルガリウム（ＴＭＧ）の流量を約５ｓｃｃｍに設定した。約６０分間の成長後、基板温度を約１０２０℃まで上昇させ、ＴＭＧの流量を１０ｓｃｃｍに設定して約２０分間成長させ、次にＴＭＧの流量を２０ｓｃｃｍに設定して約３０分間成長させた。連続したＧａＮが最初の約６０分間で完全に合体した。図７は、ＧａＮナノコラム上の高品質ＥＬＯＧ成長ＧａＮのＳＥＭ断面を示し、図８は図７に示すＳＥＭ断面をより詳細に示す。

次に、ＥＬＯＧ成長ＧａＮテンプレートをバルクＧａＮ成長のためにＨＶＰＥ反応器に入れた。ガスヒーターを約５００℃に加熱した。成長室の圧力は約２００ミリバールに維持した。全てのガス注入口からＮ_２を約３０分間導入して反応器をパージした。次に、ＥＬＯＧ ＧａＮテンプレートを約３５０℃に加熱した。約１０００ｓｃｃｍのＮＨ_３流を反応室に導入した。Ｎ_２内の約１０％ＨＣｌを約８００℃に加熱したＧａバブラーに通過させることによってＧａＣｌガス前駆体を得た。ＧａＣｌ転化率は約１００％だった。次に、テンプレートを約１０５０℃に加熱した。次に、成長室の圧力を約３００ミリバールに上昇させた。成長のための成長室へのガス供給量は、ＮＨ_３流が約２５００ｓｃｃｍ、ＧａＣｌ流が約６０ｓｃｃｍ、残りがＮ_２及びＨ_２である。約３５００ｓｃｃｍの安定したガス総流量を１０分間の成長処理にわたって維持した。十分な膜厚を有するＧａＮエピタキシャル層が形成されるまで成長工程を継続した。成長時には、テンプレートを回転させ、気体出口とバルクＧａＮの表面との間の距離をほぼ一定に維持した。縦型ＨＶＰＥ反応器内でのＶ／ＩＩＩ比を１０〜４０に設定した成長では、約２０〜１６０μｍ／時の成長率を達成することができた。回転を行わない場合の成長均一性は、２インチ（５．０８ｃｍ）ウェハのエッジ間において２％よりも良好だった。

窒化物成長を停止する際には、ＧａＣｌガスをオフにし、ＮＨ_３流を同レべルに維持し、安定したガス総流量とするためにＮ_２流を増加させた。１０５０℃と５００℃の間の第一段階では基板を非常に急速に冷却した。温度が５００℃未満になった時にＮＨ_３流の導入を停止した。５００℃と室温の間では１００℃／分よりも速い速度で基板を冷却した。この時、ガスヒーターは約１５０℃に維持し、基板を成長室から降下させて急速に冷却した。

基板を冷却し、反応器から取り除くと、サファイア基板は完全又は部分的に厚いＧａＮエピタキシャル層から分離されていた。機械的ねじれ操作により、部分的に分離されたＧａＮ層を分離することができた。

図９は、ＧａＮナノコラム上の高品質バルク成長ＧａＮのＳＥＭ断面を示し、ナノコラムの多くが砕けているように見える。図１０は、ＧａＮナノコラム上の高品質バルクＧａＮを示す平面図である。図１１は、ＧａＮナノコラム上の高品質バルクＧａＮの高解像度断面ＴＥＭ画像を示す。画像では、僅かな貫通転位のみが上部ＥＬＯＧ／バルク成長ＧａＮに観察される。ＧａＮナノコラムの近傍のＥＬＯＧ ＧａＮの成長表面に平行な積層欠陥が多少あるが、ナノ−Ｐｅｎｄｅｏ成長によってＥＬＯＧ ＧａＮとナノコラムの界面において全ての欠陥が強く屈曲している。従って、バルクＧａＮは僅かな欠陥のみを含む。

図１２は、窒化されたＧａＮナノコラム上におけるＥＬＯＧ・バルク成長を示す概略図であり、ＭＯＶＰＥを使用してＥＬＯＧと合体が行われ、ＨＶＰＥを使用してバルク成長
が行われる。

本実施例は、ｉｎ ｓｉｔｕ窒化処理をＭＯＣＶＤ反応器内で行ったこと以外は実施例１と同様である。表面窒化工程は、約１００ミリバールの反応器圧力、約８９０〜１０００℃の基板温度、約３ｓｃｃｍのシラン流量、約１２００ｓｃｃｍのＮＨ_３流量で約２分間行った。

本実施例は、ＧａＮナノコラムを陽極多孔質アルミナナノマスク形成法を使用して形成したこと以外は実施例１と同様である。すなわち、２〜３μｍのＭＯＣＶＤ成膜ＧａＮが形成された約２インチ（５．０８ｃｍ）の直径を有するｃ面配向のサファイア基板を、ＨＶＰＥ縦型反応器の基板ホルダに載置した。サファイア基板を載置する前に、ＧａＮテンプレートをＫＯＨで数秒間脱脂し、脱イオン水で洗浄し、Ｈ_２ＳＯ_４／Ｈ_３ＰＯ_４＝３：１溶液を使用して約８０℃で数分間エッチングし、脱イオン水で洗浄した。ＳｉＯ_２又はＳｉ_３Ｎ_４の薄い誘電体層（２００ｎｍ以下）をＰＥＣＶＤによってＧａＮテンプレート上に成膜した。次に、薄いＡｌ金属（６０〜２００ｎｍ）を電子ビーム蒸着又はスパッタリングによって誘電体層上に成膜した。図１３ａ〜図１３ｃに模式的に示す２段階陽極酸化処理を使用した。第１の陽極酸化処理（図１３ａ）は、０．３Ｍシュウ酸溶液を使用し、１００ｍＡ以下の電流と２０Ｖの電圧で５℃において約６時間行い、アルミニウム層の上部に酸化層（アルミナ）を形成した。陽極酸化処理によってアルミニウムの表面組織が変化し、図示するように窪みが形成された。次に、約６重量％Ｈ_３ＰＯ_４と１．８重量％Ｈ_２ＣｒＯ_４の混合物によって酸化物を約６０℃で１〜１．５時間除去した（図１３ｂ）。第２の陽極酸化処理（図１３ｃ）は、０．３Ｍシュウ酸溶液を使用し、１００ｍＡ以下の電流と４０Ｖの電圧で約５時間行った。第２の陽極酸化処理は、より均一なナノマスクパターンを形成するために必要である。次に、微量のアルミニウムをアルミナ層から除去してもよい。５重量％Ｈ_３ＰＯ_４を使用して陽極多孔質アルミナの細孔を整えると共に拡大させた。図１４は、２段階陽極酸化処理によってテンプレートの上面に形成された陽極多孔質アルミナパターンを示す。図１５は、７４ｎｍと３２ｎｍの細孔と壁の拡大断面を示す。次に、薄いＮｉ金属（４〜１０ｎｍ）を電子ビーム蒸着又はスパッタリングによって陽極多孔質アルミナの細孔に成膜した。５重量％Ｈ_３ＰＯ_４を使用して全てのアルミナを除去した。図１６は、ＩＩＩ族窒化物テンプレートの上面の陽極多孔質アルミナパターンをエッチングによって除去した後のＮｉ量子ドットを示す。

図１７は、７５ｎｍ以下のＮｉ量子ドットを示す拡大図である。ＡｒとＣＨＦ_３を使用した反応性イオンエッチング（ＲＩＥ）を行い、Ｎｉナノドットを利用して誘電材料をエッチングした。次に、Ａｒ、Ｈ_２、Ｃｌ_２又はＢＣｌ_３の気体混合物を使用したＩＣＰエッチングを行い、金属及び誘電体ナノマスクを利用してＧａＮ材料エッチングして高密度ナノコラムを形成した。

残ったＮｉナノドットはＨＣＩ溶液を使用して除去した。残ったＳｉＯ_２又はＳｉ_３Ｎ_４誘電材料は、緩衝酸化物エッチング溶液又はリン酸を使用してそれぞれ除去した。ＫＯＨを使用してウェットエッチングを行い、ナノコラムの寸法を微調整してもよい。図１８は、陽極多孔質アルミナパターンの細孔に成膜したＮｉナノドットを使用したドライエッチング後のＧａＮナノコラムを示す。

本実施例では、実施例１で説明したＭＯＣＶＤエピタキシャル横方向成長法の代わりにパルスＨＶＰＥ成長法を使用した。パルスＨＶＰＥ成長法では、促進横方向成長モードにおいて試薬ガスの流れを順番にオン（ＮＨ_３及びＧａＣｌ：オン）及びオフ（ＧａＣｌ及
びＮＨ_３：オフ）とした。オン及びオフの時間はそれぞれ約６０秒及び１５秒に設定した。連続したＧａＮエピタキシャル層が形成されるまでＧａＮ成長工程を継続した。縦型反応器内でのＶ／ＩＩＩ比を１０〜４０に設定した成長では、約３０〜１２０μｍ／時の成長率を達成することができた。

本実施例では、薄いｐ−ＧａＮ上層を先端に有するナノコラムテンプレート上に厚いｎ型ドープトＧａＮを成長させた。厚いｎ−ＧａＮを電気化学法を使用して基板から分離した。厚いｎ−ＧａＮは陽極として機能し、メッシュ状Ｐｔを陰極として使用し、ＫＯＨ又はＨ_３ＰＯ_４を電解質として使用した。約３．５〜４Ｖのバイアス電圧を（Ｐｔ参照電極に）印加して、ｐ−ＧａＮを選択的にエッチングした。厚いｎ−ＧａＮは、約３０分間のエッチング後に基板から分離した。

当業者には、上述した以外の広範な方法及びプロセスパラメータが本発明の範囲に含まれることは明らかであろう。例えば、当業者に明らかな様々な方法によってナノコラムを形成することができる。マスクは、上述した以外の適当な方法を使用して形成することができる。ナノコラムは、用途に適した様々な先端形状を有するように形成することができる。ナノコラムの材料は一定である必要はなく、例えば、特定の用途に最も適した特性が得られるように、合金含有量を高さに沿って変化させることができる。例えば、レーザーアブレーション分離処理時に吸収率を最適化するように合金含有量を選択することができる。あるいは、合金含有量を変化させることによってナノ構造上に成長させる半導体の格子定数を最適化することができる。また、ナノコラムの材料は、ナノコラム上に成長させる化合物半導体の材料と異なっていてもよい。

上述した実施例では、半導体材料を成長させる前にナノコラムを半導体テンプレート上に形成した。ナノコラム層を使用することにより、基板に過度のダメージをもたらすことなく半導体を比較的容易に除去することができる。次に、半導体材料を製造し、ＨＶＰＥによる半導体材料のさらなる成長のためのシードとして使用することができる。ＨＶＰＥ成長における欠陥の消滅という利点は、既に成長させた半導体をシードとして使用することにより最小数の欠陥を有する半導体材料を得るために使用することができる。すなわち、ナノコラム形成工程を一度しか行う必要がなく、形成した半導体を半導体材料の成長のシードとして使用することができる。これにより、２回目及びその後の成長のコストを大きく減少させることができる。

アニールされた高密度Ｎｉナノドットを示す。 エッチングされたＧａＮナノコラムを示す平面図である。 エッチングされたＧａＮナノコラムを示す断面図である。 異なる寸法を有するエッチングされたＧａＮナノコラムを示す断面図である。 ＧａＮナノコラム上における窒化処理を示す概略図である。 窒化処理後のＧａＮナノコラムを示す断面図である。 走査型電子顕微鏡（ＳＥＭ）を使用したＧａＮナノコラム上の高品質ＥＬＯＧ成長ＧａＮを示す断面図である。 ＧａＮナノコラム上のＥＬＯＧ成長ＧａＮを示す詳細な拡大ＳＥＭ断面図である。 ＧａＮナノコラム上のバルク成長ＧａＮを示すＳＥＭ断面図である。 ＧａＮナノコラム上のバルクＧａＮを示す平面図である。 ＧａＮナノコラム上のバルクＧａＮを示す断面透過電子顕微鏡（ＴＥＭ）図である。 窒化されたＧａＮナノコラム上におけるＥＬＯＧ・バルク成長処理を示す概略図である。 図１３ａ〜図１３ｃは、ナノマスクを形成するための２段階陽極酸化処理を示す概略図である。 ＩＩＩ族窒化物テンプレートの上面の陽極多孔質アルミナパターンを示す平面図である。 ＩＩＩ族窒化物テンプレートの上面の陽極多孔質アルミナパターンを寸法と共に示す。 ＩＩＩ族窒化物テンプレートの上面の陽極多孔質アルミナパターンをエッチングによって除去した後のＮｉ量子ドットを示す平面図である。 ＩＩＩ族窒化物テンプレートの上面の陽極多孔質アルミナパターンをエッチングによって除去した後のＮｉ量子ドットを寸法と共に示す。 陽極多孔質アルミナパターンの細孔に成膜したＮｉナノドットを使用したドライエッチング後のＧａＮナノコラムを示す断面図である。

Claims (47)

1. 単結晶半導体材料の製造方法であって、
   （ａ）テンプレート材料を用意し、
   （ｂ）前記テンプレート材料の上面にマスクを形成し、
   （ｃ）前記マスクを使用して前記テンプレート材料上に複数のナノ構造を形成し、
   （ｄ）前記ナノ構造上に前記単結晶半導体を成長させることを含む方法。
2. 半導体ナノ構造の製造方法であって、
   （ａ）テンプレート材料を用意する工程と、
   （ｂ）前記テンプレート材料の上面にマスクを形成する工程と、
   （ｃ）前記マスクを使用して前記テンプレート材料上に少なくとも１つのナノ構造を形成する工程と、を含む方法。
3. 請求項１又は２において、前記テンプレート材料が基板を含む方法。
4. 請求項１〜３のいずれか１項において、前記テンプレート材料が半導体材料層を含む方法。
5. 請求項４において、前記テンプレート材料の前記半導体層が、ｐ型ドープト、ｎ型ドープト又はアンドープトＩＩＩ−Ｖ及びＩＩ−ＶＩ化合物及び金属酸化物からなる群から選択される方法。
6. 請求項５において、前記テンプレート材料の前記半導体層が、ＩＩＩ−Ｖ又はＩＩ−ＶＩ化合物の単一の層、複数の層又はヘテロ構造又は超格子を含む方法。
7. 請求項５又は６において、前記テンプレート材料の前記半導体層が、ＡｌＮ、Ａｌ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）、ＧａＮ又はＩｎ_ｘＧａ_１−ｘＮ（１＞ｘ＞０）を含む方法。
8. 請求項１〜７のいずれか１項において、前記テンプレート材料がｐ−ＧａＮからなる上層を含む方法。
9. 請求項３〜８のいずれか１項において、前記半導体層をエピタキシャル成長法による前記基板上への成膜によって形成する方法。
10. 請求項３〜９のいずれか１項において、前記基板が、サファイア、シリコン、炭化ケイ素、ダイヤモンド、金属、金属酸化物、化合物半導体、ガラス、石英、複合材料からなる群から選択される材料を含む方法。
11. 請求項３〜１０のいずれか１項において、前記基板が所定の結晶方位を有する単結晶材料を含む方法。
12. 請求項３〜１１のいずれか１項において、前記基板がアンドープト、ｎ型又はｐ型材料からなる群から選択される材料を含む方法。
13. 請求項３〜１２のいずれか１項において、前記基板が伝導性材料、半伝導性材料、絶縁性材料からなる群から選択される材料を含む方法。
14. 請求項４〜１３のいずれか１項において、前記工程（ｂ）が誘電材料層を前記テンプレート材料上に成膜することを含む方法。
15. 請求項１４において、ナノインプリント法を使用して前記誘電材料にインプリントすることによって前記マスクを形成する方法。
16. 請求項１４において、金属層を前記誘電材料層に塗布する方法。
17. 請求項１６において、前記金属層の所定の領域を除去することによって前記マスクを形成する方法。
18. 請求項１〜１７のいずれか１項において、前記工程（ｂ）において、前記マスクを、金属アニール、陽極多孔質アルミナ法、電子ビームリソグラフィ、干渉法、ホログラフィ、フォトリソグラフィ又はナノインプリント法を使用して形成する方法。
19. 請求項１〜１８のいずれか１項において、前記マスクのパターンがランダムなパターンである方法。
20. 請求項１〜１８のいずれか１項において、前記マスクのパターンが所定のパターンである方法。
21. 請求項１〜２０のいずれか１項において、前記工程（ｃ）において、前記テンプレート材料をエッチングして前記ナノ構造を形成する方法。
22. 請求項２１において、前記エッチングがドライエッチング、ウェットエッチング又はドライエッチングとウェットエッチングの組み合わせである方法。
23. 請求項２１又は２２において、前記エッチングを使用して前記基板の一部を除去する方法。
24. 請求項２１〜２３のいずれか１項において、前記エッチング後に、前記ナノ構造上に残存する金属及び／又は誘電材料を除去する方法。
25. 請求項１〜２４のいずれか１項において、前記ナノ構造に対して窒化処理を行う工程をさらに含む方法。
26. 請求項１〜２５のいずれか１項において、複数のナノ構造の各々がナノコラムを含む方法。
27. 請求項１及び３〜２６のいずれか１項において、前記工程（ｄ）が、半導体材料の第１の層を横方向に成長させ、次に前記半導体材料を前記第１の層上に垂直方向に成長させることを含む方法。
28. 請求項２７において、前記半導体材料の横方向成長をＭＯＣＶＤ法、ＭＢＥ法又はＨＶＰＥ法によって行う方法。
29. 請求項２７において、前記半導体材料の横方向成長をパルス成長法によって行う方法。
30. 請求項２７〜２９のいずれか１項において、前記半導体材料の縦方向成長をＨＶＰＥ法によって行う方法。
31. 請求項１及び３〜３０のいずれか１項において、前記工程（ｄ）において、前記半導体
    材料の成長を、前記テンプレートを回転させ、前記テンプレートの表面と成長室の気体出口との間の距離を一定に維持しながら行う方法。
32. 請求項１及び３〜３１のいずれか１項において、前記単結晶半導体材料が前記ナノ構造とは異なる材料を含む方法。
33. 請求項１及び３〜３２のいずれか１項において、前記単結晶半導体材料がアンドープト材料、ｎ型ドープト材料又はｐ型ドープト材料である方法。
34. 請求項１及び３〜３３のいずれか１項において、前記単結晶半導体材料が非極性である方法。
35. 請求項１及び３〜３３のいずれか１項において、前記単結晶半導体材料が極性である方法。
36. 請求項１１に従属する請求項３４又は３５において、前記基板の結晶方位を選択して前記単結晶半導体材料の極性又は非極性を決定する方法。
37. 請求項１及び３〜３６のいずれか１項において、
    （ｅ）前記単結晶半導体材料を前記ナノ構造から分離する工程をさらに含む方法。
38. 請求項３７において、前記単結晶半導体材料を急速に冷却することによって前記単結晶半導体材料を前記ナノ構造から分離する方法。
39. 請求項３７において、前記単結晶半導体材料を前記ナノ構造から機械的に分離する方法。
40. 請求項３７において、前記単結晶半導体材料をウェットエッチングによって前記ナノ構造から分離する方法。
41. 請求項３７において、前記単結晶半導体材料を電気化学エッチングによって前記ナノ構造から分離する方法。
42. 請求項３７において、前記単結晶半導体材料をレーザーアブレーションによって前記ナノ構造から分離する方法。
43. 請求項１及び３〜４２のいずれか１項において、
    （ｆ）前記単結晶半導体材料を所定の膜厚にスライス、研削、ラッピング及び／又は研磨する工程をさらに含む方法。
44. 請求項１〜４３のいずれか１項において、前記テンプレート材料が、請求項１及び３〜４３のいずれか１項に記載の方法によって製造された単結晶半導体材料を含む方法。
45. 請求項１及び３〜４４のいずれか１項に記載の方法を使用して成長させた単結晶半導体材料。
46. 前記請求項のいずれか１項に記載の方法によって形成された半導体ナノ構造。
47. 添付図面を参照して説明した方法。