TWI384535B - Epitaxial substrate - Google Patents

Epitaxial substrate Download PDF

Info

Publication number
TWI384535B
TWI384535B TW097151449A TW97151449A TWI384535B TW I384535 B TWI384535 B TW I384535B TW 097151449 A TW097151449 A TW 097151449A TW 97151449 A TW97151449 A TW 97151449A TW I384535 B TWI384535 B TW I384535B
Authority
TW
Taiwan
Prior art keywords
substrate
film
channels
semiconductor epitaxial
epitaxy
Prior art date
Application number
TW097151449A
Other languages
English (en)
Other versions
TW201025424A (en
Original Assignee
Univ Nat Chunghsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chunghsing filed Critical Univ Nat Chunghsing
Priority to TW097151449A priority Critical patent/TWI384535B/zh
Priority to US12/648,012 priority patent/US8785947B2/en
Publication of TW201025424A publication Critical patent/TW201025424A/zh
Application granted granted Critical
Publication of TWI384535B publication Critical patent/TWI384535B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

磊晶用基板
本發明是有關於一種磊晶用基板，特別是指一種用於磊晶製作光電元件的基板。
在製作光電元件時，所選用適合作為磊晶(epitaxy)的基材(即擁有較佳的晶格匹配度)，往往卻有例如傳熱能力不佳等缺點，但若選用高熱導係數的材料作為基板，則會有晶格不匹配的問題而導致大量貫穿式差排(threading dislocation)的產生。
因此為了同時兼顧光電元件的磊晶品質與散熱能力，在製造元件的過程中，常見的一道製程是將該基材移除，以利光電元件的性能提昇。例如將藍寶石(sapphire；化學式為Al2 O3 )基材剝離後，再貼合高熱傳係數的散熱板，以提昇產品的散熱能力。
美國專利US2008/0038857A1所揭露的一種常見的移除方式，是在該基材與一半導體磊晶膜間夾設一犧牲膜，再利用濕式蝕刻(wet etching)劑將該犧牲膜破壞，以移除該基材。
前揭專利之發明得以藉蝕刻該犧牲膜以移除該基材。但此種移除方式的一個顯而易見的缺點是濕式蝕刻劑僅能從側邊蝕刻該犧牲膜，造成蝕刻效率過低。
另，為了提昇移除效率，美國專利US5073230是由該半導體磊晶膜向下貫穿該犧牲膜至該基材形成複數蝕刻孔洞。後續進行濕式蝕刻以移除該犧牲膜時，蝕刻劑得由該等犧牲孔洞進入該犧牲膜，增加蝕刻面積以增加移除速率。
雖然前揭專利之發明概念可增加蝕刻面積，但礙於該等犧牲孔洞以外的犧牲膜仍是緻密膜層結構，致使其蝕刻速率仍受到該犧牲膜本身特性限制，因此，此處的犧牲膜對於移除速率仍有提昇的空間。
由上述可知，為了提昇光電元件品質而提供該犧牲膜以利後續移除該基板，另為了加速蝕刻該犧牲膜的速率而增加蝕刻劑與該犧牲膜的接觸面積。但受限於該犧牲膜自身結構特性使得蝕刻速率仍無法有效提升，如何更有效地移除該基板，是當前研究開發光電元件相關領域者所待解決的問題。
有鑑於先前技術所提到的缺失，本發明搭配蝕刻孔洞的概念，並改變犧牲膜層的為非緻密結構的態樣，利用提昇犧牲膜與蝕刻劑反應面積，加速了移除基板的速率。
因此，本發明之目的，即在提供一種可以提高移除速率的磊晶用基板。
於是，本發明磊晶用基板是包含一磊晶用的基材、一形成於該基材的犧牲膜，及一磊晶形成於該犧牲膜的半導體磊晶膜。
該犧牲膜對該半導體磊晶膜的蝕刻選擇比是大於10。
該犧牲膜包括複數膜區，及複數由該等膜區共同界定的第一通道。該等膜區分別具有一奈米材料，及複數由該奈米材料共同定義且縫隙寬度小於該等第一通道並互相連通的第二通道。
本發明之功效在於，改變該犧牲膜自身特性為具許多第二通道的態樣，並搭配該等第一通道讓蝕刻劑滲透地更快更深入均勻，因此，該等第一、第二通道可更有效地回饋於移除速率上。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之三個較佳實施例的詳細說明中，將可清楚的呈現。
在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明磊晶用基板的一第一較佳實施例包含一磊晶用且呈六方晶系的單晶基材1、一形成於該基材1的犧牲膜2，及一磊晶形成於該犧牲膜2的半導體磊晶膜3。
該基材1在本較佳實施例中為藍寶石，而該半導體磊晶膜3為氮化鎵(GaN)。
該犧牲膜2夾置於該基材1與該半導體磊晶膜3間，形成於該基材1上且同樣呈六方晶系，形成方式容後詳述。
該犧牲膜2對該半導體磊晶膜3的蝕刻選擇比大於10，更佳地，該犧牲膜2對該半導體磊晶膜3的蝕刻選擇比是大於50。
當該犧牲膜2材料為氧化鋅，該半導體磊晶膜3的材料為氮化鎵，當在室溫下選用HF作為蝕刻劑時，對於該犧牲膜2的蝕刻率為15μm/min，而對該半導體磊晶膜3的蝕刻速率為10-5 μm/min以下；當在室溫下選用HCl作為蝕刻劑時，對於該犧牲膜2的蝕刻率為55μm/min，而對該半導體磊晶膜3的蝕刻速率為10-5 μm/min以下。
該犧牲膜2為圖樣化，包括複數膜區21，及複數由該等膜區21共同界定的第一通道22。
該等第一通道22可為互相交錯連通態樣，亦可為互相平行彼此不連通態樣，端視圖樣化製程決定。
該等第一通道22的寬度是介於1μm~10μm間，當寬度小於1μm時將降低蝕刻劑流動速率進而影響蝕刻速率，相反地，若寬度大於10μm則該半導體磊晶膜3會無法有效地形成二維結構的膜層態樣。
該等第一通道22的高度是介於0.5μm~5μm間，若高度小於0.5μm會造成該等第一通道22被該半導體磊晶膜3填滿，而無法讓蝕刻劑通過，反之，若該等第一通道22的高度大於5μm會造成成本的提升。
該等膜區21分別具有一奈米材料211，及複數由該奈米材料211共同定義的第二通道212。
該奈米材料211是選自複數相鄰設置，且為一維結構的奈米柱、奈米針、奈米管(如附件一所示)，且為氧化鋅(ZnO)製成，該奈米材料211的具體形成方式容後詳述。
該奈米材料211的直徑是介於5nm~500nm間，若該奈米材料211的直徑小於5nm，將造成後續成長該半導體磊晶膜3時，該半導體磊晶膜3無法有效附著於該犧牲膜2上，反之，若該奈米材料211的直徑大於500nm，則會造成該等第二通道212變窄且數量減少，因而對蝕刻劑的滲入有不良影響。
該等第二通道212的平均縫隙寬度小於該等第一通道22，且該等第二通道212彼此互相連通，有利於後續蝕刻劑的滲入。該等第二通道212的平均縫隙寬度介於5nm~500nm間，若平均縫隙寬度小於5nm則會影響蝕刻劑透過的速率，反之，若平均縫隙寬度大於500nm則會使得後續磊晶該半導體磊晶膜3時，無法有效地形成二維結構的膜層態樣。
參閱圖2，在本較佳實施例中，該等第一通道22是互相連通。且該奈米材料211為一維結構的氧化鋅奈米柱。
參閱圖3，值得一提的是，在本較佳實施例中，該等第一通道22也可為互不連通的狀態，同樣能達到提昇蝕刻速率的目的。
參閱圖4，該等第一通道22除了直線形狀外，也可為曲線形狀。值得一提的是，該等第一通道22也可為鋸齒形狀、螺旋形狀、樹枝形狀(圖皆未示)等等，惟此等圖案變化為本領域中具有普通知識並了解本發明概念者可輕易改變，故不再贅述。
以下將簡述該磊晶用基板的製造方法與使用方法，以更清楚地呈現功效與特點。
參閱圖5、圖6與圖7，在製作該磊晶用基板的製程中，首先製備該基材1，接著利用有機金屬化學氣相沉積法(MOCVD，Metal-organic Chemical Vapor Deposition)形成該犧牲膜2後，同樣使用有機金屬化學氣相沉積法磊晶形成該半導體磊晶膜3。
參閱圖5，進一步說明製作該圖樣化的犧牲膜2時，是先成長一圖樣化的金屬薄膜4，該金屬薄膜4厚度在1nm~30nm間，且該金屬薄膜4已定義出該等膜區21位置與該等第一通道22寬度。接著通入氣體進行沉積時，會趨向自該金屬薄膜4的圖樣向上成長該奈米材料211。
更進一步強調的是，該奈米材料211經由沉積步驟形成例如一維結構的奈米柱態樣，而該等第二通道212位於這些奈米柱之間，由此可知該等第二通道212並非經由微影蝕刻製程而得，而是藉由沉積該奈米材料211時，同時形成了該等第二通道212。
接續地，在磊晶形成該半導體磊晶膜3時，藉由該等膜區21、第一通道22形成的毫米結構，及該奈米材料211、第二通道212形成的微小圖案奈米結構，加上側向磊晶(ELOG，Epitaxial Lateral Overgrowth)的條件，能夠有效減少貫穿式差排密度，即可視為圖案化均有助於側向磊晶。
進一步說明的是，在側向磊晶形成該半導體磊晶膜3時，除了由該犧牲膜2頂面磊晶成長之外，或許會在該等第一通道22中留下些許磊晶材料，但所殘留的材料並不阻塞該等第一通道22，並不影響該等第一通道22用於提昇該犧牲膜2蝕刻速率的功效，故在本發明中，仍視為該半導體磊晶膜3是不填滿阻塞該等第一通道22。(圖皆未示)
其中，當該等第一通道22的寬度大於10μm，或是該等第二通道212的平均縫隙寬度大於500nm時，會無法有效地側向磊晶成二維結構的該半導體磊晶膜3。且當該等膜區21的高度小於0.5μm會無側向磊晶以降低差排缺陷的效果。
參閱圖6，值得一提的是，除了採用金屬誘發形成該奈米材料211時，也可直接利用有機金屬化學氣相沉積法形成沒有圖樣化的完整膜層態樣的該犧牲膜2後，再於該等第一通道22處，搭配微電子製程透過一光阻4’並利用蝕刻移除位於該等第一通道22的犧牲膜2。
值得一提的是，也可利用雷射直接移除位於該等第一通道22的犧牲膜2。(如附件二所示)
參閱圖7，以下簡述該磊晶用基板的使用方法，以表現該磊晶用基板的功效。
在蝕刻該犧牲膜2以移除該基材1時，是採用濕式蝕刻該犧牲膜2，酸性蝕刻劑藉由該等第一通道22得以快速遍佈整片晶圓，並且在該等第二通道212的輔助下，增加蝕刻反應面積及蝕刻劑滲透能力，以加快蝕刻該奈米材料211的速率。
其中，酸性蝕刻劑是選用HF、H2 SO4 、H3 PO4 、HCl、BOE，及其稀釋液或混合液，且在本較佳實施例中，濕式蝕刻包含了蒸氣蝕刻。
值得一提的是，在移除該犧牲膜2後，該奈米材料211在該半導體磊晶膜3上留下一粗糙表面31，而該粗糙表面31將有助於光電元件表面的出光效率，以增加外部的量子效益。而移除下的該基材1可重複使用。
參閱圖8，本發明磊晶用基板的第二較佳實施例與該第一較佳實施例大致相同，不同之處在於該第二較佳實施例中，該犧牲膜2更包括複數分別形成於該等膜區21與該半導體磊晶膜3間的平坦部23，由於該等平坦部23呈現平坦緻密膜層態樣，相較於奈米結構的該等膜區21，能使得該半導體磊晶膜3磊晶成長時得到較佳的磊晶品質。
參閱圖9，本發明磊晶用基板的第三較佳實施例與該第一較佳實施例大致相同，不同之處在於該第三較佳實施例中，該半導體磊晶膜3是填於該等第一通道22間。
在本較佳實施例中，該等第一通道22的寬度是介於1μm~50μm間，高度是介於0.5μm~3μm間。當該等第一通道22的寬度大於50μm時，則該半導體磊晶膜3無法有效地形成二維結構的膜層態樣。當該等第一通道22的高度小於0.5μm時，會讓該等第一通道22太快被該半導體磊晶膜3填滿，而無法展現橫向磊晶減少差排密度的優點。
以下將簡述第三較佳實施例中該磊晶用基板的製造方法與使用方法，以更清楚地呈現功效與特點。
在磊晶形成該半導體磊晶膜3時，會因磊晶條件的不同，該半導體磊晶膜3填於該等第一通道22的態樣也不同。當該等第一通道22的高度大於3μm時，或是該等第一通道22的深寬比大於3時，該半導體磊晶膜3將不容易填入該等第一通道22，且無助於後續蝕刻但卻會提昇成本。
參閱圖9、圖10與圖11，該半導體磊晶膜3填入的樣式可略分為三種：完全填滿、部分填入、部分填入且不相連。其中，該半導體磊晶膜3又以第三種態樣為最容易移除該犧牲膜2的樣式，即部分填入該犧牲槽且不相連的態樣。
參閱圖11，進一步說明的是，當側向磊晶形成該半導體磊晶膜3時，將會部分填入該等第一通道22，留下許多磊晶材料且所殘留的材料將阻塞該等第一通道22，勢必影響該等第一通道22提昇蝕刻速率的功效，因此在本發明中，視為該半導體磊晶膜3是阻塞於該等第一通道22中。
而藉由該等膜區21、第一通道22形成的毫米結構，及該奈米材料211、第二通道212形成的微小圖案奈米結構，加上側向磊晶(ELOG，Epitaxial Lateral Overgrowth)的條件，能夠有效減少貫穿式差排密度。
其中，當該等第一通道22的寬度小於1μm時，會讓該半導體磊晶膜3在橫向磊晶時太快合併，而削弱了減少差排密度的功效。而當該等第一通道22的寬度大於50μm，會無法有效地側向磊晶成二維結構的該半導體磊晶膜3。
以下簡述第三較佳實施例的磊晶用基板使用方法，參閱圖12，首先，將該等第一通道22中貼近該基材1的半導體磊晶膜3，利用短波長雷射汽化並產生氮氣，形成複數分別位於該半導體磊晶膜3與該基材1間的間隙24。
其中所使用的雷射為使用氪氟(Krypton-Fluoride，KrF)的準分子雷射(Excimer Laser)，波長為248nm，能量為500~1500mJ/cm2 。除此之外，也可利用波長193nm的ArF、308nm的XeCl、351nm的XeF、222nm的KrCl、282nm的XeBr，或是利用Nd：YAG固體雷射的三倍頻355nm、四倍頻266nm，皆可達到相同功效。
該等間隙24的高度是介於0.5μm~3μm間，若高度小於0.5μm會造成蝕刻劑無法通過，反之，若該等間隙24高度大於3μm會造成成本的提升。
參閱圖13，在完成雷射汽化出該等間隙24後，進行蝕刻該犧牲膜2的步驟。
＜具體實驗例＞
該等奈米材料211利用化學氣相沉積法成長為奈米柱時，製程環境參數為壓力10Torr、溫度為450℃、時間為60min，通入氣體與流量分別為：80sccm的DEZn與1000sccm的O2 。
若欲將該奈米材料211成長為奈米針，為兩階段成長方式，首先是10Torr、溫度450℃、5min，通入氣體與流量分別為：10sccm的DEZn與200sccm的O2 ；接下來是溫度650℃、60min，通入氣體與流量分別為：60sccm的DEZn與600sccm的O2 。
另外，若欲將該奈米材料211成長為奈米管，為三階段成長方式，首先為10Torr、溫度450℃、15min，通入氣體與流量分別為：5sccm的DEZn與200sccm的O2 ；接下來是溫度650℃、30min，通入氣體與流量分別為：30sccm的DEZn與600sccm的O2 ；最後是溫度450℃、90min，通入氣體與流量分別為：30sccm的DEZn與600sccm的O2 。
利用化學氣相沉積法成長材料為氮化鎵的半導體磊晶膜3時，製程溫度為1040℃，通入氣體與流量分別為：300slm的NH3 、l0slm的N2 與65sccm的TMGa。
當晶圓大小為2吋，該等膜區21的大小為1×1mm2 的正方形圖案，該犧牲膜2的厚度為1μm，使用鹽酸作為蝕刻劑時，蝕刻時間約為150min，而速率約為3.3μm/min。在相同厚度時，當該等膜區21的面積縮小為0.3×0.3mm2 的正方形圖案，蝕刻時間約為25min，而速率約為6μm/min。由這兩組數據可得知，當該等膜區21的面積越小，即增加第一通道31的數量時，能夠有效提昇移除速率。
綜上所述，本發明磊晶用基板利用該奈米材料211界定出該等第二通道212，提昇蝕刻劑與該犧牲膜2的反應面積，並搭配該等第一通道22，有效加快蝕刻速率，利於後續該犧牲膜2的移除，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1．．．基材
2．．．犧牲膜
21．．．膜區
211．．．奈米材料
212．．．第二通道
22．．．第一通道
23．．．平坦部
24．．．間隙
3．．．半導體磊晶膜
31．．．粗糙表面
4．．．金屬薄膜
4’．．．光阻
圖1是一側視示意圖，說明本發明磊晶用基板的一第一較佳實施例；
圖2是一頂視示意圖，說明本第一較佳實施例的複數第一通道彼此連通；
圖3是一類似於圖2的視圖，說明本第一較佳實施例的該等第一通道沒有彼此連通；
圖4是一類似於圖2的視圖，說明本第一較佳實施例的該等第一通道呈曲線彎曲；
圖5是一側視示意圖，說明本第一較佳實施例的製程半成品；
圖6是一類似於圖5的視圖，說明本第一較佳實施例圖樣化犧牲膜的製作流程；
圖7是一側視示意圖，說明本第一較佳實施例的使用方法；
圖8是一側視示意圖，說明本發明磊晶用基板的一第二較佳實施例；
圖9是一側視示意圖，說明本發明磊晶用基板的一第三較佳實施例；
圖10是一類似於圖9的視圖，說明本第三較佳實施例的複數第一通道被一半導體磊晶膜部分填滿；
圖11是一類似於圖9的視圖，說明本第三較佳實施例的該半導體磊晶膜部分填入該等第一通道且不相連；
圖12是一側視示意圖，說明本第三較佳實施例的複數間隙產生方式；及
圖13是一用途方法流程圖，說明本第三較佳實施例移除一基材的方式。
附件一：說明本發明的一奈米材料的奈米柱、奈米針及奈米管三種態樣。
附件二：說明本發明中的該犧牲層藉由雷射汽化。
1．．．基材
2．．．犧牲膜
21．．．膜區
211．．．奈米材料
212．．．第二通道
22．．．第一通道
3．．．半導體磊晶膜

Claims (17)

  1. 一種磊晶用基板，包含：一磊晶用的基材；一形成於該基材的犧牲膜，該犧牲膜包括複數膜區及複數由該等膜區共同界定的第一通道，該等膜區分別是由一奈米材料所構成，該奈米材料共同定義出複數縫隙寬度小於該等第一通道且互相連通的第二通道，且其中該等第一通道的寬度是介於1μm~10μm間；及一磊晶形成於該犧牲膜的半導體磊晶膜，該犧牲膜對該半導體磊晶膜的蝕刻選擇比是大於10。
  2. 依據申請專利範圍第1項所述的磊晶用基板，其中，該等第一通道是互相連通。
  3. 依據申請專利範圍第2項所述的磊晶用基板，其中，該等第一通道的高度是介於0.5μm~5μm間。
  4. 依據申請專利範圍第1項所述的磊晶用基板，其中，該犧牲膜每一膜區的奈米材料是選自奈米柱、奈米針、奈米管，或此等之一組合。
  5. 依據申請專利範圍第4項所述的磊晶用基板，其中，該奈米材料的直徑是介於5nm~500nm間。
  6. 依據申請專利範圍第2項所述的磊晶用基板，其中，該等第二通道的縫隙寬度是介於5nm~500nm間。
  7. 依據申請專利範圍第1項所述的磊晶用基板，其中，該犧牲膜更包括複數分別形成於該等膜區與該半導體磊晶膜間的平坦部，該等平坦部為緻密膜層態樣。
  8. 依據申請專利範圍第1項所述的磊晶用基板，其中，該半導體磊晶膜填於該等第一通道。
  9. 依據申請專利範圍第8項所述的磊晶用基板，其中，該等第一通道的寬度是介於1μm~50μm間。
  10. 依據申請專利範圍第8項所述的磊晶用基板，其中，該等第一通道的高度是介於0.5μm~3μm間。
  11. 依據申請專利範圍第8項所述的磊晶用基板，其中，該等第一通道填滿該半導體磊晶膜。
  12. 依據申請專利範圍第8項所述的磊晶用基板，其中，該等第一通道具有複數位於該半導體磊晶膜與該基材間的間隙。
  13. 依據申請專利範圍第12項所述的磊晶用基板，其中，該等第一通道的間隙是由短波長雷射將該半導體磊晶膜汽化形成。
  14. 依據申請專利範圍第13項所述的磊晶用基板，其中所使用的雷射波長範圍為193nm~355nm。
  15. 依據申請專利範圍第13項所述的磊晶用基板，其中，該等第一通道的間隙高度是介於0.5μm~3μm間。
  16. 依據申請專利範圍第8項所述的磊晶用基板，其中，該犧牲膜的每一膜區的奈米材料是選自奈米柱、奈米棒、奈米針、奈米管，或此等之一組合。
  17. 依據申請專利範圍第1項所述的磊晶用基板，其中，該半導體磊晶膜的製成材料為氮化鎵。
TW097151449A 2008-12-30 2008-12-30 Epitaxial substrate TWI384535B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097151449A TWI384535B (zh) 2008-12-30 2008-12-30 Epitaxial substrate
US12/648,012 US8785947B2 (en) 2008-12-30 2009-12-28 Semiconductor substrate for growth of an epitaxial semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097151449A TWI384535B (zh) 2008-12-30 2008-12-30 Epitaxial substrate

Publications (2)

Publication Number Publication Date
TW201025424A TW201025424A (en) 2010-07-01
TWI384535B true TWI384535B (zh) 2013-02-01

Family

ID=42283726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097151449A TWI384535B (zh) 2008-12-30 2008-12-30 Epitaxial substrate

Country Status (2)

Country Link
US (1) US8785947B2 (zh)
TW (1) TWI384535B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2485346A (en) * 2010-11-08 2012-05-16 Nanogan Ltd High quality devices growth on pixelated patent templates
CN102719888B (zh) * 2011-03-29 2015-11-25 清华大学 具有纳米微结构基板的制备方法
CN102117869B (zh) * 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
DE102012107001A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN104947073B (zh) 2014-03-26 2017-11-14 清华大学 纳米管膜的制备方法
CN104952989B (zh) * 2014-03-26 2018-02-27 清华大学 外延结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326132B (zh) * 2007-03-03 2010-06-11 Univ Nat Chunghsing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US7351607B2 (en) * 2003-12-11 2008-04-01 Georgia Tech Research Corporation Large scale patterned growth of aligned one-dimensional nanostructures
JP2007326771A (ja) * 2006-05-30 2007-12-20 Sharp Corp 形成方法および化合物半導体ウェハ
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326132B (zh) * 2007-03-03 2010-06-11 Univ Nat Chunghsing

Also Published As

Publication number Publication date
US8785947B2 (en) 2014-07-22
TW201025424A (en) 2010-07-01
US20100163839A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI384535B (zh) Epitaxial substrate
TWI453799B (zh) 非極性第ｉｉｉ－ｖ族氮化物材料及製造方法
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
US20070029643A1 (en) Methods for nanoscale structures from optical lithography and subsequent lateral growth
JP2007266472A (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
TW200306019A (en) Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor component, and method for producing group III nitride compound semiconductor substrate
KR20050062280A (ko) 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
CN101764185A (zh) 半导体器件以及半导体器件制造方法
TW201017718A (en) Method for interdicting dislocation of semiconductor with dislocation defects
US9355840B2 (en) High quality devices growth on pixelated patterned templates
JP2002343729A (ja) サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
WO2011013363A1 (ja) 微細構造の製造方法
TW201405635A (zh) 半導體材料之選擇性側壁生長技術
JP2014509781A (ja) 半導体装置及び製造方法
JP5464518B2 (ja) Ｉｉｉ族窒化物構造体およびｉｉｉ族窒化物半導体微細柱状結晶の製造方法
JP2009283807A (ja) 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
CN110783167A (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
US8885683B2 (en) Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
TW201411699A (zh) 磊晶晶圓及其製造方法、紫外發光元件
TWI412069B (zh) 氮化物半導體基板及其製造方法
US20120146190A1 (en) Nitride semiconductor template and fabricating method thereof
US20110175126A1 (en) Light-emitting diode structure
TWI375258B (zh)
KR101954145B1 (ko) 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물계 발광 소자
TW201346992A (zh) 低缺陷密度平坦基板之製造方法