CN101764185A - 半导体器件以及半导体器件制造方法 - Google Patents

半导体器件以及半导体器件制造方法 Download PDF

Info

Publication number
CN101764185A
CN101764185A CN200910266316A CN200910266316A CN101764185A CN 101764185 A CN101764185 A CN 101764185A CN 200910266316 A CN200910266316 A CN 200910266316A CN 200910266316 A CN200910266316 A CN 200910266316A CN 101764185 A CN101764185 A CN 101764185A
Authority
CN
China
Prior art keywords
layer
iii
growth
cavity
growth substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910266316A
Other languages
English (en)
Other versions
CN101764185B (zh
Inventor
千野根崇子
梁吉镐
柴田康之
东野二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN101764185A publication Critical patent/CN101764185A/zh
Application granted granted Critical
Publication of CN101764185B publication Critical patent/CN101764185B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及半导体器件以及半导体器件制造方法。通过以交替方式进行以彼此不同的生长速率生长III族氮化物的第一和第二生长步骤的多个循环,在生长基板上形成具有多个空腔的空腔包含层。随后在空腔包含层上形成半导体外延层,之后将支承基板接合到半导体外延层。将生长基板从空腔包含层分离。

Description

半导体器件以及半导体器件制造方法
技术领域
本发明涉及半导体器件以及半导体器件制造方法。
背景技术
通过在诸如蓝宝石基板的生长基板上形成包括n-层、有源层、p-层的半导体层或分层结构、并且在生长基板和半导体层的表面上形成电极,来制造发光二极管和其它半导体发光器件。利用反应离子刻蚀或其它技术刻蚀掉半导体层的一部分,以露出n-层并且在n-层和p-层上分别形成电极。
通过最近的技术进步,半导体发光器件越来越高效并具有更高的输出。然而,半导体发光器件中产生的热量也与更高的输出一起增加,这造成诸如半导体发光器件的发光效率下降以及例如由于半导体层的劣化而可靠性降低的问题。为了解决这些问题,使用了这样的配置,其中,去除具有相对较低的导热率的生长基板,作为替代,由具有相对较高的导热率的金属来支承半导体膜或分层结构。通过采用该结构,提高了半导体发光器件的散热性,并且,有望通过去除生长基板而提高发光效率,尤其是光引出效率。换句话说,能够减少当光穿过生长基板时发生的光吸收,并且能够减少由于折射率差异而在半导体膜和生长基板之间的界面发生的全反射光。利用激光剥离(laser lift off)(LLO)方法来去除生长基板是惯用手段。
日本特开2000-228539号公报(在下文中称为专利文献1)公开了一种发光器件的制造处理,其中隔着非晶态氮化合物半导体层在生长基板上形成半导体外延层。专利文献1公开一种处理,其中,当通过气相淀积来生长非晶态氮化合物半导体层时,将生长温度设定为600℃或更低,并且将III族元素相对于V族元素的提供比设定为1000或更低,以由此在非晶态氮化合物半导体层内形成空洞,生长基板在一些情况下从半导体外延层自然地分离。
发明内容
当利用LLO方法来分离或去除生长基板时,氮化物半导体通过吸收激光而分解并且产生N2气体,存在气体压力在半导体外延层中导致裂缝的情况。因为因此必须使用昂贵的专用设备,所以LLO方法的实施导致较高的成本。此外,利用LLO方法在单个处理中很难处理多个晶片,而且处理要求在整个晶片表面上进行激光扫描。因此,需要相对较长的处理时间。随着晶片的直径增加,处理时间进一步延长。因此,当能够利用更简单的方法而不是LLO方法来使得生长基板分离时,认为在质量、成本、和产量改进方面存在很多优点。
下面描述与生长基板的分离或去除相关的必要事项。首先,在分离生长基板之后,半导体外延层的膜必须质量很好。换句话说,当分离生长基板时,半导体外延层中必须不产生裂缝或其它缺陷,并且在半导体外延层中必须几乎不存在贯通错位或其它晶体缺陷。第二,必须不自然分离生长基板。具体地说,因为半导体外延层的厚度很小,所以当在晶片加工期间或者在中间步骤中自然地分离生长基板时,后处理变得困难。例如,当在半导体层的外延生长步骤中由于热冲击等原因而使得生长基板分离时,电极形成和与支承基板的接合变得非常困难。因此,必须确保足以防止生长基板从半导体外延层分离的接合强度,并且在生长基板分离或去除步骤中能够容易地分离;即,必须确保能够控制生长基板的分离。
本发明是考虑到上述情况而设计的,本发明的目的是提供一种半导体器件的制造方法,其中可以利用更简单的方法而不依赖LLO方法来分离生长基板。
根据本发明,提供一种半导体器件制造方法,该制造方法包括以下步骤:在生长基板上形成由III族氮化物系化合物半导体构成并且其中散布有空腔和柱状结构的空腔包含层;在所述空腔包含层上形成III族氮化物系化合物半导体外延层;在所述III族氮化物系化合物半导体外延层上接合支承基板;并且,以所述空腔包含层和所述生长基板之间的界面用作分离边界,从所述空腔包含层将所述生长基板与所述III族氮化物系化合物半导体外延层分离。
形成所述空腔包含层的步骤包括:在所述生长基板上形成包括III族氮化物并且表面具有柱状结构的基层或底层的步骤;以及以交替方式重复进行在所述基层上以彼此不同的生长速率生长III族氮化物的第一生长步骤和第二生长步骤的多个循环的步骤。
所述第一生长步骤包括如下的处理:在比所述基层的生长温度更高的生长温度,以其各自的预定流速提供V族材料和III族材料,以主要在纵向方向生长所述III族氮化物;所述第二生长步骤包括如下的处理:在比所述基层的生长温度更高的生长温度,以比所述第一步骤中的流速更大的流速提供V族材料和III族材料,以主要在横向方向生长所述III族氮化物。
S1/S2的值优选地是0.5或更大,其中S1是形成所述基层的步骤中的V族材料和III族材料的提供比(V/III比),S2是形成所述III族氮化物系化合物半导体外延层的步骤中的V族材料和III族材料的提供比(V/III比)。优选的是,在如下的条件下执行形成所述基层的步骤:其中,在比所述III族氮化物系化合物半导体外延层的生长温度低的温度,按使得V/III比是3000或更大的方式提供V族材料和III族材料。
本发明的分层结构制造方法包括如下的步骤:在生长基板上形成由III族氮化物系化合物半导体层构成的空腔包含层,所述空腔包含层包括散布在该空腔包含层中的空腔和柱状结构。
形成所述空腔包含层的步骤包括以下步骤:按使得V/III比是3000或更大的方式提供V族材料和III族材料,并且在所述生长基板上形成由III族氮化物构成的基层;并且以交替方式重复进行在所述基层上以彼此不同的生长速率生长III族氮化物的第一生长步骤和第二生长步骤的多个循环。
所述第一生长步骤包括如下的处理:在比所述基层的生长温度高的生长温度,以其各自的预定流速来提供V族材料和III族材料,并且主要在纵向方向生长所述III族氮化物;所述第二生长步骤包括如下的处理:在比所述基层的生长温度更高的生长温度,以比所述第一生长步骤中的流速更大的流速提供V族材料和III族材料,并且主要在横向方向生长所述III族氮化物。
本发明的半导体晶片包括:生长基板;由形成在所述生长基板上的III族氮化物系化合物半导体构成的空腔包含层,所述空腔包含层包括在散布该空腔包含层中的空腔和柱状结构;以及形成在所述空腔包含层上的III族氮化物系化合物半导体外延层。
所述柱状结构的宽度优选为1μm或更大并且为18μm或更小。另外,T1×T2的值优选为0.6到2.5,其中T1是所述空腔包含层的以微米为单位的厚度,T2是所述III族氮化物系化合物半导体外延层的以微米为单位的厚度。
本发明的分层结构具有:生长基板;以及空腔包含层,所述空腔包含层由III族氮化物系化合物半导体构成,并且包括散布在该层中的空腔和柱状结构,所述空腔包含层布置在所述生长基板上。所述柱状结构的宽度优选为1μm或更大并且为18μm或更小。
另外,本发明的分层结构包括生长基板、以及层叠在所述生长基板上的III族氮化物层,其中,所述III族氮化物层包括具有多个内部空腔的层,所述多个内部空腔是通过如下处理而形成的:按使得V/III比是3000或更大的方式提供V族材料和III族材料,在所述生长基板上形成具有III族氮化物的基层,随后以交替方式执行在所述基层上以彼此不同的生长速率生长III族氮化物的第一步骤和第二步骤的多个循环。
根据本发明的半导体器件制造方法,可以获得使得在生长基板和半导体外延层之间不出现生长基板的自然去除或分离的足够高的接合强度。在另一方面,在生长基板去除步骤中不利用LLO就可以去除生长基板。
附图说明
图1是根据本发明实施方式的半导体发光器件的制造步骤的流程图;
图2是示出根据本发明实施方式的半导体发光二极管在生长基板分离之前的阶段的结构的剖面图;
图3是示出根据本发明实施方式的单个柱状结构的大小(宽度)和柱状结构的面内占有率之间的关系的图;
图4是示出与空腔包含层的厚度和半导体外延层的厚度相关的可以执行生长基板的适当分离的范围的图;
图5A到5I是根据本发明实施方式的半导体发光器件的制造步骤中的每一个处理步骤的剖面图;
图6是通过分离生长基板而露出的半导体外延层的表面的荧光显微照片;
图7A是在生长基板分离步骤中分离的蓝宝石基板的分离表面的SEM像;以及
图7B是半导体外延层的分离表面的SEM像。
具体实施方式
下面将参照附图描述本发明的实施方式。在以下的附图中,对于本质相同或等效的构成元素和部件使用相同的附图标记。本发明涉及半导体器件,以下描述半导体发光器件作为示例。图1是根据本发明的实施方式的半导体发光器件的制造步骤的流程图。图2是示出半导体发光二极管在生长基板分离之前的阶段的结构的剖面图。
本实施方式的半导体发光器件的制造方法包括在生长基板10上形成由III族氮化物构成的具有多个内部空腔的空腔包含层20的空腔包含层形成步骤(步骤S1);在空腔包含层上形成包括由III族氮化物构成的发光层等的半导体外延层(即器件功能层或分层结构)30的半导体外延层形成步骤(步骤S2);在半导体外延层30上接合支承基板60的支承基板接合步骤(步骤S3);从半导体外延层30分离生长基板10的生长基板分离步骤或去除步骤(步骤S4),其中空腔包含层20和生长基板10之间的界面用作分离边界;对通过分离生长基板10而露出的半导体外延层30的表面进行平坦化的表面处理步骤(步骤S5);在经过表面处理的半导体外延层30上形成电极50的电极形成步骤(步骤S6);以及将具有支承基板的半导体外延层30分离为单个半导体芯片或模片(die)的芯片分离步骤(步骤S7)。
空腔包含层20由与半导体外延层30同一晶体系统的III族氮化物构成,并且布置在生长基板10和半导体外延层30之间。空腔包含层20具有多孔结构,其中多个空腔(或空隙)21大致均匀地分布在沿空腔包含层延伸的平面内。多个空腔21形成在空腔包含层20中,由此在相邻的空腔之间形成多个柱状结构22。柱状结构22构成生长基板10和半导体外延层30之间的连接部。单个柱状结构22的大小(宽度)是大约几个微米,柱状结构大致均匀地分布在空腔包含层20延伸的平面内。通过在生长基板10和半导体外延层30之间布置具有该结构的空腔包含层20,确保了足以防止生长基板10被自然分离或去除的接合强度,并且,在生长基板去除步骤(步骤S4)中,通过仅仅施加很小的外力而不利用LLO技术,就可以将生长基板从空腔包含层20分离,其中空腔包含层20和生长基板10之间的界面用作分离边界面。
当空腔包含层20内形成的空腔21和与之相伴的柱状结构不是均匀分布时,或者当空腔21和柱状结构22的大小不合适时,生长基板10在不期望的时间自然地分离,或者不能实现生长基板10和空腔包含层20之间的分离,处理产量可能急剧降低。因此,在空腔包含层形成步骤(步骤S 1)中,使得空腔21和柱状结构22大致均匀地分布在平面中,并且,确保柱状结构22和空腔21中的每一个的大小都适于生长基板的分离是很重要的。
图3是示出在空腔包含层20中形成的单个柱状结构22的大小(宽度)和全部柱状结构22的面内占有率的图。图3中的虚线示出生长基板10能够从空腔包含层20适当分离或去除的范围,其中空腔包含层20和生长基板10之间的界面用作分离或去除边界。柱状结构22大致均匀地分布在空腔包含层20延伸的平面内,面内占据率随着柱状结构的大小(宽度)的增加而增加。换句话说,当柱状结构22的大小增加时,生长基板10和空腔包含层20之间的连接部的表面面积增加,因而接合强度增加。因此,当柱状结构22的大小过大时,很难将生长基板10从空腔包含层20分离。
空腔包含层20的厚度必须根据半导体外延层30的厚度来确定,以实现生长基板10和空腔包含层20之间的理想分离。具体地说,当半导体外延层30的厚度很大时,膜中产生的应力增加,当空腔包含层20不具有足以承受该应力的机械强度时,生长基板10自然地分离。在另一方面,当空腔包含层20的机械强度相对于压力过大时,生长基板10不能分离。随着空腔包含层20的厚度增加,空腔包含层20的机械强度减小,生长基板10容易被分离或去除。因此,空腔包含层20的厚度必须根据要层叠的半导体外延层30的厚度来设置。
图4是制造出的示例的测量值的图,其中横轴代表空腔包含层20的厚度,纵轴代表半导体外延层30的厚度。图中三角形标记示出生长基板10不能分离的情况。图中的方形标记示出生长基板10能够从空腔包含层20适当地分离或去除的情况,其中生长基板10和空腔包含层20之间的界面用作分离或去除边界面。图中的圆形标记代表在生长基板分离步骤之前出现自然或非期望的分离的情况。图中两个虚线之间的区域由数据来设定,是其中生长基板10能够从空腔包含层20适当分离的区域。换句话说,该区域右侧的部分是其中生长基板10自然分离的区域,该区域的左侧的部分是其中不能分离或去除的区域。
具体地说,其中生长基板能够从空腔包含层适当分离的区域是图3中的虚线包围的范围。在该范围内,单个柱状结构的大小(宽度)在1μm到18μm范围内,T1×T2的值大约在0.6到2.5的范围内,其中以μm为单位的T1是空腔包含层20的厚度,以μm为单位的T2是半导体外延层30的厚度。通过满足这些条件,生长基板10能够从空腔包含层20适当分离而不出现自然分离。
接着,将参照图5A到5I描述本发明的半导体发光器件的制造方法。图5A到5I是本发明的半导体发光器件的制造步骤中的每一个处理步骤的剖面图。
[步骤S1:空腔包含层形成步骤]
空腔包含层形成步骤包括以下这些步骤:通过气相生长来生长具有高V/III的低温缓冲层,从而在生长基板10上形成GaN基层20a;以及通过以交替方式重复进行在纵向生长促进条件或模式下生长GaN的处理(即第一步骤)和在横向生长促进条件或模式下生长GaN的处理(即第二步骤)的多个循环,从而完成空腔包含层20。V/III比是通过将V族元素的摩尔数除以III族元素的摩尔数而获得的值,其中V族元素包括在当通过气相生长来生长III族氮化物半导体层时提供的材料气体中,V/III比代表V族元素和III族元素的提供比。在下文详细描述形成空腔包含层20的步骤。
首先,制备生长基板10。在本实施方式中,将其上可以通过金属有机物化学气相淀积(MOCVD)来形成GaN系半导体外延层的c平面蓝宝石基板用作生长基板10。
在生长基板10上形成由氮化物半导体构成的低结晶度基层20a。具体地说,将生长基板10传送到MOCVD装置中,将基板温度(生长温度)设定为525℃,在氮气(流速:13.5升(litter)/分钟)和氢气(流速:7升/分钟)的混合气体环境中提供三甲基镓(TMG)(流速:11μmol/分钟)以及氨(NH3)(流速:3.3升/分钟)(在此情况下,V/III比是约14000),将具有低结晶度的GaN基层20a形成为约200nm的厚度(图5A)。在形成了基层20a之后,停止提供TMG,将基板温度增加到1000℃。
基层20a具有突起/凹陷表面,其用作空腔包含层20中的柱状结构22和空腔21的原型。基层20a用作缓解生长基板10和GaN系半导体外延层30之间的晶格失配的缓冲层,还形成用于形成柱状结构22和空腔21的基底。因此,在生长基板10上形成基层20a,基层20a具有突起/凹陷表面,其中通过在相对较低温度并按高V/III比(3000或更大)生长GaN膜,在平面内大致校准突起和凹陷的深度和间距。因为由于高V/III比而在富氨状态下促进Ga迁移并且GaN膜在生长基板10上均匀生长,因此认为这是会发生的。由此可以在空腔包含层20中均匀地形成空腔21和柱状结构22,并且可以形成构成生长基板10和半导体外延层30之间的连接部的微米大小的柱状结构22。
当在V/III比相对较低(例如小于3000)时进行生长时,基层20a形成离散的岛形结构。这是因为如下事实:当V/III比较低时,不促进迁移,GaN膜受到材料气体的影响,由此在促进生长的区域和禁止生长的区域中产生显著差异。在此情况下,空腔21和柱状结构22的面内分布变得不均与,生长基板10自然分离,或者难以实现生长基板10从空腔包含层20的适当分离。
可以在425℃到625℃的范围内调整生长温度。可以在8μmol/分钟到23μmol/分钟的范围内、或者更优选地在9μmol/分钟到15μmol/分钟的范围内调整TMG流速,可以在0.5升/分钟到5.5升/分钟范围内调整NH3流速。在此情况下,V/III比必须保持在3000到25000的范围,或更优选地在9000到25000的范围。优选地,在S1/S2的值是0.5到10、或更优选地是1到5的条件下生长层,其中S1是基层形成步骤中的V/III比,S2是随后描述的半导体外延层形成步骤中的V/III比。可以在3nm/分钟到45nm/分钟的范围内、更优选地在10nm/分钟到23nm/分钟的范围内调整基层的生长速率。
接着,在保持基板温度为1000℃的同时,在氮气(6升/分钟)和氢气(13升/分钟)混合气体环境中,通过以交替方式进行在主要促进纵向生长的条件下生长膜的处理(称为第一步骤)和在主要促进横向生长的条件下生长膜的处理(称为第二步骤)的4个循环,从而完成厚度约400nm的空腔包含层20。
在第一步骤中,以23μmol/分钟的流速提供TMG,以2.2升/分钟的流速提供NH3,以在基层20a上形成具有约20nm厚度的第一GaN层20b1。在第一步骤中,GaN膜主要在其中GaN膜的构成元素的分解和脱离较不易发生的区域上纵向生长。结果,在基层20a的表面上形成的突起和凹陷变得更明显(图5B)。
在第二步骤中,以45μmol/分钟的流速提供TMG,以4.4升/分钟的流速提供NH3,形成具有约80nm厚度的第二GaN层20b2。在第二步骤中GaN膜从第一步骤中主要纵向生长的第一GaN膜20b1的顶部横向地生长(图5C)。第一步骤和第二步骤以交替方式各自重复4次,由此彼此相邻的核跨过用作空腔21的原型的GaN膜的凹陷部分而联合在一起,形成包括空腔21和柱状结构22的空腔包含层20。因为进行多次的横向生长,由此对空腔包含层20的表面进行平坦化,并且在生长基板和GaN膜之间的边界中产生的晶体缺陷偏转而不传播到上部,所以半导体外延层30的缺陷密度降低。认为生长方向的差异是由于构成GaN膜的Ga原子和N原子的吸附和分解/脱离之间的平衡的差异而引起的,因为TMG和NH3的流速在第一步骤和第二步骤中不同,并且GaN的生长速率彼此不同。具体地说,第一步骤中的GaN膜的生长速率是23nm/分钟,第二步骤中GaN膜的生长速率是45nm/分钟。
在重复进行第一步骤和第二步骤的处理中发生例如以下反应。在表面上重复吸附和分解/脱离所提供的Ga原子和N原子的同时,生长构成空腔包含层20的GaN膜。在第二步骤中随着横向生长的进行而形成空腔21的原型。此时,空腔21的上部的开口的宽度逐渐减小,NH3和TMG变得难以进入空腔21。接着,GaN膜难以在空腔21中生长。在另一方面,在空腔21中的具有弱结晶度的区域中进行分解/脱离,气态氮从空腔21的内部逃逸。空腔21的大小由此逐渐增大,与此相关的是,柱状结构的大小(宽度)减小。由于氮脱离而产生的金属Ga 23不能从空腔21的开口部分逃逸,因此保留附着在空腔21的内壁和生长基板10上。图6是去除生长基板之后露出的半导体外延层30的表面的荧光显微照片。在照片中可以看出,由于氮脱离而产生的金属Ga(照片中的黑暗部分)附着在GaN膜上。
由此,在生长基板10上按高V/III形成具有低结晶度的基层20a,之后以交替方式进行重复纵向生长和横向生长的处理,由此形成由生长基板10和空腔包含层20构成的分层结构,在空腔包含层20中多个空腔21和具有10μm或更小的宽度的柱状结构22均匀分布。该分层结构可以用作具有分离功能或能力的生长基板,其中生长基板10具备分离功能。
第一步骤和第二步骤中GaN膜的生长温度可以在800℃到1200℃的范围内调整。在第一步骤中,可以在10μmol/分钟到30μmol/分钟的范围内调整TMG流速,可以在1升/分钟到3升/分钟的范围内调整NH3流速。在第二步骤中,可以在30μmol/分钟到70μmol/分钟的范围内调整TMG流速,可以在3升/分钟到7升/分钟范围内调整NH3流速。当形成空腔包含层20b时,可以添加最大为5×1017(在下文记为5E17)原子/cm3的Si作为掺杂剂。空腔包含层20的厚度可以在200nm到1000nm的范围内调整。在此情况下,根据将要形成的空腔的大小等,第一GaN层20b1可以在10nm到60nm的范围内调整,第二GaN层20b2可以在30nm到140nm的范围内调整。
[步骤S2:半导体外延层形成步骤]
接着,利用MOCVD在空腔包含层20上形成包括各自由GaN系半导体构成的n-层31、发光层32、以及p-层33的半导体外延层30(图5D)。
具体地说,将基板温度设定为1000℃,提供TMG(流速:45μmol/分钟)、NH3(流速:4.4升/分钟)、以及作为掺杂剂气体的SiH4,形成掺杂有5E18原子/cm3的Si的、厚度为3μm到10μm的n-层31。可以在10μmol/分钟到70μmol/分钟的范围内调整TMG的流速。可以在3.3升/分钟到5.5升/分钟的范围内调整NH3的流速。可以在2000到22500的范围内、或者更优选地在3000到8000的范围内设定V/III比。可以在0.5μm/h到5μm/h的范围内设定生长速率。
接着,将基板温度设定为760℃,提供TMG(流速:3.6μmol/分钟)、三甲基铟(TMI;流速:3.6μmol/分钟)、以及NH3(流速:4.4升/分钟),形成30对GaN/InyGaN(均为2nm),由此形成歪曲(strain)缓解层(未示出)。可以在1μmol/分钟到10μmol/分钟的范围内调整TMG和TMI的流速。在此情况下,必须同时调整TMG和TMI的流速,使得In构成为大约20%。可以在3.3升/分钟到5.5升/分钟的范围内调整NH3的流速。可以形成InxGaN来代替GaN。在此情况下,必须调节流速以满足x<y。可以通过调整GaN/InyGaN的对数和各层厚度而在50nm到300nm的范围内调整歪曲缓解层的厚度。歪曲缓解层可以掺杂有最多5E17原子/cm3的Si。
接着,将基板温度设定为730℃,提供TMG(流速:3.6μmol/分钟)、TMI(流速:10μmol/分钟)、以及NH3(流速:4.4升/分钟),形成5对GaN势垒层/InyGaN阱层(14nm/2nm),由此形成具有多个量子阱结构的发光层32。可以在1μmol/分钟到10μmol/分钟的范围内调整TMG和TMI的流速。在此情况下,必须同时调整TMG和TMI的流速,使得指示In组成比的y的值是35%。可以在3.3升/分钟到5.5升/分钟的范围内调整NH3的流速。发光层32可以掺杂有最多5E17原子/cm3的Si。
接着,将基板温度设定为870℃,提供TMG(流速:8.1μmol/分钟)、三甲基铝(TMA;流速:7.6μmol/分钟)、NH3(流速:4.4升/分钟)、以及作为掺杂剂气体的CP2Mg(二-环戊二烯基镁),由此形成厚度约40nm并且掺杂有1E20原子/cm3的Mg的p-AlGaN层(未示出)。可以在4μmol/分钟到20μmol/分钟的范围内调整TMG的流速。在此情况下,必须同时调整TMG和TMA的流速,使得Al构成是约20%。可以在3.3升/分钟到5.5升/分钟的范围内调整NH3的流速。可以在20nm到60nm的范围内调整p-AlGaN层的厚度。
接着,将基板温度设定为870℃,提供TMG(流速:18μmol/分钟)、NH3(流速:4.4升/分钟)、以及作为掺杂剂气体的CP2Mg(二-环戊二烯基镁),由此形成厚度约200nm并且掺杂有1E20原子/cm3的Mg的p-层33。可以在8μmol/分钟到36μmol/分钟的范围内调整TMG的流速。可以在3.3升/分钟到5.5升/分钟的范围内调整NH3的流速。可以在100nm到300nm的的范围内调整p-层33的厚度。
随后在约900℃的氮气环境中通过约1分钟的热处理使p-层33活性化。
[步骤S3:支承基板接合步骤]
接着,在p-层33上顺序地淀积Pt(10埃)和Ag(300埃)以形成电极层40。Pt层确保p-层33和电极层40之间的欧姆接触,Ag层保证高反射率。接着,顺序地淀积Ti(
Figure G2009102663164D00121
)、Pt(
Figure G2009102663164D00122
)、以及Au(
Figure G2009102663164D00123
)以形成接合层41。接合层41构成到以下描述的支承基板60的接合部分(图5E)。
接着,制备用于代替生长基板10来支承半导体外延层30的支承基板60。例如,可以使用Si单晶基板作为支承基板60。通过在支承基板60上顺序地淀积Pt、Ti、Ni、Au和AuSn等而形成接合层61。接着,使半导体外延层30上形成的接合层61和接合层41彼此紧密接触,通过真空或N2环境中的热压接合而将支承基板60贴附(图5F)到半导体外延层30的p-层33侧。可以通过在半导体外延层41上镀敷并生长Cu或其它金属膜来形成支承基板60。
[步骤S4:生长基板去除步骤]
接着,从半导体外延层30分离或去除生长基板10。生长基板10通过均匀分布在空腔包含层20中并且具有约几个微米宽度的柱状结构22而接合到半导体外延层30。因此,通过从外部向连接部施加微小的力就可以容易地从空腔包含层20分离生长基板10。因此,不利用LLO就可以分离生长基板10。例如,可以通过向生长基板10施加轻微冲击而分离生长基板10。还可以通过利用超声波等向晶片施加振动而分离生长基板10。另外,可以通过让流体穿过空腔包含层20中的空腔21并对流体进行加热以由此产生蒸汽压力来分离生长基板10。也可以通过将晶片浸入酸或碱溶液、并让刻蚀剂穿过空腔21的内部以由此刻蚀掉柱状结构22,从而分离生长基板10。还可以以辅助方式利用LLO来分离生长基板10。在此情况下,可以施加比通常使用的能量密度低的能量密度的激光辐射,减少对器件的损伤(图5G)。当完成了支承基板接合步骤(步骤S3)时,如果由于来自支承基板60的应力等而导致生长基板10自然分离,这不是实质性问题。因此,在进行支承基板接合步骤之后,通过调节空腔包含层20的机械强度从而使得由于来自支承基板60的应力导致分离或去除自然发生,本步骤可以省略。
[步骤S5:表面处理步骤]
接着,通过利用盐酸处理在分离生长基板10之后露出的表面以露出n-层31的表面,来去除空腔包含层20和在空腔包含层20上附着的金属Ga 23(图5H)。在生长基板分离步骤中将晶片浸入酸或碱溶液以使得刻蚀剂穿过空腔21的内部的情况下,可以在那时去除金属Ga 23,但是当金属Ga没有完全去除时,在本阶段可以再次去除金属Ga。刻蚀剂不限于盐酸,可以是可以刻蚀掉GaN膜的任何刻蚀剂。可以使用的刻蚀剂的示例包括磷酸、硫酸、KOH、NaOH。当将KOH等用作刻蚀剂时,在n-层31上形成从GaN晶体结构导出的多个六角锥形突起(所谓的微锥),这有助于改进光引出效率。另外,表面处理不限于湿法刻蚀,可以通过利用Ar等离子体或氯化物系等离子体的干法刻蚀来进行。
[步骤S6:电极形成步骤]
接着,通过真空淀积方法等在经表面处理的n-层31的表面上按顺序淀积Ti和Al,通过在最顶层表面上进一步淀积Ti/Au来形成n电极70(图5I)以提高接合特性。除了Ti/Al之外,还可以使用Al/Rh、Al/Ir、Al/Pt、Al/Pd等作为电极材料。
[第七步骤:芯片分离步骤]
接着,将具有支承基板并且其上已形成有n-电极70的半导体外延层30分离为单个芯片或模片。此步骤是通过首先利用光刻胶来形成被设计为提供在半导体外延层30的表面上的每个芯片之间的凹槽的图案来进行的。随后,利用反应离子刻蚀从半导体外延层30的表面起形成凹槽至到达电极层40的深度。之后通过切割将支承基板60分离为芯片。还可以使用激光划片或其它技术。通过上述步骤完成半导体发光器件。
如上所述,根据本实施方式的半导体发光二极管的制造方法,按均匀分布的方式在空腔包含层20中形成多个空腔21和微米级(18μm或更小)的柱状结构22。柱状结构22构成生长基板10和半导体外延层30之间的连接部。图7A是在生长基板分离步骤中去除的蓝宝石基板的分离或去除表面的SEM像,图7B是半导体外延层30的分离表面的SEM像。在蓝宝石基板的分离表面中可以确认柱状结构22的痕迹。从SEM像还可以确认多个空腔和具有微米量级的宽度的柱状结构均匀分布在面内。
具有该结构的空腔包含层20布置在生长基板10和半导体外延层30之间,由此可以获得足够的接合强度,使得在生长基板10和半导体外延层之间不出现生长基板10的自然分离或去除。在另一方面,在生长基板分离步骤中,通过施加外力等而无需使用LLO就可以容易地分离生长基板10。因此,不需要引入昂贵的LLO装置,并且可以显著减少分离生长基板所需的时间。由于在用于形成空腔包含层的处理中进行GaN的横向生长,所以可以防止晶体缺陷传播到包括发光层的半导体外延层,可以形成高质量的半导体外延层。
参照本发明的优选实施方式描述了本发明。本领域技术人员应理解,可以根据以上描述的实施方式进行多种替换和修改。因此,认为所附的权利要求覆盖全部这些替换和修改。
本申请基于日本专利申请No.2008-327478,通过引用在此将其并入。

Claims (26)

1.一种半导体器件制造方法,该制造方法包括以下步骤:
在生长基板上形成由III族氮化物系化合物半导体构成并且散布有空腔和柱状结构的空腔包含层;
在所述空腔包含层上形成III族氮化物系化合物半导体外延层;
在所述III族氮化物系化合物半导体外延层上接合支承基板;以及
以所述空腔包含层和所述生长基板之间的界面用作分离边界,从所述空腔包含层将所述生长基板与所述III族氮化物系化合物半导体外延层分离。
2.根据权利要求1所述的制造方法,其中,形成所述空腔包含层的步骤包括以下步骤:
在所述生长基板上形成由III族氮化物构成并且具有柱状结构的基层;以及
以交替方式重复进行在所述基层上以彼此不同的生长速率生长III族氮化物的第一生长步骤和第二生长步骤的多个循环。
3.根据权利要求2所述的制造方法,其中,所述第一生长步骤包括如下的处理:在比所述基层的生长温度更高的生长温度下,以各自的预定流速提供V族材料和III族材料,主要在纵向方向生长所述III族氮化物;并且,所述第二生长步骤包括如下的处理:在比所述基层的生长温度更高的生长温度下,以比所述第一生长步骤中的流速更大的流速提供V族材料和III族材料,主要在横向方向生长所述III族氮化物。
4.根据权利要求2所述的制造方法,其中,S1/S2的值为0.5或更大,其中S1是形成所述基层的步骤中的V族材料与III族材料的提供比,即V/III比,S2是形成所述III族氮化物系化合物半导体外延层的步骤中的V族材料与III族材料的提供比,即V/III比。
5.根据权利要求2所述的制造方法,其中,在如下的条件下执行形成所述基层的步骤:在比所述III族氮化物系化合物半导体外延层的生长温度低的温度下,按使得V/III比是3000或更高的方式提供V族材料和III族材料。
6.根据权利要求1所述的制造方法,其中,T1×T2的值在0.6到2.5的范围内,其中T1是所述空腔包含层的以微米为单位的厚度,T2是所述III族氮化物系化合物半导体外延层的以微米为单位的厚度。
7.根据权利要求1所述的制造方法,其中,分离所述生长基板的步骤是所述生长基板自然分离的步骤。
8.根据权利要求1所述的制造方法,其中,分离所述生长基板的步骤包括向所述空腔包含层施加外力的处理。
9.根据权利要求1所述的制造方法,其中,分离所述生长基板的步骤包括在使流体浸入所述空腔包含层的内部之后进行加热的处理。
10.根据权利要求7所述的制造方法,该制造方法还包括如下的步骤:在分离所述生长基板的步骤之后,去除由于分离所述生长基板而露出的表面上所附着的金属Ga。
11.根据权利要求1所述的制造方法,其中,分离所述生长基板的步骤包括对所述空腔包含层进行湿法刻蚀的处理。
12.根据权利要求11所述的制造方法,其中,在对所述空腔包含层进行湿法刻蚀的处理中,同时去除由于分离所述生长基板而露出的表面上所附着的金属Ga。
13.根据权利要求1所述的制造方法,其中,形成所述III族氮化物系化合物半导体外延层的步骤包括形成n型III族氮化物系化合物半导体层、发光层、以及p型III族氮化物系化合物半导体层的步骤。
14.一种分层结构的制造方法,该制造方法包括如下的步骤:在生长基板上形成由III族氮化物系化合物半导体构成并且散布有空腔和柱状结构的空腔包含层。
15.根据权利要求14所述的制造方法,其中,形成所述空腔包含层的步骤包括以下步骤:
按使得V/III比是3000或更高的方式提供V族材料和III族材料,并且在所述生长基板上形成由III族氮化物构成并在表面上具有柱状结构的基层;以及
以交替方式重复进行在所述基层上以彼此不同的生长速率生长III族氮化物的第一生长步骤和第二生长步骤的多个循环。
16.根据权利要求15所述的制造方法,其中,所述第一生长步骤包括如下的处理:在比所述基层的生长温度更高的生长温度下,以各自的预定流速来提供V族材料和III族材料,主要在纵向方向生长所述III族氮化物;并且
所述第二生长步骤包括如下的处理:在比所述基层的生长温度更高的生长温度下,以比所述第一生长步骤中的流速更大的流速来提供V族材料和III族材料,主要在横向方向生长所述III族氮化物。
17.一种半导体晶片,该半导体晶片包括:
生长基板;
由形成在所述生长基板上的III族氮化物系化合物半导体构成的空腔包含层,所述空腔包含层包括散布在该空腔包含层中的空腔和柱状结构;以及
形成在所述空腔包含层上的III族氮化物系化合物半导体外延层。
18.根据权利要求17所述的半导体晶片,其中,所述空腔包含层包括附着在所述空腔的内壁上的金属Ga。
19.根据权利要求17所述的半导体晶片,其中,所述柱状结构的宽度是1μm以上且18μm以下。
20.根据权利要求17所述的半导体晶片,其中,T1×T2的值是0.6到2.5,其中T1是所述空腔包含层的以微米为单位的厚度,T2是所述III族氮化物系化合物半导体外延层的以微米为单位的厚度。
21.根据权利要求17所述的半导体晶片,其中,所述III族氮化物系化合物半导体外延层包括n型III族氮化物系化合物半导体层、发光层、以及p型III族氮化物系化合物半导体层。
22.一种分层结构,该分层结构包括:
生长基板;以及
空腔包含层,该空腔包含层由III族氮化物系化合物半导体构成,并且包括散布在该空腔包含层中的空腔和柱状结构,所述空腔包含层设置在所述生长基板上。
23.根据权利要求22所述的分层结构,其中,所述空腔包含层包括附着在所述空腔的内壁上的金属Ga。
24.根据权利要求22所述的分层结构,其中,所述柱状结构的宽度是1μm以上且18μm以下。
25.一种分层结构,该分层结构包括生长基板、以及层叠在所述生长基板上的III族氮化物层,其中,所述III族氮化物层包括具有多个内部空腔的层,所述多个内部空腔是通过如下处理而形成的:按使得V/III比是3000或更高的方式提供V族材料和III族材料,在所述生长基板上形成具有III族氮化物的基层,随后以交替方式执行在所述基层上以彼此不同的生长速率生长III族氮化物的第一生长步骤和第二生长步骤的多个循环。
26.根据权利要求25所述的分层结构,其中,具有所述空腔的层具有在该层中散布的宽度为1μm以上且18μm以下的柱状结构。
CN2009102663164A 2008-12-24 2009-12-24 半导体器件以及半导体器件制造方法 Expired - Fee Related CN101764185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008327478A JP5199057B2 (ja) 2008-12-24 2008-12-24 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP2008-327478 2008-12-24

Publications (2)

Publication Number Publication Date
CN101764185A true CN101764185A (zh) 2010-06-30
CN101764185B CN101764185B (zh) 2013-12-11

Family

ID=42264716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102663164A Expired - Fee Related CN101764185B (zh) 2008-12-24 2009-12-24 半导体器件以及半导体器件制造方法

Country Status (3)

Country Link
US (1) US8236672B2 (zh)
JP (1) JP5199057B2 (zh)
CN (1) CN101764185B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376830A (zh) * 2010-08-19 2012-03-14 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN102593297A (zh) * 2011-01-04 2012-07-18 半材料株式会社 模板、其制造方法及制造半导体发光器件的方法
WO2014071879A1 (zh) * 2012-11-12 2014-05-15 厦门市三安光电科技有限公司 一种分离发光二极管衬底的方法
CN104750046A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 半导体制造的工艺任务处理方法及系统
WO2016026462A1 (en) * 2014-08-21 2016-02-25 The University Of Hong Kong FLEXIBLE GaN LIGHT-EMITTING DIODES
CN109037322A (zh) * 2018-07-16 2018-12-18 东南大学 一种GaN基绝缘栅双极型晶体管及其加工方法
CN111771256A (zh) * 2018-02-28 2020-10-13 株式会社菲尔尼克斯 半导体元件的制造方法及半导体元件
CN112038461A (zh) * 2020-07-17 2020-12-04 华灿光电(苏州)有限公司 发光二极管外延片、芯片及其制备方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5458874B2 (ja) * 2009-12-25 2014-04-02 日亜化学工業株式会社 窒化物半導体の成長方法
JP2011238786A (ja) * 2010-05-11 2011-11-24 Stanley Electric Co Ltd 半導体素子の製造方法
KR20130122636A (ko) 2010-11-02 2013-11-07 코닌클리케 필립스 엔.브이. 복합 기판을 형성하는 방법
WO2012102539A2 (en) 2011-01-25 2012-08-02 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
JP5612516B2 (ja) 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) * 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
JP5148729B2 (ja) 2011-05-16 2013-02-20 株式会社東芝 窒化物半導体素子の製造方法
KR20130059026A (ko) * 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법
US10158044B2 (en) 2011-12-03 2018-12-18 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US9831382B2 (en) 2011-12-03 2017-11-28 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
US10490697B2 (en) 2011-12-03 2019-11-26 Sensor Electronic Technology, Inc. Epitaxy technique for growing semiconductor compounds
WO2013116622A1 (en) 2012-02-01 2013-08-08 Sensor Electronic Technology, Inc. Epitaxy technique for reducing threading dislocations in stressed semiconductor compounds
JP5450682B2 (ja) * 2012-02-06 2014-03-26 株式会社東芝 窒化物半導体素子の製造方法
US8815707B2 (en) * 2012-06-21 2014-08-26 Board of Trustess of the Leland Stanford Junior University Environmentally-assisted technique for transferring devices onto non-conventional substrates
DE102014105208A1 (de) * 2014-04-11 2015-10-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102014106505A1 (de) * 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
JP2017011088A (ja) * 2015-06-22 2017-01-12 住友電工デバイス・イノベーション株式会社 半導体装置
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
JP6845483B2 (ja) * 2018-11-26 2021-03-17 日亜化学工業株式会社 発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620238B2 (en) * 1998-07-31 2003-09-16 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
CN1607638A (zh) * 2003-10-15 2005-04-20 国际商业机器公司 一种层转移结构及其方法
CN101180710A (zh) * 2005-05-19 2008-05-14 住友化学株式会社 第3-5族氮化物半导体多层衬底,用于制备第3-5族氮化物半导体自立衬底的方法和半导体元件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158869B2 (ja) * 1993-06-30 2001-04-23 日立電線株式会社 発光ダイオード及びその製造方法
JP3306578B2 (ja) * 1996-10-24 2002-07-24 昭和電工株式会社 化合物半導体エピタキシャルウエハ
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2000228539A (ja) 1999-02-08 2000-08-15 Sharp Corp 窒素化合物半導体の製造方法
JP2001007443A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JP4204163B2 (ja) * 2000-02-03 2009-01-07 株式会社リコー 半導体基板の製造方法
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP5187610B2 (ja) * 2006-03-29 2013-04-24 スタンレー電気株式会社 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP2007317752A (ja) * 2006-05-23 2007-12-06 Mitsubishi Cable Ind Ltd テンプレート基板
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP2008277409A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JP2008135768A (ja) * 2007-12-28 2008-06-12 Sony Corp 窒化物系iii−v族化合物半導体層の成長方法および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620238B2 (en) * 1998-07-31 2003-09-16 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
CN1607638A (zh) * 2003-10-15 2005-04-20 国际商业机器公司 一种层转移结构及其方法
CN101180710A (zh) * 2005-05-19 2008-05-14 住友化学株式会社 第3-5族氮化物半导体多层衬底,用于制备第3-5族氮化物半导体自立衬底的方法和半导体元件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376830A (zh) * 2010-08-19 2012-03-14 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN102593297A (zh) * 2011-01-04 2012-07-18 半材料株式会社 模板、其制造方法及制造半导体发光器件的方法
WO2014071879A1 (zh) * 2012-11-12 2014-05-15 厦门市三安光电科技有限公司 一种分离发光二极管衬底的方法
CN104750046A (zh) * 2013-12-30 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 半导体制造的工艺任务处理方法及系统
WO2016026462A1 (en) * 2014-08-21 2016-02-25 The University Of Hong Kong FLEXIBLE GaN LIGHT-EMITTING DIODES
US10615222B2 (en) 2014-08-21 2020-04-07 The University Of Hong Kong Flexible GAN light-emitting diodes
CN111771256A (zh) * 2018-02-28 2020-10-13 株式会社菲尔尼克斯 半导体元件的制造方法及半导体元件
CN111771256B (zh) * 2018-02-28 2021-09-17 株式会社菲尔尼克斯 半导体元件的制造方法
CN109037322A (zh) * 2018-07-16 2018-12-18 东南大学 一种GaN基绝缘栅双极型晶体管及其加工方法
CN109037322B (zh) * 2018-07-16 2021-06-11 东南大学 一种GaN基绝缘栅双极型晶体管及其加工方法
CN112038461A (zh) * 2020-07-17 2020-12-04 华灿光电(苏州)有限公司 发光二极管外延片、芯片及其制备方法
CN112038461B (zh) * 2020-07-17 2021-11-05 华灿光电(苏州)有限公司 发光二极管外延片、芯片及其制备方法

Also Published As

Publication number Publication date
US8236672B2 (en) 2012-08-07
CN101764185B (zh) 2013-12-11
JP5199057B2 (ja) 2013-05-15
US20100155740A1 (en) 2010-06-24
JP2010153450A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
CN101764185B (zh) 半导体器件以及半导体器件制造方法
US9449817B2 (en) Semiconductor devices and methods of manufacturing the same
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
TWI300245B (zh)
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
CN101326649B (zh) 氮化镓类化合物半导体发光元件及其制造方法
EP2316139B1 (en) Light emitting device and method of manufacturing the same
JP2007214500A (ja) 半導体部材及びその製造方法
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
CN102593293A (zh) 模板、其制造方法以及制造半导体发光器件的方法
JP2010103424A (ja) 半導体発光素子の製造方法
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
JP2010098234A (ja) 半導体発光素子及び半導体発光素子の製造方法
US20060261353A1 (en) Group III nitride semiconductor stacked structure
JP5612516B2 (ja) 半導体素子の製造方法
US20170069788A1 (en) Fabrication of thin-film devices using selective area epitaxy
DE112007000372T5 (de) Halbleiter-Lichtemissionsvorrichtung eines Nitrids der Gruppe III und Verfahren zur Herstellung derselben
JP4925580B2 (ja) 窒化物半導体発光素子およびその製造方法
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
US20090085055A1 (en) Method for Growing an Epitaxial Layer
JP5603812B2 (ja) 半導体素子の製造方法
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
WO2019100064A1 (en) Semipolar and nonpolar light-emitting devices
JP3925341B2 (ja) 結晶成長基板及び半導体発光素子の製造方法
JP6505248B2 (ja) 紫外線発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131211

CF01 Termination of patent right due to non-payment of annual fee