KR101646064B1 - 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자 - Google Patents

질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자 Download PDF

Info

Publication number
KR101646064B1
KR101646064B1 KR1020147001083A KR20147001083A KR101646064B1 KR 101646064 B1 KR101646064 B1 KR 101646064B1 KR 1020147001083 A KR1020147001083 A KR 1020147001083A KR 20147001083 A KR20147001083 A KR 20147001083A KR 101646064 B1 KR101646064 B1 KR 101646064B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
aln
light emitting
source gas
Prior art date
Application number
KR1020147001083A
Other languages
English (en)
Other versions
KR20140021715A (ko
Inventor
다카요시 다카노
다쿠야 미노
노리미치 노구치
겐지 쓰바키
히데키 히라야마
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20140021715A publication Critical patent/KR20140021715A/ko
Application granted granted Critical
Publication of KR101646064B1 publication Critical patent/KR101646064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

단결정 기판(1); AlN층(2); 제1 도전형의 제1 질화물 반도체층(3); AlGaN계 재료로 이루어지는 발광층(4); 및 제2 도전형의 제2 질화물 반도체층(6)을 포함하는 질화물 반도체 발광 소자의 제조 방법에 있어서, AlN층(2)을 형성하는 단계는, Al 원료 가스와 N 원료 가스를 반응로에 공급하여 단결정 기판(1)의 표면(101) 상에 AlN층(2)의 일부가 되는 Al 극성의 AlN 결정핵(2a)의 군(群)을 형성하는 제1 단계; 및 제1 단계 후에 Al 원료 가스와 N 원료 가스를 반응로에 공급하여 AlN층(2)을 형성하는 제2 단계를 포함한다.

Description

질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자 {METHOD OF MANUFACTURE FOR NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT, WAFER, AND NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT}
본 발명은 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 및 질화물 반도체 발광 소자에 관한 것이다.
가시광에서 자외선까지의 파장역(wavelength region)으로 발광하는 질화물 반도체 발광 소자는, 저소비 전력, 소형이라는 장점으로 인해, 건강, 의료, 공업, 조명, 정밀 기계 등의 다양한 분야로의 응용이 기대되어 있다. 일부의 파장역, 예를 들면 청색광의 파장역의 질화물 반도체 발광 소자는 이미 상업적으로 사용되어 있다.
그러나, 질화물 반도체 발광 소자에 있어서는, 청색광을 발광하는 질화물 반도체 발광 소자(이하, "청색 발광 다이오드"라고 함)에 한정되지 않고, 발광 효율 및 광 출력의 향상이 요구되고 있다. 특히, 현재, 자외선 파장역의 광을 발광하는 질화물 반도체 발광 소자(이하, "자외선 발광 다이오드"라고 함)의 실제 사용은, 청색 발광 다이오드에 비해 외부 양자 효율 및 광 출력이 현저하게 뒤떨어진다는 문제가 방해하고 있다. 현저하게 뒤떨어지는 외부 양자 효율 및 광 출력의 원인 중 하나는 발광층의 효율(이하, 내부 양자 효율이라고 함)이 낮다는 것이다.
질화물 반도체 결정으로 구성되는 발광층의 내부 양자 효율은, 관통 전위(threading dislocation)의 영향을 받는다. 관통 전위의 전위 밀도가 높은 경우에는, 비발광 재결합(non-radiative recombination)이 지배적이므로, 내부 양자 효율의 저하가 발생한다.
질화물 반도체와 상당한 격자 부정합을 일으키는 사파이어 등의 재료로 이루어지는 기판을 에피택셜 성장(epitaxial growth)용 기판으로서 사용하는 경우에, 특히, 성장 계면에서 전술한 관통 전위가 발생하기 쉽다. 따라서, 관통 전위 밀도가 낮은 질화물 반도체 결정층을 얻기 위해서는, 성장 초기 단계의 각각의 구성 원소의 작용(behavior)을 제어하는 것이 매우 중요하다. 특히, Al를 함유하는 질화물 반도체 결정층(특히 AlN층)의 성장에서는, Al를 함유하지 않은 질화물 반도체 결정층(특히 GaN층)에 비해, III족 원자로 이루어지는 구성 원소의 확산 길이가 짧다. 따라서, 성장 초기 단계에 복수의 핵이 상대적으로 고밀도로 생성된다. 그리고, 관통 전위의 대부분은, 인접하는 핵이 결합할 때, 인접하는 핵 사이의 경계에서 발생하기 쉽다는 것이 알려져 있다. 또한, 제조 장치로서 MOCVD(Metal Organic Chemical Vapor Deposition, 유기 금속 화학적 기상 증착) 장치를 사용한 경우, 각각 일반적인 III족 원료 및 일반적인 V족 원료인 트리메틸 알루미늄(TMAl) 가스와 암모니아(NH3) 가스가 기상(gas phase)으로 바람직하지 않게 서로 반응하여 나노미터 오더(nanometer order) 크기의 입자(나노 입자)를 형성한다. 기판 표면에 존재하는 나노 입자는, AlN 결정의 성장을 저해할 수 있다. 따라서, 질화물 반도체 결정층의 구성 원소로서 Al를 포함하는 자외선 발광 다이오드는, 그 구성 원소로서 Al를 포함하지 않는 청색 발광 다이오드에 비해, 질화물 반도체 결정층 내에 더 많은 관통 전위가 존재한다. 따라서, 자외선 발광 다이오드가 청색 발광 다이오드보다 발광 효율이 더 낮다.
전술한 문제에 대하여, 발광 파장이 230㎚∼350㎚ 범위의 자외선 영역에서 발광 가능하고 발광 소자 구조에 적절한 AlN 버퍼층을 형성하는 단계를 포함하는 반도체 구조를 형성하는 방법이 제안되어 있다(특허문헌 1). 특허문헌 1에 기재된 AlN 고품질 버퍼 성장 구조는, 사파이어 (0001) 기판과, 이 사파이어 기판 위에 순차적으로 형성된 AlN 핵형성층, 펄스 공급 AlN층, 및 연속 성장 AlN층을 포함하고 있다.
AlN 핵형성층, 펄스 공급 AlN층, 및 연속 성장 AlN층은 MOCVD 장치로 성성된다. AlN 핵형성층은, NH3 펄스 공급법을 이용하여, 제1 성장 모드인 초기 핵형성 모드로 성장된다. 펄스 공급 AlN층은 NH3 펄스 공급법을 이용하여 제2 성장 모드인 저속 성장 모드(slow growth mode)로 성장된다. 연속 성장 AlN층은 고속 세로 방향 성장 모드(fast vertical growth mode)로 성장된다. 특허문헌 1은, 입자 크기(grain size)를 증대시키고 전위(dislocation)를 저감시키는 모드이며, 요철을 가지는(uneven) AlN 핵형성층을 평탄하게 만들 수 있는 제2 모드를 개시하고 있다. 또한, 특허문헌 1은, 평탄성(flatness)을 더욱 향상시키고 균열(crack)의 발생을 억제하는 모드이며, NH3 펄스 공급법에 의한 AlN 성장법을 이용하지 않는 고속 세로 방향 성장 모드를 개시하고 있다. NH3 펄스 공급법에 의한 AlN 성장법은, Al 소스인 TMAl 가스를 연속하여 공급하는 동시에, N 소스인 NH3 가스를 펄스 방식으로 공급하는 방법이다.
예를 들면, 일본 공개특허공보 제2009-54780호(이하, 특허문헌 1이라고 함)는, AlN 핵형성층, 펄스 공급 AlN층 및 연속 성장 AlN층의 성장 온도를, 각각, 1300℃, 1200℃ 및 1200℃로 선택하는 것을 개시하고 있다.
또한, 특허문헌 1은, 발광 파장 250㎚의 짙은 자외선 LED 소자가, 사파이어 기판 위에 형성된 AlN 버퍼층과 이 AlN 버퍼층 위에 형성된 LED 구조를 포함한다는 것을 개시하고 있다. LED 구조는, AlN 버퍼층 측에서부터, 차례대로, Si 도핑(doped) n형 Al0 .75Ga0 .25N층과 Al0 .75Ga0 .25N/Al0 .60Ga0 .40N층의 MQW(Multiple-Quantum Well); Mg 도핑 Al0 .95Ga0.05N으로 이루어진 전자 차단층(electron blocking layer); Mg 도핑 Al0.75Ga0.25N층; 그리고 Mg 도핑 p형 GaN층을 포함한다. 또한, Mg 도핑 p형 GaN층에는 제1 전극이 형성되고, Si 도핑 n형 Al0 .75Ga0 .25N층에는 제2 전극이 형성되어 있다.
본 발명의 발명자들은, 특허문헌 1에 기재되어 있는 성장 조건에 따라 AlN 버퍼층을 준비하여, AlN 버퍼층의 품질을 평가하였다. 그 결과, 예를 들면 X선 회절에 의해 취득된 요동 고선(rocking curve)의 반치폭(full width at half maximum, FWHM)이 500 arcsec로 작고, 원자간력 현미경(Atomic Force Microscope, AFM)으로 뚜렷한 원자 단계를 관찰할 수 있는, 양호한 품질을 얻을 수 있음을 확인하였다. 그러나, 본 발명의 발명자들은, 광학 현미경을 사용한 추가 관찰로, AlN 버퍼층의 표면에 단면이 육각 형상인 다수의 돌기가 존재하고 있음을 발견하였다. 또한, 본 발명의 발명자들은, 칩 크기가 350㎛ 평방이고 동일 조건 하에서 형성된 AlN 버퍼층을 가지는 자외선 발광 다이오드를 준비하여, 자외선 발광 다이오드의 전류-전압 특성을 측정하였다. 본 발명의 발명자들은, 자외선 발광 다이오드들 중 일부가 큰 누설 전류를 보이고, 구동 전류를 증가시킨 때 단락되고 발광하지 않음을 발견하였다.
본 발명은 이러한 사정을 감안하여 이루어진 것이며, 그 목적은, 전기적 특성의 신뢰성을 향상시킬 수 있는 질화물 반도체 발광 소자의 제조 방법, 질화물 반도체 발광 소자의 전기적 특성의 신뢰성을 향상시킬 수 있는 웨이퍼, 전기적 특성의 신뢰성을 향상시킬 수 있는 질화물 반도체 발광 소자를 제공하는 것이다.
본 발명은 질화물 반도체 발광 소자의 제조 방법이다. 상기 질화물 반도체 발광 소자는, 단결정 기판; 단결정 기판의 표면 위에 형성된 AlN층; 상기 AlN층 위에 형성된 제1 도전형의 제1 질화물 반도체층; 상기 제1 질화물 반도체층의 상기 AlN층과는 반대 측에 형성된 AlGaN계 재료로 이루어지는 발광층; 상기 발광층의 상기 제1 질화물 반도체층과는 반대 측에 형성된 제2 도전형의 제2 질화물 반도체층을 포함한다. 상기 질화물 반도체 발광 소자의 제조 방법은, 준비하여 반응로(reactor) 내에 배치한 질화물 반도체 발광 소자 위에 상기 AlN층을 형성하는 단계를 포함한다. 상기 단계는, Al 원료 가스(source gas)와 N 원료 가스를 반응로에 공급하여
상기 단결정 기판의 상기 표면 위에 상기 AlN층의 일부가 되는 Al 극성의 AlN 결정핵의 군(group)을 생성하는 제1 단계; 및 상기 제1 단계 후에, 상기 Al 원료 가스와 상기 N 원료 가스를 공급하여 상기 단결정 기판의 상기 표면 위에 상기 AlN층을 형성하는 제2 단계를 포함한다.
본 발명에 따른 일 실시예에서는, 상기 제1 단계에서, 상기 단결정 기판의 온도인 기판 온도를, N 극성의 AlN 결정의 성장을 억제하는 미리 정해진 제1 소정 온도로 선택한다.
본 발명에 따른 일 실시예에서는, 상기 단결정 기판이 c 면 사파이어 기판이며, 상기 제1 소정 온도가 1000℃에서 1150℃까지의 범위 내이다.
본 발명에 따른 일 실시예에서는, 상기 단결정 기판이 c 면 사파이어 기판이며, 상기 제1 소정 온도가 1000℃에서 1100℃까지의 범위 내이다.
본 발명에 따른 일 실시예는, 상기 제1 단계와 상기 제2 단계 사이에, 상기 제1 단계를 통해 생성된 상기 AlN 결정핵의 크기를 증가시키는 제3 단계를 포함한다.
본 발명에 따른 일 실시예에서는, 상기 제3 단계에서, 상기 Al 원료 가스와 상기 N 원료 가스를 공급하여 상기 AlN 결정핵의 크기를 증가시키고, 상기 기판 온도를 상기 제1 소정 온도보다 높은 제2 소정 온도로 선택한다.
본 발명에 따른 일 실시예에서는, 상기 제3 단계에서, 상기 Al 원료 가스를 연속하여 공급하는 한편 상기 N 원료 가스를 간헐적으로 공급하는 방식으로, 상기 Al 원료 가스와 상기 N 원료 가스를 공급한다.
본 발명에 따른 일 실시예에서, 상기 제2 단계는, 상기 Al 원료 가스를 연속하여 공급하는 한편 상기 N 원료 가스를 간헐적으로 공급하는 제1 부단계(sub-step); 및, 상기 제1 부단계 후에, 상기 Al 원료 가스 및 상기 N 원료 가스 각각을 연속하여 공급하는 제2 부단계를 포함한다.
본 발명은 복수의 질화물 반도체 발광 소자를 포함하는 웨이퍼에 관한 것이다. 각각의 질화물 반도체 발광 소자는, 단결정 기판; 단결정 기판의 표면 위에 형성된 AlN층; 상기 AlN층 위에 형성된 제1 도전형의 제1 질화물 반도체층; 상기 제1 질화물 반도체의 상기 AlN층과는 반대 측에 형성된 AlGaN계 재료로 이루어지는 발광층; 및 상기 발광층의 상기 제1 질화물 반도체층과는 반대 측에 형성된 제2 도전형의 제2 질화물 반도체층을 포함한다. 이 웨이퍼에서, 상기 AlN층에서의 N 극성의 AlN 결정의 밀도가 1000개/cm2 이하이며; 상기 AlN층의 AlN (10-12) 면에 대한 ω스캔 X선 회절에 의해 취득된 X선 요동 곡선의 반치폭(FWHM)이 500arcsec 이하이다.
본 발명은, 단결정 기판; 상기 단결정 기판의 표면 위에 형성된 AlN층; 상기 AlN층 위에 형성된 제1 도전형의 제1 질화물 반도체층; 상기 제1 질화물 반도체층의 상기 AlN층과는 반대 측에 형성된 AlGaN계 재료로 이루어지는 발광층; 및 상기 발광층의 상기 제1 질화물 반도체층과는 반대 측에 형성된 제2 도전형의 제2 질화물 반도체층을 포함하는 질화물 반도체 발광 소자에 관한 것이다. 상기 질화물 반도체 발광 소자에서는, 상기 AlN층에서의 N 극성의 AlN 결정의 밀도가 1000개/cm2 이하이며, 상기 AlN층에서의 AlN (10-12) 면에 대한 ω스캔 X선 회절에 의해 취득된 한 X선 요동 곡선의 반치폭(FWHM)이 500arcsec 이하이다.
본 발명에 따른 질화물 반도체 발광 소자의 제조 방법은, 질화물 반도체 발광 소자의 전기적 특성의 향상된 신뢰성을 제공한다.
본 발명에 따른 웨이퍼는, 질화물 반도체 발광 소자의 전기적 특성의 향상된 신뢰성을 제공한다.
본 발명에 따른 질화물 반도체 발광 소자는, 전기적 특성의 향상된 신뢰성을 제공한다.
도 1의 A는 실시예에 따른 질화물 반도체 발광 소자의 일례를 나타낸 개략 단면도이다.
도 1의 B는 본 발명에 따른 질화물 반도체 발광 소자의 제조 방법을 설명하기 위한 개략도이다.
도 2의 A∼D는 본 발명에 따른 질화물 반도체 발광 소자의 제조 방법에서, 제1 단계에서의 기판 온도가 변화되는 샘플의 AlN층을 광학 현미경으로 촬영한 표면 형태도(surface morphology diagram)이다.
도 3의 A는 비교예의 질화물 반도체 발광 소자를 포함하는 웨이퍼의 조감도(bird's eye view) SEM 이미지이다.
도 3의 B는 비교예의 질화물 반도체 발광 소자를 포함하는 웨이퍼의 단면 STEM이미지이다.
도 4는 적절한 단계 후에 AlN층이 형성되어 있는 샘플의 X선 요동 곡선도이다.
도 5는 본 발명에 따른 질화물 반도체 발광 소자의 일 실시예의 발광 스펙트럼이다.
먼저, 도 1의 A 및 도 1의 B를 참조하여 본 발명에 따른 질화물 반도체 발광 소자에 대해 설명하고, 그 후, 본 발명에 따른 질화물 반도체 발광 소자의 제조 방법에 대해 설명한다.
질화물 반도체 발광 소자(D)는, 단결정 기판(1); 단결정 기판(1)의 표면(101) 위에 형성된 AlN(aluminum nitride)층(2); AlN층(2)의 단결정 기판(1) 측과는 반대 측의 표면(201) 위에 형성된 제1 도전형의 제1 질화물 반도체층(3); 제1 질화물 반도체층(3)의 AlN층(2)과는 반대 측의 표면(301) 위에 형성된 AlGaN(aluminum gallium nitride)계 재료로 이루어지는 발광층(4); 및 발광층(4)의 제1 질화물 반도체층(3)과는 반대 측의 표면(401) 위에 형성된 제2 도전형의 제2 질화물 반도체층(6)을 포함한다.
또한, 질화물 반도체 발광 소자(D)는 제1 질화물 반도체층(3)에 전기적으로 접속된 제1 전극(13)과, 제2 질화물 반도체층(6)에 전기적으로 접속된 제2 전극(16)을 포함할 수 있다.
또, 질화물 반도체 발광 소자(D)에서, 제1 도전형의 제1 질화물 반도체층(3)은 n형이고, 제2 전도형의 제2 질화물 반도체층(6)은 p형이다. 제2 질화물 반도체층(6)의 발광층(4)과는 반대 측의 표면(601) 위에, p형 접촉층(contact layer)(7)이 배치되어 있다. p형 접촉층(7)의 제2 질화물 반도체층(6)과는 반대 측의 표면(701)의 일부 위에, 제2 전극(16)이 배치되어 있다. 요컨대, 질화물 반도체 발광 소자(D)는, 제2 전극(16)이 p형 접촉층(7)을 통하여 제2 질화물 반도체층(6)에 전기적으로 접속되어 있다. 질화물 반도체 발광 소자(D)는 발광층(4)과 제2 질화물 반도체층(6) 사이에 전자 차단층(5)을 포함하는 것이 바람직하다. 또한, 질화물 반도체 발광 소자(D)는 메사 구조(mesa structure)를 포함하고, 제1 질화물 반도체층(3)의, AlN층(2)과 마주 보는 표면(303)의 일부 위에 제1 전극(13)이 형성되어 있다. 이 질화물 반도체 발광 소자(D)는, 발광층(4)에 의해 생성된 자외선 광을, 단결정 기판(1)의 다른 표면(102)을 통해 방출할 수 있다.
질화물 반도체 발광 소자에서는, 발광층(4)의 재료로서 AlGaN계 재료를 사용한다. 질화물 반도체 발광 소자는, 210㎚에서 360㎚까지의 범위 내의, 즉 자외선 영역의 발광 파장을 가지는 광을 방출 가능한 자외선 발광 다이오드이다.
이하, 질화물 반도체 발광 소자(D)의 각 구성 요소에 대하여 상세하게 설명한다.
단결정 기판(1)은 에피택셜 성장용의 기판이다. 이 단결정 기판(1)은 표면(101)이 (0001) 면인 사파이어 기판, 즉 c 면 사파이어 기판이다. c 면 사파이어 기판은 (0001) 면에 대해 오프 각(off angle)이 0°에서 0.2°의 범위 내인 것이 바람직하다. 이로써, 단결정 기판(1)의 표면(101) 위에 Al 극성의 AlN 결정핵(2a)의 군을 형성할 때, AlN 결정핵(2a)의 밀도를 감소시킬 수 있으므로, AlN층(2)의 품질을 향상시킬 수 있다. 그 이유는, AlN 결정핵(2a)을 형성하기 위해 공급되는 원자가, 단결정 기판(1)의 표면(101) 위에서 확산되어 안정적인 장소에서의 결정 성장에 기여하기 쉬워지고, 또 결정 기판(1)의 오프각이 작을수록 테라스폭(terrace width)이 길어져, AlN 결정핵(2a)의 밀도를 감소시키기 더 쉽기 때문이다.
AlN층(2)은 제1 질화물 반도체층(3)의 관통 전위 및 잔류 응력(residual strain)을 감소시키기 위해 제공된 버퍼층이다. AlN층(2)의 형성하는 단계에서는, 후술하는 바와 같이, Al(Aluminum)의 원료 가스와 N(Nitrogen)의 원료 가스를 공급하여 단결정 기판(1)의 표면(101) 위에 AlN층(2)의 일부로 기여하고 Al 극성의 AlN 결정핵(2a)의 군을 형성하고나서, Al 원료 가스와 N 원료 가스를 공급하여 전체의 AlN층(2)을 형성한다. 그러므로, AlN층(2)은, AlN층(2)의 표면이 평탄하도록 하는 두께를 가지는 것이 바람직하고, 본 실시예에서는, 예를 들면, AlN층(2)의 두께는 4㎛이다. 그러나, AlN층(2)의 두께는, AlN층(2)의 표면이 평탄해지는 값이기만 하면, 특별히 한정되지 않는다. 격자 부정합에 기인한 균열의 발생을 방지하는 관점에서, AlN층(2)의 두께는 10㎛ 이하인 것이 바람직하다.
발광층(4)은 주입된 캐리어(carrier)(이 경우에는, 전자와 정공)를 광으로 변환하는 기능을 하며, 양자 우물 구조(quantum well structure)를 가진다. 양자 우물 구조는 장벽층(barrier layer)(4a)과 우물층(well layer)(4b)을 포함한다. 도 1의 A에 나타낸 예에서는, 장벽층(4a)과 우물층(4b)이 교대로 적층되어, 두 개의 우물층(4b)을 가진다. 그러나, 우물층(4b)의 수는 특별히 한정되지 않는다. 요컨대, 상기한 양자 우물 구조는, 다중 양자 우물(MQW) 구조 또는 단일 양자 우물 구조일 수 있다. 우물층(4b) 및 장벽층(4a)의 두께는 특별히 한정되지 않는다. 단, 발광층(4)의 우물층(4b)이 너무 두꺼운 경우, 우물층(4b)에 주입된 전자 및 정공이 양자 우물 구조에서의 격자 부정합에 기인하는 피에조 전계(piezoelectric field)로 인해, 공간적으로 서로 분리된다. 그 결과, 발광 효율이 저하된다. 한편, 발광층(4)의 우물층(4b)의 두께가 너무 얇은 경우, 캐리어 구속(carrier confinement)의 효과가 저하되어, 발광 효율이 저하된다. 그러므로, 우물층(4b)의 두께는 약 1nm에서 약 5㎚의 범위 내에 드는 것이 바람직하고, 약 1.3nm에서 약 3㎚의 범위 내에 드는 것이 더욱 바람직하다. 또한, 장벽층(4a)의 두께는, 예를 들면, 약 5nm에서 약 15㎚의 범위 내에 드는 것이 바람직하다. 본 실시예에서, 우물층(4b)의 두께는 2㎚이고, 장벽층(4a)의 두께는 10㎚이지만, 우물층(4b) 및 장벽층(4a)의 두께는 이들 두께로 한정되지 않는다.
발광층(4)이 원하는 발광 파장의 자외광을 발광하도록, 우물층(4b)은 미리 정해진(소정)의 조성(組成)으로 Al를 포함하여 형성된다. AlGaN계 재료로 이루어지는 발광층(4)에서는, 전술한 원하는 파장을 부여하도록 우물층(4b)의 Al 조성을 변화시키며, 우물층(4b)의 Al 조성을 변화시킴으로써 발광 파장(발광 피크 파장)을 210nm에서 360㎚의 범위 내에서 임의로 설정할 수 있다. 예를 들면, 원하는 발광 파장이 265㎚에 가깝게 설정된 경우에는, Al 조성은 우물층(4b)의 금속 조성의 전량을 1 부(part)에 대해, 0.50 부로 선택될 수 있다. 또한, 발광층(4)은 단층 구조를 가질 수 있고, 단층 구조를 가지는 발광층(4)은 발광층(4)의 두께 방향으로 발광층(4)에 인접하는 인접층들(즉, n형 질화물 반도체층 및 p형 질화물 반도체층)과 함께 더블 헤테로 구조(double-hetero structure)를 형성하도록 해도 된다.
제1 질화물 반도체층(3)은, 제1 도전형이 n형인 경우, n형 질화물 반도체층이다. n형 질화물 반도체층은 발광층(4)에 전자를 수송하는 역할을 한다. n형 질화물 반도체층의 두께는 2㎛로 설정될 수 있지만, 2㎛로 특별히 한정되지 않는다. n형 질화물 반도체층은 n형 AlxGa1 -xN(0<x<1)층이다. n형 질화물 반도체층의 n형 AlxGa1-xN(0<x<1)층의 Al 조성(x)은, 발광층(4)으로부터 방출되는 자외광을 흡수하지 않는 조성 요건을 충족하는 것이기만 하면, 특별히 한정되지 않는다. 예를 들면, 전술한 바와 같이 우물층(4b)의 Al 조성이 0.5부이고 장벽층(4a)의 Al 조성이 0.65부인 경우, n형 AlxGa1 - xN층의 Al 조성(x)은, 장벽층(4a)의 Al 조성과 같은 0.65부이다. 즉, 발광층(4)의 우물층(4b)이 Al0 .5Ga0 .5N층인 경우, n형 질화물 반도체층은 n형 Al0 .65Ga0 .35N층일 수 있다. 유의할 것은, n형 질화물 반도체층의 재료는 발광층(4)으로부터 발광되는 자외광을 흡수하지 않는 조성이기만 하면, AlGaN에 한정되지 않는다는 것이다. 예를 들면, AlInN과 AlGaInN이 n형 질화물 반도체층의 재료로 사용될 수 있다. n형 질화물 반도체층의 도너 불순물(donor impurity)로서는, Si가 바람직하다. 또한, n형 질화물 반도체층의 전자 농도는 약 1×1018cm- 3 에서 약 1×1019cm- 3 의 범위로 설정될 수 있다. 본 실시예에서, 예를 들면, n형 질화물 반도체층의 전자 농도는 8×1018cm-3으로 설정된다.
제2 질화물 반도체층(6)은, 제2 도전형이 p형인 경우, p형 질화물 반도체층이다. p형 질화물 반도체층은 발광층(4)에 정공을 수송하는 역할을 한다. 또한, p형 질화물 반도체층은, p형 AlyGa1 -yN(0<y<1)층이다. p형 질화물 반도체층의 p형 AlyGa1-yN(0<y<1)층의 Al 조성(y)은, 발광층(4)으로부터 방출되는 자외광을 흡수하지 않는 조성 요건을 충족하기만 하면, 특별히 한정되지 않는다. 예를 들면, 전술한 바와 같이 발광층(4)의 우물층(4b)의 Al 조성이 0.5부이고, 장벽층(4a)의 Al 조성이 0.65부인 경우, p형 AlyGa1 -yN(0<y<1)층의 Al 조성은, 장벽층(4a)의 Al 조성과 동일한, 0.65부이다. 즉, 발광층(4)의 우물층(4b)이 Al0 .5Ga0 .5N층인 경우, p형 질화물 반도체층은 p형 Al0 .65Ga0 .35N층일 수 있다. p형 질화물 반도체층의 억셉터 불순물(acceptor impurity)는 Mg가 바람직하다.
p형 질화물 반도체층의 정공 농도는 특별히 한정되지 않지만, p형 질화물 반도체층의 품질의 열화가 억제되는 정공 농도 범위 내에서 높은 것이 바람직하다. 구체적으로는, 정공 농도가 1×1015cm-3에서 1×1018cm-3의 범위 내에 드는 것이 바람직하다. 정공 농도가 1×1015cm-3보다 낮은 p형 질화물 반도체층은 더 높은 저항을 가지기 쉽기 때문에, 정공을 발광층에 주입하는 것이 어려워진다. 다른 한편, 정공 농도가 1×1018cm-3보다 높은 p형 질화물 반도체층은 더 높은 활성화 에너지를 가지기 쉽기 때문에, 원하는 특성을 실현하는 것이 어려워진다. 그러나, p형 AlyGa1 -yN(0<y<1)층의 정공 농도가 n형 AlxGa1 -xN(0<x<1)층의 전자 농도보다 낮기 때문에, 너무 두꺼운 p형 질화물 반도체층은 질화물 반도체 발광 소자의 저항을 너무 크게 한다. 그러므로, p형 질화물 반도체층의 두께는 200㎚ 이하가 바람직하고, 100㎚ 이하가 더욱 바람직하다. 본 실시예에서, 예를 들면, p형 질화물 반도체층의 두께는 50㎚이다.
질화물 반도체 발광 소자는, 발광층(4)에 주입된 모든 전자 중, 발광층(4) 에서 정공과의 재결합에 실패하는 전자가 p형 질화물 반도체층으로 빠져나가는 것(오버플로)을 방지하기 위하여, 전자 차단층(5)을 포함하는 것이 바람직하다. 이 전자 차단층(5)은 p형 AlzGa1 -zN(0<z<1)층으로 구성된다. 전자 차단층(5)을 구성하는 p형 lzGa1 -zN(0<z<1)층의 Al 조성(z)은 특별히 한정되지 않지만, 전자 차단층(5)의 밴드 갭 에너지가 p형 질화물 반도체층 또는 장벽층(4a)보다 더 높도록 설정되는 것이 바람직하다. 전자 차단층(5)의 정공 농도는 특별히 한정되지 않는다. 전자 차단층(5)의 두께는 특별히 한정되지 않지만, 두께가 너무 얇으면 오버플로 억제 효과를 감소시키고, 두께가 너무 두꺼우면 질화물 반도체 발광 소자의 저항을 증대시킨다. 전자 차단층(5)의 바람직한 두께는 Al 조성(z)과 정공 농도에 의존하기 때문에, 일반적으로 그 두께는 한정되지 않지만, 전자 차단층(5)의 두께는 1nm에서 50㎚의 범위로 설정하는 것이 바람직하고, 5nm에서 25㎚의 범위로 설정하는 것이 더욱 바람직하다.
p형 접촉층(7)은 제2 전극(16)과의 접촉 저항을 감소시키고 제2 전극(16)과의 양호한 오믹 접촉(ohmic contact)을 제공하기 위해 형성된다. p형 접촉층(7)은 p형 GaN층으로 구성된다. p형 접촉층(7)의 p형 GaN층의 정공 농도는 p형 질화물 반도체층보다 높은 것이 바람직하다. 예를 들면, 정공 농도가 약 1×1018cm-3인 p형 GaN층은 제2 전극(16)과의 양호한 전기적 접촉을 실현할 수 있다. 그러나, p형 GaN층의 정공 농도는 특별히 한정되지 않고, 제2 전극(16)과의 양호한 전기적 접촉을 실현할 수 있는 범위 내이기만 하면 변경될 수 있다. p형 접촉층(7)의 두께는 100㎚일 수 있지만, 이에 한정되지 않는다. 예를 들면, p형 접촉층(7)의 두께는 50nm에서150㎚ 범위 내에 들 수 있다.
n 전극인 제1 전극(13)은, 두께 20㎚의 Ti막, 두께 100㎚의 Al막, 두께 20㎚의 Ti막, 및 두께 200㎚의 Au막이 적층된 적층막을 형성한 후, 소정 온도로 어닐링(annealing)함으로써 준비된다. 이 적층막의 구성 및 두께는 제1 전극(13)을 한정하지 않는다. 질화물 반도체 발광 소자는 제1 전극(13) 위에 형성된 제1 패드(도시하지 않음)를 포함할 수 있다. 예를 들면, 제1 패드는 Au막으로 구성된다. 이 제1 패드는, 예를 들면, 제1 전극(13)을 형성한 후에 두께 20㎚의 Ti막과 두께 1000㎚의 Au막을 형성함으로써 준비된다. 유의할 것은, 제1 패드는 제1 전극(13)과 별도로 형성되지 않을 수 있고, 제1 전극(13)이 제1 패드로도 사용될 수 있다는 것이다.
p 전극인 제2 전극(16)은 두께 25㎚의 Ni막과 두께 100㎚의 Au을 적층하여 적층막을 형성한 후, 소정 온도로 어닐링함으로써 준비된다. 이 적층막의 구성 및 두께는 제2 전극(16)을 한정하지 않는다. 질화물 반도체 발광 소자는 제2 전극(16) 위에 제2 패드(도시하지 않음)를 포함할 수 있다. 예를 들면, 제2 패드는 Au막으로 구성된다. 이 제2 패드는, 예를 들면, 제2 전극(16)을 형성한 후에, 예를 들면, 두께 20㎚의 Ti막과 두께가 1000㎚의 Au막을 형성함으로써 형성된다.
이하, 본 실시예의 질화물 반도체 발광 소자의 제조 방법에 대하여 설명한다.
(1) 단결정 기판(1)을 반응로 내에 도입하는 단계
이 단계에서는, c 면 사파이어 기판으로 형성된 단결정 기판(1)을 MOCVD(Metal Organic Chemical Vapor Deposition) 장치의 반응로 내에 도입한다. 이 단계에서는, 반응로 내에 단결정 기판(1)을 도입하기 전에, 단결정 기판(1)을 화학 약품으로 전처리하여 단결정 기판(1)의 표면을 세정하는 것이 바람직하다. 또한, 이 단계에서는, 반응로 내에 단결정 기판(1)을 도입한 후, 반응로에서 공기를 제거하는 단계 및 반응로를 질소 가스 등으로 충전하는 단계 후에, 반응로의 배기(evacuation)를 행할 수 있다. 유의할 것은, 단결정 기판(1)은 위에 복수의 질화물 반도체 발광 소자를 형성할 수 있는 웨이퍼형 재료(wafer-like material)라는 것이다.
(2) 단결정 기판(1)을 가열하여 단결정 기판(1)의 표면(101)을 세정하는 단계
이 단계는, 반응로 내에 도입된 단결정 기판(1)의 온도로 정의된 기판 온도를, 규정(prescribed) 온도(예를 들면, 1100℃)까지 상승시키고, 이 규정 온도로 가열하여 단결정 기판(1)의 표면(101)을 세정한다.
이 단계를 더욱 구체적으로 설명한다. 이 단계에서는, 먼저 반응로 내의 압력을 규정 압력(예를 들면, 10 kPa)으로 감압한 후, 그 규정 압력을 유지하면서 기판 온도를 규정 온도까지 상승시킨다. 그 후, 이 규정 온도로 규정 시간(예를 들면, 10분) 가열하여 단결정 기판(1)의 표면(101)을 세정한다. 이 단계에서는, 반응로에 H2(Hydrogen) 가스를 공급한 상태로 반응로 내에서 단결정 기판(1)을 가열하므로, 단결정 기판(1)의 표면(101)을 효과적으로 세정한다.
이와 관련하여, 단계 (2)에서의 규정 온도를 제1 규정 온도로 정의한다. 제1 규정 온도는, 1000℃에서 1150℃의 온도 범위 내에 드는 것이 바람직하고, 1050℃에서 1100℃의 온도 범위 내에 드는 것이 더욱 바람직하다. 기판 온도가 1150℃보다 높은 경우, c 면 사파이어 기판인 단결정 기판(1)의 표면(101)이, 열에 의한 영향이나, 가열된 인접한 부재[단결정 기판(1)을 유지하는 서스셉터(susceptor), 원료 가스의 유로를 형성하는 유리 부재 등]에 부착되어 있는 반응 생성물(질화물 반도체)로부터 떨어져 나온 질소 원자에 의한 영향으로 인해 열화되기 쉽다. 따라서, 이 단계 후에 AlN층(2)을 형성할 때. N 극성의 AlN 결정(2b)이 형성되기 쉽다. 게다가, 기판 온도가 1000℃보다 낮은 경우에는, 세정 효과(cleanning effect)를 얻기 어렵다. 전술한 규정 압력 및 규정 시간의 값은 일례이며, 규정 압력 및 규정 시간은 이들 값으로 한정되지 않는다.
(3) Al 극성의 AlN 결정핵(2a)의 군을 형성하는 단계(제1 단계)
이 단계에서는, Al 원료 가스와 N 원료 가스를 공급함으로써 단결정 기판(1)의 표면 위에 AlN층(2)의 일부가 되는, Al 극성의 AlN 결정핵(2a)(도 1의 B 참조)의 군을 생성한다.
이하에 이 단계를 더욱 구체적으로 설명한다. 이 단계에서는, 단결정 기판(1)의 온도로 정의된 기판 온도를, N 극성의 AlN 결정(2b)의 성장을 억제 가능한 제1 소정 온도에 선택한다. 이 제1 소정 온도는, 제1 규정 온도와 마찬가지로, c 면 사파이어 기판으로 형성된 단결정 기판(1)의 표면(101)이 쉽게 열화되지 않는 범위 내로 설정될 수 있다. 예를 들면, 제1 소정 온도는 1000℃에서 1150℃의 범위 내에 드는 것이 바람직하고, 1050℃에서 1100℃의 온도 범위 내에 드는 것이 더욱 바람직하다. 이 단계에서는, 기판 온도가 1000℃보다 낮은 경우, Al 원자가 충분히 확산할 가능성이 없어, AlN 결정핵(2a)의 밀도 제어가 어려워진다, 즉, 밀도를 낮추는 것이 어려워진다. 따라서, 후술하는 제2 단계에서의 성장 시에, 인접하는 AlN 결정핵(2a)들이 결합할 때 계면에서 일어나는 전위의 발생이 증가할 가능성이 있다. 그 결과 고품질인 AlN층(2)을 얻을 수 없게 될 가능성이 높아진다.
이 단계에서는, 반응로 내의 압력을 규정 압력(예를 들면, 10kPa≒76Torr)으로 유지하면서 기판 온도를 규정 온도와 동일한 소정 온도(이 경우에는, 1100℃)로 유지한 상태에서, Al 원료 가스의 역할을 하는 트리메틸 알루미늄(TMAl) 가스의 유량(flow rate)을 표준 상태에서 0.05L/min(50 SCCM)로 선택한다. 그 유량의 상태에서, TMAl 가스와 NH3 가스를 반응로 내로 흐르게 하여 섬 형상(island-like)의 AlN 결정핵(2a)의 군을 형성한다. TMAl 가스 및 NH3 가스 각각의 캐리어 가스로서는, 예를 들면, H2 가스인 것이 바람직하다. 유의할 것은, 상기한 TMAl 가스 및 NH3 가스의 유량은 일례이며, MAl 가스 및 NH3 가스의 유량은 전술한 값으로 한정되지 않는다는 것이다.
이 단계에서는, TMAl 가스를 계속 공급하는 기간 동안에, NH3 가스를 간헐적으로 공급함으로써, TMAl 가스와 NH3 가스와의 기생 반응(parasitic reaction)을 억제할 수 있고, 단결정 기판(1)의 표면(101) 위로 Al 원자만을 공급하는 기간을 제공할 수 있다. 따라서, 단결정 기판(1)의 표면(101) 위에서의 Al 원자의 확산을 촉진시킬 수 있다. 기생 반응은, Al 원료 가스인 TMAl 가스와 N 원료 가스인 NH3 가스를 수송하는 동안에 일어나는 TMAl 가스와 NH3 가스의 반응을 의미한다. 이 기생 반응이 억제되기 때문에, TMAl 가스와 NH3 가스와의 반응 생성물에 유래하는 나노 입자의 형성을 억제할 수 있다. 따라서, 단결정 기판(1)의 표면(101) 위에서의 AlN 결정핵(2a)의 성장 저해를 억제할 수 있다.
이 단계를 통해 형성된 AlN 결정핵(2a)의 형상을 관찰하기 위하여, 이 단계에서 결정 성장을 중단시킨 웨이퍼형의 단결정 기판(1) 중 하나를 제1 형상 평가 웨이퍼로서 반응로로부터 인출하고, 그 제1 형상평가 웨이퍼의 표면을 AFM으로 관찰하였다. AFM 관찰로, 단결정 기판(1)의 표면(101) 위에, 직경 10nm에서 30㎚의 범위 내, 높이 10nm에서 30㎚의 범위 내, 밀도 약 180개/㎛2의 돌기[AlN 결정핵(2a)]의 형성을 확인하였다.
(4) 제1 단계를 통해 생성된 AlN 결정핵(2a)의 크기를 증대시키는 단계(제3 단계)
이 단계에서는, Al 원료 가스와 N 원료 가스를 공급함으로써 AlN 결정핵(2a)의 크기(직경 및 높이)를 증대시킨다.
이 단계를 더욱 구체적으로 설명한다. 이 단계에서는, 기판 온도를 제1 단계의 제1 소정 온도보다 높은 제2 소정 온도로 조정하고, 이 제2 소정 온도를 유지한 상태로 Al 원료 가스로 사용되는 TMAl 가스와 N 원료 가스로 사용되는 NH3 가스를 반응로 내에 공급하여, AlN 결정핵(2a)의 크기를 소정의 크기까지 증대시킨다. 이 단계를 통해 성장된 AlN핵(2a)은의 크기는, 특별히 한정되지 않지만, 직경이 15nm에서 100㎚의 범위 내에 들고, 높이가 15nm에서 50㎚의 범위 내에 드는 크기인 것이 바람직하다. 이 단계를 통해 성장된 AlN핵(2a)의 직경이 15㎚보다 작고 높이가 15㎚보다 작은 경우, 전위 억제 효과를 얻기 어렵다. 다른 한편, 이 단계를 통해 성장된 AlN핵(2a)의 직경이 100㎚보다 크고 높이가 100㎚보다 큰 경우, 최종적으로 평탄한 막을 얻기 어렵다. 이 단계에서는, 기판 온도를 제1 단계의 제1 소정 온도보다 높은 제2 소정 온도로 선택하므로, Al 원자의 확산을 촉진시킬 수 있고 Al 원자를 AlN 결정핵(2a)에 우선적으로 부착시킬 수 있다. 그러므로, 제1 단계를 통해 생성된 AlN 결정핵(2a)들 사이에 새로운 AlN 결정핵(2a)이 형성되는 것을 억제할 수 있다. 따라서, 이 단계를 통해 AlN 결정핵(2a)의 밀도가 증가하는 것을 억제할 수 있다.
제2 소정 온도는 1150℃에서 1350℃의 범위 내에 드는 것이 바람직하고, 1200℃에서 1300℃의 범위 내에 드는 것이 더욱 바람직하다. 기판 온도가 1350℃보다 높은 경우에는, Al 원료 가스인 TMAl 가스와 N 원료 가스인 NH3 가스의 공통 유로의 보다 상류에서 TMAl 가스와 NH3 가스 사이에 반응이 일어나기 쉬워져, 반응을 제어하는 것이 어렵다. 따라서, 웨이퍼형 단결정 기판(1)의 표면 내의 AlN 결정핵(2a)의 분포의 균일화 및 크기의 균일화가 어렵다. 또한, 가스 유로의 상류에 위치한 부분에 반응 생성물이 국지적으로 형성되므로, 가스 유로의 상태가 불안정해진다. 따라서, AlN 결정핵(2a)의 분포 및 크기의 재현성뿐 아니라, 결과물인 질화물 반도체 발광 소자의 특성(전류-전압 특성, 발광 특성 등)의 재현성이 저하된다. 또한, 반응로 내의 인접 부재의 열화가 심해질 수 있기 때문에, 내구성(耐久性)이 높은 인접 부재를 필요로 한다. 내구성이 높은 인접 부재는 매우 고가이므로, 결정 성장 장치인 MOCVD 장치는 매우 고가이다.
기판 온도가 1150℃보다 낮은 경우에는, Al 원자의 확산이 불충분하므로, 이 단계에서 새롭게 AlN 결정핵(2a)이 생성될 수 있다. 따라서, AlN층(2)의 관통 전위가 증대된다.
이 단계에서는, 기판 온도를 제2 소정 온도(이 경우에, 1280℃)로 유지하고 반응로 내의 압력을 규정 압력(예를 들면, 10kPa≒76Torr)으로 유지하면서, Al 원료 가스인 TMAl 가스의 유량을 표준 상태에서 0.05L/min(50 SCCM)로 설정하고, N 원료 가스인 NH3 가스의 유량을 표준 상태에서 0.05L/min(50 SCCM)로 설정한 조건 하에서, TMAl 가스와 NH3 가스를 반응로 내로 공급한다. 이 단계를 통해, TMAl 가스를 연속하여 공급하는 동안, NH3 가스를 간헐적으로 공급한다. 따라서, 단결정 기판(1)의 표면(101)에 공급되는 Al 원자의 확산을 촉진시킬 수 있다. 요컨대, 제3 단계에서는, Al 원료 가스와 N 원료 가스를 공급함에 있어, Al 원료 가스를 연속하여 공급하고 N 원료 가스를 간헐적으로 공급한다. 따라서, 단결정 기판(1)의 표면(101)에 공급되는 Al 원자의 확산을 촉진시킬 수 있다. 전술한 바와 같이 NH3 가스를 간헐적으로 공급하는 경우, NH3 가스의 공급 시간과 무공급 시간은 특별히 한정되지는 않지만, 0.5sec에서 10sec의 범위 내에 드는 것이 바람작하다. 공급 시간이 0.5sec보다 짧은 경우, 가스의 밸브 및 스위치의 응답 속도를 고려하면, 실질적으로 NH3 가스가 간헐적으로 공급되기 쉽지 않다. 따라서, 소정 크기까지 AlN 결정핵(2a)을 증대시키는 것이 어려워진다. 다른 한편, NH3 가스의 공급 시간이 10 sec보다 긴 경우는 연속하여 공급한 경우와 동등한 것으로 생각되므로, 간헐적으로 공급하는 것이 어려워진다. 무공급 시간이 10sec보다 긴 경우, 액적(droplet)(TMAl 가스와 NH3 가스 사이의 반응 생성물에 유래하는 나노 입자)이 생성되기 쉬우므로, 막이 열화될 수 있다. 상기한 조건에 따르면, 이 단계를 통해 새로운 AlN 결정핵(2a)의 생성을 억제할 수 있고, 결과적으로 AlN층(2)의 관통 전위의 증가를 억제할 수 있다. TMAl 가스 및 NH3 가스 각각의 캐리어 가스는, 예를 들면, H2 가스가 바람직하다. 유의할 것은, 전술한 TMAl 가스 및 NH3 가스의 유량은 일례이며, TMAl 가스 및 NH3 가스의 유량은 전술한 값에 한정되지 않는다는 것이다. 전술한 규정 압력의 값은 일례이며, 규정 압력은 이값에 한정되지 않는다.
기판 온도를 제2 소정 온도(즉, 1280℃)로 유지한 상태에서 AlN 결정핵(2a)의 크기가 증대된다. 그러나, 제2 소정 온도는 반드시 일정 온도일 필요는 없다. 예를 들면, 기판 온도를 1200℃로 유지한 상태에서 TMAl 가스와 NH3 가스를 공급하고, 그 후, 기판 온도를 1280℃로 상승시켜 다시 TMAl 가스와 NH3 가스를 공급할 수도 있다.
이 단계는 기판 온도 이외에는 제1 단계와 동일 조건에서 수행된다. 그러나, 반드시 동일 조건일 필요는 없다.
이 단계를 통해 크기가 증대된 AlN 결정핵(2a)의 형상을 관찰하기 위하여, 이 단계에서 결정 성장이 중단된 웨이퍼형 단결정 기판(1) 중 하나를 제2 형상 평가용 웨이퍼로서 반응로로부터 인출하고, 그 제2 형상 평가용 웨이퍼의 표면을 AFM로 관찰하였다. AFM 관찰 결과, 단결정 기판(1)의 표면(101) 위에서, 직경 20nm에서 50㎚의 범위 내, 높이 20nm에서 40㎚의 범위 내, 밀도 200개/m2의 AlN 결정핵(2a)이 확인되었다. 이 결과로, 제1 단계를 통해 생성된 AlN 결정핵(2a)의 크기가 이 단계를 통해 증대되었지만, 이 단계 후에 AlN 결정핵(2a)의 밀도가 크게 변화되지는 않았음을 확인하였다.
(5) AlN 결정핵(2a)의 군을 기초로 AlN층(2)을 형성하는 단계(제2 단계)
이 단계는, 제1 단계 후에 Al 원료 가스와 N 원료 가스를 공급함으로써 AlN층(2)을 형성하는 단계이다. 이 단계의 이전에 전술한 제3 단계를 수행하는 것이 바람직하다.
이 단계에서는, 단결정 기판(1)의 표면(101)에 형성되어 있는 AlN 결정핵(2a)의 군을 기초로 소정 두께(예를 들면, 4㎛)의 AlN층(2)을 형성한다.
이 단계는, 2개의 부단계(sub-step)를 포함하는 것이 바람직하다.
부단계의 첫 번째는, Al 원료 가스(이 경우에는, TMAl 가스)를 공급하는 기간 동안, N 원료 가스(이 경우에는, NH3 가스)를 간헐적으로 공급하는 제1 부단계이다. 이 제1 부단계에서는, 단결정 기판(1)의 표면(101) 위의 인접 AlN 결정핵(2a) 사이의 간극을 채워 성장 도중의 AlN층(2)을 막 형상(film shape)으로 만든다.
부단계의 두 번째는 제1 부단계 후에 수행되는 제2 부단계이다. 제2 부단계에서는, Al 원료 가스(이 경우에는, TMAl 가스)를 공급하는 기간 동안, N 원료 가스(이 경우에는, NH3 가스)를 연속하여 공급한다. 이 제2 부단계에서는, AlN층(2)이 소정 두께가 될 때까지 계속하여 성장함으로써 AlN층(2)의 표면을 평탄화한다.
결정 성장 과정에서 신속하게 인접하는 AlN 결정핵(2a)을 결합시켜 AlN층의 표면을 평탄화하기 위해서는, Al 원자의 확산 길이가 길수록 효과적인 것으로 생각된다. 그러므로, 제1 부단계에서는, Al 원료 가스를 연속하여 공급하고 N 원료 가스를 간헐적으로 공급하여 성장시키는 성장 방법(이하, 펄스 공급 성장법이라고 함)을 사용하는 것 바람직하다. 또한, 펄스 공급 성장법을 사용함으로써, Al 원료 가스와 N 원료 가스 사이의 기생 반응을 억제할 수 있다.
그러나, 펄스 공급 성장법은, N 원료 가스가 공급되지 않는 기간을 필요로 하고, 양호한 제어하에서 인접한 AlN 결정핵(2a) 사이의 간극을 매립하도록, N 원료 가스의 공급 기간과 무공급 기간을 몇 초로 조정하기 때문에, Al 원료 가스(이 경우에는, TMAl 가스)와 N 원료 가스(이 경우에는, NH3 가스) 모두를 공급하여 성장시키는 성장 방법(이하, 동시 공급 성장법이라고 함)에 비해 느린 성장 속도를 보인다.
따라서, AlN층(2)이 소정 두께가 될 때까지 제1 부단계에서 정의된 성장 조건 하에서 AlN층(2)을 성장시키는 경우에는, 이 단계는 더 긴 성장 시간을 필요로 하므로, 생산성의 저하와 비용 상승을 초래할 수 있다.
이러한 관점에서, 이 단계에서는 제1 부단계와 제2 부단계를 포함한다. 펄스 공급 성장법을 채용하는 제1 부단계에서는, 인접한 AlN 결정핵(2a) 사이의 간극이 매립되는 규정 두께(예를 들면, 0.5㎛)까지 AlN층을 성장시킨다. 그 후, 펄스 공급 성장법보다 빠른 성장 속도를 보이는 동시 공급 성장법을 채용하는 제2 부단계에서는, 상기 규정 두께보다 두꺼운 소정 두께(이 경우에는, 4㎛)까지 AlN층을 성장시킨다.
더욱 구체적으로, 제1 부단계에서는, 기판 온도를 소정의 성장 온도(이 경우에는, 1250℃)로 유지하고 반응로 내의 압력을 규정 압력(예를 들면, 10 kPa≒76 Torr)로 유지하면서, TMAl 가스의 유량이 표준 상태에서 0.2L/min(200 SCCM)인 조건 및 NH3 가스의 유량이 표준 상태에서 0.3 L/min인 조건 하에서, TMAl 가스와 NH3 가스를 반응로 내로 공급한다. 이 부단계를 통해, TMAl 가스를 연속하여 공급하는 기간 동안에 NH3 가스를 간헐적으로 공급한다. 전술한 바와 같이 NH3 가스를 간헐적으로 공급하는 경우, NH3 가스에 대한 공급 시간 및 무공급 시간은 특별히 한정되지 않지만, 0.5sec에서 10sec의 범위 내에 드는 것이 바람직하다. 가스의 밸브 및 스위치의 응답 속도를 고려하면, 실질적으로 NH3 가스가 간헐적으로 공급되기 쉽지 않다. 따라서, AlN 결정핵(2a)을 소정 크기까지 증대시키는 것이 어려워진다. 다른 한편, NH3 가스의 공급 시간이 10 sec보다 긴 경우는 연속 공급하는 경우와 동등한 것으로 생각되므로, 간헐적 공급이 어려워진다. 무공급 시간이 10sec보다 긴 경우, 액적(TMAl 가스와 NH3 가스 사이의 반응 생성물에 유래하는 나노 입자)이 생성되기 쉬우므로, 막이 열화될 수 있다.
제1 부단계 후의 AlN층의 표면 상태를 관찰하기 위하여, 제1 부단계 후의 웨이퍼형 단결정 기판(1) 중 하나를 제3 형상 평가용 웨이퍼로서 반응로로부터 인출한다. 그 후, 단결정 기판(1)의 표면(101) 측을 AFM으로 관찰을 하였다. AFM 관찰로, AlN 결정핵(2a)들이 결합되어 단결정 기판(1)의 표면(101) 위의 AlN층이 어느 정도까지 평탄화되어 있음을 확인하였다. 이 부단계에서는, 노출되어 있는 AlN 결정핵(2a)의 밀도는 약 100개/m2까지 감소하고, AlN 결정핵(2a)의 직경은 약 50nm에서 약 100㎚의 범위 내로 증대한다.
그 후의 제2 부단계에서는, 기판 온도를 소정의 성장 온도(이 경우에는, 1250℃)로 유지하고 반응로 내의 압력을 규정 압력(예를 들면, 10 kPa≒76 Torr)으로 유지하면서, TMAl 가스의 유량이 표준 상태에서 0.3L/min(300 SCCM)인 조건 및 NH3의 유량이 표준 상태에서 0.3L/min인 조건 하에서, TMAl 가스와 NH3 가스를 반응로 내로 공급 개시한다. 이 부단계를 통해, TMAl 가스의 연속 공급 기간 동안, NH3 가스를 연속하여 공급한다.
제2 부단계 후에 AlN층(2)의 표면 상태를 관찰하기 위하여, 제2 부단계 후에 웨이퍼형 단결정 기판(1) 중 하나를 제4 형상 평가용 웨이퍼로서 반응로로부터 인출한 다음, 단결정 기판(1)의 표면(101) 측을 AFM으로 관찰하였다. AFM 관찰로, AlN층(2)의 표면이 평탄화되어 있음을 확인하였다.
제1 부단계 및 제2 부단계 각각에서, TMAl 가스 및 NH3 가스 각각의 캐리어 가스는, 예를 들면, H2 가스인 것이 바람직하다. 유의할 것은, 전술한 TMAl 가스 및 NH3 가스의 유량은 일례이며, MAl 가스 및 NH3 가스의 유량은 전술한 값에 한정되지 않는다는 것이다.
(6) n형 질화물 반도체층을 형성하는 단계
n형 질화물 반도체층의 성장 조건은 이하에 기술하는 바와 같다. 예를 들면, 기판 온도는 1100℃이고, 성장 압력을 규정 압력(예를 들면, 10kPa≒76Torr)으로 선택한다. Al 원료 가스로서 TMAl 가스를 사용하고, Ga(Gallium) 원료 가스로서 트리메틸 갈륨(TMGa) 가스를 사용하고, N 원료 가스로서 NH3 가스를 사용하고, n형 도전성을 부여하는 불순물(dopant)인 Si의 원료 가스로서 테트라에틸 실란(TESi) 가스를 사용한다. 각각의 원료 가스를 수송하기 위한 캐리어 가스로서 H2 가스를 사용한다. TESi 가스의 유량은 표준 상태에서 0.0009L/min(0.9 SCCM)이다. 원하는 Al 조성(예를 들면, 0.65부)을 제공하도록 III족의 원료 가스에서의 TMAl의 몰비([TMAl]/([TMAl]＋[TMGa]))를 선택한다. 유의할 것은, 각각의 원료 가스는 특별히 한정되지 않는다는 것이다. 예를 들면, Ga 원료 가스, N 원료 가스, 및 Si 원료 가스로서, 각각 트리에틸 갈륨(TEGa) 가스, 하이드라진 유도체 가스, 및 모노 실란(SiH4) 가스를 사용해도 된다. 전술한 원료 가스의 유량은 일례이며, 특별히 상기한 값에 한정되지 않는다. 전술한 기판 온도 및 규정 압력은 단지 일례이며, 특별히 상기한 값에 한정되지 않는다.
(7) 발광층(4)을 형성하는 단계
발광층(4)의 성장 조건은 이하에 기술하는 바와 같다. 예를 들면, 기판 온도는 1100℃이고, 성장 압력을 규정 압력(예를 들면, 10 kPa≒76 Torr)으로 선택한다. Al 원료 가스, Ga 원료 가스, 및 N 원료 가스로서는 TMAl 가스, TMGa 가스, 및 NH3 가스를 각각 사용한다. 각각의 원료 가스를 수송하기 위한 캐리어 가스로서는 H2 가스를 사용한다. 발광층(4)의 우물층(4b)을 형성하기 위한 성장 조건의 III족의 원료 가스에서의 TMAl의 몰비([TMAl]/([TMAl]＋[TMGa]))는 장벽층(4a)을 형성하기 위한 성장 조건보다 작다. 본 실시예에서는, 장벽층(4a)에 불순물을 도핑하지 않지만, 장벽층(4a)의 결정 품질을 열화시키지 않는 농도의 불순물(예를 들면, Si)을 도핑할 수도 있다. Si 원료 가스로서는 TESi 가스를 사용할 수 있다. 각각의 원료 가스는 특별히 한정되지 않는다. 예를 들면, Ga 원료 가스, N 원료 가스, 및 Si 원료 가스로서는 TEGa 가스, 하이드라진 유도체 가스, 및 SiH4 가스를 각각 사용할 수도 있다. 전술한 원료 가스의 유량은 단지 예이며, 특별히 상기한 값에 한정되지 않는다. 전술한 기판 온도 및 규정 압력은 단지 예이며, 특별히 상기한 값에 한정되지 않는다.
(8) 전자 차단층(5)을 형성하는 단계
전자 차단층(5)의 성장 조건은 이하에 설명하는 바와 같다. 기판 온도는 1100℃이고, 성장 압력을 규정 압력(예를 들면, 10kPa≒76Torr)으로 선택한다. Al 원료 가스, Ga 원료 가스, 및 N 원료 가스로서는 TMAl 가스, TMGa 가스, 및 NH3 가스를 각각 사용한다. p형 도전성에 기여하는 불순물인 Mg의 원료 가스로서는 비스[시클로펜타디에닐]마그네슘(Cp2Mg) 가스를 사용한다. 각각의 원료 가스를 수송하기 위한 캐리어 가스로서는 H2 가스를 사용한다. 원하는 Al 조성(예를 들면, 0.9부)을 제공하도록, III족의 원료 가스에서의 TMAl의 몰비([TMAl]/([TMAl]＋[TMGa]))를 선택한다. 각각의 원료 가스는 특별히 한정되지 않는다. 예를 들면, Ga 원료 가스 및 N 원료 가스로서는 TEGa 가스 및 하이드라진 유도체 가스를 각각 사용할 수 있다. 전술한 원료 가스의 유량은 단지 예이며, 특별히 상기한 값에 한정되지 않는다. 전술한 기판 온도 및 규정 압력은 단지 예이며, 특별히 상기한 값에 한정되지 않는다. 전자 차단층(5)의 성장 조건에서 정의된 기판 온도는 발광층(4)의 성장 조건에서 정의된 기판 온도와 동일한 것이 바람직하지만, 반드시 동일할 필요는 없다.
(9) p형 질화물 반도체층을 형성하는 단계
p형 질화물 반도체층의 성장 조건은 이하에 설명하는 바와 같다. 기판 온도는 1100℃이고, 성장 압력을 규정 압력(예를 들면, 10 kPa≒76 Torr)으로 선택한다. Al 원료 가스, Ga 원료 가스, 및 N 원료 가스로서는 각각 TMAl 가스, TMGa 가스, 및 NH3 가스를 사용한다. p형 도전성에 기여하는 불순물인 Mg의 원료 가스로서는 비스(시클로펜타디에닐)마그네슘(Cp2Mg) 가스를 사용한다. 각각의 원료 가스를 수송하기 위한 캐리어 가스로서는 H2 가스를 사용한다. 원하는 Al 조성(예를 들면, 0.65부)을 제공하도록, III족의 원료 가스에서의 TMAl의 몰비([TMAl]/([TMAl]＋[TMGa]))를 선택한다. 각각의 원료 가스는 특별히 한정되지 않는다. p형 질화물 반도체층의 Al 조성이 n형 질화물 반도체층의 Al 조성과 동일하도록 선택되는 경우에, 몰비는 n형 질화물 반도체층의 성장 조건에서의 몰비와 동일하도록 선택된다. 전술한 원료 가스의 유량은 단지 예이며, 특별히 상기한 값에 한정되지 않는다. 전술한 기판 온도 및 규정 압력은 단지 예이며, 특별히 상기한 값에 한정되지 않는다.
(10) p형 접촉층(7)을 형성하는 단계
p형 접촉층(7)의 성장 조건은 이하에 설명하는 바와 같다. 기판 온도는 1050℃이고, 성장 압력을 규정 압력(예를 들면, 10kPa≒76Torr)으로 선택한다. Ga 원료 가스와 N 원료 가스로서는 각각 TMGa 및 NH3 가스를 사용한다. p형 도전성을 부여하는 불순물인 Mg의 원료 가스로서는, Cp2Mg(Bis[cyclopentadienyl]magnesium)를 사용한다. 각각의 원료 가스를 수송하기 위한 캐리어 가스로서는 H2 가스를 사용한다.
단계 (1)에서 MOCVD 장치의 반응로 내에 단결정 기판(1)을 도입한 후, 단계 (10)이 완료될 때까지, MOCVD 장치의 반응로 내에서 연속하여 결정 성장을 수행한다. 그 다음에, p형 접촉층(7)의 성장을 완료한 후, 기판 온도를 실온 부근까지 하강시키고, 그 위에 적층막이 성장되어 있는 단결정 기판(1)을 MOCVD 장치로부터 인출한다. 상기 적층막은 AlN층(2), 제1 질화물 반도체층(3), 발광층(4), 전자 차단층(5), 제2 질화물 반도체층(6), 및 p형 접촉층(7)이다. 요컨대, 본 실시예의 질화물 반도체 발광 소자의 제조 방법에서는, AlN층(2), 제1 질화물 반도체층(3), 발광층(4), 전자 차단층(5), 제2 질화물 반도체층(6), 및 p형 접촉층(7)로 이루어지는 적층막을 형성하기 위해 MOCVD법을 채용한다.
(11) 메사 구조를 형성하는 단계
먼저, 일반적인 포토리소그라피 기술로, 단결정 기판(1)의 표면(101) 위에 성장된 적층[본 실시예에서는, AlN층(2), 제1 질화물 반도체층(3), 발광층(4), 전자 차단층(5), 제2 질화물 반도체층(6), 및 p형 접촉층(7)]의, 메사 구조의 상면에 대응하는 영역 위에, 제1 레지스트층을 형성한다. 이어서, 메사 구조를 형성하기 위해, 제1 레지스트층을 마스크로 이용하여, 이 적층을 표면[p형 접촉층(7)의 표면]에서 제1 질화물 반도체층(3)까지, 제1 질화물 반도체층(3)을 관통하지 않도록 하면서 에칭한다. 그 후, 제1 레지스트층을 제거한다. 이 적층의 에칭은 반응성 이온 에칭일 수 있다. 메사 구조의 면적 및 형상은 특별히 한정되지 않는다.
(12) 제1 질화물 반도체층(3)의 노출된 표면(303) 위에 제1 전극(13)을 형성하는 단계
제2 레지스트층을 형성한다. 제2 레지스트층은 단결정 기판(1)의 표면(101) 측에서의 제1 전극(13)을 형성하기 위한 예정 영역만(즉, n형 질화물 반도체층 중 두께가 얇은 부분의 일부)이 노출되도록 패터닝된다. 그 후, 예를 들면, 두께 20㎚의 Ti막, 두께 100㎚의 Al막, 두께가 20㎚의 Ti막, 및 두께 200㎚의 Au막으로 구성된 적층막을 전자빔 증착법에 의해 형성하고, 리프트 오프(lift-off)에 의해 제2 레지스트층 및 그 위의 막 중 불필요한 부분을 제거한다. 그 후, 제1 전극(13)이 제1 질화물 반도체층(3)와 오믹 접촉이 되도록, N2 가스 분위기 하에서 RTA(Rapid Thermal Annealing) 처리를 수행한다. 전술한 적층막의 구조 및 두께는 예이며, 상기한 예에 한정되지 않는다. RTA 처리의 조건은 예를 들면 어닐링 온도 800℃ 및 어닐링 시간 1분을 포함하지만, 특별히 한정되지 않는다.
(13) 제2 전극(16)을 형성하는 단계
제3 레지스트층을 형성한다. 제3 레지스트층은 단결정 기판(1)의 표면(101) 측에서의 제2 전극(16)을 형성하기 위한 예정 영역만이 노출되도록 패터닝된다. 제2 전극(16)을 형성하기 위한 예정 영역은 p형 접촉층(7)의 표면의 일부이다. 그 후, 예를 들면, 두께 25㎚의 Ni막과 두께 100㎚의 Au막을 전자빔 증착법에 의해 형성한 다음, 리프트 오프에 의해 제3 레지스트층 및 그 위의 막 중 불필요 부분을 제거한다. 그 후, 제2 전극(16)이 p형 접촉층(7)과 오믹 접촉이 되도록, N2 가스 분위기 하에서 RTA 처리를 수행한다. 전술한 적층막의 구조 및 두께는 예이며, 상기한 예에 특별히 한정되지 않는다. RTA 처리의 조건은 예를 들면 어닐링 온도 500℃ 및 어닐링 시간 10분을 포함하지만, 특별히 한정되지 않는다.
(14) 제1 패드 및 제2 패드를 형성하는 단계
이 단계에서는, 포토리소그라피 기술 및 박막 형성 기술로 제1 패드 및 제2 패드를 형성한다. 박막 형성 기술로서는 전자빔 증착법을 포함할 수 있다.
이 단계가 종료된 때, 복수의 질화물 반도체 발광 소자가 형성된 웨이퍼의 형성이 완료된다. 다시 말해, 전술한 단계 (1)∼(14)를 연속적으로 수행함으로써, 복수의 질화물 반도체 발광 소자가 형성된 웨이퍼가 완성된다.
(15) 웨이퍼를 개별 질화물 반도체 발광 소자로 분할하는 단계
이 단계는 웨이퍼를 다이싱톱(dicing saw)로 잘라 개별 질화물 반도체 발광 소자(칩)로 분할하는 다이싱(dicing) 단계이다. 이 단계를 수행함으로써 하나의 웨이퍼로부터 복수의 질화물 반도체 발광 소자를 제공한다. 질화물 반도체 발광 소자의 칩 크기는 예를 들면 350㎛ 평방 및 1㎜ 평방을 포함하지만, 특별히 한정되지 않는다.
본 실시예의 질화물 반도체 발광 소자의 제조 방법에서, 특히 중요한 단계에 대하여 이하에 설명한다. 먼저, 그 배경에 대하여 설명한다.
전술한 바와 같이, 본 발명의 발명자들은, 특허문헌 1에 기재되어 있는 성장 조건 하에서 준비된 AlN 버퍼층의 표면에, 단면이 육각 형상인 다수의 돌기가 존재하고 있음을 알았다. 또한, 본 발명의 발명자들은, 특허문헌 1에 기재되어 있는 성장 조건 하에서 준비한 AlN 버퍼층을 구비하고 칩 크기가 350㎛ 평방의 자외선 발광 다이오드를 시제품을 준비하고, 그 전류-전압 특성을 측정하였다. 본 발명의 발명자들은 자외선 발광 다이오드의 일부는 누설 전류가 크고, 구동 전류를 증가시킨 때 단락하고, 발광하지 않는다는 것을 알았다.
상기한 문제점을 감안하여, 본 발명의 발명자들은, 본 실시형태의 질화물 반도체 발광 소자의 제조 방법에 있어서, 제1 단계에서의 기판 온도가 버퍼층인 AlN층(2)의 표면 상태에 부여하는 영향을 분명히하는 것을 목적으로 하여 다음의 실험을 행하였다.
제1 단계에서의 기판 온도를 상이하게 하여, 오프각 0°의 c 면 사파이어 기판으로 형성된 단결정 기판(1)의 표면(101) 위에, AlN층(2)을 성장시켜 샘플을 준비하였다. 샘픔을 반응로로부터 인출하고, 각 샘플의 AlN층(2)의 표면(201)을 광학 현미경으로 관찰하였다. 도 2 A∼D는 관찰된 광학 현미경 이미지를 나타낸다. 도 2의 A∼D는 각각, 기판 온도가 980℃, 1100℃, 1170℃, 및 1280℃인 샘플의 광학 현미경 이미지이다. 도 2의 A∼D의 화살표는 돌기가 관찰되었는 곳을 가리킨다. 각 샘플을 웨이퍼 상태에서 관찰하였다. 도 2의 A∼D는 AlN층(2)의 표면(201)의 중앙부를 관찰한 각 샘플의 광학 현미경 이미지이다. AlN층(2)을 형성할 때, 전술한 제3 단계의 기판 온도는 1280℃, 제2 단계의 기판 온도는 1250℃였다. 다른 성장 조건은 전술한 단계 (3)∼(5)에서 예시한 조건과 동일하고, AlN층(2)의 두께는 4㎛였다. 그리고, 추가적인 샘플을, 제1 단계의 기판 온도를 1000℃ 및 1150℃로 한 조건 하에서 준비하였다.
제1 단계의 기판 온도가 1150℃, 1170℃ 및 1280℃인 샘플에서는, AlN층(2)의 표면(201)에 직경 수 ㎛의 다수의 돌기가 관찰되었다. 그 결과는, 제1 단계의 기판 온도가 1150℃보다 높은 경우에, 기판 온도가 높아짐에 따라 돌기의 밀도가 높아짐을 보여준다. 제1 단계의 기판 온도가 980℃, 1000℃, 및 1100℃인 샘플에서는, AlN층(2)의 표면(201)에 돌기는 관찰되지 않았다. 그러나, 제1 단계의 기판 온도가 980℃인 샘플에서는, 다수의 균열이 관찰되었다. 균열은 아마 AlN 결정핵(2a)의 밀도 증가로 인한 관통 전위 밀도의 증가 및 인장 응력(tensile stress)에 기인하여 발생하였을 것이다.
표 1은 제1 단계의 기판 온도, 돌기의 밀도, 및 균열의 유무 사이의 관계를 나타낸다.
[표 1]
Figure 112014004082935-pct00001
칩 크기가 1㎜ 평방인 고출력 질화물 반도체 발광 소자의 제조를 고려할 때, 웨이퍼 면에 돌기가 균일하게 분포되어 있다고 가정하면, 돌기 밀도가 100개/cm2보다 크면 모든 질화물 반도체 발광 소자(칩)에 적어도 1개의 돌기가 존재한다. 칩 크기 350㎛ 평방인 질화물 반도체 발광 소자의 제조에 관한 다른 경우에는, 웨이퍼 면에 돌기가 균일하게 분포되어 있다고 가정하면, 돌기 밀도가 1000개/cm2보다 크면 모든 질화물 반도체 발광 소자(칩)에 적어도 1개의 돌기가 존재한다.
그래서, AlN층(2), 제1 질화물 반도체층(3), 발광층(4), 전자 차단층(5), 제2 질화물 반도체층(6), p형 접촉층(7), 제1 전극(13), 제2 전극(16), 제1 패드 및 제2 패드를 포함하는 발광 다이오드 구조를 가지는 질화물 반도체 발광 소자를 평가하였다. 질화물 반도체 발광 소장 중 하나는 제1 단계의 기판 온도가 1280℃인 샘플과 동일한 조건 하에서 성장된 AlN층(2)을 가지고, 다른 것은 제1 단계의 기판 온도가 1100℃인 샘플과 동일한 조건 하에서 성장된 AlN층(2)을 가진다. 그 결과, 제1 단계의 기판 온도가 1280℃이었던 질화물 반도체 발광 소자(이하, 비교예의 질화물 반도체 발광 소자라고 함)에서는, 수 mA의 전류를 흘렸을 때, 단락(절연 파괴)이 일어났고, 따라서 발광이 관측되지 않았다. 이에 반해, 제1 단계의 기판 온도가 1100℃이었던 질화물 반도체 발광 소자(이하, 구체예의 질화물 반도체 발광 소자라고 함)에서는, 20 mA의 전류를 흘렸어도 단락(절연 파괴)은 일어나지 않았고, 발광도 관측되었다.
그래서, 본 발명의 발명자들은, 전술한 돌기가 질화물 반도체 발광 소자의 전기적 특성의 신뢰성에 상당한 영향을 주는 것으로 가정하였다.
본 발명의 발명자들은, 제1 단계의 기판 온도가 1280℃이었던 질화물 반도체 발광 소자에서 발생된 절연 파괴된 원인을 알아내기 위해, 비교예의 질화물 반도체 발광 소자를 주사 전자 현미경(Scanning Electron Microscope, SEM) 및 주사 투과형 전자 현미경(Scanning Transmission Electron Microscope, STEM)으로 분석하였다. 도 3의 A는 조감도 SEM 이미지이고, 도 3의 B는 단면 STEM 이미지이다.
도 3의 A로부터 알 수 듯이, 비교예의 질화물 반도체 발광 소자의 발광 다이오드 구조의 표면에 형성된 것이, 전술한 돌기(protrusion)에 기인하여 발생한 것으로 가정하였던 돌출부(proiection)인 것이 확인되었다. 이 돌출부는, 평면에서 볼 때 육각 형상이고, 높이가 수백 ㎚인 것을 알았다. 또한, 몇몇 돌출부에는, 평면에서 볼 때, 중앙 부분에 작은 돌기 부분이 있는 것이 관찰되었다. 도 3의 B는 이 작은 돌기 부분을 포함하는 단면을 나타내는 단면 STEM 이미지이다.
도 3의 B로부터는, 전술한 돌출부가 단결정 기판(1)과 AlN층(2) 사이의 계면에 가까운 곳을 시작점으로 하여 성장된 결정의 선단 부분(tip portion)인 것을 알았다. 또한, AlN층(2)의 결정 부분에서는, 단결정 기판(1)의 표면(101)으로부터 이격됨에 따라 단면적(斷面績)이 커지는 형상을 가진다는 것을 알았다. 도 3의 B로부터는, 이 결정과 그 결정을 둘러싸는 물질 사이의 경계에 갭이 형성되었음을 확인하였다. 도 3의 B로부터는, 이 결정에는 발광층(4) 등이 관찰되지 않고, 발광 다이오드 구조가 형성되지 않았음을 알았다.
또한, 비교예의 질화물 반도체 발광 소자의 결함 평가를 위하여, 비교예의 질화물 반도체 발광 소자를 수산화칼륨(KOH) 용액에 침지시켰다. 그 다음에, 질화물 반도체 발광 소자를 수산화 칼륨 용액으로부터 인출하여, 수세(水洗)하고 건조하였다. 그 후, 질화물 반도체 발광 소자를 광학 현미경으로 관찰하였다. 관찰 결과, 전술한 결정의 부분은 선택적으로 에칭되어 소실되었고 돌출부가 없는 부분은, 관통 전위가 발생되는 위치로 생각되는 위치에 형성된 피트(pit)를 제외하고는 거의 평탄한 것이 확인되었다. 일반적으로, III족 극성의 질화물 반도체 결정은 KOH 용액에 대한 내성(resistance)이 높지만, V족 극성의 질화물 반도체 발광 소자는 KOH 용액에 대한 내성이 낮아 에칭되기 쉬운 것이 알려져 있다. 즉, N 극성의 질화물 반도체 결정이 Al 극성의 그것에 비해 KOH 용액에 의한 에칭 속도(etching rate)가 높으므로, 선택 에칭이 가능하다. 따라서, 본 발명의 발명자들은, 전술한 결정이 N 극성의 AlN 결정인 것으로 생각하였다. 또한, 본 발명의 발명자들은, AlN층(2)을 형성하는 단계에서, 돌기가 N 극성을 가지고 돌기가 없는 영역이 Al 극성을 가지는 것으로 결론지었다.
이상으로부터, 본 발명의 발명자들은, 비교예의 질화물 반도체 발광 소자에 단락이 발생하는 원인으로서, 제2 전극(16)이 일부가 전술한 갭 내로 연장되도록 형성된다는 사실과 발광 다이오드 구조가 형성되어 있지 않은 결정을 포함하는 경로를 전류가 흐른다는 사실을 생각하였다. 그 결과, 본 발명의 발명자들은, N 극성의 AlN 결정(2b)(도 1의 B 참조)의 발생을 억제하는 것이, 질화물 반도체 발광 소자의 전기적 특성의 신뢰성을 향상시키는 데 중요하다고 결론지었다.
또한, 구체예의 질화물 반도체 발광 소자의 AlN층(2)의 품질을 평가하기 위하여, AlN층(2)이 노출되어 있는 샘플을 준비하고, 혼합 전위 및 에지 전위(edge dislocation)의 밀도를 반영하는 AlN (10-12) 면에 대한 X선 회절의 ω스캔(결정의 c 축 방향의 변동 정도를 나타낸 지표)를 수행하였다. 도 4는 그 결과 X선 요동 곡선(X-ray rocking curve, XRC) 차트이다.
도 4는 AlN (10-12) 면에 대한 ω스캔 X선 회절에 의해 취득된 X선 요동 곡선의 반치폭이 438arcsec인 X선 요동 곡선을 나타낸다. 마찬가지로, AlN (0002) 면에 대한 ω스캔 X선 회절을 수행하였고, 결과 X선 요동 곡선(도시하지 않음)의 반치폭은 178arcsec였다.
본 발명의 발명자들은, AlN (10-12) 면에 대한 ω스캔 X선 회절에 의한 X선 요동 곡선의 반치폭이 500arcsec보다 큰 AlN층을 버퍼층으로서 가지는 발광 다이오드 구조는, X선 요동 곡선의 반치폭이 500arcsec 이하인 AlN층을 가지는 발광 다이오드 구조보다, 광출력이 상당인 낮은 것을 확인하였다. 따라서, 구체예의 질화물 반도체 발광 소자의 AlN층(2)에서는, 혼합 전위 및 에지 전위의 밀도가 아마 감소되고, 따라서 관통 전위의 밀도가 감소되어 양호한 품질(이 경우에, 결정 품질)을 얻을 수 있을 것으로 보인다. 그러므로, 본 실시예의 질화물 반도체 발광 소자의 제조 방법에 의하면, 고품질의 버퍼층인 AlN층(2)의 표면(201) 위에 발광 다이오드 구조를 형성할 수 있고, 또한 관통 전위에 기인하는 비발광 재결합 중심의 수를 감소시킬 수 있다. 그 결과로서, 발광 효율을 향상시킬 수 있는 질화물 반도체 발광 소자를 얻을 수 있다.
전술한 구체예의 질화물 반도체 발광 소자를 복수 형성한 웨이퍼를 제조하고, 웨이퍼의 분할로 얻은 질화물 반도체 발광 소자(칩) 중 20개의 질화물 반도체 발광 소자 각각을, 캔 패키지(can package)의 TO-5의 스템(stem)에 플립칩(flip chip) 실장하였다. 그리고, 질화물 반도체 발광 소자에 20mA의 직류 전류를 인가했을 때의 전 광속(total flux)을, 출력 교정된 적분구(integrating sphere)를 사용하여 측정하고, 이 측정 결과에 기초하여 광출력을 계산하였다. 도 5는 질화물 반도체 발광 소자 중 하나에 20mA의 직류 전류를 인가했을 때의 발광 스펙트럼을 나타낸다. 도 5는 짙은 자외선 영역의 262㎚ 부근에서 관찰된 스펙트럼을 나타낸다. 또한, 질화물 반도체 발광 소자의 광출력은 0.9mW이며, 따라서 구체예가 종래의 소자보다 높은 광출력을 제공하였다는 것을 알았다. 모든 질화물 반도체 발광 소자에 대하여 마찬가지로 측정하여, 유사한 출력을 얻었고, 질화물 반도체 발광 소자의 고장(예를 들면, 단락 회로)은 일어나지 않았다.
이상의 결과로부터, 본 실시예에 따른 질화물 반도체 발광 소자의 제조 방법에 있어서, 버퍼층의 역할을 하는 양호한 표면을 가지는 AlN층(2)을 형성하기 위해, 제1 단계의 기판 온도를 나타내는 제1 소정 온도는 1000℃에서 1150℃의 범위 내에 드는 것이 바람직하고, 1000℃에서 1100℃의 범위 내에 드는 것이 더욱 바람직하다. 제1 소정 온도가 1000℃에서 1150℃까지의 범위에 드는 경우, 웨이퍼의 분할로 얻은 칩 크기가 350㎛ 평방인 질화물 반도체 발광 소자에 돌기가 형성될 가능성이 극히 낮아질 것이므로, 수율을 향상시킬 수 있다. 제1 소정 온도가 1000℃에서 1100까지의 범위 내에 드는 경우, 웨이퍼의 분할로 얻은 칩 크기가 350㎛ 평방 또는 1㎜ 평방인 질화물 반도체 발광 소자에 돌기가 형성될 가능성이 극히 낮아질 것이므로, 수율을 향상시킬 수 있다. 게다가, AlN층(2)의 성장 시에 돌기가 형성될 가능성은, 기판 온도는 물론, V/III 비(이 경우에, Al 원료 가스에 대한 N 원료 가스의 몰비), Al 원료 가스의 공급량, 성장 압력 등의 파라미터를 포함하는 성장 조건에 의존한다. 그러나, 단결정 기판(1)의 표면(101) 위에 Al 원자를 확산시키기 위해, Al 원자에 운동 에너지를 기판 온도로 부여하는 것이 필요하다. 운동 에너지가 작은 경우, 비록 기판 온도 이외의 파라미터를 변화시켜도, 확산 거리가 짧으므로, AlN 결정핵(2a)의 밀도를 제어하는 것이 어렵다. 따라서, 기판 온도가 가장 본질적인 파라미터인 것으로 생각된다.
전술한 바와 같이, 본 실시예에 따른 질화물 반도체 발광 소자의 제조 방법은 다음의 질화물 반도체 발광 소자의 제조 방법이다. 질화물 반도체 발광 소자는, 단결정 기판(1); 단결정 기판(1)의 표면(101) 위에 형성된 AlN층(2); AlN층(2)의 표면(201) 위에 형성된 제1 도전형의 제1 질화물 반도체층(3); 제1 질화물 반도체층(3)의 AlN층(2)과는 반대 측의 면(301)에 형성된 AlGaN계 재료로 이루어지는 발광층(4); 및 발광층(4)의 제1 질화물 반도체층(3)과는 반대 측의 면(401)에 형성된 제2 도전형의 제2 질화물 반도체층(6)을 포함한다. 이 질화물 반도체 발광 소자의 제조 방법은, 준비되어 반응로 내에 설치된 단결정 기판 위에 AlN층(2)을 형성하는 단계를 포함한다. 이 단계는, Al 원료 가스와 N 원료 가스를 반응로 내에 공급하여 단결정 기판(1)의 표면 위에 AlN층의 일부가 되는 Al 극성의 AlN 결정핵의 군을 형성하는 제1 단계; 및 제1 단계 후에, Al 원료 가스와 N 원료 가스를 반응로 내에 공급하여 단결정 기판의 표면 위에 AlN층을 형성하는 제2 단계를 포함한다. 제1 단계에서는, 단결정 기판(1)의 온도인 기판 온도를, N 극성의 AlN 결정(2b)의 성장을 억제하는 제1 소정 온도로 선택한다. 이로써, AlN층을 성장 초기에서부터 1300℃에서 성장시키는 경우와 달리, 단결정 기판(1)의 표면(101)의 열화를 방지할 수 있다. 따라서, 본 실시예에 따른 질화물 반도체 발광 소자의 제조 방법에 따르면, 질화물 반도체 발광 소자의 전기적 특성의 신뢰성을 향상시킬 수 있다.
이 질화물 반도체 발광 소자의 제조 방법에 있어서는, 단결정 기판(1)이 c 면사파이어 기판인 것이 바람직하고, 제1 소정 온도가 1000℃에서 1150℃까지의 범위 내에 드는 것이 바람직하다. 이로써, N 극성의 AlN 결정(2b)의 발생을 억제할 수 있다. 또한, 양호한 표면 상태를 가지고 관통 전위의 밀도가 작은 AlN층(2)을 형성할 수 있다. 결과적으로, 질화물 반도체 발광 소자의 전기적 특성의 신뢰성을 향상시킬 수 있다. 또, 제1 소정 온도는, 1000℃에서 1100℃까지의 범위 내에 드는 것이 더욱 바람직하다. 이로써, N 극성의 AlN 결정의 발생을, 더욱 확실하게 억제할 수 있다. 또한, 단결정 기판(1)이 c 면 사파이어 기판이므로, 단결정 기판(1)이 자외광의 투과성이 우수하다. 따라서, 고효율의 질화물 반도체 발광 소자를 제공할 수 있다.
본 실시예의 질화물 반도체 발광 소자의 제조 방법은, 제1 단계와 제2 단계 사이에 제1 단계를 통해 형성된 AlN 결정핵(2a)의 크기를 증대시키는 단계인 제3 단계를 포함하는 것이 바람직하다. 이로써, AlN 결정핵(2a)의 크기를 제1 단계와는 다른 단계에서 제어할 수 있고, AlN 결정핵(2a)의 크기에 대한 제어성을 향상시키고, AlN층(2)의 두께의 설계 유연성을 향상시킨다.
이 질화물 반도체 발광 소자의 제조 방법에 있어서, 제3 단계에서는, Al 원료 가스와 N 원료 가스를 공급하여 AlN 결정핵(2a)의 크기를 증대시키도록 하고, 기판 온도를 제1 소정 온도보다 높은 제2 소정 온도로 선택하는 것이 바람직하다. 이로써, Al 원자의 확산 길이가, 제2 소정 온도가 제1 소정 온도보다 낮은 경우의 그것보다 크므로, Al 원자의 확산을 촉진시킬 수 있다. 따라서, 제3 단계에서, 제1 단계를 통해 형성된 AlN 결정핵(2a)에, Al 원자를 성공적으로 공급할 수 있고, 새로운 AlN 결정핵(2a)의 발생을 억제할 수 있다. 그 결과, 관통 전위 밀도가 적은 고품질의 AlN층(2)을 형성할 수 있고, 질화물 반도체 발광 소자의 전기적 특성의 신뢰성을 향상시킬 수 있다.
이 질화물 반도체 발광 소자의 제조 방법에 있어서, 제3 단계에서는, Al 원료 가스와 N 원료 가스를 공급하는 데 있어서, Al 원료 가스를 연속하여 공급하고 N 원료 가스를 간헐적으로 공급하는 것이 바람직하다. 이로써, N 원료 가스가 Al 원료 가스와 마찬가지로 연속하여 공급되는 경우와는 대조적으로, Al 원자의 확산를 더욱 촉진시킬 수 있다.
이 질화물 반도체 발광 소자의 제조 방법에 있어서, 제2 단계는, Al 원료 가스를 연속하여 공급하는 한편 N 원료 가스를 간헐적으로 공급하는 제1 부단계; 및, 제1 부단계 후에, Al 원료 가스 및 N 원료 가스 각각을 연속하여 공급하는 제2 부단계를 포함하는 것이 바람직하다. 이로써, 제1 부단계에서는 Al 원자의 확산을 촉진시켜 가로 방향의 성장 속도를 증가시킬 수 있으므로, 인접 AlN 결정핵 사이의 갭을 매립하여 AlN층을 막 형상으로 형성한다. 제2 부단계에서는 세로 방향의 성장 속도를 증가시킬 수 있으므로, 필요한 두께의 AlN층을 형성하는 데 필요한 시간을 단축시킬 수 있다. 따라서, 향상된 생산성으로 양호한 평탄성을 가지는 AlN층을 형성할 수 있다.
또한, 본 실시예의 웨이퍼는 복수의 질화물 반도체 발광 소자를 포함한다. 각각의 질화물 반도체 발광 소자는, 단결정 기판(1); 단결정 기판(1)의 표면(101) 위에 형성된 AlN층(2); AlN층(2)의 표면(201) 위에 형성된 제1 도전형의 제1 질화물 반도체층(3); 제1 질화물 반도체층(3)의 AlN층(2)과는 반대 측(301)에 형성된 AlGaN계 재료로 이루어지는 발광층(4); 및 발광층(4)의 제1 질화물 반도체층(3)과는 반대 측(401)에 형성된 제2 도전형의 제2 질화물 반도체층(6)을 포함한다. 본 실시예의 웨이퍼는, AlN층(2)에서의 N 극성의 AlN 결정의 밀도가 1000개/cm2 이하이며, AlN층(2)의 AlN (10-12) 면에 대한 ω스캔 X선 회절로 얻은 X선 요동 곡선의 반치폭이 500arcsec 이하이다. 따라서, 본 실시예의 웨이퍼에 따르면, 향상된 전기적 특성의 신뢰성 및 높은 광출력의 질화물 반도체 발광 소자를 얻을 수 있다. 또한, 이 웨이퍼에 따르면, 웨이퍼당 질화물 반도체 발광 소자의 수율을 증가시킬 수 있으므로, 저비용으로 질화물 반도체 발광 소자를 생산할 수 있다.
또한, 본 실시예의 질화물 반도체 발광 소자는, 단결정 기판(1); 단결정 기판(1)의 표면 위에 형성된 AlN층(2); AlN층(2)의 표면(201) 위에 형성된 제1 도전형의 제1 질화물 반도체층(3); 제1 질화물 반도체층(3)의 AlN층(2)과는 반대 측(301)에 형성된, AlGaN계 재료로 이루어지는 발광층(4); 및 발광층(4)의 제1 질화물 반도체층(3)과는 반대 측(401)에 형성된, 제2 도전형의 제2 질화물 반도체층(6)을 포함한다. 본 실시예의 질화물 반도체 발광 소자에서는, AlN층이 N 극성의 AlN 결정을 포함하고, AlN층의 AlN 결정의 밀도가 1000개/cm2 이하이며; AlN층의 AlN (10-12) 면에 대한 ω스캔 X선 회절에 의해 얻은 X선 요동 곡선의 반치폭이 500arcsec 이하이다. 이로써, 본 실시예의 질화물 반도체 발광 소자는 향상된 전기적 특성 및 높은 광출력을 가질 수 있다.
실시예의 질화물 반도체 발광 소자에서는, 발광층(4)의 발광 파장이 210㎚에서 360㎚의 범위 내에 들므로, 발광 파장이 자외선 영역인 발광 다이오드를 제조할 수 있다. 따라서, 이 발광 다이오드는 수은 램프와 엑시머 램프 등의 짙은 자외선 광원의 대체 광원으로서 사용될 수 있다.
유의할 것은, 본 발명에서 사용된 가스는 각 단계에서의 온도에서 기화할 수 있거나, 재료를 반응로 내에 쉽게 공급되도록 기화될 수 있는 재료를 포함하므로, 실온에서 액체나 고체 형태인 재료를 상기 가스에서 제외해서는 안 된다는 것이다.

Claims (10)

  1. 질화물 반도체 발광 소자의 제조 방법으로서,
    상기 질화물 반도체 발광 소자는,
    단결정 기판;
    상기 단결정 기판의 표면 위에 형성된 AlN층;
    상기 AlN층 위에 형성된 제1 도전형(electrical conductivity type)의 제1 질화물 반도체층;
    상기 제1 질화물 반도체층의 상기 AlN층과는 반대 측에 형성된, AlGaN계 재료로 이루어지는 발광층; 및
    상기 발광층의 상기 제1 질화물 반도체층과는 반대 측에 형성된 제2 도전형의 제2 질화물 반도체층을 포함하고,
    상기 방법은, 상기 단결정 기판을 준비하여 반응로(reactor) 내에 배치하고 가열하여 상기 단결정 기판의 한 표면을 세정한 후에 상기 AlN층을 형성하는 단계를 포함하고,
    상기 단계는,
    Al 원료 가스(source gas)와 N 원료 가스를 상기 반응로에 공급하여, 상기 단결정 기판의 상기 표면 위에 상기 AlN층의 일부가 되는 Al 극성의 AlN 결정핵의 군(group)을 생성하는 제1 단계; 및
    상기 제1 단계 후에, 상기 Al 원료 가스와 상기 N 원료 가스를 공급하여 상기 단결정 기판의 상기 표면 위에 상기 AlN층을 형성하는 제2 단계
    를 포함하며,
    상기 단계는,
    상기 제1 단계와 상기 제2 단계 사이에, 상기 제1 단계를 통해 생성된 상기 AlN 결정핵의 크기를 증대시키는 제3 단계를 더 포함하고,
    상기 제1 단계에서, 상기 단결정 기판의 온도인 기판 온도를 N 극성의 AlN 결정의 성장을 억제하는 제1 소정(predetermined) 온도로 선택하고, 상기 Al 원료 가스의 계속적인 공급 기간 동안에 상기 N 원료 가스를 상기 반응로에 간헐적으로 공급하며,
    상기 제3 단계에서, 상기 Al 원료 가스와 상기 N 원료 가스를 공급하여 상기 AlN 결정핵의 크기를 증대시키고, 상기 기판 온도를 상기 제1 소정 온도보다 높은 제2 소정 온도로 선택하는,
    질화물 반도체 발광 소자의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 단결정 기판이 c 면 사파이어 기판이며,
    상기 제1 소정 온도가 1000℃에서 1150℃까지의 범위 내에 드는, 질화물 반도체 발광 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 단결정 기판이 c 면 사파이어 기판이며;
    상기 제1 소정 온도가 1000℃에서 1100℃까지의 범위 내에 드는, 질화물 반도체 발광 소자의 제조 방법.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제3 단계에서, 상기 Al 원료 가스를 연속하여 공급하는 한편 상기 N 원료 가스를 간헐적으로 공급하는 방식으로, 상기 Al 원료 가스와 상기 N 원료 가스를 공급하는, 질화물 반도체 발광 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 제2 단계는,
    상기 Al 원료 가스를 연속하여 공급하는 한편 상기 N 원료 가스를 간헐적으로 공급하는 제1 부단계(sub-step); 및
    상기 제1 부단계 후에, 상기 Al 원료 가스 및 상기 N 원료 가스 각각을 연속하여 공급하는 제2 부단계를 포함하는, 질화물 반도체 발광 소자의 제조 방법.
  9. 제1항의 질화물 반도체 발광 소자의 제조 방법으로 준비된 웨이퍼로서,
    상기 웨이퍼는 복수의 질화물 반도체 발광 소자를 포함하고,
    각각의 상기 질화물 반도체 발광 소자는,
    상기 단결정 기판;
    상기 단결정 기판의 상기 표면 위에 형성된 상기 AlN층;
    상기 AlN층 위에 형성된 상기 제1 도전형의 상기 제1 질화물 반도체층;
    상기 제1 질화물 반도체의 상기 AlN층과는 반대 측에 형성된, 상기 AlGaN계 재료로 이루어지는 상기 발광층; 및
    상기 발광층의 상기 제1 질화물 반도체층과는 반대 측에 형성된 상기 제2 도전형의 상기 제2 질화물 반도체층
    을 포함하고,
    상기 AlN층에서의 상기 N 극성의 AlN 결정의 밀도가 1000개/cm2 이하이며;
    상기 AlN층의 AlN (10-12) 면에 대한 ω스캔 X선 회절에 의해 취득된 X선 요동 곡선의 반치폭(full width at half maximum of X-ary rocking curve)이 500arcsec 이하인,
    웨이퍼.
  10. 제1항의 질화물 반도체 발광 소자의 제조 방법으로 준비된 질화물 반도체 발광 소자로서,
    상기 질화물 반도체 발광 소자는,
    상기 단결정 기판;
    상기 단결정 기판의 표면 위에 형성된 상기 AlN층;
    상기 AlN층 위에 형성된 상기 제1 도전형의 상기 제1 질화물 반도체층;
    상기 제1 질화물 반도체의 상기 AlN층과는 반대 측에 형성된, 상기 AlGaN계 재료로 이루어지는 상기 발광층; 및
    상기 발광층의 상기 제1 질화물 반도체층과는 반대 측에 형성된 상기 제2 도전형의 상기 제2 질화물 반도체층
    을 포함하고,
    상기 AlN층은 N 극성의 AlN 결정을 포함하고, 상기 AlN층의 상기 AlN 결정의 밀도는 1000개/cm2 이하이며;
    상기 AlN층의 AlN (10-12) 면에 대한 ω스캔 X선 회절에 의해 취득된 X선 요동 곡선의 반치폭이 500arcsec 이하인,
    질화물 반도체 발광 소자.
KR1020147001083A 2011-07-05 2012-07-05 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자 KR101646064B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-149506 2011-07-05
JP2011149506A JP5995302B2 (ja) 2011-07-05 2011-07-05 窒化物半導体発光素子の製造方法
PCT/JP2012/067165 WO2013005789A1 (ja) 2011-07-05 2012-07-05 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
KR20140021715A KR20140021715A (ko) 2014-02-20
KR101646064B1 true KR101646064B1 (ko) 2016-08-05

Family

ID=47437135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147001083A KR101646064B1 (ko) 2011-07-05 2012-07-05 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자

Country Status (6)

Country Link
US (1) US9293646B2 (ko)
EP (1) EP2731151B1 (ko)
JP (1) JP5995302B2 (ko)
KR (1) KR101646064B1 (ko)
CN (1) CN103718312B (ko)
WO (1) WO2013005789A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
JP2014154591A (ja) * 2013-02-05 2014-08-25 Asahi Kasei Corp ＧａＮ薄膜の製造方法及びＧａＮ薄膜
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
CN103710747B (zh) * 2013-12-02 2016-06-08 中国电子科技集团公司第五十五研究所 一种n源间隔输送制备氮化物单晶薄膜及方法
JP6475928B2 (ja) * 2014-07-01 2019-02-27 Ｄｏｗａホールディングス株式会社 電子線励起型発光エピタキシャル基板及びその製造方法、並びに電子線励起型発光装置
US9568465B2 (en) 2014-08-21 2017-02-14 Sharp Kabushiki Kaisha Breath analyser and detection methods
JP6390472B2 (ja) * 2015-03-09 2018-09-19 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP6567315B2 (ja) * 2015-04-08 2019-08-28 Ｄｏｗａホールディングス株式会社 紫外線発光装置
JP2017028076A (ja) * 2015-07-22 2017-02-02 株式会社トクヤマ Ｉｉｉ族窒化物発光素子の製造方法
JP6092961B2 (ja) * 2015-07-30 2017-03-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR102041283B1 (ko) * 2015-11-12 2019-11-06 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법 및 ⅲ족 질화물 반도체 기판
CN105428481B (zh) * 2015-12-14 2018-03-16 厦门市三安光电科技有限公司 氮化物底层及其制作方法
CN105489723B (zh) * 2016-01-15 2018-08-14 厦门市三安光电科技有限公司 氮化物底层及其制作方法
JP6693618B2 (ja) * 2016-02-01 2020-05-13 国立研究開発法人理化学研究所 エピタキシャル基板の製造方法
KR102092517B1 (ko) 2017-02-15 2020-03-23 소코 가가쿠 가부시키가이샤 질화물 반도체 자외선 발광 소자의 제조 방법 및 질화물 반도체 자외선 발광 소자
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6483913B1 (ja) * 2017-05-26 2019-03-13 創光科学株式会社 テンプレートの製造方法
WO2019049653A1 (ja) 2017-09-11 2019-03-14 Tdk株式会社 基板及び発光素子
EP3707756B1 (en) * 2017-11-07 2022-08-24 Gallium Enterprises Pty Ltd Buried activated p-(al,in)gan layers
JP6686172B2 (ja) * 2017-11-22 2020-04-22 創光科学株式会社 窒化物半導体発光素子
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
JP6391207B1 (ja) * 2018-02-14 2018-09-19 創光科学株式会社 窒化物半導体紫外線発光素子
TWI774759B (zh) 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法
CN110544719A (zh) * 2019-09-16 2019-12-06 河北工业大学 一种GaN基PIN二极管器件结构及其制备方法
JP2021197531A (ja) * 2020-06-18 2021-12-27 豊田合成株式会社 発光素子及びその製造方法
JP7245214B2 (ja) * 2020-11-20 2023-03-23 日機装株式会社 窒化物半導体発光素子の製造方法
JP7450081B1 (ja) 2023-02-28 2024-03-14 日機装株式会社 窒化物半導体発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054780A (ja) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
WO2011037251A1 (ja) * 2009-09-28 2011-03-31 株式会社トクヤマ 積層体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174202A (ja) * 1997-08-29 1999-03-16 Sharp Corp 窒化ガリウム系ｉｉｉ−ｖ族化合物半導体の気相成長装置並びに窒化ガリウム系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP4997621B2 (ja) * 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
CN100530722C (zh) * 2006-12-29 2009-08-19 上海蓝光科技有限公司 发光二极管器件结构及其制作方法
US20080199993A1 (en) * 2007-02-21 2008-08-21 Benjamin Heying Protective layer in device fabrication
US20100133506A1 (en) * 2007-06-15 2010-06-03 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
EP2477236A4 (en) * 2009-09-07 2015-07-22 Panasonic Ip Man Co Ltd MULTILAYER NITRIDE SEMICONDUCTOR STRUCTURE, METHOD FOR THE PRODUCTION THEREOF AND LIGHT-EMITTING NITRIDE-SEMICONDUCTOR ELEMENT
JP5374432B2 (ja) 2010-03-31 2013-12-25 パナソニック株式会社 電子デバイスおよびその製造方法
JP5849215B2 (ja) 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054780A (ja) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
WO2011037251A1 (ja) * 2009-09-28 2011-03-31 株式会社トクヤマ 積層体の製造方法

Also Published As

Publication number Publication date
JP2013016711A (ja) 2013-01-24
EP2731151B1 (en) 2016-11-30
US9293646B2 (en) 2016-03-22
US20140209857A1 (en) 2014-07-31
KR20140021715A (ko) 2014-02-20
EP2731151A4 (en) 2015-04-29
CN103718312B (zh) 2017-05-03
EP2731151A1 (en) 2014-05-14
CN103718312A (zh) 2014-04-09
WO2013005789A1 (ja) 2013-01-10
JP5995302B2 (ja) 2016-09-21

Similar Documents

Publication Publication Date Title
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP5634368B2 (ja) 半導体装置
KR101399250B1 (ko) 질소 화합물 반도체 발광 소자 및 그 제조 방법
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
WO2014178248A1 (ja) 窒化物半導体発光素子
JP5558454B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2015146069A1 (ja) 発光ダイオード素子
JP2007184353A (ja) 窒化物系化合物半導体素子の製造方法、および、窒化物系化合物半導体素子
JP4260276B2 (ja) 半導体素子及びその製造方法
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
JP2008288532A (ja) 窒化物系半導体装置
JP5839293B2 (ja) 窒化物発光素子及びその製造方法
JP2015115343A (ja) 窒化物半導体素子の製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP2011187993A (ja) 半導体発光素子および半導体発光素子の製造方法
US20230395750A1 (en) Light emitting element
JP2004179369A (ja) 半導体装置及びその製造方法
JP6103268B2 (ja) 窒化物発光素子及びその製造方法
JP5340351B2 (ja) 窒化物半導体装置
JP2009026956A (ja) 発光素子、発光素子のための基板生産物、および発光素子を作製する方法
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 4