JP4260276B2 - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP4260276B2 JP4260276B2 JP08277899A JP8277899A JP4260276B2 JP 4260276 B2 JP4260276 B2 JP 4260276B2 JP 08277899 A JP08277899 A JP 08277899A JP 8277899 A JP8277899 A JP 8277899A JP 4260276 B2 JP4260276 B2 JP 4260276B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- substrate
- crystal
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、p型もしくはn型GaN系化合物半導体を用いた半導体素子およびその製造方法に関する。
【0002】
【従来の技術】
近年、GaN系半導体を用いることにより、紫外域ないし緑色域で発光する発光素子に代表される半導体素子が種々提案されている。特開平7−94784号公報に開示された半導体素子の例を図7に示す。GaN単結晶基板71上面に、n型GaN系半導体72、GaN系半導体からなる発光層73、p型GaN系半導体74が順次積層される。さらにGaN単結晶基板71の下面にn電極75、p型GaN系半導体74の上面にp電極76が形成されることによって、青色レーザダイオード(LD)が構成されている。
【0003】
特開平7−94784号公報に記載の青色レーザダイオードでは、GaN系半導体用基板として、通常用いられているサファイア基板に変えて、GaN単結晶基板を用いることを特徴としている。GaN単結晶基板は、サファイア基板などの別の基体上にエピタキシャル成長された比較的厚いGaN結晶膜を用いることで得られている。このように、GaN単結晶基板を用いた青色レーザダイオードとすることで、電極を半導体素子の上下の位置に配置することができ、また、GaN単結晶基板上に成長されるGaN系半導体の結晶品質を向上できる点を特徴としている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の技術においては、GaN単結晶基板の結晶方位や、エピタキシャル成長時の成長方向について全く記載がなく、これらの適切な条件が明らかにされておらず、十分に高品質な半導体素子を得る方法が不明であった。
【0005】
本発明は、これらの条件を特定のものとすることで、従来知られてれていなかったGaN系半導体結晶の成長モードを実現し、これにより、ドーパントが添加されたGaN系半導体結晶の品質を高め、高品質な半導体素子を得ることを目的とする。
【0006】
【課題を解決するための手段】
本発明に係る半導体素子は、ウルツ鉱型結晶構造を有する基板としてのGaN系結晶膜と、前記基板としてのGaN系結晶膜上に形成されかつ不純物を添加したGaN系半導体層とを備えた半導体素子において、前記GaN系半導体層に接する前記基板としてのGaN系結晶膜の界面が(000−1)面であることを特徴とする。また、前記不純物を添加したGaN系半導体層はII族元素が添加されたp型GaN系半導体層であり、あるいは、前記不純物を添加したGaN系半導体層はIV族元素が添加されたn型GaN系半導体層である。
【0007】
本発明に係る半導体素子は、前記ウルツ鉱型結晶構造を有するGaN系結晶膜と、前記不純物を添加したGaN系半導体層との間に、GaN系半導体層を有することを特徴とする。前記GaN系半導体層はInを含むGaN系半導体層であり、前記GaN系半導体層の膜厚が3nm以下、またはInの組成が0.1以下であることを特徴とする。
【0008】
また、本発明の半導体素子は、ウルツ鉱型結晶構造を有するGaN系基板の一主面上に、n型GaN系半導体層と、GaN系発光層と、p型GaN系半導体層とを備え、前記GaN系基板の前記一主面は(000−1)面であることを特徴とする。また、前記p型GaN系半導体層上にp電極が形成されていることを特徴とする。
【0009】
また、本発明に係る半導体素子の製造方法は、ウルツ鉱型結晶構造を有する基板としてのGaN系結晶膜の(000−1)面上に、少なくともGaを含有する原料と、Nを含有する原料と、添加する不純物を含有する原料とを供給することにより、不純物を添加したGaN系半導体層をその[000−1]方向に向かってエピタキシャル成長させて形成することを特徴とする。
【0010】
本発明に係る半導体素子の製造方法は、GaN系以外のGaN系結晶成長用基体上に、ウルツ鉱型結晶構造のGaN系結晶膜をc軸方向にエピタキシャル成長形成させる工程と、前記GaN系以外のGaN系結晶成長用基体を除去することによってGaN系基板を得る工程と、前記GaN系基板の、前記GaN系以外のGaN系結晶成長用基体と接合していた面に、ウルツ鉱型結晶構造のGaN系半導体層をエピタキシャル成長形成する工程と、前記ウルツ鉱型結晶構造のGaN系半導体層上に、少なくともGaを含有する原料と、Nを含有する原料と、添加する不純物を含有する原料とを供給することにより不純物を添加したGaN系半導体層をエピタキシャル成長形成する工程と、を有することを特徴とする。
【0011】
また、前記添加する不純物を含有する原料はII族元素を含有する原料であり、前記不純物を添加したGaN系半導体層はp型GaN系半導体層であることを特徴とする。または、前記添加する不純物を含有する原料はIV族元素を含有する原料であり、前記不純物を添加したGaN系半導体層はn型GaN系半導体層であることを特徴とする。
さらに、本発明の半導体素子の製造に利用し得るエピタキシャル成長用の(000−1)主面を有するウルツ鉱型結晶構造の基板としてのGaN系結晶膜の製造方法は、GaN系結晶成長用基体上にウルツ鉱型結晶構造のGaN系結晶膜をその[0001]方向に向かって厚さ方向にエピタキシャル成長させて形成する工程と、そのエピタキシャル成長したGaN系結晶膜からGaN系結晶成長用基体を除去する工程と、GaN系結晶膜の主面であってGaN系結晶成長用基体に接していた側の主面を鏡面に加工してエピタキシャル成長用の(000−1)主面として供する工程とを有することを特徴とする。
【0012】
以下に、本明細書におけるウルツ鉱型結晶構造の結晶方位および結晶表面の表現方法を図3を参照しつつ説明する。図3は、GaNのウルツ鉱型結晶構造を示した図であり、<−1100>方向から見た時の断面を模式的に示したものである。紙面縦方向がc軸方向に、横方向がa軸方向に表わされている。図3において、白丸で表わされるのがGa原子101であり、黒丸で表わされるのがN原子102である。現実には、任意の原子から4本の結合手が最近接原子との間に伸びており、この任意原子が仮想的に考えた正四面体の中央に位置するとき、各結合手の伸びる方向は、正四面体の各頂点の方向になる。図3では、c軸に平行でない3本の結合手のうち一本が省略されており、よって一つの原子について3本の結合手のみが示されている。この内、紙面上でc軸に平行な結合手は、紙面に対して平行であり、残りの2本の結合手は紙面に平行ではない。つまり図3は、断面に現れている原子を模式的に表したものであって、図示されている全ての原子が同一面上にあるものではないことに注意されたい。ここで、c軸に平行な結合手に沿って、Ga原子を起点とし、N原子を終点とするベクトル(符号110)を定義したとき、この方向をc軸正方向、すなわち、[000+1]方向と定める。これと逆の方向は、[000−1]方向である。また、c軸に垂直な面が、表面に現われている結晶において、この面の垂直ベクトル(結晶から外部に向くものとする)が、[000+1]方向であるとき、この面を(000+1)面と定め、逆に、[000−1]方向であるとき、(000−1)面と定める。一般に、ウルツ鉱型結晶構造を有するGaN系結晶について、「[0001]」と表されていても、c軸正負方向について意識されていない場合がほとんどであり、よって、本明細書中では、c軸正負方向を明示するために上記のような表現を用いた。
【0013】
なお、本明細書中での記載において、(000−1)面等と表現される場合、上記の厳密な定義に則った結晶表面だけを表わしているわけではなく、若干のいわゆるオフアングルを有している場合も含む。また同様に、[000+1]方向、c軸方向等と表現される場合、必ずしも厳密な方向だけを表わしているわけではなく、数学的に定義された方向から若干のずれを有するものも含んでいる。
【0014】
本明細書中で、GaN系結晶もしくはGaN系半導体とは、GaNに代表されるIII族元素窒化物材料のことを示しており、AlxInyGa1-x-yN(0≦x,y≦1)の他、そのN元素の一部をAs、Pで置換したものを含む。
【0015】
本明細書中で記載するエピタキシャル成長法とは、基板上に結晶膜を成長する方法であって、VPE(気相エピタキシャル)法、CVD(化学気相デポジション)法、MOVPE(有機金属気相エピタキシャル)法、MOCVD(有機金属化学気相デポジション)法、Halide−VPE(ハロゲン化物気相エピタキシャル)法、HVPE(ハイドライド気相エピタキシャル)法、MBE(分子線エピタキシャル)法、MOMBE(有機金属分子線エピタキシャル)法、GSMBE(ガス原料分子線エピタキシャル)法、CBE(化学ビームエピタキシャル)法を含む。
【0016】
【発明の実施の形態】
〔実施の形態1〕
図1は、本発明の実施の形態1の半導体発光素子であるLED素子を示す断面図である。図1に示すように、n−GaN基板11の上面に、順次、n−GaN層12、InGaN発光層13、p−AlGaN層14、p−GaNコンタクト層15が積層形成されている。また、n−GaN基板11の下面にはn電極16が形成され、p−GaNコンタクト層15の上面には、p電極17が形成されている。また、符号21はn−GaN基板11の上面である(000−1)面、22はp−AlGaN層14の下地結晶の上面である(000−1)面、23はp−GaNコンタクト層15の最表面である(000−1)面である。
【0017】
次に、図2(a)から(d)を順次参照して、本実施の形態の半導体発光素子の製造方法を説明する。
【0018】
図2(a)は、サファイア基体20の表面に、通常GaN単結晶の形成に用いられているHVPE法により、n−GaN基板11となるGaN単結晶膜がエピタキシャル成長形成された状態を示す図である。このようなGaN単結晶膜を厚膜に成長する方法について以下に記す。まず、表面に周期的な開口を持つSiO2膜(図には示されない)(膜厚1μm)が形成されたサファイア基体20(2インチφ、厚み350μm程度)をHVPE装置内部に設置した後、サファイア基体20をH2フロー中、約1100℃の温度で熱クリーニングした。
【0019】
続いて、このHVPE装置の別の部分にて約700℃に保持されたGaに、Ga原料輸送担体としてのHClガス(100cc/分)およびキャリアガスとしてのH2(1000cc/分)を供給して得られたGa含有ガスと、NH3(2000cc/分)のN原料ガスと、SiH4のn型不純物原料ガスと、H2(10000cc/分)のキャリアガスとの混合ガスとを、1050℃に保持されたサファイア基体20上に供給してGaN単結晶膜の成長を3時間行った。得られたGaN単結晶膜は、[000+1]方向(図中に矢印で示されるのは、各結晶膜の成長方向である)に成長した厚さ500μm程度のウルツ鉱型結晶構造のGaN単結晶膜(2インチφ)であった。よって、そのGaN単結晶膜表面には(000+1)面24が出現していた。なお、本工程において、サファイア基体上に、周期的な開口を持つSiO2膜を設けたのは、約500μm程度というような比較的厚い膜をサファイア基体上に成長しても、GaN単結晶膜内にクラックが入らないようにするためである。また、本工程において成長と同時にSiが添加されたので、n型の導電型であるn−GaN基板11となるGaN単結晶膜が得られた。なお、公知のHVPE法のごとく、本工程において、あらかじめ、サファイア基体とSiO2膜との間にはGaNエピタキシャル成長層が設けられてもよく、製造行程は繁雑になるものの、得られるGaN単結晶膜の高品質化する。
【0020】
図2(b)は、サファイア基体20が除去されて得られたGaN基板11の状態を示す図である。あらかじめ、GaN単結晶膜の表面を数10μm程度ラッピングし、結晶成長工程により生じたGaN単結晶膜の厚み不均一を除去した。まず、粒度#400程度のダイヤモンドを電着した砥石を装着した研削盤を用いて、サファイア基板20を削って、サファイア基体20を厚み100μm程度まで薄くする。その後、粒径15μm程度のダイヤモンドスラリーを用いて、サファイア基体20を完全にラッピング除去し、ひき続いて、順次粒径を細かくしながら、最終的に粒径1/2μm程度にまで落として、GaN単結晶膜を削っていった。GaN単結晶膜を50μm程度以上、望ましくは100μm程度以上削りこむことにより、機械加工歪みがほぼ除去され、また、結晶成長初期時の結晶欠陥の多い領域を取り除くことができる。それから、さらに粒径の細かいダイヤモンドスラリーを用いたポリシング加工により、スクラッチ傷を除き、表面を鏡面にした。
【0021】
その後、加工にともなう欠陥を取り除くために、アルカリ性SiO2スラリーを用いたCMP(化学機械ポリシング)を適用し、これによりÅオーダーで平坦化された結晶成長用の面を得た。これに変えて、KOH溶液を用いたCMPを用いても良好な結果が得られ、また、両方のCMP工程を順次適用しても、良好な結果が得られた。
【0022】
この面はGaN単結晶膜の(000+1)面24の裏側の面にあたるウルツ鉱型結晶構造GaN系結晶の(000−1)面21である。こうして、図1におけるn−GaN基板11(2インチφ、厚さ約400μm)が得られた。以上のような工程で作製した半導体の製造方法によれば、GaN系以外のGaN系結晶成長用基体上にウルツ鉱型結晶構造のGaN系結晶膜をc軸方向、特に[000+1]方向にエピタキシャル成長形成した後、前述のGaN系以外のGaN系結晶成長用基体を除去し、GaN系以外のGaN系結晶成長用基体と接合していた面を結晶成長面としたウルツ鉱型結晶構造のGaN系結晶膜を基板として用いるので、(000−1)面を結晶面とした大面積の(本実施の形態では2インチφ)のGaN基板を工業的に、生産性よく製造することが可能となった。
【0023】
図2(c)は、GaN基板11の(000−1)面21上に、通常GaN結晶の形成に用いられているMOCVD法により、n−GaN層12、InGaN発光層13を順次エピタキシャル成長した状況を示す図である。このような成長法について以下に詳細に記す。n−GaN基板11をMOCVD成長装置にn−GaN基板11の上面を(000−1)面21とするように設置した後、n−GaN基板11を1100℃に保持し、H2雰囲気中で、表面のクリーニングを行った。続いて、基板温度1050℃にて、n−GaN基板11表面に、III族原料であるTMG(トリメチルガリウム)(50μmol/分)、N原料であるNH3(4000cc/分)、および、n型不純物原料としてのSiH4(1μmol/分)を、H2キャリアガスと共に供給し、n−GaN層12を4μm成長した。
【0024】
次いで、基板温度730℃にて、III族原料であるTMG(50μmol/分)およびTMI(トリメチルインジウム)(300μmol/分)、N原料であるNH3(8000cc/分)、n型不純物原料としてのSiH4(0.1μmol/分)をN2+H2キャリアガスと共に供給し、InGaN発光層13(In組成0.4)を1nm成長した。こうして、成長した各層は、GaN基板と結晶方位が一致したウルツ鉱型結晶構造を有しており、したがって、図2に示されるように、[000−1]方向に成長した層状結晶であった。また、その上面として、ウルツ鉱型結晶構造のGaN系半導体の(000−1)面22が表出した。
【0025】
図2(d)は、ウルツ鉱型結晶構造のGaN系半導体の(000−1)面22上に、MOCVD法により、p−AlGaN層14、p−GaNコンタクト層15を順次エピタキシャル成長した状況を示す図である。このような成長法について、以下に詳細に記す。上記工程に引き続いて、MOCVD成長装置内部で、基板温度750℃にて、ウルツ鉱型結晶構造GaN系結晶の(000−1)面22に、III族原料であるTMG(50μmol/分)、TMA(トリメチルアルミニウム)(90μmol/分)、N原料であるNH3(4000cc/分)、および、p型不純物原料としてのCp2Mg(ビスシクロペンタジエニルマグネシウム)(4μmol/分)を、N2+H2キャリアガスと共に供給し、p−AlGaN層14(Al組成0.2)を30nm成長した。
【0026】
次いで、基板温度1060℃にて、III族原料であるTMG(50μmol/分)、N原料であるNH3(4000cc/分)、n型不純物原料としてのCp2Mg(6μmol/分)をN2+H2キャリアガスと共に供給し、p−GaNコンタクト層15を0.4μm成長した。こうして、成長した各層は下地であるGaN基板ないしInGaN発光層と結晶方位が一致したウルツ鉱型結晶構造となっており、したがって、図2に示されるように、[000−1]方向に成長した層状結晶であった。また、その上面として、ウルツ鉱型結晶構造を有するGaN系半導体の(000−1)面23が表出した。こうして、発光素子ウェハーが完成した。
【0027】
その後、MOCVD装置から取り出された発光素子ウェハーを窒素雰囲気中700℃で20分間の熱処理を行った。これは半導体層中に混入した水素などの軽元素と不純物原子との結合を解除し、不純物の活性化をさらに高めるための工程である。この工程は必須なものではなく、キャリアガス種など選定された結晶成長条件によっては不要なものである。さらに、n−GaN単結晶基板11下面にn電極16を、p−GaNコンタクト層15上面にp電極17を形成した。ここでは、n電極16としてTi/Al/Mo/Au(Tiが半導体側)、p電極17としてPd(膜厚15nm)/Au(膜厚1μm)(Pdが半導体側)を用いた。また、n電極は光取り出しのために、被覆割合が10%程度である格子状の形態とした。窒素雰囲気中450℃〜750℃で、3分間、電極アニーリングを行った。こうして、図1に記載の半導体発光素子が完成した。
【0028】
本発明の半導体発光素子においては、発光部の大きさが150μm角のとき、室温にて注入電流20mAで、中心波長475nmの発光が5mW放出され、このときの駆動電圧は3.8Vであった。また、60℃で2000時間の20mA通電試験を実施し、発光出力の低下率を測定したところ、約4%であった。比較のため、本実施の形態1で用いた成長表面が(000−1)面のGaN基板11に変えて、成長表面が(000+1)面のGaN基板(すなわち、図2(b)における(000+1)面22を結晶成長用面とした基板)を用いた他は同一条件で作製した対照素子Aを試作し、発光特性を比較したところ、上述の評価条件において、中心波長475nmの発光が3mW放出され、このときの駆動電圧は4.0Vであり、通電試験の低下率は約15%であった。また、本実施の形態1で用いた成長表面が(000−1)面のGaN基板11に変えて、サファイア基板を用いた他は同一条件で作製した対照素子Bを作製したところ、上述の評価条件において、中心波長475nmの発光が2.5mW放出され、このときの駆動電圧は4.2Vであり、通電試験の低下率は約30%であった。このように、本発明の半導体発光素子においては、比較対照素子に比べて、発光効率の向上と、動作電圧の低減の特性の向上が見られた。
【0029】
この原因として、次の4点が挙げられる。(1)p型GaN系半導体層の成長に当たって、下地層としてウルツ鉱型結晶構造を有するGaN系単結晶の(000−1)面上からの成長としたことにより、p型GaN系半導体層のドーピング効率が向上し、よって、抵抗率の低下に伴う駆動電圧の低減と、発光層へのキャリア注入効率向上に伴う発光効率の改善がなされた。(2)さらに、p型GaN系半導体層において、ドーピング効率が向上したことにより、サイトに入らないMg原子が減少し、よって、発光層へのMgの拡散が抑制され、発光層にMg原子が存在することが原因の発光効率の低下が防止された。(3)またさらに、p型GaN系半導体層において、ドーピング効率が向上し、サイトに入らないMg原子が減少したことにより、n型層へのMgの拡散が抑制され、n型層にp型ドーパントが存在することが原因の駆動電圧の上昇とキャリア注入効率の低下による発光効率の悪化が防止された。(4)p電極の下地層として上記特定のp型GaN系半導体表面を用いたので、電極のコンタクトが安定し、通電試験特性が向上した。
【0030】
以下に、本構成による効果(1)〜(4)を生み出す理由であるp型GaN系半導体層のドーピング効率が向上する原理を説明する。
【0031】
結晶成長温度においては、熱エネルギーにより結晶表面から吸着物質が取り除かれ、結晶表面には結合手が余った状態で構成原子が配置される。c軸方向に成長する層状結晶の表面においては、最表面原子ごとに1本の結合手が余った状態になる面(図3に記号Aで示される)が準安定的に表出している。なぜなら、最表面原子ごとに3本の結合手が余った状態になる面(図3に記号Bで示される)が表出するよりも、その方が安定だからである。このとき、図3より、結晶成長が[000+1]方向に行われているとき、すなわち、(000+1)面上に成長するときにはGa原子101が最表面に並んだ準安定面として現われることがわかる。結晶成長が[000−1]方向に行われているとき、すなわち、(000−1)面上に成長するときにはN原子102が最表面に並んだ準安定面として現われることがわかる。
【0032】
図4は、(000−1)面上にMgドープGaN結晶をエピタキシャル成長する様子を模式的に示した図である。図4において、符号101はGa原子、102はN原子、103はMg原子であり、結晶最表面には、上述のごとく、N原子102が並んだ準安定面104が現われている。図4において準安定面104は、途中で段差ができており、これは、結晶成長過程において現われる原子ステップである。結晶表面には、外部よりGa原料105、N原料106、Mg原料107が供給されている。符号108は、表面をマイグレーションした後取り込まれるMg原子である。Mgが活性化したドーパントとして結晶中に取り込まれるためには、III族サイトに、配置される必要がある。
【0033】
図4に示す本発明の成長方法では、このようなMgの取り込まれ方は次に示す過程で行われる。まず、成長面に供給されたMg原料が分解して発生したMg原子は、最表面原子とMg−N結合を生じさせる。この結合は、最表面原子と1本の手で結合しているので、強いものではなく、結晶成長温度に相当する熱エネルギーで揺動され、Mg原子は表面上を結合の相手を変えながら動き、いわゆる、マイグレーションを起こす。そうして、原子ステップのところで、V族原子との結合が複数の手でなされて安定になり、Mg原子が、III族サイトに取り込まれることになる。このようにして、本発明の成長方法によれば、Mgが十分なマイグレーションを起こして、確実にIII族サイトに入り、活性化が促進される。逆に、(000+1)面上での成長を考えると、最表面にはGa原子が並んだような準安定状態が出現しているために、Mg原料が分解し、Mg−N結合が発生するという一連の反応が生じる確率が極めて低く、また、マイグレーションも起こりにくいのでMg原子が確実にIII族サイトに取り込まれることが難しくなる。また、分解の不十分なMg原料により、Mg原子の格子間等の不正な位置への取り込まれや、原料に含まれるその他不純物の結晶への混入が引き起こされ、結果として、Mgの活性化が弱くなってしまう。このような事情はドーパントをMgとした場合だけでなく、III族サイトに取り込まれる他のドーパント、すなわち、Be,Zn,Cd,Hg等の他のII族原子や、C,Si,Ge,Sn等のIV族原子を用いた場合でも同様である。
【0034】
本発明者らの検討によると、サファイア、SiCを始めとする種々のGaN以外の基板を用いたときに、その上にエピタキシャル成長したウルツ鉱型結晶構造のGaN系半導体結晶は、多くの場合c軸方向に成長し、特に、表面が平坦な層状結晶が得られた場合は、必ずc軸方向に成長していた。このように得られた表面が平坦な層状結晶の方位をさらに詳細に調べたところ、成長方向は[000+1]方向であり、[000−1]方向に成長することは無かった。したがって、表面には(000+1)面が表出していた。よって、従来の半導体素子は[000+1]方向に成長する結晶で構成されていた。また、ウルツ鉱型結晶構造のGaN基板を用いた場合には、基板とそろった方位の結晶がエピタキシャル成長可能なことが判明した。しかしながら、従来は、c軸の正負方向の違いによるドーピング効率の変化は、認識されておらず、従来例に示した技術においては、結晶成長方向は示されていなかった。なお、対照素子A,Bにおいては、いずれも成長方向は[000+1]方向であり、上面には(000+1)面が表出していた。
【0035】
本実施の形態では、上述のように、結晶成長方向を特定のものに限定することで、p型GaN系半導体層のドーピング効率を向上させることができる。本発明の実施の形態1の発光素子におけるp−GaNコンタクト層15のアクセプタ濃度は、1×1020cm-3であったのに対し、対照素子Aのp−GaNコンタクト層では、2×1019cm-3、対照素子Bのp−GaNコンタクト層では、1×1019cm-3と、同一条件で結晶成長を行ったにもかかわらず、差が見られ、本発明を用いた効果が明らかであった。なお、(000−1)面を表面とするn−GaN基板に、直接同一条件でp−GaNコンタクト層を形成した場合のアクセプタ濃度は2×1019cm-3であり、実施の形態1のように、n−GaN基板とp−GaN層との間に、他のGaN系半導体層が介装されることにより、その特性が向上する効果がある。
【0036】
さらに、n−GaN層12に存在するMg原子の量をSIMS(二次イオン質量分析)により測定したところ、本実施の形態の半導体素子においては、1×1016cm-3未満であったのに対し、対照素子Aでは、発光層の近傍において2×1017cm-3程度であった。これにより、p型層に添加されたII族原子のn型層への拡散が抑制されていることが明らかとなり、また、発光層への拡散も抑制されているものと考えられた。
【0037】
図1に示した本実施の形態の発光素子及び対照素子Aにおけるp電極の接触抵抗の通電による変化試験も行った。通電条件は、上記条件と同様になるようにして、確認したところ、本実施の形態の半導体素子のp電極においては、接触抵抗が初期に3×10-3Ωcm2、通電後も同じであったのに対し、対象素子Aでのp電極では、初期に6×10-3Ωcm2、通電後1×10-2Ωcm2と、抵抗の増大が見られた。このように、(000−1)面上に形成した電極は、(000+1)面上に形成した従来技術の電極に比べてより安定であった。
【0038】
次に、InGaN発光層上にGaN系半導体を積層する際に、最適なInGaN発光層の組成範囲について説明する。図5は、本実施の形態におけるInGaN発光層の膜厚・組成を変化させたときのp−GaNコンタクト層の結晶性を示す図である。図5において、横軸は発光層の層厚であり、縦軸はp−GaNコンタクト層において、[000+1]方向に成長した結晶の混入の割合を示している。なお、InGaN発光層の組成をいくつか変化させて、グラフをプロットしている。本発明者らの実験的検討によると、p型GaN系半導体層とGaN基板との間に、膜厚が厚く、且つ、In組成の大きいGaN系半導体層を介装させると、基本的には[000−1]方向に成長しているp−GaN層内に、柱状の[000+1]方向に成長している結晶が混入することが見い出された。結晶成長方向の反転している領域の境界は、結晶配列が乱れており、これにより、作製された半導体素子の特性が若干悪化する。図5によれば、p−GaN層とGaN基板との間に介装されるInを含むGaN系半導体層が、In組成0.1以下であるか、その厚さが3nm以下であれば、逆方向に成長する結晶が混入することはなかった。また、その厚さが4.5nm以下であれば、逆方向に成長する結晶の混入は2%以下と非常に小さくなかった。なお、一層あたりのInを含むGaN系半導体層の条件が上記のものであれば、他の層を介してInを含むGaN系半導体層を複数積層しても、p−GaN層の結晶性にさほど変化はなかった。原因の詳細は不明であるが、一般に、Inを含むGaN系半導体層の平坦な厚膜結晶を得ることが難しいことから、このようなInを含むGaN結晶では成長方位が乱れやすいものと推察される。
【0039】
同様に、Mg原子をSi原子等のIV族原子に置き換えれば、同様の原理により良好なドーピング特性を有するn型GaN系半導体層が得られることが容易に推察できる。以下に、本実施の形態でのn型GaN系半導体のドーピング特性について説明する。本実施の形態での発光素子におけるn−GaN層のドナー濃度は、1×1018cm-3であったのに対し、対照素子Aのn−GaN層では、5×1017cm-3、対照素子Bのn−GaN層では、3×1017cm-3と、同一条件で結晶成長を行ったにもかかわらず、本発明を用いることによってn型についてもドーピング効率の向上が確認された。これにより、前記同様の効果によって、本発明の半導体素子を用いた発光素子の特性向上に貢献しているものと考えられる。
【0040】
なお、特に図4に示された、本発明の原理から明らかなように、下地結晶表面は厳密に(000−1)面である必要はなく、むしろ、適度にステップを有するように、オフアングルを有していてもよいことがわかる。基板結晶として、10°程度以下のオフアングルを有していても、本発明の効果が得られる。特に、オフアングルとして0.02(検出限界)〜1.0°程度の小さい値の時に、平坦なエピタキシャル成長膜が得られやすく、良好な結果となった。
【0041】
さらに、本発明は、本実施の形態に示した材料に限定されるものではなく、AlxInyGa1-x-yN(0≦x,y≦1)の他、そのN元素の一部(20%程度以下)を、P,As,Sb等の他の元素で置換したウルツ鉱型結晶を有する、そのIII族元素の一部(20%程度以下)を、B,Cr,V,Ti,Nb,Ta,Zr,Sc,Tl,Gd,La等の他の元素で置換したウルツ鉱型結晶であっても、上記同様の効果が得られる。
〔実施の形態2〕
図6は、本発明の実施の形態2の半導体発光素子であるレーザダイオードを示す断面図である。GaN基板61の上面に、n−GaN層62、InGaNバッファ層63、n−AlGaNクラッド層64、InGaN多重量子井戸発光層65、p−AlGaNクラッド層66、n−AlGaN電流阻止層67、p−GaNコンタクト層68が順次積層形成されている。ここで、p−AlGaNクラッド層66はリッジストライプ形状に加工され、n−AlGaN電流阻止層67はこのリッジストライプ以外の領域を埋め込むように積層される。また、ウェハー上面よりn−GaN層62に達する溝69が設けられており、溝69の底部でn−GaN層62表面に接触してn電極16が形成され、p−GaNコンタクト層68の上面には、p電極17が形成されている。また、図6において、実施の形態1と同一の構成要素は同じ記号で示した。本構成により、リッジストライプ部にのみ、電流注入及び光導波が行われ、ストライプ両端面に設けられたミラーとともに共振器が構成されてレーザ発振動作が生じることは、一般のリッジストライブ型レーザダイオード素子と同様である。
【0042】
次に、本実施の形態の半導体発光素子の製造方法を説明する。本実施の形態は実施の形態1に説明した本発明の趣旨を公知技術に応用すれば構成できるので、簡単な記載に留める。
【0043】
初めに、実施の形態1に示したのと同様の方法にて(000−1)面21を表面に有するGaN基板61を作製する。ただし、ここではGaN基板61には不純物がドープされない、抵抗の高い基板を用いた。
【0044】
次いで、GaN基板61の(000−1)面21上に、GaN結晶の形成に通常用いられているMOCVD法により、n−GaN層62(膜厚4μm)、InGaNバッファ層63(In組成0.05、膜厚50nm)、n−AlGaNクラッド層64(Al組成0.15、膜厚0.7μm)、InGaN多重量子井戸発光層65(In組成0.05、膜厚10nmのバリア層4層とIn組成0.2、膜厚1.2nmのウェル層3層との交互積層体)を順次エピタキシャル成長した。こうして、成長した各層は、GaN基板と結晶方位が一致したウルツ鉱型結晶構造であり、したがって、[000−1]方向に成長した層状結晶であった。また、その上面として、ウルツ鉱型結晶構造のGaN系結晶の(000−1)面22が表出した。
【0045】
引き続いて、ウルツ鉱型結晶構造のGaN系結晶の(000−1)面22上に、MOCVD法により、p−AlGaNクラッド層66(Al組成0.15、膜厚0.7μm)を形成する。成長した層は下地層と結晶方位が一致したウルツ鉱型結晶構造であり、したがって、[000−1]方向に成長した層状結晶であった。その後、リソグラフフィー技術とエッチング技術を用いて、p−AlGaNクラッド層66をリッジストライプ状に加工した。また、リッジストライプ上面にはSiO2マスクを形成した。
【0046】
その後、再度MOCVD法によりn−AlGaNブロック層67(Al組成0.25、膜厚0.7μm)を表面に形成したところ、SiO2マスク上を除いて、n−AlGaNブロック層67が成長した。成長した層は、下地層と結晶方位が一致したウルツ鉱型結晶構造であり、したがって、[000−1]方向に成長した層状結晶であった。また、その上面として、ウルツ鉱型結晶構造のGaN系結晶の(000−1)面が表出した。
【0047】
それから、リッジストライプ上面のSiO2マスクを除去し、再々度MOCVD法によりp−GaNコンタクト層68(膜厚1μm)を成長した。成長した層は、下地層と結晶方位が一致したウルツ鉱型結晶構造であり、したがって、[000−1]方向に成長した層状結晶であった。また、その上面として、ウルツ鉱型結晶構造のGaN系結晶(000−1)面23が表出した。
【0048】
各MOCVD成長において、III族原料として、TMG、TMA、TMI、N原料としてNH3、n型不純物原料としてSiH4、p型不純物原料としてCp2Mg、キャリアガスとしてN2、H2を用い、実施の形態1に示した条件に準じて成長を行った。
【0049】
その後、発光素子ウェハーを窒素雰囲気中700℃で20分間の熱処理を行った。さらに、ウェハー上面よりn−GaN層62に達する溝69を、リッジストライプに平行に設けた。次に溝底部でn−GaN層62表面に接触するようにn電極16を、また、p−GaNコンタクト層68上面にp電極17を形成した。ここでは、n電極として、W/Au(Wが半導体側)、p電極として、Ni(膜厚10nm)/Au(膜厚1μm)(Niが半導体側)を用いた。こうして、図6の半導体発光素子が完成した。
【0050】
本実施の形態においても、実施の形態1と同様の効果(1)〜(4)に基づいて、発光効率の向上、動作電圧の低減、通電試験特性の向上が見られた。また、ドナードーピング効率向上の効果も確認された。
【0051】
さらに、本発明によれば、正孔がp電極から発光層へ、従来の技術に比較して、より効率的に注入されることが明らかになった。これは、本発明では、p電極から発光層に向けて、[000+1]方向に注入されるという特徴を有しているからと推察される。
【0052】
GaN系半導体を用いた半導体素子構造では、格子整合条件を満たすことが難しく、本実施の形態の半導体レーザ素子においても、発光層からp−GaNコンタクト層の各層は、格子整合しない材料からなっている。これにより、各層の界面には、歪みが蓄積されたり、欠陥が生じたりしており、キャリアの移動が妨げられている。GaN系半導体では、正孔の移動度が通常10cm2/(V・s)以下程度ともともと小さいために、このような問題が半導体素子の特性にあたえる影響が大きい。しかしながら、詳細は不明であるが、正孔を[000+1]方向に注入した場合には、このような影響を小さくできることが、判明した。
【0053】
比較のために、本実施の形態で用いた成長表面が(000−1)面のGaN基板61に変えて、成長表面が(000+1)面のGaN基板(すなわち、図2(b)における(000+1)面22を結晶成長用面とした基板)を用い、故意に、p側の格子不整合界面を増やしていった数種類の対照素子を作製すると、格子不整合界面の増加に伴って、発光効率が悪化した。しかしながら、本実施の形態の半導体素子において、p側に格子不整合界面を増加させていっても、発光効率の悪化は、上の場合よりも小さかった。例として、GaN系半導体を用いた半導体レーザ素子において、クラックの発生を防止するために、クラッド層を超格子構造とすることが、提案されており、本実施の形態においても、p−AlGaNクラッド層66を同等の平均組成をもつ、超格子構造(Al組成0.25とAl組成0.05の層の交互400周期)に置換することができる。このような場合、対照素子構造では、発光効率が80%程度に減少してしまうのに対し、本実施の形態の構造では、発光効率は、むしろ増加した。それぞれ、超格子構造とすることで実質的なドーピング効率が向上されることによる特性良化と、格子不整合界面によるキャリア移動の妨げによる悪化があわさって、このような結果が得られたものと考えられ、結局、本実施の形態の様に、正孔を[000+1]方向に注入するような素子構成としたメリットが確認できた。特に、上記効果は、格子不整合をもつ界面の数が、50以上(例えば、p−AlGaNクラッド層56を25周期以上の超格子構造とした場合)のときに顕著に観察された。また、格子不整合界面の数が少ないために検証が困難なものの、実施の形態1においても同様の効果が得られているものと考えることができる。
【0054】
なお、基板上に、p型GaN系半導体、発光層、n型GaN系半導体の順に積層した構造において、正孔を[000+1]方向に注入する構成を考えることができるが、実際には、このような構成で、適切なキャリア濃度を持つp型GaN系半導体の実現が困難であり、また、接触抵抗の小さいp電極を形成することも難しい問題がある。
〔実施の形態3〕
本発明の実施の形態は実施の形態2の変形例であり、実施の形態2におけるInGaN多重量子井戸発光層65(In組成0.05、膜厚10nmのバリア層4層とIn組成0.2、膜厚1.2nmのウェル層3層との交互積層体)をGaNAs多重量子井戸発光層(As組成1〜3%、膜厚5nmのウェル層3層と、As組成0、膜厚10nmのバリア層2層との交互積層体)に変更したほかは、実施の形態2と同様である。
【0055】
本実施の形態においても、実施の形態2と同様の効果が得られた他、活性層にInGaNを用いていないので、発光層のウェル層を厚くしても、その上にエピタキシャル成長された結晶に、成長方向の反転する領域が混入することが避けられた。
〔実施の形態4〕
本発明の実施の形態における発光素子(LED素子)は実施の形態1の変形例であり、実施の形態1におけるn−GaN結晶基板の製造方法が実施の形態1の場合から若干変更される以外は、実施の形態1と同様である。
【0056】
図8は、GaN結晶基板の製造方法を説明するための図であり、以下に本発明の工程について説明する。
【0057】
図8(a)は、A面サファイア基体80の表面に、通常GaN系半導体単結晶の形成に用いられているMOCVD法により、GaN層81が形成されたウエハーを示している。図8(a)に示すGaN層81を形成する工程について、以下に示す。まず、A面サファイア基体80(3インチφ、厚み400μm程度)をMOCVD装置内部に設置し、水素雰囲気中1100℃程度の温度で約10分間基体表面に熱クリーニングを施してから、温度を550℃に変更し、Ga原料としてTMG(20μmol/分)と、N原料としてNH3(2000cc/分)、キャリアガスとしてN2(10000cc/分)のと混合ガスを供給し、基体80の表面にいわゆる低温バッファ層として厚さ約20nmのGaN層(図示していない)を形成する。続いて、一旦TMGの供給を停止し、温度を1050℃に変更してから、再びTMG(50μmol/cc)の供給を再開することにより、低温バッファ層上にGaN層81の成長を約1時間行った。得られたGaN層81は[000+1]方向に成長させた厚さ約4μmの単結晶であった。
【0058】
つぎに、ウエハーをMOCVD装置から取り出してGaN層81の上面に周期的な開口をもつ格子状パターン(周期10μm、開口幅3μm)のSiO2膜82(膜厚0.5μm程度)を形成した。この時の様子を図8(b)に示す。
【0059】
さらに、その後、ウエハーをGaN結晶の形成に通常用いられているHVPE装置内部に設置した後、装置の別の部分にて700℃に保持されたGaに、Ga原料輸送担体としてHClガス(100cc/分)及びキャリアガスとしてのH2(1000cc/分)の混合ガスとを、1050℃に保持された基体上に供給して得られたGa含有ガスと、N原料となるNH3(2000cc/分)、n型不純物原料としてのSiH4、キャリアガスとしてのH2(10000cc/分)の混合ガスとを、1050℃に保持された基体上に供給してGaN結晶成長を3時間行った。得られたGaNは〔000+1〕方向に成長した膜状のn−GaN結晶膜83をエピタキシャル成長形成した。この時の様子を図8(c)に示す。得られたGaNは〔000+1〕方向に成長した厚さ500μm程度のウルツ鉱構造の膜状単結晶であった。
【0060】
以上の工程により、実施の形態1に相当するものとして、n−GaN結晶膜83が得られた。これ以降の工程は、実施の形態1と同様であり、図1に示したのと同様のLED素子が得られた。
【0061】
本実施の形態においても、実施の形態1と同様に特性の優れた発光素子を得ることができた。また、本実施の形態においては、基板となるn−GaN結晶83を形成する際の下地結晶として、GaN層81を用いたので、実施の形態1の場合と比較して製造工程はより複雑になるが、より欠陥の少ない(000−1)面GaN単結晶基板を容易に得ることができる。
〔実施の形態5〕
本実施の形態における発光素子(レーザダイオード素子)は、実施の形態2におけるGaN基板61をII族元素(Be,Mg,ZnもしくはCd等)がドープされた高抵抗結晶としたものである。GaN基板61以外の他は、実施の形態2と同様であり、図6に示すレーザダイオード素子と同様な構造である。このような高抵抗結晶とした基板を製造する方法について、実施の形態1で説明したGaN基板を形成する時の、HVPE成長工程において、GaN結晶膜の成長時に、II族元素原料を同時に供給する点だけが異なる。例えば、添加するII族元素としてMgを用いる場合にはCp2Mg等の有機金属を原料として使用する。この他の工程については、ほぼ実施の形態2と同様に作製する。このようにして作製された発光素子は、実施の形態2と同様に特性の優れた発光素子を得ることができた。また、本実施の形態においては、GaN基板へのII族元素の添加により、実施の形態2の場合と同様に比較して、より欠陥の少ない(000−1)面GaN単結晶基板を容易に得ることができるようになった。
【0062】
以上、実施の形態1乃至5により、本発明の実施様態を特定の例について解説したが、本発明の適用はこれに限定されるものでもなく、本発明の趣旨を逸脱しない範囲で、変更できる。例えば、実施の形態1におけるサファイア基体は、所定の結晶面を表面とするSi,Ge,SiC,GaN,GaP,GaAs,InN,InP,InAs,ZnO,ZnSe,ZnS,MgAl2O4,MgGa2O4,LiGaO2,LiAlO2,サファイア,ルビー等のGaN系以外の材料からなるGaN系結晶成長用基板や、さらに、その表面をバッファ層AlN,InN,GaAlN,InGaN,InAlN,InGaAlN,ZnO,MgF等で被覆したもの、あるいは/またさらに、その表面をエピタキシャル成長GaN系結晶でした被覆したものの、いずれかに、GaN系結晶を選択的に成長させるための膜を備えたものに置換できる。また、そのGaN系結晶を選択的に成長させるための膜は、SiNx,SiOy,SiON,C,Si,Ge等やこれらを含む混合物材料に置換できる。
【0063】
さらに、各実施の形態におけるGaN系結晶を得るための成長法は、それぞれ、他のエピタキシャル成長法に置換することができる。また、さらに、各実施の形態における結晶基板はGaNに限定されるわけではなく、GaN系結晶であればよい。すなわち、AlxInyGa1-x-y(0≦x,y≦1)の他、そのIII族元素の一部(10%程度以下)をB,Cr,V,Ti,Nb,Ta,Zr,Sc,Tl,Gd,La等の他の元素で置換した六方晶構造結晶や、そのN元素の一部(10%程度以下)をP,As,Sb等の他の元素で置換した六方晶構造結晶に置換してもよく、さらには、各半導体層中にB,Al,In,Tl,P,As,Sb,Be,Mg,Cd,Zn,C,Si,Ge,Sn,O,S,Se,Te,H,Sc,Cu,Fe,Ti,V,Cr,Y,Zr,Nb,ランタノイドなどが添加されていてもよい。特に、波長370nm〜440nmで発振するレーザダイオード素子に適用する場合、基板結晶をAlxGa1-xN(0.03≦x≦0.15)程度の組成のものとすると、レーザ光導波モードが良好なものとなって、単峰でリップルの無い放射光パターンが得られるので好ましかった。また、レーザダイオード素子にて適用する場合、発振波長にて光吸収が生じるように、適宜、In,Tl,P,As,Sb,Be,Mg,Cd,Zn,C,Si,Ge,Sn,O,S,Se,Te,Sc,Cu,Fe,Ti,V,Cr,Y,Zr,Nb,ランタノイドを添加したAlxGa1-xNを基板として用いることも、レーザ光導波モードが良好なものとなって、単峰でリップルの無い放射光パターンになるので好ましい。また、波長300〜500nm程度の紫外〜青色で発光するLED素子に適用する場合、添加される原子等が発光により励起されて蛍光を生じるように、Sc,Ti,V,Cr,Mn,Fe,Co,Ni,Y,Zr,Nb,Mo,Tc,Ru,Rh等の遷移金属元素を適宜添加したGaN系結晶を、基板結晶として用いて、種々の色調のLEDを実現させることができた。また、各実施の形態におけるp電極用材料として、Pd/Au,Ni/Auの場合について説明したが、X1もしくはX1/X2もしくはX1/X2/X3(X1,X2,X3=Ni,Pd,Pt,Co,Au,Ag,Ti,Cr,In,Mg,Zn,Os,Ru,Taのいずれかの単体もしくはいずれかを含む合金)などの、種々の電極材料を用いた場合においても電極特性の安定化の効果が見られた。また、実施の形態1乃至5では、発光素子の例について解説したが、本発明の適用はこれに限られるものではない。受光素子、光変調素子、FET素子、バイポーラトランジスタ素子、抵抗素子、ホール効果素子などの他の半導体素子に用いても、ドーピング効率の向上とこれに伴う上記説明した効果によって、これら半導体素子の特性改善に貢献する。
【0064】
【発明の効果】
本発明の半導体素子においては、ドーピング効率の向上により、電気的・光学的・寿命特性が改善される。また、本発明の半導体の製造方法によれば、GaN系半導体成長におけるドーピング効率を向上できる。また、本発明の製造方法では、(000−1)面を結晶面とした大面積のGaN基板を工業的に、生産性よく製造することが可能となり、その結果半導体素子を低コストで作製することができた。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体発光素子を示す断面図である。
【図2】本発明の実施の形態1の半導体発光素子の製造方法を説明するための図である。
【図3】ウルツ鉱型結晶構造のGaN結晶を示す模式図である。
【図4】本発明の半導体素子の製造方法を説明するための模式図である。
【図5】本発明の半導体素子におけるInGaN半導体層の組成を異ならせた場合の結晶方位の割合を示す図である。
【図6】本発明の実施の形態2の半導体発光素子を示す断面図である。
【図7】従来例の半導体発光素子を示す断面図である。
【図8】本発明の実施の形態4の半導体発光素子の製造方法を示す図である。
【符号の説明】
11 n−GaN基板
12 n−GaN層
13 InGaN発光層
14 p−AlGaN層
15 p−GaNコンタクト層
16 n電極
17 p電極
61 GaN基板
62 n−GaN層
63 InGaNバッファ層
64 n−AlGaNクラッド層
65 InGaN多重量子井戸発光層
66 p−AlGaNクラッド層
67 n−AlGaN電流阻止層
68 p−GaNコンタクト層
69 溝
80 サファイア基体
81 GaN膜
82 SiO2膜
83 n−GaN膜
101 Ga原子
102 N原子
103 Mg原子
104 準安定面
105 Ga原料
106 N原料
107 Mg原料
108 取り込まれるMg原子
Claims (12)
- ウルツ鉱型結晶構造を有する基板としてのGaN系結晶膜と、前記基板としてのGaN系結晶膜上に形成されかつ不純物を添加したGaN系半導体層とを備えた半導体素子において、
前記GaN系半導体層に接する前記基板としてのGaN系結晶膜の界面が(000−1)面であることを特徴とする半導体素子。 - 前記不純物を添加したGaN系半導体層はII族元素が添加されたp型GaN系半導体層であることを特徴とする請求項1に記載の半導体素子。
- 前記不純物を添加したGaN系半導体層はIV族元素が添加されたn型GaN系半導体層であることを特徴とする請求項1に記載の半導体素子。
- 前記基板としてのGaN系結晶膜と、前記不純物を添加したGaN系半導体層との間に、GaN系半導体層を有することを特徴とする請求項1乃至3のいずれかに記載の半導体素子。
- 前記GaN系半導体層はInを含むGaN系半導体層であり、前記GaN系半導体層の膜厚が3nm以下、またはInの組成が0.1以下であることを特徴とする請求項4に記載の半導体素子。
- ウルツ鉱型結晶構造を有するGaN系基板の一主面上に、n型GaN系半導体層と、GaN系発光層と、p型GaN系半導体層とを順次積層した半導体素子において、前記GaN系基板の前記一主面は(000−1)面であることを特徴とする半導体素子。
- 前記p型GaN系半導体層上にp電極が形成されていることを特徴とする請求項6に記載の半導体素子。
- ウルツ鉱型結晶構造を有する基板としてのGaN系結晶膜の(000−1)面上に、少なくともGaを含有する原料と、Nを含有する原料と、添加する不純物を含有する原料とを供給することにより、不純物を添加したGaN系半導体層をその[000−1]方向に向かって厚さ方向にエピタキシャル成長させて形成することを特徴とする半導体素子の製造方法。
- GaN系以外のGaN系結晶成長用基体上に、ウルツ鉱型結晶構造のGaN系結晶膜をc軸方向にエピタキシャル成長形成させる工程と、前記GaN系以外のGaN系結晶成長用基体を除去することによってGaN系基板を得る工程と、前記GaN系基板の前記GaN系以外のGaN系結晶成長用基体と接合していた側の面に、ウルツ鉱型結晶構造のGaN系半導体層をエピタキシャル成長形成する工程と、前記ウルツ鉱型結晶構造のGaN系半導体層上に、少なくともGaを含有する原料と、Nを含有する原料と、添加する不純物を含有する原料とを供給することにより不純物を添加したGaN系半導体層をエピタキシャル成長形成する工程と、を有することを特徴とする半導体素子の製造方法。
- 前記添加する不純物を含有する原料はII族元素を含有する原料であり、前記不純物を添加したGaN系半導体層はp型GaN系半導体層であることを特徴とする請求項8または9に記載の半導体素子の製造方法。
- 前記添加する不純物を含有する原料はIV族元素を含有する原料であり、前記不純物を添加したGaN系半導体層はn型GaN系半導体層であることを特徴とする請求項8または9に記載の半導体素子の製造方法。
- GaN系結晶成長用基体上に、ウルツ鉱型結晶構造のGaN系結晶膜をその[0001]方向に向かって厚さ方向にエピタキシャル成長させて形成する工程と、
前記エピタキシャル成長したGaN系結晶膜から前記GaN系結晶成長用基体を除去する工程と、
前記GaN系結晶膜の主面であって前記GaN系結晶成長用基体に接していた側の主面を鏡面に加工してエピタキシャル成長用の(000−1)主面として供する工程とを有することを特徴とする、エピタキシャル成長用の(000−1)主面を有するウルツ鉱型結 晶構造の基板としてのGaN系結晶膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08277899A JP4260276B2 (ja) | 1998-03-27 | 1999-03-26 | 半導体素子及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-80073 | 1998-03-27 | ||
JP8007398 | 1998-03-27 | ||
JP08277899A JP4260276B2 (ja) | 1998-03-27 | 1999-03-26 | 半導体素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340510A JPH11340510A (ja) | 1999-12-10 |
JP4260276B2 true JP4260276B2 (ja) | 2009-04-30 |
Family
ID=26421116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08277899A Expired - Fee Related JP4260276B2 (ja) | 1998-03-27 | 1999-03-26 | 半導体素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4260276B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114594A (ja) * | 1998-10-06 | 2000-04-21 | Toshiba Corp | 半導体発光装置 |
JP3929008B2 (ja) | 2000-01-14 | 2007-06-13 | シャープ株式会社 | 窒化物系化合物半導体発光素子およびその製造方法 |
JP2001322899A (ja) * | 2000-05-11 | 2001-11-20 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体基板及びその製造方法 |
JP2002094189A (ja) * | 2000-09-14 | 2002-03-29 | Sharp Corp | 窒化物半導体レーザ素子およびそれを用いた光学装置 |
US6488767B1 (en) * | 2001-06-08 | 2002-12-03 | Advanced Technology Materials, Inc. | High surface quality GaN wafer and method of fabricating same |
JP5093740B2 (ja) * | 2001-07-26 | 2012-12-12 | 株式会社Ihi | 半導体結晶膜の成長方法 |
US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
JP5217077B2 (ja) * | 2004-02-20 | 2013-06-19 | 日亜化学工業株式会社 | 窒化物半導体素子及び窒化物半導体基板の製造方法、並びに窒化物半導体素子の製造方法 |
JP4984407B2 (ja) * | 2005-03-15 | 2012-07-25 | 日立電線株式会社 | 半導体ウェハー及びその製造方法 |
JP2006269534A (ja) * | 2005-03-22 | 2006-10-05 | Eudyna Devices Inc | 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 |
JP4984425B2 (ja) * | 2005-04-28 | 2012-07-25 | 住友電気工業株式会社 | 電界効果トランジスタおよびエピタキシャル基板 |
EP1932181A4 (en) * | 2005-09-16 | 2009-06-17 | Univ California | ENRICHMENT FIELD EFFECT TRANSISTOR, GALLIUM NITRIDE / ALUMINUM NITRIDE AND N-POLARITY GALLIUM |
JP2007142243A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 窒化物半導体電界効果トランジスタ及びその製造方法 |
JP4812649B2 (ja) * | 2007-02-14 | 2011-11-09 | 三洋電機株式会社 | 窒化物系半導体発光素子及びその製造方法 |
JP2010087217A (ja) * | 2008-09-30 | 2010-04-15 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子およびその製造方法 |
JP5252061B2 (ja) * | 2008-10-07 | 2013-07-31 | 住友電気工業株式会社 | 窒化ガリウム系レーザダイオード |
CN108305918B (zh) * | 2017-01-12 | 2019-07-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 氮化物半导体发光器件及其制作方法 |
JP2023117509A (ja) * | 2022-02-14 | 2023-08-24 | ヌヴォトンテクノロジージャパン株式会社 | 窒化物系半導体発光素子 |
CN115064622B (zh) * | 2022-08-18 | 2022-11-18 | 江西兆驰半导体有限公司 | 一种复合N型GaN层、发光二极管外延片及其制备方法 |
-
1999
- 1999-03-26 JP JP08277899A patent/JP4260276B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11340510A (ja) | 1999-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
JP4260276B2 (ja) | 半導体素子及びその製造方法 | |
KR101646064B1 (ko) | 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자 | |
EP1116282B1 (en) | VERTICAL GEOMETRY InGaN LED | |
EP2164115A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
US9147804B2 (en) | Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element | |
US20110220867A1 (en) | Superlattice free ultraviolet emitter | |
US8309984B2 (en) | Nitride-based semiconductor device having electrode on m-plane | |
JP3660446B2 (ja) | 窒化物半導体素子及びその製造方法 | |
EP2192623A1 (en) | Vertical Geometry InGaN LED | |
JP4734786B2 (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
JP5401145B2 (ja) | Iii族窒化物積層体の製造方法 | |
US6365923B1 (en) | Nitride semiconductor light-emitting element and process for production thereof | |
JP2005209925A (ja) | 積層半導体基板 | |
JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
JP4974635B2 (ja) | Iii族窒化物化合物半導体積層構造体の成膜方法 | |
JP4103309B2 (ja) | p型窒化物半導体の製造方法 | |
JP2010199236A (ja) | 発光素子の製造方法および発光素子 | |
US20090140286A1 (en) | Production Method of Group III Nitride Semiconductor Element | |
JPH09266327A (ja) | 3族窒化物化合物半導体発光素子 | |
JP4423969B2 (ja) | 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子 | |
JPH09266326A (ja) | 3族窒化物化合物半導体発光素子 | |
JP2005340762A (ja) | Iii族窒化物半導体発光素子 | |
JP2004014587A (ja) | 窒化物系化合物半導体エピタキシャルウエハ及び発光素子 | |
JPH09116130A (ja) | 3−5族化合物半導体とその製造方法および発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |