JP2004179369A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004179369A JP2004179369A JP2002343422A JP2002343422A JP2004179369A JP 2004179369 A JP2004179369 A JP 2004179369A JP 2002343422 A JP2002343422 A JP 2002343422A JP 2002343422 A JP2002343422 A JP 2002343422A JP 2004179369 A JP2004179369 A JP 2004179369A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- layer
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Abstract
【解決手段】LEDデバイスは、基板10上に順次n型窒化物系半導体層12、14、発光層16、p型窒化物系半導体層18を積層して構成される。p型窒化物系半導体層18表面に金属材料等からなる低抵抗領域24を形成し、その上にn型窒化物系半導体層26を形成する。電極20はn型窒化物系半導体層26上に形成する。n型窒化物系半導体層26上に電極20を形成することでオーミックコンタクトを確保し、低抵抗領域24を介在させることでpn接合をショートさせ、動作電圧の上昇を抑制する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特にpn接合の特性改良に関する。
【0002】
【従来の技術】
従来より、GaNあるいはInGaN等の窒化物を用いた半導体装置が知られており、短波長LED等として実用化が図られている。このような窒化物系LEDは、一般に窒化物系発光層をn型窒化物系半導体層とp型窒化物系半導体層で挟んだ構成となっている。n型窒化物系半導体層及びp型窒化物系半導体層にそれぞれ電極を接続し、電流を流すことで発光層から特定波長の光が放出される。
【0003】
図6には、従来の窒化物系LEDの構成が示されている。サファイア等の基板10上にn型窒化物系半導体層12、n型窒化物系半導体層14を順次積層する。n型窒化物系半導体層12は電極が接続されるコンタクト層として、n型窒化物系半導体層14はキャリア注入層あるいはクラッド層として機能する。n型窒化物系半導体層14上に窒化物系発光層16が形成され、窒化物系発光層16上にp型窒化物系半導体層18が形成される。p型窒化物系半導体層18上にp型電極20を形成し、n型窒化物系半導体層12の表面の一部が露出するようにn型窒化物系半導体層14、発光層16、p型窒化物系半導体層18等をエッチング除去してn型窒化物系半導体層12の露出した表面にn型電極22を形成する。なお、発光層16からの光を外部に取り出すために、p型電極20は一般に透明電極とされる。
【0004】
ここで、発光効率を向上させるためには、発光層16を挟むn型窒化物系半導体層14及びp型窒化物系半導体層18のバンドギャップを所定の関係となるように調整する必要がある。
【0005】
図7には、図6においてn型窒化物系半導体層14、窒化物系発光層16、p型窒化物系半導体層18、及びp型電極20の部分の構成が示されている。発光層16のバンドギャップをE1、n型窒化物系半導体層14のバンドギャップをE2、p型窒化物系半導体層18のバンドギャップをE3とした場合、キャリアを閉じ込めて発光効率を上げるためには、E1<E2、及びE1<E3である必要がある。
【0006】
一方、近年においては発光波長の短波長化が要求されており、このためには窒化物系発光層16のバンドギャップE1を増大させる必要がある。この場合、上記条件を満たすためには、E1の増大に応じてE2及びE3も増大させる必要がある。
【0007】
【特許文献1】
特開2002−289591号公報
【0008】
【発明が解決しようとする課題】
しかしながら、p型窒化物系半導体層18のバンドギャップE3を増大させると、p型窒化物系半導体層18とp型電極20との間のオーミックコンタクトを確保することが困難となる。また、p型窒化物系半導体層18を形成するためには、窒化物半導体にMg等のアクセプタをドーピングすることが必要となるが、バンドギャップの増大に伴ってドーピングが困難となり、p型窒化物系半導体層18の抵抗値が増大してしまう問題がある。このような問題は、特に窒化物系において顕著であり、例えばバンドギャップが3.8eV以上のAlXInyGa1−x−yN(0<x≦1、0≦y<1)でホール濃度の高いp型を得ることは困難である。
【0009】
本発明の目的は、半導体層のオーミックコンタクトを改善することにある。また、p型窒化物系半導体層において十分なバンドギャップを確保し、キャリア濃度の高い半導体層を得ることにある。また、発光機能を備えた半導体装置において発光層のバンドギャップを増大させ、短波長化を図ることにある。
【0010】
【課題を解決するための手段】
本発明は、p型半導体とn型半導体を接合してなる半導体装置であって、前記p型半導体とn型半導体の界面に、前記p型半導体及びn型半導体よりも抵抗値の小さい低抵抗領域を離散的に形成することを特徴とする。低抵抗領域を離散的に形成することで、pn接合面を実質的にショートさせ、pn接合でありながら実質的にオーミック特性を得ることができる。
【0011】
前記低抵抗領域は、前記p型半導体の組成物の1つ以上の組み合わせからなる材料で構成することが好適である。これにより、製造工程を容易化しつつpn接合界面をオーミック特性とすることができる。
【0012】
前記低抵抗領域は、金属材料で構成することもできる。
【0013】
前記低抵抗領域は、In,Ga,Al,N,Ni,W,Si,Tiの中から選ばれた1つ以上の組み合わせから構成することもできる。
【0014】
本発明の半導体装置において、さらに前記n型半導体に接して電極を形成することもできる。n型半導体に電極を形成するため、p型半導体に電極を形成する場合に比べてオーミックコンタクトをとり易くなる。
【0015】
本発明の半導体装置において、さらに他のpn接合構造を有し、前記p型半導体が前記pn接合構造のp層として機能することもできる。他のpn接合構造は、発光素子とすることができる。発光素子は、例えばGaN系発光層をn型GaN系層及びp型GaN系層で挟んで構成される。発光素子のp層に電極を接続する際に、直接p層に接続するのではなく低抵抗領域を介在させたn層に接続することができ、発光素子の特性を向上させる。
【0016】
本発明の半導体装置において、前記p型半導体及びn型半導体は、例えば窒化物系半導体とすることができる。
【0017】
また、本発明の半導体装置において、前記p型半導体及びn型半導体は、例えばGaN系層とすることができる。
【0018】
また、本発明は、半導体装置であって、基板と、前記基板上に形成された第1のn型半導体層と、前記第1のn型半導体層上に形成された発光層と、前記発光層上に形成されたp型半導体層と、前記p型半導体層上に不連続的に形成された、前記p型半導体層よりも抵抗値の小さい低抵抗領域と、前記低抵抗領域を有するp型半導体層上に形成された第2のn型半導体層と、前記第2のn型半導体層上に形成された電極とを有することを特徴とする。p型半導体層と第2のn型半導体層との界面に不連続的に形成された低抵抗領域により、p型半導体層と第2のn型半導体層とのpn接合を実質的にショートさせることができる。これにより、電極をn型電極として第2のn型半導体層上に形成することが可能となり、p型半導体層に形成する場合に比べてオーミックコンタクトの形成が容易化される。すなわち、低抵抗領域の存在により、電極をp型半導体層ではなく第2のn型半導体層に接続することが可能となり、p型半導体層の条件によらずオーミックコンタクトが得られる。このことは、発光層のバンドギャップを増大させてもオーミックコンタクトが得られることを意味する。また、第2のn型半導体層を用いることで半導体装置の設計の自由度が増大し、例えば第2のn型半導体層を厚く形成することで電極から注入された電流を広げ、発光層からの発光効率を増大できる。
【0019】
前記低抵抗領域は、前記p型半導体層の組成物の1つ以上の組み合わせから構成できる。
【0020】
また、前記低抵抗領域は、金属材料で構成することもできる。
【0021】
また、前記第1のn型半導体層、発光層、p型半導体層、及び第2のn型半導体層は、窒化物系層で構成することができる。p型半導体層を窒化物系層で構成する場合、p型とするためのドーピングが困難であり、電極とのオーミックコンタクトを得ることも困難である。本発明では、p型半導体層上に第2のn型半導体層を形成し、第2のn型半導体層上に電極を形成することで、窒化物系層であってもオーミックコンタクトを容易に実現できる。
【0022】
前記低抵抗領域は、前記p型半導体層と第2のn型半導体層の接合をオーミック特性に変化させる程度に形成される。
【0023】
また、本発明は、半導体装置の製造方法であって、(a)p型半導体表面に、前記p型半導体の組成物を原料として供給することでMOCVD法等の結晶成長法により離散的に結晶を形成するステップと、(b)前記p型半導体表面にn型半導体を形成するステップとを有することを特徴とする。結晶成長法には、MOCVD法の他にCVD法、MBE法、VPE法等も含まれる。
【0024】
前記(a)ステップにおいて供給する原料は、In,Ga,Al,N,Ni,W,Si,Tiの少なくともいずれかを含むことが好適である。
【0025】
また、前記(a)ステップにおいて供給する原料は、TMI、TMA、TMGのいずれかとすることもできる。
【0026】
また、本発明は、半導体装置の製造方法であって、(a)p型半導体表面に、前記p型半導体の組成物あるいは金属をスパッタリング等の蒸着法により離散的に形成するステップと、(b)前記p型半導体表面にn型半導体を形成するステップとを有することを特徴とする。蒸着法には、スパッタリング法の他に真空蒸着法も含まれる。
【0027】
また、本発明は、半導体装置の製造方法であって、(a)基板上に第1のn型半導体層を形成するステップと、(b)前記第1のn型半導体層上に発光層を形成するステップと、(c)前記発光層上にp型半導体層を形成するステップと、(d)前記p型半導体層上に、前記p型半導体層よりも抵抗値の少ない低抵抗領域を不連続的に形成するステップと、(e)前記p型半導体層上に第2のn型半導体層を形成するステップと、(f)前記第2のn型半導体層上に電極を形成するステップとを有することを特徴とする。
【0028】
前記(d)ステップでは、前記p型半導体層の組成物を原料として供給しMOCVD法等の結晶成長法により前記低抵抗領域を不連続的に形成することが好適である。
【0029】
また、前記(d)ステップでは、前記p型半導体層の組成物あるいは金属をスパッタリング等の蒸着法により蒸着させて前記低抵抗領域を不連続的に形成することが好適である。
【0030】
【発明の実施の形態】
以下、図面に基づき本発明の実施形態について説明する。
【0031】
<基本構成>
図1には、本実施形態における半導体装置の基本構成が示されている。本実施形態の半導体装置は、p型半導体層1とn型半導体層2とを接合したpn接合構造を有する。p型半導体層1とn型半導体層2の接合面には、離散的あるいは不連続的に低抵抗領域3が形成されている。低抵抗領域3は、p型半導体層1の抵抗値及びn型半導体層2の抵抗値よりも低い抵抗値を有する領域であり、p型半導体層1を構成する組成物や金属材料からなる。離散的あるいは不連続的にpn接合の界面に低抵抗領域3を介在させると、この低抵抗領域3がp型半導体層1及びn型半導体層2を実質的にショートさせ、pn接合の電気特性をオーミック特性に変化させる。すなわち、pn接合半導体装置は通常の整流特性を示さなくなる。
【0032】
このようにp型半導体層1の表面にn型半導体層2を接合し、その接合界面に低抵抗領域3を離散的あるいは不連続的に介在させることによりオーミック特性とすることで、n型半導体層2上にさらに電極を形成した場合、p型半導体層1上に直接電極を形成した場合に比べて電極界面におけるオーミック特性を改善することができる。特に、p型半導体層1及びn型半導体層2を窒化物系半導体で構成した場合、n型窒化物系半導体層はバンドギャップが増大してもp型窒化物系半導体層に比べるとドーピングは格段に容易であり、しかも高い電子密度が得られる。したがって、n型窒化物系半導体層上に金属電極を形成した場合、その電極とのオーミックコンタクトはp型窒化物系半導体層上に電極を形成した場合に比べて格段に容易化される。
【0033】
図2には、図1の模式的な平面図が示されている。低抵抗領域3は、上述したようにp型半導体層1とn型半導体層2との界面に離散的あるいは不連続的に形成される。離散的あるいは不連続的に形成されるとは、低抵抗領域3がp型半導体層1表面に一様に形成されるのではなく、低抵抗領域3がp型半導体層1の表面に点在していることを意味する。なお、図においては低抵抗領域3が粒形状に示されているが、必ずしも粒形状である必要はなく、図2における低抵抗領域3の粒形サイズは実際のサイズを反映したものではない。低抵抗領域3の存在割合は、p型半導体層1とn型半導体層2とのpn接合をオーミックコンタクトに変化させるに十分な量に設定される。
【0034】
<窒化物LED>
図3には、図1に示された半導体装置を利用した窒化物系LEDの構成が示されている。図6に示された従来のLEDと同様に、サファイア等の基板10上にn型窒化物系半導体層12、n型窒化物系半導体層14、窒化物系発光層16、p型窒化物系半導体層18が順次形成される。一方、本実施形態のLEDにおいては、p型窒化物系半導体層18の表面に低抵抗領域24が離散的あるいは不連続的に形成され、その上にn型窒化物系半導体層26が形成される。電極20は、図6に示されたLEDと異なり、p型窒化物系半導体層18上ではなくn型窒化物系半導体層26上に形成される。電極20はn型窒化物系半導体層26上に形成されるため、その導電型はn型である。電極22はn型窒化物系半導体層12のうち表面が露出した部分に形成される。図において、符号Aで示される構造が図1に示された半導体装置に相当する。図3の構成は、符号Aで示される半導体装置に、さらにpn接合発光素子を接続した構成と云うことができる。Aで示されるpn接合半導体装置のp層を発光素子のp型クラッド層であるp型窒化物系半導体層18としたものである。
【0035】
このような窒化物系LEDにおいて、発光層16からの発光波長の短波長化を図るべく発光層16のバンドギャップE1を増大させた場合、発光層16を挟むn型窒化物系半導体層14のバンドギャップE2、及びp型窒化物系半導体層18のバンドギャップE3もこれに応じて増大させる必要があるが、p型窒化物系半導体層18のバンドギャップE3を増大させても電極20はn型窒化物系半導体層26に接しており、またp型窒化物系半導体層18とn型窒化物系半導体層26との接合面は低抵抗領域24によりショートされてオーミック特性となっているため、オーミックコンタクトを確保することができる。A領域では形式的にはpn接合となっているが、離散的あるいは不連続的な低抵抗領域24の存在によりpn接合は実質的にショートされているため、pn接合による動作電圧の上昇は無視し得る程度に小さい。
【0036】
また、図6に示された従来の窒化物系LEDにおいては、その直列抵抗を下げるため、抵抗値の高いp型窒化物系半導体層18を厚く形成することができなかった。このため、p型窒化物系半導体層18での電流広がりが少なく、電極20から注入された電流はその直下の領域を流れ、直下の発光層16で発光することとなり、射出された光は電極20で吸収されてしまうために光の取出効率が低下していた。これに対し、本実施形態のLEDでは、p型窒化物系半導体層18の上に抵抗値の低いn型窒化物系半導体層26を厚く形成することが可能であるため、電極20から注入された電流は厚いn型窒化物系半導体層26の中で十分に広がり、電極20直下以外の発光層16部分でも発光することとなって、電極20による光吸収を抑制して光取出効率を向上させることもできる。
【0037】
さらに、本実施形態のLEDでは、上述したようにn型窒化物系半導体層26を厚く形成することができるため、その表面に意図的に表面荒れを発生させることも可能となる。この表面荒れにより発光層16から射出した光を散乱させて外部に取り出すことも可能となり、これらの効果が相俟ってLEDの発光効率を向上させることができる。
【0038】
図4には、図3に示された本実施形態に係るLEDの製造フローチャートが示されている。基板10上に順次、n型窒化物系半導体層12及び14、窒化物系発光層16、p型窒化物系半導体層18をMOCVD法等により積層する(S101)。n型窒化物系半導体層12及び14、窒化物系発光層16、p型窒化物系半導体層18のバンドギャップはそれぞれ所定の条件を満たすように設定される。すなわち、発光層16のバンドギャップE1は発光波長が400nm以下となるようなバンドギャップに設定され、n型窒化物系半導体層14のバンドギャップE2及びp型窒化物系半導体層18のバンドギャップE3はそれぞれE1<E2、E1<E3となるように調整される。n型窒化物系半導体層12のバンドギャップE4も、E1<E4であることが望ましい。発光層16からの光を吸収しないようにするためである。
【0039】
p型窒化物系半導体層18を形成した後、その表面に低抵抗領域24を離散的あるいは不連続的に形成する(S102)。低抵抗領域24を離散的あるいは不連続的に形成する方法として2つの方法がある。第1の方法は、低抵抗領域24の原料を供給しMOCVD法等などの結晶成長法により形成する方法である。結晶成長時間を調整することで、離散的あるいは不連続的に低抵抗領域24を形成する。一度連続的に膜を形成し、その後膜を意図的に分解あるいは蒸発させて離散的あるいは不連続的な低抵抗領域24を形成することも可能である。第2の方法は、原料をスパッタリングなどの蒸着法により蒸着させる方法である。蒸着時間を調整することで離散的あるいは不連続的に形成できる。
【0040】
低抵抗領域24の材料としては、p型窒化物系半導体層18の組成物を1つ以上組み合わせたものを用いることができる。例えば、p型窒化物系半導体層18をGaN系、AlGaN系、AlInGaN系で構成した場合、材料としてIn、Ga、Al、N等を用いることができる。また、例えばNi、W、Ti等の金属を用いることもできる。さらに、Si等を材料として用いてもよい。要は、窒化物系半導体とオーミックコンタクトを形成するものであれば任意の材料を用いることができる。
【0041】
第1の方法、すなわちInやGa、Al等で低抵抗領域24をMOCVD法により形成する場合、原料ガスとしてトリメチルインジウム(TMI)やトリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)などを単独で供給して(すなわちアンモニアガス等を併せて供給することなく)、成長温度に所定時間維持し、InやAl、Gaのドロップレットを形成する。InGaNを形成した後、しばらく同一温度に維持することでInGaNを意図的に分解、蒸発させてInのドロップレットを形成してもよい。
【0042】
第2の方法、すなわちスパッタリングなどの蒸着法で形成する場合、例えばAl+Tiをターゲット材料とし、蒸着膜厚を制御して膜が連続になる前に蒸着を終了することで離散的あるいは不連続的に形成できる。
【0043】
以上のようにして低抵抗領域24を形成した後、再び装置をMOCVD装置内に導入し、n型窒化物系半導体層26を形成する(S103)。各層を積層した後、n型窒化物系半導体層26上に電極20を形成し、さらにn型窒化物系半導体層12の一部が表面に露出するまでエッチングした後に露出した表面に電極22を形成する(S104)。電極20は上述したようにn電極であり、従って電極22と同一材料で構成できるのでプロセスの簡略化を図ることもできる。
【0044】
なお、本実施形態においては半導体層として窒化物系半導体層を例示したが、窒化物系以外の半導体層を用いることも可能である。低抵抗領域24の材料は、用いる半導体層の組成物に応じて設定すればよい。
【0045】
【実施例】
まず、従来のLEDデバイスを作製した。常圧MOCVD装置にて、サファイアc面基板を1100℃で水素雰囲気中において10分間熱処理し、その後温度を500℃まで下げた。モノメチルシランガスとアンモニアガスを100秒間流すことで不連続的にSiN膜を基板上に形成した。次に、同一温度で厚さ25nmのGaN層をトリメチルガリウム(TMG)及びアンモニアガスを供給して形成した。温度を1075℃まで上げて、再びTMG及びアンモニアガスを供給して厚さ1.5μmのアンドープGaN層、モノメチルシランガスを加えたSiドープのn−GaN層2.0μmを順次成長させた。n−GaN層中のキャリア密度は約5×1018cm−3である。
【0046】
次に、同一温度でSiドープのn−Al0.15Ga0.85N(2nm)/Siドープのn−GaN(2nm)を50ペア積層してn−SLS(歪超格子)クラッド層を形成した。Alの原料にはトリメチルアルミニウム(TMA)を用いた。このSLS中の平均電子密度は5×1018cm−3である。
【0047】
その後、温度を795℃程度まで下げて10nm厚のn−Al0.2Ga0.8Nバリア層、アンドープAl0.1In0.05Ga0.85N井戸層、10nm厚のアンドープAl0.2Ga0.8Nバリア層からなるSQW(単層量子井戸)層を成長させた。次に、温度を1025℃まで上昇させてMgドープのp−Al0.25Ga0.75N(10nm)ブロック層、Mgドープのp−Al0.2Ga0.8N(2nm)/Mgドープのp−GaN(1nm)50周期のp−SLSクラッド層、7nm厚のp−GaN層を成長させてLEDウエハを作製した。p−SLS中の正孔濃度は3×1018cm−3である。
【0048】
LEDウエハをMOCVD装置から取り出し、Ni(10nm)、Au(10nm)を順次真空蒸着して成長層を表面に形成した。5%の酸素を含む窒素ガス雰囲気中において520℃で熱処理すると、この金属膜はp透明電極となった。全面にフォトレジストを塗布し、n電極形成のためのエッチングをフォトレジストエッチングマスクとして行い、エッチングにより露出したn−GaN層上にTi(30nm)、Al(300nm)を形成し、窒素ガス中において450℃で30分間熱処理した。この工程でn電極が形成された。その後、p、n電極の一部にワイヤボンディング用の厚さ500nmのAuパッドを形成した。基板裏面を100μmまで研磨してスクライブによりチップを切り出し、マウントして従来のLEDデバイスが得られた。
【0049】
従来のLEDとの対応関係は以下の通りである。
【0050】
n型窒化物系半導体層12:
アンドープGaN、Siドープのn−GaN
n型窒化物系半導体層14:
Siドープのn−AlGaN/Siドープのn−GaNを50ペア形成したn−SLS
発光層16:
n−AlGaNバリア層/アンドープAlInGaN井戸層/アンドープAlGaNバリア層からなるSQW層
p型窒化物系半導体層18:
Mgドープのp−AlGaNブロック層、Mgドープのp−AlGaN/Mgドープのp−GaNを50ペア形成したp−SLS、p−GaN
作製したチップを積分球の中に入れ、電流を注入してチップから射出された全光出力を測定した。光出力は注入電流20mA時に約1mWであった。発光波長は、2インチ直径のウエハ面内で多少のばらつきはあるものの、350nm±3nmの範囲であった。
【0051】
次に、本実施形態に係るLEDデバイスを作製した。図5には、その構成が示されている。すなわち、MOCVDプロセスにてMgドープのp−AlGaNブロック層、Mgドープのp−AlGaN/Mgドープのp−GaNを50ペア形成したp−SLS、p−GaNからなる層18まで順次成長させた後、温度を700℃まで下げ、しばらく放置してからTMI、TMAあるいはTMGを数秒間〜数十秒間供給して低抵抗領域24を形成した。また、TMIやTMA、あるいはTMGを供給する際、アンモニア等の他の原料ガスは供給せず、単独で供給した。その後、温度を950℃まで上げてSiドープのn−Al0.1Ga0.9N層26を厚さ500nm成長させた。Siドープのn−Al0.1Ga0.9N層26の電子密度は約1×1019cm−3であった。ウエハを取り出し、両電極20,22を形成した。なお、この場合は上部電極20及び下部電極22ともにn型であるため同一のTi/Al電極を用いた。また、両電極20,22上にそれぞれワイヤボンディング用のAuパッド28、30をそれぞれ形成した。
【0052】
TMI、TMAあるいはTMGの流量を固定し、流す時間を種々変化させてLEDウエハを作成し、LED出力の変化と動作電圧の変化を測定した。原料供給時間が短い場合には、動作電圧が10V以上と非常に高く、光出力も動作時間とともに急激に劣化した。一方、原料供給時間が長すぎる場合には、LEDウエハが着色するとともに発光出力が激減した。原料供給時間が短い場合には低抵抗領域24が十分に形成されずにpn接合をショートすることができず、原料供給時間が長すぎる場合には低抵抗領域24が連続的あるいは一様に形成されたものと考えられる。最適な流量と原料供給時間は表1の通りである。
【0053】
【表1】
表1において、相対光出力及び動作電圧上昇は、それぞれp−GaN層上に電極20を形成した従来のLEDデバイスを基準とした値である。動作電圧上昇がマイナスとなっているのは、従来のLEDデバイスよりも動作電圧が低下したことを示す(表中に*で示す)。
【0054】
表から分かるように、TMAを供給した場合には従来のLEDデバイスに比べて若干光出力が低下しているものの、TMI、TMGを供給した場合には光出力は従来よりも増大している。これは、p−GaN層上に厚いn−AlGaN層が形成されているため、この層が反射防止膜として機能して光取出効率が増大したこと、及びp−GaN層に比べて抵抗値の低いn−AlGaN層により注入電流が横方向に広がり、パッドでの光遮蔽が少なくなって光取出効率が増大したためと考えられる。一方、動作電圧はTMIを供給した場合のみ従来のLEDデバイスより低下した。これは、TMIを供給した場合に形成されるInがp−GaN層及びn−AlGaN層と良好なオーミックコンタクトを形成するため効率的にpn接合をショートさせることができたためと考えられる。本実施例の電極はいずれもn型層(n−AlGaN層)の上に形成されており、従来のLEDデバイスの電極がp型半導体層の上に形成されていたものと比べると電極界面における電圧降下が小さくなったため動作電圧が低下したものと考えられる。なお、TMA及びTMGを供給した場合には動作電圧の上昇が見られるものの、それぞれ20mAにおいて1V以下、0.2V以下と小さく、特にTMGにおいては無視し得る程度に小さいことが確認された。TMAとTMGにおいても、最適化により光出力の増大と動作電圧の低下が可能である。
【0055】
TMIを原料として供給した後に、LEDウエハを取り出してその表面を観察したところ、TMIを表1に示すように最適な時間5秒〜30秒だけ流した試料表面には10nm〜500nm程度の小さな球状のInが多数観測された。また、原料供給時間が最適な時間範囲より長い試料ではInが表面の全面を覆ってしまい、かつ、下地層を溶かし込んで発光層まで届いている様子が観測された。これらのことから、最適な時間範囲においては確かに離散的あるいは不連続的にInが形成されることが確認できた。
【0056】
さらに、TMI、TMA、あるいはTMGを供給する代わりに、700℃においてp−GaN層の上にIn0.1Ga0.9Nを厚さ100nmだけ成長させ、原料ガスの供給を止めて同一温度で3分間保持した後に950℃まで温度を上げてSiドープのn−Al0.1Ga0.9Nを厚さ500nm成長させた。この場合、光出力は従来のLEDデバイスに比べて1.1〜1.5倍程度まで増大し、しかも動作電圧は0.3V以上低下した。同一構造において、厚さ100nmのIn0.1Ga0.9NにSiを3×1018cm−3程度ドープして3分間保持したLEDデバイスも作成した。この場合のデバイス特性もSiをドープしていない場合とほぼ同一であり、光出力が増大するとともに動作電圧が低下した。
【0057】
In0.1Ga0.9Nを成長させ、同一温度で3分間保持した後にMOCVD装置からデバイスを取り出してその表面を観察したところ、表面に10nm以下程度のInと思われる粒が多数観察された。このことから、InGaNが分解してInのドロップレットが形成されたものと考えられる。この方法では、InGaNの成長時間とその後の保持時間がTMI等を原料として供給する場合に比べて長いため(一様に形成された後に分解、蒸発させるため結晶形成時間は長くてもよい)、制御がより容易で再現性に優れる利点がある。さらに、動作電圧が一層低下することから、pn接合をショートさせる効果がさらに高いものと考えられる。
【0058】
なお、上記実施例においては上部電極としてTi/Al電極を用いているが、ZnO等の透明電極を用いて表面全面に形成することで、電流広がりをより増大させるとともに発光層からの光を透過させ、発光出力をより増大させることができる。
【0059】
一方、p−GaN層をMOCVD法で成長させた後、LEDウエハを装置から取り出し、真空蒸着装置でp−GaN層表面にAl+Ti、Ni+W、Ni+Su、Ni+Tiのいずれかを順次形成した。但し、蒸着膜厚を制御し、膜が連続的に形成される前に蒸着を完了した。膜が離散的あるいは不連続に形成されていることを、蒸着後にAFM(原子間力顕微鏡)により確認した。このLEDウエハを再びMOCVD装置に導入し、温度を500℃まで上げてn−Al0.1Ga0.9N厚さ20nm、950℃でn−Al0.1Ga0.9N厚さ500nmを順次成長させた。作成したLEDデバイスの評価結果を表2に示す。
【0060】
【表2】
例えば、Ni+Auを低抵抗領域24の材料として用いた場合、光出力は1.1倍に増大し、動作電圧上昇も0.1V以下に抑えられていて無視し得る程度である。このように、蒸着時間を調整して金属材料を離散的に形成することによっても動作電圧の上昇を抑制しつつ上部電極をp電極からn電極に置き換えることが可能となり、LEDデバイスの特性向上や歩留まり向上を達成することができる。なお、真空蒸着やスパッタリング等によりp−GaN層上に離散的に形成する膜の材料は、上述した金属材料の他にAl、In、Ga等、窒化物系材料とオーミック接触を形成する任意の金属材料を用いることができる。
【0061】
【発明の効果】
以上説明したように、本発明によれば半導体装置の特性改善や製造時の歩留まり向上を図ることができる。また、発光層を有する半導体装置の場合、発光層のバンドギャップを増大させて発光波長の短波長化を図り、また、発光効率の向上を図ることができる。
【図面の簡単な説明】
【図1】本実施形態に係る半導体装置の基本構成図である。
【図2】図1における模式的平面図である。
【図3】本実施形態に係るLEDデバイスの構成図である。
【図4】本実施形態の製造フローチャートである。
【図5】実施例のLEDデバイスの構成図である。
【図6】従来のLEDデバイスの構成図である。
【図7】図6に示されたLEDデバイスの一部構成図である。
【符号の説明】
10 基板、12 n型窒化物系半導体層、14 n型窒化物系半導体層、16 発光層、18 p型窒化物系半導体層、20 電極、22 電極、24 低抵抗領域、26 n型窒化物系半導体層。
Claims (23)
- p型半導体とn型半導体を接合してなる半導体装置であって、 前記p型半導体とn型半導体の界面に、前記p型半導体及びn型半導体よりも抵抗値の小さい低抵抗領域を離散的に形成することを特徴とする半導体装置。
- 請求項1記載の装置において、
前記低抵抗領域は、前記p型半導体の組成物の1つ以上の組み合わせからなる材料で構成されることを特徴とする半導体装置。 - 請求項1記載の装置において、
前記低抵抗領域は、金属材料で構成されることを特徴とする半導体装置。 - 請求項1記載の装置において、
前記低抵抗領域は、In,Ga,Al,N,Ni,W,Si,Tiの中から選ばれた1つ以上の組み合わせから構成されることを特徴とする半導体装置。 - 請求項1記載の装置において、さらに、
前記n型半導体に接して電極が形成されることを特徴とする半導体装置。 - 請求項1記載の装置において、
さらに他のpn接合構造を有し、前記p型半導体が前記pn接合構造のp層として機能することを特徴とする半導体装置。 - 請求項6記載の装置において、
前記他のpn接合構造は、発光素子であることを特徴とする半導体装置。 - 請求項7記載の装置において、
前記発光素子は、GaN系発光層をn型GaN系層及びp型GaN系層で挟んだものであることを特徴とする半導体装置。 - 請求項1記載の装置において、
前記p型半導体及びn型半導体は窒化物系半導体であることを特徴とする半導体装置。 - 請求項1記載の装置において、
前記p型半導体及びn型半導体はGaN系層であることを特徴とする半導体装置。 - 半導体装置であって、
基板と、
前記基板上に形成された第1のn型半導体層と、
前記第1のn型半導体層上に形成された発光層と、
前記発光層上に形成されたp型半導体層と、
前記p型半導体層上に不連続的に形成された、前記p型半導体層よりも抵抗値の小さい低抵抗領域と、
前記低抵抗領域を有するp型半導体層上に形成された第2のn型半導体層と、
前記第2のn型半導体層上に形成された電極と、
を有することを特徴とする半導体装置。 - 請求項11記載の装置において、
前記低抵抗領域は、前記p型半導体層の組成物の1つ以上の組み合わせから構成されることを特徴とする半導体装置。 - 請求項11記載の装置において、
前記低抵抗領域は、金属材料で構成されることを特徴とする半導体装置。 - 請求項11記載の装置において、
前記低抵抗領域は、In,Ga,Al,N,Ni,W,Si,Tiの中から選ばれた1つ以上の組み合わせから構成されることを特徴とする半導体装置。 - 請求項11記載の装置において、
前記第1のn型半導体層、発光層、p型半導体層、及び第2のn型半導体層は、窒化物系層であることを特徴とする半導体装置。 - 請求項11記載の装置において、
前記低抵抗領域は、前記p型半導体層と第2のn型半導体層の接合をオーミック特性に変化させる程度に形成されることを特徴とする半導体装置。 - 半導体装置の製造方法であって、
(a)p型半導体表面に、前記p型半導体の組成物を原料として供給することでMOCVD法等の結晶成長法により離散的に結晶を形成するステップと、
(b)前記p型半導体表面にn型半導体を形成するステップと、
を有することを特徴とする半導体装置の製造方法。 - 請求項17記載の方法において、
前記(a)ステップにおいて供給する原料は、In,Ga,Al,N,Ni,W,Si,Tiの少なくともいずれかを含むことを特徴とする半導体装置の製造方法。 - 請求項17記載の方法において、
前記(a)ステップにおいて供給する原料は、TMI、TMA、TMGのいずれかであることを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、
(a)p型半導体表面に、前記p型半導体の組成物あるいは金属をスパッタリング等の蒸着法により離散的に形成するステップと、
(b)前記p型半導体表面にn型半導体を形成するステップと、
を有することを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、
(a)基板上に第1のn型半導体層を形成するステップと、
(b)前記第1のn型半導体層上に発光層を形成するステップと、
(c)前記発光層上にp型半導体層を形成するステップと、
(d)前記p型半導体層上に、前記p型半導体層よりも抵抗値の少ない低抵抗領域を不連続的に形成するステップと、
(e)前記p型半導体層上に第2のn型半導体層を形成するステップと、
(f)前記第2のn型半導体層上に電極を形成するステップと、
を有することを特徴とする半導体装置の製造方法。 - 請求項21記載の方法において、
前記(d)ステップでは、前記p型半導体層の組成物を原料として供給しMOCVD法等の結晶成長法により前記低抵抗領域を不連続的に形成することを特徴とする半導体装置の製造方法。 - 請求項21記載の方法において、
前記(d)ステップでは、前記p型半導体層の組成物あるいは金属をスパッタリング等の蒸着法により蒸着させて前記低抵抗領域を不連続的に形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002343422A JP4440529B2 (ja) | 2002-11-27 | 2002-11-27 | 窒化物系半導体発光装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002343422A JP4440529B2 (ja) | 2002-11-27 | 2002-11-27 | 窒化物系半導体発光装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179369A true JP2004179369A (ja) | 2004-06-24 |
JP4440529B2 JP4440529B2 (ja) | 2010-03-24 |
Family
ID=32705200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002343422A Expired - Lifetime JP4440529B2 (ja) | 2002-11-27 | 2002-11-27 | 窒化物系半導体発光装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4440529B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135311A (ja) * | 2004-10-08 | 2006-05-25 | Mitsubishi Cable Ind Ltd | 窒化物半導体を用いた発光ダイオード |
JP2007535152A (ja) * | 2004-04-29 | 2007-11-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体チップの製造方法および半導体チップ |
JP2008187033A (ja) * | 2007-01-30 | 2008-08-14 | Sharp Corp | 窒化物半導体発光素子 |
JP2021121034A (ja) * | 2019-08-08 | 2021-08-19 | 日亜化学工業株式会社 | 半導体発光素子 |
US11538962B2 (en) | 2019-04-23 | 2022-12-27 | Nichia Corporation | Light-emitting element and method for manufacturing light-emitting element |
-
2002
- 2002-11-27 JP JP2002343422A patent/JP4440529B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007535152A (ja) * | 2004-04-29 | 2007-11-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体チップの製造方法および半導体チップ |
US7897423B2 (en) | 2004-04-29 | 2011-03-01 | Osram Opto Semiconductors Gmbh | Method for production of a radiation-emitting semiconductor chip |
JP4653804B2 (ja) * | 2004-04-29 | 2011-03-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体チップの製造方法および半導体チップ |
US8273593B2 (en) | 2004-04-29 | 2012-09-25 | Osram Opto Semiconductors Gmbh | Method for production of a radiation-emitting semiconductor chip |
JP2006135311A (ja) * | 2004-10-08 | 2006-05-25 | Mitsubishi Cable Ind Ltd | 窒化物半導体を用いた発光ダイオード |
JP2008187033A (ja) * | 2007-01-30 | 2008-08-14 | Sharp Corp | 窒化物半導体発光素子 |
US7893446B2 (en) | 2007-01-30 | 2011-02-22 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting device providing efficient light extraction |
US11538962B2 (en) | 2019-04-23 | 2022-12-27 | Nichia Corporation | Light-emitting element and method for manufacturing light-emitting element |
JP2021121034A (ja) * | 2019-08-08 | 2021-08-19 | 日亜化学工業株式会社 | 半導体発光素子 |
JP7128429B2 (ja) | 2019-08-08 | 2022-08-31 | 日亜化学工業株式会社 | 半導体発光素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4440529B2 (ja) | 2010-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101646064B1 (ko) | 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자 | |
TW419871B (en) | Light-emitting diode device and method for fabricating the same | |
JP5162016B1 (ja) | 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法 | |
JP5549338B2 (ja) | 紫外光放射用窒素化合物半導体ledおよびその製造方法 | |
US20080135868A1 (en) | Nitride Semiconductor Light Emitting Element and Method for Manufacturing the Same | |
WO2004008551A1 (ja) | 窒化ガリウム系化合物半導体装置 | |
US20030197169A1 (en) | Gallium nitride-based semiconductor light emitting device | |
JP2010098234A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP4835010B2 (ja) | 窒化ガリウム系化合物半導体発光ダイオードおよび照明装置 | |
WO2007091651A1 (ja) | 窒化物半導体素子 | |
JP2005268581A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP2017017265A (ja) | 発光装置 | |
JP6008284B2 (ja) | 半導体紫外発光素子 | |
JP5839293B2 (ja) | 窒化物発光素子及びその製造方法 | |
JP4440529B2 (ja) | 窒化物系半導体発光装置の製造方法 | |
JP2006024913A (ja) | 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子 | |
JP2005340762A (ja) | Iii族窒化物半導体発光素子 | |
JP3763701B2 (ja) | 窒化ガリウム系半導体発光素子 | |
JP4787562B2 (ja) | pn接合型発光ダイオード | |
JP2000174341A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JPH11220172A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
Yeh et al. | InGaN flip-chip light-emitting diodes with embedded air voids as light-scattering layer | |
JP2019169680A (ja) | 発光素子およびその製造方法 | |
JP5787851B2 (ja) | 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法 | |
JP2005311119A (ja) | 窒化ガリウム系発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4440529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160115 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |