CN101326649B - 氮化镓类化合物半导体发光元件及其制造方法 - Google Patents

氮化镓类化合物半导体发光元件及其制造方法 Download PDF

Info

Publication number
CN101326649B
CN101326649B CN200680046658XA CN200680046658A CN101326649B CN 101326649 B CN101326649 B CN 101326649B CN 200680046658X A CN200680046658X A CN 200680046658XA CN 200680046658 A CN200680046658 A CN 200680046658A CN 101326649 B CN101326649 B CN 101326649B
Authority
CN
China
Prior art keywords
gallium nitride
nitride compound
compound semiconductor
emitting device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200680046658XA
Other languages
English (en)
Other versions
CN101326649A (zh
Inventor
篠原裕直
大泽弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101326649A publication Critical patent/CN101326649A/zh
Application granted granted Critical
Publication of CN101326649B publication Critical patent/CN101326649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

提供出光效率高的氮化镓类化合物半导体发光元件及其制造方法。这样的氮化镓类化合物半导体发光元件，在基板(11)上，按包含氮化镓类化合物半导体的n型半导体层(13)、发光层(14)、p型半导体层(15)的顺序将它们层叠，在该p型半导体层(15)上层叠透光性正极(16)，并在该透光性正极(16)上设置正极接合垫(17)，在n型半导体层(13)上设置有负极接合垫(18)的氮化镓类化合物半导体发光元件中，在透光性正极(16)的表面(16a)的至少一部分形成无序的凹凸面。

Description

氮化镓类化合物半导体发光元件及其制造方法 
技术领域
本发明涉及氮化镓类化合物半导体发光元件，尤其涉及能够提高出光效率的氮化镓类化合物半导体发光元件及其制造方法。 
本申请，要求基于在2005年12月14日申请于日本的特愿2005-360290号的优先权，在本申请中引用其内容。 
背景技术
近年来，作为短波长光发光元件，氮化镓(GaN)类化合物半导体发光元件引人注目。该氮化镓类化合物半导体发光元件，以蓝宝石单晶为首，将各种氧化物、III-V族化合物作为基板，在该基板上，通过有机金属气相化学反应法(MOCVD法)、分子束外延法(MBE法)等所形成。 
作为氮化镓类化合物半导体发光元件的特征，可举出朝向横向方向的电流扩散小这一点。因此，若仅向电极正下的半导体注入电流，则以电极正下的发光层发出的光被电极遮挡，难以射出到发光元件的外部。因此，在如此的发光元件中构成为，通常，作为正极采用透明电极，透射正极地取出光。 
由透明电极构成的现有的透光性的正极，为使Ni、Co等的氧化物与Au等的接触金属相组合的层结构。并且，近年来提出：通过使用ITO(In2O3 -SnO2)等的导电性更高的氧化物，将尽可能减薄接触金属的膜厚度而提高了透光性的层结构的电极用作正极，使来自发光层的光高效射出到外部的技术。 
此外，如此的发光元件的外部量子效率，表示为使出光效率与内部量子效率相乘的值。所谓内部量子效率，为注入于发光元件的电流的能量之 中的变换成光的比例。另一方面，所谓出光效率，为在半导体晶体内部发出的光之中的能够向外部射出的光的比例。 
近年来，发光元件的内部量子效率，通过对晶体状态的改善、结构的研究可以说提高到70％～80％程度，相对于注入电流量可得到充分的效果。 
可是，不仅在氮化镓类化合物半导体发光元件中，而且在发光二极管(LED)中，现状为：相对于注入电流的出光效率一般都低，相对于注入电流，难以使内部发光充分地射出到外部。 
在氮化镓类化合物半导体发光元件中出光效率低，是由于以下原因：由于氮化镓类化合物半导体的发光层的折射率约为2.5，与空气的折射率1相比非常高，并且临界角较小约为25°，因此反复进行晶体内的反射及吸收而使得光不能射出到外部。 
为了使出光效率提高，提出了：使出光面粗糙化，通过在出光面设置各种各样的角度而使出光效率提高的氮化镓类化合物半导体发光元件(例如，专利文献1)。 
可是，记载于专利文献1的发光元件，因为对半导体材料自身实施粗糙化加工，所以对半导体层施加负荷，导致残留大的损伤。因此，即使使外部量子效率(出光效率)提高，也会使内部量子效率下降，得不到发光强度增大的效果。 
并且，在对半导体层表面实施粗糙加工的方法中，因为要求微细的掩模图形化方法等，所以在工序上，需要遵循繁杂的步骤，存在制造效率上的问题。 
并且，通过掩模图形化方法所形成的凹凸图形，因为产生干涉效应，所以存在某特定波长被加强的问题。 
专利文献1：特开平6-291368号公报 
发明内容
本发明鉴于上述问题所作出，目的为提供出光效率高、且波长不一致少的氮化镓类化合物半导体发光元件及其制造方法。 
本发明人，为了解决上述问题进行了锐意探讨，完成了本发明。 
即，本发明涉及以下内容。 
(1)在基板上按包含氮化镓类化合物半导体的n型半导体层、发光层、p型半导体层的顺序将它们层叠，在该p型半导体层上层叠透光性正极，并在该透光性正极上设置正极接合垫，在前述n型半导体层上设置有负极接合垫的氮化镓类化合物半导体发光元件，以在前述透光性正极表面的至少一部分形成无序的凹凸面为特征。 
(2)以形成于前述透光性正极表面的无序的凹凸面中的凸部间的平均距离，按凸部中心间距离为0.01μm～3μm为特征的记载于上述(1)的氮化镓类化合物半导体发光元件。 
(3)以形成于前述透光性正极表面的无序的凹凸面中的凸部间的平均距离，按凸部中心间距离为0.05μm～1.5μm为特征的记载于上述(1)项的氮化镓类化合物半导体发光元件。 
(4)以各凸部间距离相对于前述凸部间的平均距离的标准偏差为10％～80％为特征的记载于上述(2)项或(3)项的氮化镓类化合物半导体发光元件。 
(5)以前述透光性电极包含导电性氧化物为特征的记载于上述(1)～(4)项的任何一项的氮化镓类化合物半导体发光元件。 
(6)以前述透光性正极，含有选自ITO(In2O3-SnO2)、AZO(ZnO-Al2O3)、IZO(In2O3-ZnO)、GZO(ZnO-GeO2)中的至少一种材料为特征的记载于上述(1)～(5)项的任何一项的氮化镓类化合物半导体发光元件。 
(7)以包括下述①～③的工序为特征的氮化镓类化合物半导体发光元件的制造方法： 
①在基板上，按包含氮化镓类化合物半导体的n型半导体层、发光层、p型半导体层、透光性正极的顺序将它们层叠的工序， 
②在透光性正极表面上形成包含金属微粒的掩模的工序，和 
③从该掩模上对透光性正极进行干蚀刻的工序。 
(8)以前述工序②包括在前述透光性正极表面形成金属薄膜的工序及 该金属薄膜形成后的热处理工序为特征的记载于上述(7)项的氮化镓类化合物半导体发光元件的制造方法。 
(9)以形成前述掩模的金属微粒为Ni或Ni合金为特征的记载于上述(7)项或(8)项的氮化镓类化合物半导体发光元件的制造方法。 
(10)以形成前述掩模的金属微粒为在100℃～450℃的温度范围具有熔点的低熔点金属或低熔点合金为特征的记载于上述(7)～(9)项的任何一项的氮化镓类化合物半导体发光元件的制造方法。 
(11)以形成前述掩模的金属微粒为选自Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、In中的低熔点金属或至少包含这些金属之一种的低熔点合金为特征的记载于上述(7)～(10)项的任何一项的氮化镓类化合物半导体发光元件的制造方法。 
(12)以形成于前述透光性正极表面的至少一部分的凹凸面通过湿蚀刻工序所形成为特征的记载于上述(7)～(11)项的任何一项的氮化镓类化合物半导体发光元件的制造方法。 
(13)包括记载于上述(1)～(6)项的任何一项的氮化镓类化合物半导体发光元件的灯。 
(14)包括通过记载于上述(6)～(12)项的任何一项的制造方法所得到的氮化镓类化合物半导体发光元件的灯。 
依照于本发明的氮化镓类化合物半导体发光元件，通过构成为在透光性正极表面的至少一部分形成无序的凹凸面，可得到出光效率高、且波长不一致少的氮化镓类化合物半导体发光元件。 
并且，在采用本发明的氮化镓类化合物半导体发光元件加工为灯形状的情况下，因为能够相应于用于灯的树脂的特性而提高聚光性，所以能够构成发光输出高的灯。 
并且，在本发明的氮化镓类化合物半导体发光元件的制造方法中，形成凹凸面的粗糙加工处理，尤其起到如示于下述(a)～(c)的效果。 
(a)通过形成具有某范围的不均匀的凹凸面，能够制造抑制干涉效应、波长不一致少的氮化镓类化合物半导体发光元件。 
(b)因为采用金属微粒掩模而形成凹凸面，所以不需要高度的掩模 图形化工序等，可以简便且低成本地形成粗糙化微细加工区域。 
(c)因为在透光性正极表面形成凹凸面，所以可以不对半导体层造成损伤地制造发光元件。 
附图说明
图1是对本发明的氮化镓类化合物半导体发光元件模式性地进行说明的图，是表示剖面结构的图。 
图2是对本发明的氮化镓类化合物半导体发光元件模式性地进行说明的图，是表示俯视结构的图。 
图3是对本发明的氮化镓类化合物半导体发光元件模式性地进行说明的图，是氮化镓类化合物半导体的层叠结构体的剖面图。 
图4是对采用本发明的氮化镓类化合物半导体发光元件所构成的灯模式性地进行说明的图。 
符号的说明 
1...氮化镓类化合物半导体发光元件， 
11...基板， 
12...缓冲层， 
13...n型半导体层， 
14...发光层， 
15...p型半导体层， 
16...透光性正极， 
16a...表面， 
17...正极接合垫， 
18...负极接合垫， 
21...基板， 
22...缓冲层， 
23...n型半导体层， 
24...发光层， 
25...p型半导体层， 
26...透光性正极， 
27...负极接合垫， 
30...灯 
具体实施方式
以下，关于本发明的氮化镓类化合物半导体发光元件的一实施方式，一边适当参照图1～3一边进行说明。 
(氮化镓类化合物半导体发光元件的整体构成) 
示于图1的本实施方式的氮化镓类化合物半导体发光元件1中，在基板11上，按包含氮化镓类化合物半导体的n型半导体层13、发光层14及p型半导体层15的顺序将它们层叠，在该p型半导体层15上层叠透光性正极16并在该透光性正极16上设置正极接合垫17，在n型半导体层13上设置有负极接合垫18；其大体构成为，在透光性正极16的表面16a的至少一部分形成无序的凹凸面。并且，在示于图1的例中，在基板11与n型半导体层13之间设置缓冲层12。 
本发明的氮化镓类化合物半导体发光元件，通过对作为出光面的透光性正极16的表面16a实施特定形状的凹凸加工，使出光效率提高。 
在基板11中，包含蓝宝石单晶(Al2O3；A面、C面、M面、R面)、尖晶石单晶(MgAl2O4)、ZnO单晶、Li AlO2单晶、Li GaO2单晶、MgO单晶等的氧化物单晶，Si单晶、SiC单晶、GaAs单晶、AlN单晶、GaN单晶及ZrB2等的硼化物单晶的公知的基板材料，不管哪种基板材料都能够无任何限制地采用。在它们之中，优选采用蓝宝石单晶及SiC单晶的基板材料。 
还有，基板的面方位并不特别限定。并且，既可以是正合适的基板也可以是具有偏离角的基板。 
在基板11上，通常，通过缓冲层12，层叠包含氮化镓类化合物半导体的n型半导体层13、发光层14及p型半导体层15。根据所使用的基板11、外延层的生长条件的不同，也存在不需要缓冲层12的情况。 
作为氮化镓类化合物半导体，已知多种例如以一般式AlXGaYInZN1-AMA(0≤X≤1，0≤Y≤1，0≤Z≤1且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，且0≤A＜1。)所表示的氮化镓类化合物半导体，在本发明中，也能够无任何限制地采用包含这些周知的氮化镓类化合物半导体而以一般式AlXGaYInZN1-AMA(0≤X≤1，0≤Y≤1，0≤Z≤1且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，且0≤A＜1。)所表示的氮化镓类化合物半导体。 
氮化镓类化合物半导体，能够除Al、Ga及In以外包括其他的III族元素，也能够相应于需要而包含Ge、Si、Mg、Ca、Zn、Be、P、As及B等的元素。而且，并不限于含有有意添加的元素，也存在含有与成膜条件等相关而必然含有的杂质，以及包含在原料、反应管材质中的微量杂质的情况。 
这些氮化镓类化合物半导体的生长方法并不特别限定，能够应用MOCVD(有机金属化学气相生长法)、HVPE(氢化物气相生长法)、MBE(分子束外延法)等的已知使氮化物半导体生长的所有的方法。作为优选的生长方法，从膜厚度控制性、批量生产的观点来看，为MOCVD法。在MOCVD法中，作为载体气体采用氢气(H2)或氮气(N2)，作为III族原料的Ga源，采用三甲基镓(TMG)或三乙基镓(TEG)，作为Al源采用三甲基铝(TMA)或三乙基铝(TEA)，作为In源采用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料的N源采用氨(NH3)、肼(N2H4)等。并且，作为掺杂剂，在n型中作为Si原料能够利用甲硅烷(SiH4)或乙硅烷(Si2H6)，作为Ge原料能够利用锗烷(GeH4)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)等的有机锗化合物。在MBE法中，元素状的锗也能够用作掺杂源。在p型中作为Mg原料例如采用双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁(EtCp2Mg)。 
n型半导体层13，通常，由基底层、n接触层及n包覆层所构成。n接触层，能够兼作基底层及/或n包覆层。 
优选：基底层由AlxGa1-xN层(0≤x≤1，优选0≤x≤0.5，更优选0≤x≤0.1)所构成。基底层的膜厚度优选为0.1μm以上，更优选为0.5μm以上，最优选为1μm以上。使之成为该膜厚度以上时容易得到结晶性 良好的AlxGa1-xN层。 
在基底层中，若n型杂质为1×1017～1×1019/cm3的范围内，则可以进行掺杂，但是从良好的结晶性的维持之点来看不掺杂(＜1×1017/cm3)较为优选。作为n型杂质，未特别限定，可举出例如Si、Ge及Sn等，优选为Si及Ge。 
使基底层进行生长时的生长温度，优选800～1200℃，更优选调整为1000～1200℃的范围。若在该温度范围内使之生长，则可得到结晶性好的基底层。并且，优选：MOCVD生长炉内的压力调整为15～40kPa。 
作为n接触层，与基底层同样地优选由AlxGa1-xN层(0≤x≤1，优选0≤x≤0.5，更优选0≤x≤0.1)所构成。并且，优选掺杂n型杂质，若以1×1017～1×1019/cm3、优选1×1018～1×1019/cm3的浓度含有n型杂质，则因维持与负极之间的良好的欧姆接触、抑制裂纹产生、维持良好的结晶性之点而优选。作为n型杂质，未特别限定，可举出例如Si、Ge及Sn等，优选为Si及Ge。生长温度与基底层相同。 
优选构成基底层与n接触层的氮化镓类化合物半导体为同一组成，优选：将它们的合计的膜厚度设定为1～20μm、较优选为2～15μm、更优选为3～12μm的范围。若膜厚度为该范围，则能良好地维持半导体的结晶性。 
优选：在n接触层与发光层之间，设置n包覆层。通过设置n包覆层，能够弥补产生于n接触层的最表面的平坦性的恶化。n包覆层可以通过AlGaN、GaN、GaInN等形成。并且，也可以形成为这些结构的异质结、进行了多次层叠的超晶格结构。在由GaInN形成的情况下，不用说当然优选比发光层的GaInN的带隙大。 
n包覆层的膜厚度，未特别限定，优选为5～500nm(0.005～0.5μm)的范围，更优选为5～100nm(0.005～0.1μm)的范围。 
并且，n包覆层的n型掺杂浓度优选为1×1017～1×1020/cm3的范围，更优选为1×1018～1×1019/cm3的范围。若掺杂浓度为该范围，则从良好的结晶性的维持及发光元件的工作电压降低之点而言，较为优选。 
发光层14，层叠于n型半导体层13上，通常采用包含氮化镓类化合物半导体、优选Ga1-sInsN(0＜s＜0.4)的氮化镓类化合物半导体的发光 层。 
作为发光层14的膜厚度，未特别限定，优选为可得到量子效应的程度的膜厚度、即临界膜厚度、例如1～10nm的范围，更优选为2～6nm的范围。若膜厚度为上述范围，则以发光输出之点而言，较为优选。 
并且，发光层，除了上述的单量子阱(SQW)结构之外，也可以为以上述Ga1-s InsN为阱层、包括阱层与带隙能量比该阱层大的AlcGa1-cN层(0≤c＜0.3且b＞c)的势垒层的多量子阱(MQW)结构。并且，在阱层及势垒层，也可以掺杂杂质。 
优选AlcGa1-cN势垒层的生长温度为700℃以上，因为若以800～1100℃的温度使之生长，则结晶性变得良好，所以更优选。并且，使GaInN阱层以600～900℃的温度、优选700～900℃的温度进行生长。即，为了使MQW的结晶性良好，优选在层间使生长温度变化。 
P型半导体层15，通常，由p包覆层及p接触层所构成。但是，p接触层也可以兼作p包覆层。 
作为p包覆层，为比发光层的带隙能量高的组成，只要是能够进行载流子向发光层的封入的层，并不特别限定，作为优选，举出AldGa1-dN层(0＜d≤0.4，优选0.1≤d≤0.3)的层。p包覆层，若包含如此的AlGaN，则从载流子向发光层的封入之点而言为优选。p包覆层的膜厚度，不特别限定，优选为1～400nm，更优选为5～100nm。p包覆层的p型掺杂浓度，优选为1×1018～1×1021/cm3，更优选为1×1019～1×1020/cm3。若p型掺杂浓度为上述范围，则不会使结晶性下降，而可得到良好的p型结晶。 
作为p接触层，是至少包含AleGa1-eN(0≤e＜0.5，优选0≤e≤0.2，更优选0≤e≤0.1)的氮化镓类化合物半导体层。若Al组成为上述范围，则从维持良好的结晶性及与p欧姆电极的良好的欧姆接触之点而言为优选。 
并且，若以1×1018～1×1021/cm3的范围的浓度含有p型掺杂剂，则从维持良好的欧姆接触、抑制裂纹产生、维持良好的结晶性之点而言为优选，更优选为5×1019～5×1020/cm3的范围。 
作为p型杂质，未特别限定，例如，优选举出Mg。 
P接触层的膜厚度，未特别限定，优选为10～500nm(0.01～0.5μm)、更优选为50～200nm(0.05～0.2μm)。若膜厚度为该范围，则从发光输出之点而言为优选。 
透光性正极16，能够通过以该技术领域熟知的惯用的方法设置包含ITO(In2O3-SnO2)、AZnO(ZnO-Al2O3)、IZnO(In2O3-ZnO)、GZO(ZnO-GeO2)中的至少一种的材料而形成。并且，其结构也能够无任何限制地采用包括现有公知的结构的任何结构。 
透光性正极16，既可以覆盖p型半导体层15上的基本整面地形成，也可以空出间隙而形成为格子状、树形状，在形成了透光性正极16之后，虽然有时实施以合金化、透明化为目的的热退火，但是也可以不实施。 
在透光性正极16的表面16a，在至少一部分形成凹凸图形，成为凹凸面。在示于图1的例中，在透光性正极16的表面16a之内的、氮化镓类化合物半导体发光元件1的左右方向基本中央附近，形成由多个无序的凸部16b构成的凸状的图形。 
作为在透光性正极16的表面16a形成凹凸图形的方法，能够采用现有公知的光刻法。 
形成于表面16a的凹凸图形，虽然在示于图1的例中为无序的凹凸图形，但是，也能够为例如凸部的大小、凸部间距离具有周期性所构成的图形。 
作为凸部16b的形状，未特别限定，可举出圆柱、三棱柱、四棱柱等的多棱柱，圆锥、三棱锥、四棱锥的多棱锥等的形状，能够适当进行选择，并且，优选：在示于图1的剖面形状中，为凸部16b的下端尺寸W(宽度)与上端宽度尺寸相比相同或比其大的形状。图示例中的凸部16b，构成为：随着从下端侧向上端侧而缩小尺寸。 
凸部16b的大小并不特别限定，优选：下端尺寸W为0.01μm～3μm的范围。通过使下端尺寸W为该范围，使出光效率有效提高。 
不足0.01μm地形成凸部16b的下端尺寸W，虽然若采用光刻法也可以进行，但是导致高成本，且凸部过小而无法得到充分的出光效率。 
并且，因为氮化镓类化合物半导体发光元件的大小，一般为100μ m～2000μm的范围，所以若凸部16b的下端尺寸W超过3μm，则每单位面积的凸部16b的表面积变小，无法得到充分的出光效率。更优选为0.02μm～2μm的范围。 
凸部16b的各凸部中心的间隔P，并不特别限定，优选按平均距离而言为0.01μm～3μm的范围。进一步优选为0.05μm～1.5μm的范围。通过使凸部16b间的间隔P为该范围内，使出光效率有效地提高。 
使凸部16b间的间隔P的平均距离形成为不足0.01μm，虽然若采用光刻法也可以进行，但是导致高成本，且图形过于集中而有可能使出光效率下降。 
并且，如上述地，因为发光元件的大小一般为100μm～2000μm，所以若凸部16b间的间隔超过3μm，则每单位面积的凸部16b的表面积变小，无法得到充分的出光效率。更优选为0.02μm～2μm的范围。 
优选：相对于凸部16b间的平均距离的标准偏差，为10％～80％的范围。更优选为20％～60％的范围。 
若上述标准偏差为10％以下，则干涉效应增大，产生波长不一致的可能性变高。并且，若上述标准偏差为80％以上，则凹凸图形的密度下降，导致出光效率提高的效果降低。 
优选：凸部16b的高度T的平均，为0.1μm～2.0μm的范围。 
更优选：凸部下端尺寸W与凸部高度T的关系，成为W＜T，若为上述关系，则能够使氮化镓类化合物半导体发光元件的出光效率，更有效地提高。 
正极接合垫17，设置于透光性正极16上，在示于图1的例中，配置于形成于透光性正极16上的凹凸面以外的位置。 
作为正极接合垫17的材料采用了Au、Al、Ni及Cu等的各种结构众所周知，能够无任何限制地采用这些周知的材料、结构的正极接合垫。 
优选：正极接合垫17的厚度，为100～1000nm的范围内。并且，因为接合垫的特性上，厚度厚的一方，接合性高，所以更优选正极接合垫17的厚度为300nm以上。进而，从制造成本的观点而言优选为500nm以下。 
负极接合垫18，形成为：在基板11上，接触于依次层叠有n型半导 体层13、发光层14及p型半导体层15的氮化镓类化合物半导体的前述n型半导体层13。 
因此，当形成负极接合垫18时，去除发光层14及p型半导体层15的一部分而使n型半导体层13的n接触层露出，在其上形成负极接合垫18。 
作为负极接合垫18的材料，各种组成及结构的负极众所周知，能够无任何限制地采用这些周知的负极，能够以该技术领域所熟知的惯用的方法而设置。 
作为如上述的在透光性正极上设置无序的凹凸图形的形成区域的氮化镓类化合物半导体之一例，如示于图3的氮化镓类化合物半导体20地，在基板21上使缓冲层22、n型半导体层23、发光层24、p型半导体层25及透光性正极26依次结晶生长而成的层叠体结构众所周知。 
在本发明中，能够将如上述的无序的凹凸图形，在如氮化镓类化合物半导体20这样的结构的半导体发光元件的透光性正极表面，无任何限制地设置。 
(氮化镓类化合物半导体发光元件的制造方法) 
本发明的氮化镓类化合物半导体发光元件的制造方法，作为包括了下述①～③的工序的方法而大体构成。 
①在基板上，按包含氮化镓类化合物半导体的n型半导体层、发光层、p型半导体层、透光性正极的顺序对它们进行层叠的工序。 
②在透光性正极表面上形成包含金属微粒的掩模的工序。 
③从该掩模上对透光性正极进行干蚀刻的工序。 
在本发明中，能够通过在透光性正极表面的凹凸面加工区域形成包含金属微粒的掩模、从其上对透光性正极进行干蚀刻，而向透光性正极上形成凹凸面。 
以下，关于上述工序①～③进行说明。 
(工序①) 
首先，在基板上，按包含氮化镓类化合物半导体的n型半导体层、发光层、p型半导体层、透光性正极的顺序对它们进行层叠。在如此的氮化 镓类化合物半导体的层叠结构体的形成中，能够无任何限制地采用如上述的以前所采用的材质、生长方法。 
(工序②) 
接下来，在透光性正极上，形成包含金属微粒的金属薄膜。金属薄膜，能够通过一般所公知的真空蒸镀装置形成。 
在本发明中，因为通过金属微粒掩模的形状限定形成于透光性正极上的凹凸图形的形状，所以能够通过控制金属微粒掩模的形状而控制凹凸图形的形状。尤其是，金属微粒掩模的膜厚度，对透光性正极表面的凹凸图形形状产生大的影响。 
优选：金属微粒掩模的热处理工序前的膜厚度为0.005μm～1μm的范围。虽然由于金属微粒掩模材料的材质、采用本发明的氮化镓类化合物半导体发光元件构成灯时的封入树脂的材质等，金属微粒掩模的膜厚度的最佳值并不相同，但是若不足0.005μm，则不能作为掩模起作用，无法在透光性正极上形成能够有效地射出光的凹凸图形形状。并且，若金属微粒掩模的膜厚度超过1μm，则因为凝聚效应变小，所以与上述同样，无法在透光性正极表面形成能够有效地射出光的凹凸图形形状。 
并且，金属薄膜的形成中，只要可以控制金属薄膜的厚度使之在上述范围内均匀，则并不限于上述的真空蒸镀装置，也可以采用溅射装置等。 
作为在金属薄膜(金属微粒掩模)中进行使用的金属微粒的材料，优选为凝聚性好且球面形状的微粒。作为如此的金属，例如，可举出Ni、Ni合金等。并且，作为凝聚性好并适于处理的效率化的金属微粒材料，可举出包含Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、In的金属之中的至少一种并在100℃～450℃之间具有熔点的低熔点金属、或低熔点合金。在这些金属材料之中，优选采用AuSn合金、AuGe合金、AuSnNi合金及AuGeNi合金，其中最优选采用AuSn合金。 
AuSn合金，已知：若Sn组成比为10质量％～35质量％程度的范围，则在190～420℃程度的温度进行共晶化；并且，也已知：若超过该范围的温度，则合金层一般形成凝聚形态。 
接下来，为了由前述金属薄膜得到金属微粒掩模，进行金属薄膜的热 处理。 
作为金属薄膜的热处理温度，虽然因所使用的金属材料而异，但是一般优选以100～600℃的范围进行1分钟的热处理。通过以如此的条件进行金属薄膜的热处理，能得到形成于透光性正极上的金属微粒掩模。 
热处理后的金属微粒掩模的形状，由于热处理气氛中的氧浓度而变化。 
因此，通过相应于所使用的金属材料，对热处理气氛中的氧浓度进行控制，能够以适于出光效率提高的形状形成金属微粒掩模。并且，根据所使用的金属材料的不同，也存在以完全不含氧的气氛进行热处理时能形成较良好的掩模、所以这种气氛优选的情况。 
优选：金属微粒掩模的微粒的密度为1×105个/mm2～1×108个/mm2 的范围。若为该范围内，则出光效率有效地提高。并且，更优选为1×106 个/mm2～1×107个/mm2的范围。 
(工序③) 
接下来，通过从前述金属微粒掩模上对氮化镓类化合物半导体的透光性正极进行干蚀刻，能够在该透光性正极表面，形成如上述的特定形状的凹凸图形。 
干蚀刻，能够采用一般性的反应离子蚀刻(RIE)型的干蚀刻。并且，关于在干蚀刻中采用的气体的种类，能够无任何限制地进行选择而采用，优选采用包含氯的气体进行蚀刻。 
还有，为了防止由热引起的金属凝聚形状(金属微粒形状)的变化，优选基板的温度保持为100℃以下。 
并且，作为在透光性正极上形成凹凸形状的方法，也能够采用湿蚀刻。在该情况下，上述金属薄膜既可以形成，也可以不形成。作为蚀刻液，采用包含盐酸、硝酸、氯化铁、草酸、氢氟酸、磷酸、硫酸之中至少某一种的溶液。 
以上，进行了说明的这样的本发明的氮化镓类化合物半导体发光元件，例如，通过技术人员周知的方法，能够设置透明盖体而构成灯。并且，通过使本发明的氮化镓类化合物半导体发光元件、与具有荧光体的盖体相组合，也能够构成白色的灯。 
例如，如示于图4地，本发明的氮化镓类化合物半导体发光元件，能够采用现有公知的方法无任何限制地构成为LED灯。作为灯，能够用于一般用途的炮弹型、携带的背光源用途的侧视(side view)型、用于显示器的顶视(top view)型等的任何的用途。例如，在将面朝上型的氮化镓类化合物半导体发光元件安装于炮弹型的情况下，如图示例地，在2根框架31、32的一方将氮化镓类化合物半导体发光元件1以树脂等进行粘接，将正极接合垫及负极接合垫采用由金等的材质构成的金属线33、34，分别接合于框架31、32。其后，通过以透明树脂对元件周边进行模制(参照图4的模35)，能够制作炮弹型的灯30。 
本发明的氮化镓类化合物半导体发光元件，因为驱动电压(Vf)低，并且出光效率高，所以可以实现高效率的灯。 
实施例 
接下来，对本发明通过实施例更详细地进行说明，但是本发明并非仅限定于这些实施例。 
(实验例1) 
图1，表示以本实验例制作的氮化镓类化合物半导体发光元件的剖面模式图，图2，表示其俯视模式图。 
(氮化镓类化合物半导体发光元件的制作) 
在包含蓝宝石的基板1上，通过包含AlN的缓冲层12，层叠有氮化镓类化合物半导体层。该氮化镓类化合物半导体层包括：按厚度8μm的含有未掺杂GaN的基底层、厚度2μm的Ge掺杂n型GaN接触层及厚度20nm(0.02μm)的n型In0.1Ga0.9N包覆层的顺序将它们层叠而成的n型半导体层13，将厚度16nm的Si掺杂GaN势垒层及厚度2.5nm的In0.06Ga0.94N阱层进行5次层叠并最后设置有势垒层的多量子阱结构的发光层14，及按厚度10nm(0.01μm)的Mg掺杂p型Al0.07Ga0.93N包覆层、厚度180nm(0.18μm)的Mg掺杂p型Al0.02Ga0.98N接触层的顺序将它们层叠而成的p型半导体层15，将各层以该顺序进行层叠而形成。使出光面为半导体侧。 
在该结构中，n型GaN接触层的载流子浓度为1×1019cm-3，GaN势 垒层的Si掺杂量为1×1017cm-3，p型AlGaN接触层的载流子浓度为5×1018cm-3，p型AlGaN包覆层的Mg掺杂量为5×1019cm-3。 
并且，氮化镓类化合物半导体层的层叠(图1的符号12、13、14、15)，通过MOCVD法，以该技术领域中所熟知的通常的条件进行。 
然后，在该氮化镓类化合物半导体层，通过反应性离子蚀刻法使要形成负极的区域的n型GaN接触层露出。此时，首先，在将抗蚀剂均匀地涂敷于p型半导体层的整面之后，采用公知的光刻技术，从负极形成区域去除抗蚀剂。然后，置于真空蒸镀装置内，使压力为4×10-4Pa以下、通过电子束法将Ni及Ti使得其膜厚度分别为约50nm及300nm地进行了层叠。其后通过剥离(lift off)技术，将负极形成区域以外的金属膜与抗蚀剂一起去除。 
接下来，在反应性离子蚀刻装置的蚀刻室内的电极上载置半导体层叠基板，在将蚀刻室减压到10-4Pa之后，作为蚀刻气体供给Cl2而进行蚀刻直至n型GaN接触层露出。蚀刻后，从反应性离子蚀刻装置取出，并将上述蚀刻掩模通过硝酸及氢氟酸进行去除。 
接下来，采用公知的光刻技术及剥离技术，仅在p型AlGaN接触层(p型半导体层15)上的形成正极的区域，将厚度1nm的Ni接触金属层、厚度1μm的包含ITO的电流扩散层(透光性正极16)进行层叠而形成。电流扩散层，通过：首先将层叠有氮化镓类化合物半导体层的基板放入真空溅射装置内，在p型AlGaN接触层上层叠1μm的ITO而形成。 
在从真空室取出层叠有氮化镓类化合物半导体层的基板之后，实施用于透明化的热处理。 
(凹凸图形的形成) 
接下来，在ITO层(透光性正极16)的表面，形成由无序的多个凸部构成的、用于提高出光效率的凹凸图形。 
在凹凸图形的形成中，首先，采用公知的光刻技术，在ITO膜以外的部分形成了抗蚀剂膜之后，置于蒸镀装置内，层叠15nm的Au/Sn。 
接下来，在不存在氧的气氛下，以250℃的温度进行热处理，使上述Au/Sn的薄膜凝聚为粒状，形成了包含金属微粒的掩模。金属微粒的直 径为0.2～1.5μm的范围，能形成2×106个/mm2这样的高密度金属微粒层。 
接下来，使正极(ITO膜)露出地，通过抗蚀剂膜进行图形化，其后，实施了一般性的干蚀刻。在此，因为在ITO膜上的要实施凹凸加工的区域形成上述的金属微粒掩模，所以能够通过干蚀刻以按照金属微粒的形状的形状选择性地被蚀刻，以具有曲面的形状对ITO层进行凹凸加工。被进行凹凸加工过的ITO层表面的，凸部下端直径的平均值约为0.7μm，高度的平均值约为1.0μm。凸部间距离的平均值为0.8μm，相对于该值的标准偏差为50％。 
(接合垫的形成) 
接下来，按以下的步骤形成了正极接合垫17及负极接合垫18。 
首先，通常，遵循被称为剥离的周知的步骤进行处理，进而，通过同样的层叠方法，在ITO膜上的一部分对包含Au的第1层、包含Ti的第2层、包含Al的第3层、包含Ti的第4层、包含Au的第5层按顺序进行层叠，形成5层结构的正极接合垫17。在此，包含Au/Ti/Al/Ti/Au的各层的厚度，分别为50/20/10/100/200nm。 
接下来，在通过上述的反应性离子蚀刻法露出来的n型GaN接触层上，通过以下的步骤形成负极接合垫18。 
首先，在将抗蚀剂均匀地涂敷于n型GaN接触层的露出来的区域整面之后，采用公知的光刻技术，从露出来的n型GaN接触层上的负极形成部分去除抗蚀剂。然后，通过通常采用的真空蒸镀法，从半导体侧按顺序，形成Ti为100nm、Au为200nm的厚度的负极接合垫18。其后，将抗蚀剂通过公知的方法去除掉。 
这样一来，在将形成有正极及负极的晶片，通过对基板11内面进行磨削、研磨，使基板11的板厚度减薄直至80μm，采用激光划线器从半导体层叠侧划进划线之后，压开，切断为350μm见方的芯片。 
(驱动电压(Vf)及发光输出(Po)的测定) 
使这些芯片，当由探针的通电对电流施加值20mA时的正向电压(驱动电压：Vf)进行了测定时，为3.3V。 
并且，当将芯片安装于TO-18罐封装体，通过测试仪对发光输出进行了计测时，电流施加值为20mA时的发光输出示出为12mW。并且，能够确认：其发光面的发光分布以透光性正极表面的整面进行发光。 
(光度分布性的测定) 
使上述的芯片为安装于TO-18罐封装体的状态，对光度分布性进行了测定。在光度分布性测定时，采用了オプトサイエンス公司生产的LED-1100。 
首先，使设置于芯片的上方的探测器，沿平行于芯片的一条边且与芯片保持相同的距离的轨道移动，对发光强度进行了测定。接下来，沿平行于与该边相正交的边且与芯片保持相同的距离的轨道使探测器移动，对发光强度进行了测定。相对于连结探测器与芯片中心的线与基板面所成的角度的发光强度的分布，不管沿哪条边进行了测定时都没有差别。 
(实验例2-10) 
除了使金属微粒为示于表1的材料，并且，以示于表1的加热温度进行了热处理之点，与实验例1同样地制作氮化镓类化合物半导体发光元件。 
(实验例11) 
除了在透光性正极(ITO膜)表面并未形成由凸部构成的凹凸图形之点，与实验例1同样地制作氮化镓类化合物半导体发光元件。 
(实验例12～13) 
除了形成为透光性正极(ITO膜)表面的凸部平均距离及标准偏差为示于表1的值之点，与实验例1同样地制作氮化镓类化合物半导体发光元件。 
将上述实验例1～13的凹凸形成条件、凸部距离、及元件特性的一览示于表1。 
表1 
Figure S200680046658XD00191
由示于表1的元件特性的评价结果可知，透光性正极表面形成有无序的凹凸面的实验例1～10的氮化镓类化合物半导体发光元件，凸部平均距离全都为0.05～1.5μm的范围内，并且，相对于凸部平均距离的标准偏差为10～80％的范围内。 
并且，示于实验例1～10的本发明的氮化镓类化合物半导体发光元件，发光输出全都为11mW以上。 
还有，在实验例2的氮化镓类化合物半导体发光元件中，作为金属微粒掩模的材料而采用Ni，金属微粒掩模的熔点非常高，为1455℃，掩模形成时的热处理温度也较高，为600℃，相对于凸部平均距离的标准偏差为55％。 
并且，在透光性正极(ITO膜)上并未形成凹凸图形的实验例11的氮化镓类化合物半导体发光元件中，发光输出为9mW。 
并且，在示于实验例12的氮化镓类化合物半导体发光元件中，凸部间的平均距离为1.7μm，较稀疏，发光输出为9mW。 
并且，在实验例13的氮化镓类化合物半导体发光元件中，凸部间的平均距离为0.8μm，相对于该平均距离的标准偏差为85％，存在不均匀，发光输出为9mW。 
通过以上的结果可知：本发明的氮化镓类化合物半导体发光元件，出光效率高，具有高的元件特性。 
本发明，能够应用于出光效率高、且波长不一致少的氮化镓类化合物半导体发光元件的制造。 

Claims (14)

1.一种氮化镓类化合物半导体发光元件，其中，在基板上，按包含氮化镓类化合物半导体的n型半导体层、发光层、p型半导体层的顺序将它们层叠，在该p型半导体层上层叠有透光性正极，并在该透光性正极上设置有正极接合垫，在前述n型半导体层上设置有负极接合垫；其特征在于：
在前述透光性正极表面的至少一部分形成有无序的凹凸面。
2.按照权利要求1所述的氮化镓类化合物半导体发光元件，其特征在于：
形成于前述透光性正极表面的无序的凹凸面中的凸部间的平均距离，按凸部中心间距离为0.01μm～3μm。
3.按照权利要求1所述的氮化镓类化合物半导体发光元件，其特征在于：
形成于前述透光性正极表面的无序的凹凸面中的凸部间的平均距离，按凸部中心间距离为0.05μm～1.5μm。
4.按照权利要求2或3所述的氮化镓类化合物半导体发光元件，其特征在于：
各凸部间距离相对于前述凸部间的平均距离的标准偏差为10％～80％。
5.按照权利要求1～3中的任何一项所述的氮化镓类化合物半导体发光元件，其特征在于：
前述透光性正极包含导电性氧化物。
6.按照权利要求1～3中的任何一项所述的氮化镓类化合物半导体发光元件，其特征在于：
前述透光性正极，含有选自ITO(In2O3-SnO2)、AZO(ZnO-Al2O3)、IZO(In2O3-ZnO)、GZO(ZnO-GeO2)中的至少一种材料。
7.一种氮化镓类化合物半导体发光元件的制造方法，其特征在于，包括下述(1)～(3)的工序：
(1)在基板上，按包含氮化镓类化合物半导体的n型半导体层、发 光层、p型半导体层、透光性正极的顺序将它们层叠的工序，
(2)在透光性正极表面上形成包含金属微粒的掩模的工序，和
(3)从该掩模上对透光性正极进行干蚀刻的工序。
8.按照权利要求7所述的氮化镓类化合物半导体发光元件的制造方法，其特征在于：
前述工序(2)，包括在前述透光性正极表面形成金属薄膜的工序及该金属薄膜形成后的热处理工序。
9.按照权利要求7或8所述的氮化镓类化合物半导体发光元件的制造方法，其特征在于：
形成前述掩模的金属微粒，为Ni或Ni合金。
10.按照权利要求7或8中的任何一项所述的氮化镓类化合物半导体发光元件的制造方法，其特征在于：
形成前述掩模的金属微粒，为在100℃～450℃的温度范围具有熔点的低熔点金属或低熔点合金。
11.按照权利要求7或8中的任何一项所述的氮化镓类化合物半导体发光元件的制造方法，其特征在于：
形成前述掩模的金属微粒，为选自Ni、Au、Sn、Ge、Pb、Sb、Bi、Cd、In中的低熔点金属中的至少一种或至少包含这些金属中的一种的低熔点合金。
12.按照权利要求7或8中的任何一项所述的氮化镓类化合物半导体发光元件的制造方法，其特征在于：
形成于前述透光性正极表面的至少一部分的凹凸面，通过湿蚀刻工序所形成。
13.一种灯，其特征在于：
包括权利要求1～6中的任何一项所述的氮化镓类化合物半导体发光元件。
14.一种灯，其特征在于：
包括通过权利要求7～12中的任何一项所述的制造方法所得到的氮化镓类化合物半导体发光元件。 
CN200680046658XA 2005-12-14 2006-12-12 氮化镓类化合物半导体发光元件及其制造方法 Active CN101326649B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005360290A JP2007165613A (ja) 2005-12-14 2005-12-14 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP360290/2005 2005-12-14
PCT/JP2006/324733 WO2007069590A1 (ja) 2005-12-14 2006-12-12 窒化ガリウム系化合物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN101326649A CN101326649A (zh) 2008-12-17
CN101326649B true CN101326649B (zh) 2010-12-08

Family

ID=38162898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680046658XA Active CN101326649B (zh) 2005-12-14 2006-12-12 氮化镓类化合物半导体发光元件及其制造方法

Country Status (7)

Country Link
US (1) US8026118B2 (zh)
EP (1) EP1965441A4 (zh)
JP (1) JP2007165613A (zh)
KR (1) KR20080075000A (zh)
CN (1) CN101326649B (zh)
TW (1) TW200739949A (zh)
WO (1) WO2007069590A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840082A (en) * 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen LED structure made of ZnO
JP2009016467A (ja) 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
WO2009069785A1 (ja) * 2007-11-29 2009-06-04 Kyocera Corporation 発光素子及び照明装置
TW200950139A (en) * 2008-05-28 2009-12-01 Genesis Photonics Inc LED having the structure of dual transparent oxide film
KR101427076B1 (ko) * 2008-07-22 2014-08-07 삼성전자주식회사 반도체 발광소자
US8183575B2 (en) * 2009-01-26 2012-05-22 Bridgelux, Inc. Method and apparatus for providing a patterned electrically conductive and optically transparent or semi-transparent layer over a lighting semiconductor device
JP2011054935A (ja) 2009-06-19 2011-03-17 Rohm & Haas Electronic Materials Llc ドーピング方法
US8173456B2 (en) * 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
JP5284300B2 (ja) 2010-03-10 2013-09-11 株式会社東芝 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
CN102214625A (zh) * 2010-04-01 2011-10-12 华上光电股份有限公司 半导体晶片电极结构与制造方法
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
CN102456825A (zh) * 2010-10-25 2012-05-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
JP2012227289A (ja) * 2011-04-18 2012-11-15 Toshiba Corp 半導体発光装置
KR101883840B1 (ko) * 2011-08-31 2018-08-01 엘지이노텍 주식회사 발광소자
TWI484660B (zh) * 2011-08-31 2015-05-11 Kabushiki Kaisya Toshiba 提昇發光二極體內光萃取率的粗化製程之金微遮罩
US8759127B2 (en) * 2011-08-31 2014-06-24 Toshiba Techno Center Inc. Gold micromask for roughening to promote light extraction in an LED
JP6011108B2 (ja) * 2011-09-27 2016-10-19 日亜化学工業株式会社 半導体素子
CN103367595B (zh) * 2012-03-30 2016-02-10 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
JP6592894B2 (ja) * 2012-11-02 2019-10-23 国立研究開発法人理化学研究所 紫外発光ダイオードおよびその製造方法
WO2014175564A1 (ko) * 2013-04-22 2014-10-30 한국산업기술대학교산학협력단 수직형 발광다이오드 제조 방법, 수직형 발광다이오드와 자외선 발광다이오드 제조 방법 및 자외선 발광다이오드
US10340416B2 (en) * 2016-02-26 2019-07-02 Riken Crystal substrate, ultraviolet light-emitting device, and manufacturing methods therefor
EP3428977A4 (en) * 2016-03-08 2019-10-02 ALPAD Corporation LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME
JP6806218B2 (ja) * 2018-10-31 2021-01-06 日亜化学工業株式会社 発光装置、発光モジュール、発光装置及び発光モジュールの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329961A2 (en) * 2002-01-18 2003-07-23 Kabushiki Kaisha Toshiba Semiconductor light-emitting element and method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JPH06310428A (ja) * 1993-04-26 1994-11-04 Matsushita Electric Ind Co Ltd 量子箱の製造方法
JPH0778807A (ja) * 1993-09-08 1995-03-20 Sony Corp マスク及びその形成方法及びこれを用いたエッチング方法
US5559057A (en) * 1994-03-24 1996-09-24 Starfire Electgronic Development & Marketing Ltd. Method for depositing and patterning thin films formed by fusing nanocrystalline precursors
US7282240B1 (en) * 1998-04-21 2007-10-16 President And Fellows Of Harvard College Elastomeric mask and use in fabrication of devices
JP3705016B2 (ja) * 1999-06-28 2005-10-12 豊田合成株式会社 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
JP2005005679A (ja) * 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US7102175B2 (en) 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP4148264B2 (ja) * 2003-11-19 2008-09-10 日亜化学工業株式会社 半導体素子及びその製造方法
KR100576854B1 (ko) 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
JP2005197506A (ja) * 2004-01-08 2005-07-21 Kyoshin Kagi Kofun Yugenkoshi 窒化ガリウム基ｉｉｉ−ｖ族化合物半導体発光ダイオードとその製造方法
KR100581831B1 (ko) 2004-02-05 2006-05-23 엘지전자 주식회사 발광 다이오드
US7119374B2 (en) * 2004-02-20 2006-10-10 Supernova Optoelectronics Corp. Gallium nitride based light emitting device and the fabricating method for the same
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
TWM265766U (en) * 2004-09-16 2005-05-21 Super Nova Optoelectronics Cor Structure of GaN light emitting device
US7306963B2 (en) * 2004-11-30 2007-12-11 Spire Corporation Precision synthesis of quantum dot nanostructures for fluorescent and optoelectronic devices
JP2006222288A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 白色ｌｅｄ及びその製造方法
US20070082418A1 (en) * 2005-10-11 2007-04-12 National Chung-Hsing University Method for manufacturing a light emitting device and light emitting device made therefrom
US7893449B2 (en) * 2005-12-14 2011-02-22 Showa Denko K.K. Gallium nitride based compound semiconductor light-emitting device having high emission efficiency and method of manufacturing the same
JP5232969B2 (ja) * 2006-03-23 2013-07-10 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329961A2 (en) * 2002-01-18 2003-07-23 Kabushiki Kaisha Toshiba Semiconductor light-emitting element and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平7-78807A 1995.03.20

Also Published As

Publication number Publication date
WO2007069590A1 (ja) 2007-06-21
KR20080075000A (ko) 2008-08-13
TW200739949A (en) 2007-10-16
US20090309119A1 (en) 2009-12-17
EP1965441A1 (en) 2008-09-03
EP1965441A4 (en) 2013-08-07
CN101326649A (zh) 2008-12-17
JP2007165613A (ja) 2007-06-28
US8026118B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
CN101326649B (zh) 氮化镓类化合物半导体发光元件及其制造方法
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
JP4637781B2 (ja) ＧａＮ系半導体発光素子の製造方法
KR101007202B1 (ko) 질화갈륨계 화합물 반도체 발광소자
US8754441B2 (en) Semiconductor light-emitting device with a concavo-convex part formed on a P-type semiconductor layer and method for manufacturing semiconductor light-emitting device
CN101331616B (zh) 氮化镓类化合物半导体发光元件的制造方法及灯
US7875474B2 (en) Gallium nitride-based compound semiconductor light-emitting device and production method thereof
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
US20090008672A1 (en) Light-emitting device, manufacturing method thereof, and lamp
KR20080070750A (ko) 질화갈륨계 화합물 반도체 발광 소자 및 그 제조 방법, 및 질화갈륨계 화합물 반도체 발광 소자로 이루어진 램프
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
US20220367749A1 (en) Semiconductor optical device and method of producing the same
US20100051981A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2007103891A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007165612A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
CN100573940C (zh) 氮化镓基化合物半导体发光器件及其制造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2009253056A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130125

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.