TWI484660B - 提昇發光二極體內光萃取率的粗化製程之金微遮罩 - Google Patents
提昇發光二極體內光萃取率的粗化製程之金微遮罩 Download PDFInfo
- Publication number
- TWI484660B TWI484660B TW101131500A TW101131500A TWI484660B TW I484660 B TWI484660 B TW I484660B TW 101131500 A TW101131500 A TW 101131500A TW 101131500 A TW101131500 A TW 101131500A TW I484660 B TWI484660 B TW I484660B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gold
- ito
- indium tin
- tin oxide
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Description
本發明一般係關於發光二極體(Light Emitting Diode,LED)裝置的粗化表面以提昇光萃取率及其製造方法與結構。
在LED裝置發出的光線當中,只有從該裝置脫離的光線能夠用於照明。為了增加從該裝置脫離的光線量,並且相對減少反射回該裝置並吸收的光線量,該LED裝置的特定表面可粗化。例如:在市面上的橫向接觸式LED裝置中,有時會成長p型氮化鎵(p-GaN)層於該LED裝置頂端使得其上表面被粗化。由於這種粗化,該LED裝置主動層內產生的大多數光線都將通過該p-GaN層的上表面並脫離該裝置。目前也有其他增加脫離LED裝置光線量的方式,例如:一LED裝置的磊晶氮化鎵層成長在一基板上。此基板並不具有平滑的上表面,該等磊晶層所成長的該上表面可被粗化。位於該LED裝置底部之基板至磊晶層間介面的結果粗化度促進光萃取率。雖然這些方法相當程度增加光萃取率功能,不過在特定環境內也有某些缺點。例如:其p-GaN層成長為粗化狀況的LED呈現出非所要的高順向電壓,並且會遇到在高電壓情況下可靠度方面的問題。磊晶層成長於粗糙藍寶石基板上的LED所伴隨之製造成本,會因為以機械方式讓晶圓粗化之花費而升高。
金用來作為二氧化矽層頂端上的一微遮罩,往下
蝕刻通過該二氧化矽並且蝕刻進入至一氮化鎵層,藉此粗化該氮化鎵層。在一個特定範例中,銦錫氧化(Indium Tin Oxide,ITO)層沉積在LED裝置所形成的p-GaN層之上。該ITO層內形成孔洞,使得該ITO層形成一ITO網狀層。其中每一孔洞都延伸通過該ITO層,並且露出該底下p-GaN層的上表面之圓形區域。然後在該結構之上形成二氧化矽層,使得二氧化矽覆蓋該ITO網狀內該等孔洞底部的圓形區域。然後在二氧化矽層上沉積一金層。一熱處理步驟使得該金層的金熱分離成小部分,並且結成球狀以形成複數個小型金特徵。這些小型金特徵大體上平均分散在該二氧化矽層上,包括在該等孔洞底部上的該圓形區域。這些金特徵統稱為金微遮罩。
接下來,使用該金微遮罩作為蝕刻遮罩來執行蝕刻步驟。蝕刻一金特徵未覆蓋之該等孔洞底部的區域。蝕刻步驟移除這些區域內的二氧化矽。蝕刻進入至底下p-GaN層的表面。用此方式蝕刻進入至該p-GaN層的表面的個別蝕刻凹處可具有大約0.4微米的間距,以及大約一百奈米的平均深度。蝕刻進入該p-GaN表面的這些蝕刻凹處之結果讓該p-GaN表面粗化,此粗化執行來幫助光線從該LED裝置脫離。
在蝕刻步驟之後,移除該金微遮罩的金。與該小微遮罩部件由銀製成所需使用的強烈清潔溶劑不同,在此只需要使用相對溫和的清潔溶劑以及溫和的清潔製程。執行該表面粗化步驟之後,執行剩餘的LED製程。如此,在LED的p-GaN層之上形成一ITO網狀結構,其中位在該等孔洞底部之該p-GaN的上表面為粗糙的。
雖然已經搭配將ITO網狀內孔洞圓形底部部分粗化來說明粗化製程,然而該粗化製程屬於一般製程並且可用於粗化該LED的其他表面。在其他特定範例中,該金微遮罩製作成延伸在該LED裝置之一平台的側壁上。然後使用該微遮罩將該側壁粗化。
底下的詳細說明當中描述進一步細節以及具體
實施例和技術。本發明內容並非意圖定義本發明。本發明由該等申請專利範圍所定義。
1‧‧‧橫向LED裝置
2‧‧‧P電極
3‧‧‧N電極
4‧‧‧溝渠
5-8‧‧‧接合焊墊
9‧‧‧矩形部分
10‧‧‧藍寶石基板
11‧‧‧n型氮化鎵層
12‧‧‧主動層
13‧‧‧p-GaN層
14‧‧‧ITO網狀層
15‧‧‧側壁
16‧‧‧二氧化矽絕緣層
17‧‧‧保護層
18‧‧‧孔洞
19‧‧‧帶
20‧‧‧緩衝層
21‧‧‧周邊環
22-24‧‧‧LED裝置
25‧‧‧ITO層
26‧‧‧金層
27‧‧‧金特徵
28‧‧‧蝕刻凹處
29‧‧‧反應離子蝕刻裝置
30‧‧‧反應室
31‧‧‧平底盤
32‧‧‧金殘留物
100‧‧‧方法
200‧‧‧方法
附圖例示本發明的具體實施例,其中同樣的編號代表同樣的組件。
第一圖為根據一個創新態樣的橫向LED裝置之俯視圖。
第二圖為取自第一圖中A-A剖面線的剖面圖。
第三圖為第二圖中該ITO網狀層一部分的透視掃描式電子顯微鏡相片。
第四圖為第一圖中該LED裝置的平台側壁之透視掃描式電子顯微鏡相片。
第五圖為第一圖中該LED裝置的該N溝渠一部分之由上往下掃描式電子顯微鏡相片。
第六圖為第一圖中該LED裝置的該ITO網狀中該等孔洞之一者之透視掃描式電子顯微鏡相片。
第七圖為切割之前單一裝置晶圓的四個LED裝置之透視掃描式電子顯微鏡相片。
第八圖為形成第一圖中LED裝置的該N溝渠之步驟圖。
第九圖為在第一圖LED裝置的製造當中沉積ITO層之步驟圖。
第十圖為將該ITO層形成具有孔洞的ITO網狀層之步驟圖。
第十一圖為在第十圖的ITO網狀之上沉積二氧化矽層之
步驟圖。
第十二圖為在第十一圖的二氧化矽層之上沉積金層之步驟圖。
第十三圖為將來自第十二圖中該金層的金結成球狀之步驟圖,以形成小金特徵。
第十四圖為使用該金微遮罩作為蝕刻遮罩來蝕刻至該p-GaN層之步驟圖。
第十五圖為移除該金微遮罩之步驟圖。
第十六圖為清潔RIE室內與裝置晶圓的金殘留物之步驟圖。
第十七圖為將該LED結構的ITO至p-GaN接點退火之步驟圖。
第十八圖為增加金屬電極至第十七圖中該結構之步驟圖。
第十九圖為在第十八圖中該LED裝置結構之上沉積保護層之步驟圖。
第二十圖為顯示已粗化的p-GaN表面輪廓之圖式。
第二十一圖為已粗化p-GaN表面的立體透視圖。
第二十二圖為揭示第八圖至第十九圖中製造方法中步驟的表格。
第二十三圖為根據第一創新態樣的方法之流程圖。
第二十四圖為根據第二創新態樣的方法之流程圖。
在此將詳細參考本發明的某些具體實施例,附圖內將說明其範例。在底下的描述以及申請專利範圍當中,一
第一層稱為已經沉積在一第二層「之上」時,吾人了解到該第一層可直接位於該第二層上,或一(或許多)介入層可存在於該第一和第二層之間。本說明書內使用例如「之上」、「之下」、「上方」、「下方」、「頂端」、「底部」、「往上」、「往下」、「垂直」以及「橫向」這些詞來描述所描述藍光LED裝置不同部件之間的相對方位,並且吾人了解,所描述的該整體藍光LED裝置可排列於立體空間內任何方向。
第一圖為橫向LED裝置1的俯視圖。橫向LED裝置有時也稱為橫向接觸式LED裝置,來與垂直或垂直接觸式LED裝置區別。橫向LED裝置1具有一P電極2以及一N電極3。這些電極都由金屬製成。N電極3設置在溝渠4的底部內,該溝渠係被蝕刻進入至該LED裝置的磊晶堆疊。此溝渠4稱為「N溝渠」。溝渠4形成所謂的「平台」。該平台具有平台側壁。另一方面,P電極2並未沉積在一溝渠內。在接合焊墊5-8上製作至電極2和3的電接點。第一圖底部放大顯示矩形部分9。除了該N溝渠的底部以及該等接合焊墊以外,銦錫氧化(ITO)網狀層區域覆蓋該LED裝置上表面的大部分。ITO網狀層的每一這種區域都具有一些圓形孔洞。該LED裝置結構頂端上的P電極2與該ITO網狀層的底下區域電接觸,如此該p型電極覆蓋該LED裝置的大部分上表面。
第二圖為取自第一圖中A-A剖面線的簡化剖面圖。一藍寶石基板10上設置一緩衝層20。一n型氮化鎵(n-GaN)層11設置於緩衝層20之上、一主動層12設置於n-GaN層11之上,然後一p-GaN層13設置於主動層12之上。第二圖的該簡化例示當中並未顯示該多層磊晶結構的其他中間層。參考號碼14代表已經剖開的該ITO網狀層。ITO網狀層14的例示部分並非ITO的個別分離部分,而是該ITO網狀層中一個區域的剖面。參考號碼15代表由N溝渠4形成的該平台之側壁。參考號碼16代表二氧化矽絕緣層的一部分。金屬N電極3位於圖式右邊的N溝渠4底部,而金屬P電極2位於圖式左
邊的該二氧化矽層頂端上。該P型電極透過延伸通過二氧化矽層16的許多小孔洞,與底下的ITO網狀層14電接觸。金屬P電極2往下延伸進入至該二氧化矽中的這些孔洞內,並與該ITO層的頂端接觸。類似地,圖式右邊的N型電極3透過該二氧化矽層內的許多孔洞,與底下的n-GaN層11電接觸。保護層17覆蓋第二圖中剖面圖的整個結構。雖然保護層17覆蓋第二圖中剖面圖內所例示結構的整個部分,保護層17內接合焊墊5-7(見第一圖)之上有開口。
第三圖為ITO網狀層14一部分的透視掃描式電子顯微鏡相片。ITO網狀層14形成許多孔洞,該等孔洞的直徑並不同。參考號碼18代表這些孔洞之一者。該等孔洞底部上的已粗化圓形表面屬於p-GaN層13上表面的粗化部分。
第四圖為第一圖中該LED裝置一部分的該平台側壁邊緣之透視掃描式電子顯微鏡相片。ITO網狀層14不會延伸至側壁15的邊緣,而是具有沿著該平台邊緣延伸的p-GaN之露出帶19。p-GaN的此帶狀部分19已經粗化,跟該平台的側壁15以及該N溝渠4的該n-GaN底部一樣。
第五圖為第一圖中該LED裝置一部分金屬化之前的由上往下掃描式電子顯微鏡相片。參考號碼15代表該平台的側壁。參考號碼4代表該N溝渠。雖然在此範例中N溝渠4的整個底部都已經粗化,在其他範例中,其上將設置金屬N電極3的N溝渠4部分並未粗化。
第六圖為孔洞18的透視掃描式電子顯微鏡相片。孔洞18的底部具有粗化表面。據信由於先前該ITO層內該等孔洞蝕刻步驟中該ITO的蝕刻不完整,因此周邊環21為人造品。因為在孔洞18底部四周的該周邊區域內留下某些ITO,相較於發生在無殘留ITO的孔洞18底部上之該蝕刻,形成該粗化的該後續蝕刻以不同方式發生於此周邊環區域內。
第七圖為單一裝置晶圓的四個LED裝置1、22、
23和24之透視掃描式電子顯微鏡相片。該相片的拍照時間為形成金屬電極之前,以及將該晶圓裝置切割成個別LED裝置之前。參考號碼17代表該保護層。該保護層並未延伸至該方形LED裝置的邊緣。
第八圖至第十九圖為揭示根據一個創新態樣一LED裝置的製造方法之簡化圖。第八圖顯示形成N溝渠4的步驟。N溝渠4可由在BCl3
/Cl2
大氣環境內的電感耦合電漿(inductively coupled plasma,ICP)/反應離子蝕刻(reactive ion etching,RIE)乾式蝕刻來形成。將半導體材料蝕刻至到達n-GaN層11。N溝渠4的深度可大約1.5微米。
第九圖為沉積ITO層25之步驟圖。在一個範例中,該ITO為厚度大約1000埃,使用電子束(E-beam)物理氣相沉積來沉積的層。
第十圖為顯示圖案製作第九圖的ITO層25來形成ITO網狀層14之步驟圖。在例示的範例中,已經從該平台的側壁以及從N溝渠4的該底部表面移除所有ITO。在該平台上表面上的ITO層25內已經形成圓形孔洞(請參見第三圖中的孔洞18),來形成ITO網狀層14。在一個範例中,利用沉積並圖案製作一光阻層、以50℃執行TE-100濕式蝕刻四分鐘,然後使用標準光阻剝離溶劑將該光阻遮罩剝離,來形成網狀ITO層14。該等孔洞經過圖案製作成具有不同尺寸,如第三圖所例示。每一孔洞都具有小於500平方微米以及大於10平方微米的截面積。該等孔洞可例如具有範圍從大約八微米到大約十六微米的直徑。
第十一圖為在包括網狀ITO層14的整個裝置晶圓之上沉積二氧化矽層16之後續步驟圖。在一個範例中,該二氧化矽經過E-beam沉積至大約150埃的厚度。在其他範例中,該二氧化矽使用電漿增強型化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)來沉積。
第十二圖為在整個裝置晶圓之上沉積一金層26
之後續步驟圖,如此金層26位於二氧化矽層16上。在一個範例中,該金經過E-beam沉積至大約100埃的厚度。若先前步驟的該二氧化矽經過E-beam沉積,則此下一個沉積金層26的步驟就可很方便的用相同E-beam來執行。
第十三圖為造成該金熱分離並且結成球狀來形成複數個小型金特徵之後續步驟圖。參考號碼27代表某些該金特徵。該等金特徵以大體上一定的方向跨越該二氧化矽表面。在一個範例中,每一金特徵都涵蓋二氧化矽層26上表面的對應區域,其中此對應區域小於一平方微米。一金特徵在熔化並且後續凝固時會因為表面張力而在一起,如此每一該等結果金特徵都為一表面上液態金微水滴的形狀,具有圓滑的外表面。在一個範例中,讓第十二圖的金層26在無氧的N2
氣環境內加熱至300℃,使得該金層結為球狀成為複數個金特徵。使用快速熱退火(Rapid thermal annealing,RTA)設備或傳統熔爐來執行此熱處理步驟。最終橫越二氧化矽層16上表面的該結果複數個小型金特徵稱為金微遮罩。
第十四圖為使用該金微遮罩作為蝕刻遮罩,將二氧化矽層16蝕刻到底並且進入該p-GaN層13上表面之後續步驟圖。在一個範例中,此蝕刻為在BCl3
/Cl2
大氣環境內執行的ICP/RIE乾式蝕刻。該結果粗化p-GaN表面的間距(每蝕刻凹處跨越該p-GaN表面的平均距離)大約是0.4微米。利用原子力顯微鏡(atomic force microscope,AFM)測量起來,該結果蝕刻凹處28的深度大約100奈米均方根,或最大150奈米峰值至谷值。在由該金微遮罩所覆蓋,其中ITO位於該微遮罩底下的區域內,該蝕刻在該微遮罩未覆蓋的區域內,蝕刻貫穿該二氧化矽層,但是該蝕刻只有蝕刻進入該底下的ITO層一小段距離。
第十五圖為移除該金微遮罩之後續步驟圖。與傳統移除銀所需的強烈蝕刻劑不同,本說明書中所描述製程使用的蝕刻劑為相對溫和的碘化物型蝕刻劑。在一個範例中,
該溫和蝕刻劑為丹佛第10電子大道,郵遞區號01923的Transene公司所生產之金蝕刻劑GE-8148。蝕刻發生時間不足二十秒,以從該裝置晶圓表面移除大體上所有金。
第十六圖為清潔反應離子蝕刻(Reactive Ion Etch,RIE)裝置29側壁上用於執行第十五圖中蝕刻的金殘留物之步驟圖。RIE裝置29包括一反應室30以及位於該反應室內的一平底盤31。參考號碼32代表在先前蝕刻步驟之後仍舊在該反應室壁上的金殘留物。參考號碼32也代表在先前蝕刻步驟之後仍舊在該平底盤上的金殘留物。第十六圖的步驟中移除此金殘留物32。在一個範例中,於一個二步驟製程中移除金殘留物32。第一步驟為在SF6
/O2
大氣環境內的電漿清潔步驟。此步驟清潔該平底盤上的金。第二步驟包含使用溫和溶劑,例如異丙醇,手動刷洗內壁,定期清潔該反應室壁。
在一個替代具體實施例中,一條ITO層25留在該N溝渠底部上。此條ITO作為蝕刻遮罩,避免直接在稍後要形成該N電極金屬之處底下的該N溝渠區域內之該n-GaN粗化。若已經使用如此的ITO保護量來避免該N溝渠內粗化,之後移除該N溝渠內該ITO層的遮蓋部分。移除該N溝渠內的該ITO條包含沉積一光阻層並製作圖案,如此該層保護所有該裝置晶圓而非該N溝渠底部。然後在50℃之下執行TE-100濕式蝕刻十五分鐘,將該N溝渠內露出的ITO條移除。接著執行最終蝕刻來移除該光阻遮罩。
第十七圖為將該ITO至p-GaN介面退火以便製作良好電阻接點之後續步驟圖。在一個範例中,該退火包含在空氣中(20% O2
,80% N2
)以300℃第一次退火五分鐘,然後在氮氣中以550℃第二次退火五分鐘。
第十八圖為增加金屬電極2和3之後續步驟圖。為了形成該等電極,先沉積金屬,然後製作圖案並且以傳統方式選擇性蝕刻。
第十九圖為增加保護層17之後續步驟圖。相對
於以高沉積率和低溫沉積該保護層(例如以600mT的壓力以及每分鐘157埃的速率),保護層17以低沉積率以及高溫來沉積(例如以1000mT的壓力以及每分鐘33埃的速率)。以此方式沉積保護層17要比用傳統方式沉積保護層17造成形狀更一致的粗化p-GaN表面覆蓋。
第二十圖為顯示測量已粗化p-GaN表面部分之圖式。在此使用原子力顯微鏡(AFM)擷取數據。
第二十一圖為已粗化p-GaN表面的立體圖。
第二十二圖為揭示形成第一圖中LED裝置1的方法中步驟之表格。針對左欄內的每一步驟,在中間欄內的對應列中揭示相關聯的製程條件與事項。
在先前技術方法中,銀層沉積在其他層上,然後熱分離來形成銀微遮罩。然後使用該微遮罩作為蝕刻步驟中的遮罩,將一半導體表面粗化。銀具有許多非所要的特質,其中一項就是有電遷徙的傾向。另外就是難以在不讓所清潔LED受損的情況,完全移除銀殘留物。因此,在一般使用銀微遮罩來製造LED裝置之處,就要用例如硫酸這類強烈溶劑來從該裝置晶圓移除銀。若未完全移除銀殘留物,則某些LED裝置可用實驗性低產量方式生產,但是在一般高產量設定當中使用該銀製程會導致低生產率以及其他問題。再者,移除該銀微遮罩時可能產生氯化銀,任何這種氯化銀也必須小心移除,否則會沉積在該RIE反應室內側成為殘留物。在一個有利的態樣中,上面結合第八圖至第十九圖所揭示的該方法並未牽涉到銀微遮罩,因此沒有銀污染以及清潔的問題。金並不具有銀那樣的電遷徙問題。再者,相較於銀,金相對比較容易清潔並且不用依靠強烈溶劑。更進一步,並不需要將該RIE反應室以及裝置晶圓上的金完全移除,因為金與銀不同,並不會對LED製造有不利的影響。
第二十三圖為根據第一創新態樣的方法100之流程圖。在第一步驟中(步驟101),氮化鎵層成長到具有一平
滑的上表面。在一個範例中,此氮化鎵層為LED裝置頂端上的p-GaN層,在此於平滑並且相對便宜的藍寶石晶圓上形成該LED的磊晶層。在第二步驟中(步驟102),使用金作為微遮罩往下蝕刻,並且將ITO網狀層未覆蓋的該氮化鎵層粗化,藉此將該ITO網狀未覆蓋的區域內之該氮化鎵層粗化。在一個範例中,在該氮化鎵層平滑的上表面之上形成ITO層,並且在該ITO層內形成孔洞,藉此將該ITO層製作成具有孔洞的ITO網狀層。然後沈積一二氧化矽層。此二氧化矽覆蓋在該ITO網孔洞底部的該氮化鎵表面上。然後在該二氧化矽層上沉積一金層,該金經過熱處理,如此該金形成複數個大體上尺寸與間隔一致的金特徵。當這些金特徵沉積在該ITO網孔洞底部的二氧化矽層上,則用來作為後續蝕刻步驟的微遮罩。未受到金特徵保護的二氧化矽區域會遭到蝕刻。在該ITO網內孔洞的底部上,繼續往下蝕刻進入該氮化鎵的表面,藉此將該等孔洞底部上區域內的該氮化鎵層粗化。在一個有利的態樣中,該微遮罩與銀無關。在其他有利的態樣中,移除該微遮罩時,並不用例如硫酸這類強烈清潔劑清除來自該裝置晶圓的金屬殘留物。
在一個先前技術方法中,該p-GaN層成長為具有一粗化上表面。如此在該先前技術方法中,不需要微遮罩將該氮化鎵上表面粗化。不過,成長粗化的氮化鎵比起依照方法100將氮化鎵的平滑上表面粗化,具有許多缺點。首先,成長粗化的氮化鎵時,更難以控制該反應點的深度。若該深度太淺,則將減損散射所達成的光輸出效率。若反應點的深度太深,則該等反應點的底部接近該主動層,會導致短路。即使在測試時該LED裝置沒有短路,過深的反應點會在靜電放電(electrostatic discharge,ESD)事件期間讓該結果LED裝置產生ESD問題。在方法100內,利用調整蝕刻時間就可容易地控制該等反應點的深度。
第二,在成長具有粗化上表面的該氮化鎵之處,
沉積在該粗化表面上的該ITO形成與該氮化鎵層不佳的電連接。在方法100中,ITO沉積在氮化鎵的平滑上表面之上,並且作為遮罩避免該ITO底下該氮化鎵表面粗化。此外,在方法100的具體實施例中,使用ITO片作為遮罩,避免該氮化鎵上表面在該N電極底下區域內粗化。方法100可在p-GaN層13與ITO網14之間形成良好的電連接,並且允許該LED裝置具有較低順向電壓(Vf)。
第二十四圖為根據第二創新態樣的方法200之流程圖。使用金(步驟201)作為二氧化矽層頂端上的微遮罩,來蝕刻進入LED的平台側壁並粗化。除了粗化的表面為LED內平台的側壁以外,第二十四圖的方法200與第二十三圖的方法100都一樣。
雖然上面已經針對教導目的描述某些特定具體實施例,不過本專利文件的教導具有一般適用性,並且不受限於上述的特定具體實施例。因此,在不悖離申請專利範圍內揭示的本發明範疇之下,可實現所描述具體實施例許多特色之許多修改、調整以及組合。
2‧‧‧P電極
3‧‧‧N電極
4‧‧‧溝渠
10‧‧‧藍寶石基板
11‧‧‧n型氮化鎵層
12‧‧‧主動層
13‧‧‧p-GaN層
14‧‧‧ITO網狀層
15‧‧‧側壁
16‧‧‧二氧化矽絕緣層
17‧‧‧保護層
18‧‧‧孔洞
19‧‧‧帶
20‧‧‧緩衝層
Claims (19)
- 一種用以粗化一氮化鎵層的一表面之方法,包括:使用一金微遮罩往下蝕刻進入至及粗化一氮化鎵層的一表面,其中一銦錫氧化物(ITO)設置於該氮化鎵層之上,並經圖案化以形成一於其中具有一孔洞之銦錫氧化物(ITO)網狀層;其中一二氧化矽層設置於該孔洞的底部之該氮化鎵層的該表面之上,並設置於該銦錫氧化物(ITO)層上;其中金微遮罩設置於該孔洞的該底部之該二氧化矽層上,並設置於該銦錫氧化物(ITO)層上之該二氧化矽層上;且其中該金微遮罩用以蝕刻通過該二氧化矽層且進入至該氮化鎵層的該表面;其中該金微遮罩亦用以往下蝕刻進入至該銦錫氧化物(ITO)層上之該二氧化矽層,並於該二氧化矽層形成複數個孔洞,以使該二氧化矽層中之該等複數個孔洞中之該銦錫氧化物(ITO)層的一表面露出;於使用該金微遮罩往下蝕刻進入至及粗化該氮化鎵層的該表面後,自該二氧化矽層移除該金微遮罩;及形成一金屬電極,其透過該二氧化矽層之該複數個孔洞中露出之該銦錫氧化物(ITO)層的該表面與銦錫氧化物(ITO)層具有電接觸。
- 如申請專利範圍第1項之方法,其中該金微遮罩包含位於該二氧化矽層上的複數個金特徵,其中每一該等金特徵係覆蓋該二氧化矽層之一上表面的一對應區域,並且其中每一對應區域為小於一平方微米的一區域。
- 如申請專利範圍第2項之方法,其中每一對應區域都由一圓形周圍所定義。
- 如申請專利範圍第2項之方法,其中每一金特徵為一圓形平滑特 徵。
- 如申請專利範圍第2項之方法,其中每一金特徵為一熱分離金特徵。
- 如申請專利範圍第1項之方法,其中:不使用硫酸而自該二氧化矽層移除該金微遮罩。
- 如申請專利範圍第1項之方法,其中:使用一碘化物型蝕刻劑以自該二氧化矽層移除該金微遮罩。
- 如申請專利範圍第1項之方法,其中每一該孔洞的截面積小於500平方微米並且大於10平方微米。
- 如申請專利範圍第1項之方法,其中該金微遮罩也用於往下蝕刻進入至及粗化一平台側壁。
- 一種用以粗化一氮化鎵層的一表面之方法,包括:在一半導體材料層之上形成一銦錫氧化物(ITO)層;在該銦錫氧化物(ITO)層中形成一孔洞,該孔洞使該半導體材料層露出;在該銦錫氧化物(ITO)層之上及該銦錫氧化物(ITO)層之該孔洞的底部形成一絕緣材料層;在該銦錫氧化物(ITO)層上之該絕緣材料層之上及該孔洞的底部之該絕緣材料層之上形成一金層;讓該金層熱分離成複數個金特徵;使用該等複數個金特徵作為一微遮罩,蝕刻通過該絕緣材料層且進入至該半導體層,並往下蝕刻進入至該銦錫氧化物(ITO)層上之該絕緣材料層,以於該絕緣材料層中形成複數個孔洞,並使該等複數個孔洞內之該銦錫氧化物(ITO)層之表面露出;於使用該等複數個金特徵蝕刻通過該絕緣材料層且進入至該半導體層後,自該絕緣材料層移除該等複數個金特徵; 形成一金屬電極,其透過該絕緣材料層之該等複數個孔洞中露出之該銦錫氧化物(ITO)層的該表面與銦錫氧化物(ITO)層具有電接觸。
- 如申請專利範圍第10項之方法,其中該絕緣材料為二氧化矽,並且其中該金層的厚度小於200埃。
- 如申請專利範圍第10項之方法,其中:不使用硫酸而移除該等複數個金特徵。
- 如申請專利範圍第10項之方法,進一步包括:使用一碘化物型蝕刻劑來移除該等金特徵。
- 如申請專利範圍第10項之方法,其中該等複數個金特徵的每一者係覆蓋該絕緣材料層之一上表面的一對應區域,並且其中每一對應區域為小於一平方微米的一區域。
- 如申請專利範圍第1項之方法,其中該氮化鎵層係p型氮化鎵層,一主動層形成於該p型氮化鎵層之下,一n型氮化鎵層形成於該主動層之下,該二氧化矽層亦設置於該n型氮化鎵層上,該金微遮罩亦設置於該n型氮化鎵層上之該二氧化矽層上,且該金微遮罩亦用以往下蝕刻進入至及粗化該n型氮化鎵層的一表面。
- 如申請專利範圍第1項之方法,其中該氮化鎵層係p型氮化鎵層,一主動層形成於該p型氮化鎵層之下,一n型氮化鎵層形成於該主動層之下,一n側銦錫氧化物(ITO)層設置於該n型氮化鎵層的一表面之上,該二氧化矽層亦設置於該n側銦錫氧化物(ITO)層上, 該金微遮罩亦設置於該n側銦錫氧化物(ITO)層上之該二氧化矽層上,且該金微遮罩亦用以往下蝕刻進入至該n側銦錫氧化物(ITO)層上之該二氧化矽層並使該n側銦錫氧化物(ITO)層之一表面露出。
- 如申請專利範圍第10項之方法,其中該絕緣材料層亦形成於該半導體材料層之一側壁上,且該等複數個金特徵亦用以往下蝕刻進入至及粗化形成於該半導體材料層之該側壁上之該絕緣材料層。
- 如申請專利範圍第10項之方法,其中該半導體材料係p型半導體材料,一主動層形成於該p型半導體材料層之下,一n型半導體材料層形成於該主動層之下,該絕緣材料層亦設置於該n型半導體材料層上,該等複數個金特徵亦設置於該n型半導體材料層上之該絕緣材料層上,且該等複數個金特徵亦用以往下蝕刻進入至及粗化該n型半導體材料層的一表面。
- 如申請專利範圍第10項之方法,其中該半導體材料係p型半導體材料,一主動層形成於該p型半導體材料層之下,一n型半導體材料層形成於該主動層之下,一n側銦錫氧化物(ITO)層設置於該n型半導體材料層的一表面之上,該絕緣材料層亦設置於該n側銦錫氧化物(ITO)層上,該金微遮罩亦設置於該n側銦錫氧化物(ITO)層上之該絕緣材料層上,且 該等複數個金特徵亦用以往下蝕刻進入至該n側銦錫氧化物(ITO)層上之該絕緣材料層並使該n側銦錫氧化物(ITO)層之一表面露出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161529868P | 2011-08-31 | 2011-08-31 | |
US13/359,428 US8759127B2 (en) | 2011-08-31 | 2012-01-26 | Gold micromask for roughening to promote light extraction in an LED |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201324859A TW201324859A (zh) | 2013-06-16 |
TWI484660B true TWI484660B (zh) | 2015-05-11 |
Family
ID=49033146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101131500A TWI484660B (zh) | 2011-08-31 | 2012-08-30 | 提昇發光二極體內光萃取率的粗化製程之金微遮罩 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI484660B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202510B2 (en) * | 2004-10-18 | 2007-04-10 | Sanken Electric Co., Ltd. | Semiconductor luminescent device and manufacturing method thereof |
US20090152565A1 (en) * | 2007-12-14 | 2009-06-18 | Brandes George R | Pendeo epitaxial structures and devices |
US20090309119A1 (en) * | 2005-12-14 | 2009-12-17 | Showa Denko K.K. | Gallium Nitride Based Compound Semiconductor Light-Emitting Device and Method for manufacturing Same |
US20100041170A1 (en) * | 2004-10-28 | 2010-02-18 | Philips Lumileds Lighting Company, Llc | Package-Integrated Thin Film LED |
TW201034239A (en) * | 2009-03-06 | 2010-09-16 | Advanced Optoelectronic Tech | Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof |
US20110129948A1 (en) * | 2009-12-02 | 2011-06-02 | Ultratech, Inc. | Optical alignment methods for forming LEDs having a rough surface |
-
2012
- 2012-08-30 TW TW101131500A patent/TWI484660B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202510B2 (en) * | 2004-10-18 | 2007-04-10 | Sanken Electric Co., Ltd. | Semiconductor luminescent device and manufacturing method thereof |
US20100041170A1 (en) * | 2004-10-28 | 2010-02-18 | Philips Lumileds Lighting Company, Llc | Package-Integrated Thin Film LED |
US20090309119A1 (en) * | 2005-12-14 | 2009-12-17 | Showa Denko K.K. | Gallium Nitride Based Compound Semiconductor Light-Emitting Device and Method for manufacturing Same |
US20090152565A1 (en) * | 2007-12-14 | 2009-06-18 | Brandes George R | Pendeo epitaxial structures and devices |
TW201034239A (en) * | 2009-03-06 | 2010-09-16 | Advanced Optoelectronic Tech | Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof |
US20110129948A1 (en) * | 2009-12-02 | 2011-06-02 | Ultratech, Inc. | Optical alignment methods for forming LEDs having a rough surface |
Also Published As
Publication number | Publication date |
---|---|
TW201324859A (zh) | 2013-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9070839B2 (en) | Method of manufacturing a light emitting diode | |
JP5881865B2 (ja) | 半導体表面の粗面化方法 | |
TWI438836B (zh) | 一種用於雷射切割半導體晶圓之製程方法 | |
CN102751413B (zh) | 半导体发光器件 | |
JP5292456B2 (ja) | Iii族窒化物半導体素子およびその製造方法 | |
CN101740696B (zh) | 半导体发光器件 | |
WO2011150743A1 (en) | Led substrate, led chip and method for manufacturing the same | |
JP2005116615A (ja) | 半導体発光素子及びその製造方法 | |
JP2007088404A (ja) | 発光ダイオードの製造方法 | |
CN112993116A (zh) | 发光器件制作方法、发光器件以及显示器件 | |
TWI484660B (zh) | 提昇發光二極體內光萃取率的粗化製程之金微遮罩 | |
US20120077334A1 (en) | Method for fabricating semiconductor devices | |
TWI837625B (zh) | 半導體發光裝置與其成長基板之間的轉角上的隔離層移除方法 | |
CN109427940B (zh) | 发光二极管外延片及其制造方法 | |
JP5514341B2 (ja) | Iii族窒化物半導体素子の製造方法 | |
KR20080002200A (ko) | 3족 질화물 반도체 발광소자의 제조 방법 | |
TWI761645B (zh) | 半導體元件以及其製造方法 | |
WO2015027656A1 (zh) | 氮化镓基发光二极管的制作方法及氮化镓基发光二极管 | |
JP5201229B2 (ja) | 半導体素子の製造方法 | |
TWI398015B (zh) | 發光二極體之製造方法 | |
KR100814259B1 (ko) | 반도체 소자의 제조 방법 | |
CN111785686B (zh) | 切割晶圆的方法及晶粒 | |
CN105932133A (zh) | 一种高亮度led芯片及其制备方法 | |
KR20120032429A (ko) | 반도체 소자 제조 방법 | |
CN103594565A (zh) | 发光二极管的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |