TWI761645B - 半導體元件以及其製造方法 - Google Patents

Abstract

一種半導體元件之製作方法，包含：提供一基板，基板包含有彼此相對的一正面以及一背面，正面上設置有一半導體疊層；在背面上形成一圖案化遮層，圖案化遮層包含複數島狀遮層及包圍複數島狀遮層的第一溝槽，其中，第一溝槽暴露出背面的一部分，複數島狀遮層在與背面相對側分別具有一第一粗糙表面；以及，蝕刻薄化複數島狀遮層及蝕刻第一溝槽所露出之背面的部分，以使背面形成一圖案化結構，其中，圖案化結構包含一第二溝槽以及複數第二粗糙表面，分別對應第一溝槽以及複數島狀遮層。

Description

半導體元件以及其製造方法

本說明書係關於一種半導體元件以及其製作方法。

半導體元件，諸如發光二極體(Light-Emitting Diode，LED)具有耗能低、低發熱、操作壽命長、防震、體積小、以及反應速度快等良好特性，因此適用於各種照明及顯示等用途。

LED產品除了需要考慮電能與光能之轉換效率之外，也需要考慮LED的出光效率。舉例來說，增加LED的出光面積或減少LED內部的全反射(total internal reflection)等，都是可以增加LED的出光效率之方法。具體而言，將LED的出光面粗糙化(roughening)以形成規則或不規則的凹凸表面，可用以減少LED的內部全反射。

一種發半導體元件之製作方法，包含：提供一基板，基板包含有彼此相對的一正面以及一背面，正面上設置有一半導體疊層；在背面上形成一圖案化遮層，圖案化遮層包含複數島狀遮層及包圍複數島狀遮層的第一溝槽，其 中，第一溝槽暴露出背面的一部分，複數島狀遮層在與背面相對側分別具有一第一粗糙表面；以及，蝕刻薄化複數島狀遮層及蝕刻第一溝槽所露出之背面的部分，以使背面形成一圖案化結構，其中，圖案化結構包含一第二溝槽以及複數第二粗糙表面，分別對應第一溝槽以及複數島狀遮層。

一種半導體元件，包含一基板，具有彼此相對的一正面以及一背面；以及一半導體疊層，半導體疊層設置於基板之正面，半導體疊層包含一第一導電型半導體層、一主動層及一第二導電型半導體層，其中，主動層位於第一導電型半導體層及第二導電型半導體層之間；其中，基板的背面包含有一平台區以及一凹陷區，平面區具有一第一表面，該第一表面具有一第一平均粗糙度，凹陷區包圍平台區並具有一第二表面，第二表面具有小於該第一平均粗糙度的一第二平均粗糙度。

3、4:發光裝置

102:基板

103:半導體疊層

104:緩衝層

106:第一半導體層

108:主動層

110:第二半導體層

112:第一電極

114:第二電極

116:保護膜

200:半導體單元

201:側表面

31:封裝基板

311:第一墊片

312:第二墊片

33:絕緣部

34:反射結構

402:燈罩

404:反射鏡

406:承載部

408:發光單元

410:發光模組

412:燈座

414:散熱片

416:連接部

418:電連接元件

BCK:背面

C2-C2:線段

CRCK、CRCK2:裂痕

DCL:劈刀

EVA:凹陷區

FNT:正面

ISO1:第一分隔線

ISO2:第二分隔線

LA:雷射切割線

LSBM:雷射光束

MD1、MD2:改質區

MESA:第一平台區

MESA2:第二平台區

MSK:遮層

MSK2:圖案化遮層

RF1:粗糙表面

RHA:島狀遮層

RHS1、RHS2:粗糙表面

TNCH1、TNCH2:溝槽

WF2:半導體晶圓

第1A圖及第1B圖分別顯示習知半導體晶圓WF1於切割製程及劈裂製程時的剖面示意圖。

第2圖舉例依據本發明之實施例的一半導體晶圓WF2的局部透視圖。

第3A圖至第3G圖顯示沿著第2圖之線段C2-C2，半導體晶圓WF2在不同製程階段的剖面圖。

第4圖顯示依本發明一實施例之發光裝置3的示意圖。

第5圖係為依本發明一實施例之發光裝置4之示意圖。

下文中，將參照圖式詳細地描述本發明之示例性實施例，以使得本發明領域之技術人員能夠充分地理解本發明之精神。本發明並不限於以下之實施例，而是可以以其他形式實施。在本說明書中，有一些相同的符號，其表示具有相同或是類似功能、原理的結構或元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再重述。

第2圖舉例依據本發明之一實施例的一半導體晶圓WF2的局部透視圖，包含複數個尚未經劈裂的半導體單元200區域；其中，每個半導體單元200由半導體晶圓WF2的正面觀之(未標示於第2圖，下文將解釋)，包含一第一平台區MESA、一第一電極112與一第二電極114。在半導體晶圓WE2的正面，顯示複數第一分隔線ISO1，複數半導體單元200的第一平台區MESA分別由複數第一分隔線ISO1所界定。兩兩第一分隔線ISO1之間隙定義為切割道SCR，當後續進行切割製程(scribing process)時，將利用一雷射光束(未標示)於切割道SCR間形成一雷射切割線LA。雷射切割線LA位於半導體晶圓WF2之切割道SCR中，為半導體晶圓WF2後續進行劈裂製程(cleaving process)所用。半導體晶圓WF2更具有複數第二分隔線ISO2，其位於半導晶圓WF2的背面(未標示於第2圖，下文將解釋)，大致與第一分隔線ISO1對應。參照第2圖，雷射切割線LA可以將半導體晶圓WF2分割成至少六個半導體單元200。

第3A圖至第3G圖顯示沿第2圖之線段C2-C2，半導體晶圓WF2在不同製程階段的剖面圖。參照第3A圖，半導體晶圓WF2包含一基板102及一半導體疊層(semiconductor stack)103，其中基板102包含彼此相對的一正面FNT及一背面BCK，半導體疊層103形成於基板102的正面FNT上。基板102可為一成長基板，其包括用以生長磷化鎵銦(AlGaInP)的砷化鎵(GaAs)基板、用以生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)的氮化鋁(AlN)基板、藍寶石(Al2O3)基板、氮化鎵 (GaN)基板或碳化矽(SiC)基板。在一實施例中，基板102係單一材料所構成。在一實施例中，基板102可為一圖案化基板，亦即基板102之用以形成半導體疊層103的正面FNT具有一圖案化結構，此圖案化結構可減緩或抑制基板102與半導體疊層103之間因晶格不匹配(lattice mismatch)而導致的錯位缺陷(dislocation defect)，從而改善半導體疊層103的磊晶品質。在一實施例中，可藉由有機金屬化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)，於基板102的正面FNT上形成半導體疊層103，半導體疊層103包含一緩衝層(buffer layer)104、一第一半導體層106、一主動層108以及一第二半導體層110。

緩衝層104可用來降低基板102與半導體疊層103之間因熱膨脹係數差異所產生的應力(strain)，也用來減少基板102與半導體疊層103之間因晶格常數不匹配所可能產生的錯位缺陷，從而改善磊晶品質。緩衝層104的材料包括GaN、AlGaN或AlN。在一實施例中，緩衝層包括複數子層(圖未示)。此等子層包括相同材料或不同材料。舉例來說，緩衝層104靠近基板102的子層可選用晶格常數與基板102之晶格常數差不多的材料，而緩衝層104靠近第一半導體層106的子層可選用晶格常數與第一半導體層106之晶格常數差不多的材料。在一實施例中，緩衝層包括兩子層，這兩子層包括相同的材料AlN，其中，第一子層的成長方式為濺鍍，而第二子層的成長方式為MOCVD。在一實施例中，緩衝層另包含一第三子層。第三子層的成長方式為MOCVD，而第二子層的成長溫度高於或低於第三子層的成長溫度。

第一半導體層106、主動層108及第二半導體層110的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半導體材料，其中0

x、y

1及0

(x+y)

1。當主動層108的材料為AlInGaP系列時，可發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當主動層108的材料為InGaN系列時，可發出波長介於400nm和490nm之間的藍光或深藍光，或波長介於490nm 和550nm之間的綠光。當主動層108的材料為AlGaN系列時，可發出波長介於400nm和250nm之間的UV光。主動層108的材料可為單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙面雙異質結構(double-side doubleheterostructure；DDH)或多重量子井(multi-quantum well；MQW)。主動層108可為i型、p型或n型半導體。

如第3A圖所示，在半導體晶圓WF2之基板102的正面上形成半導體疊層103後，於半導體疊層103之第二半導體層110上形成一遮層(圖未示)，再經過微影以及蝕刻等圖案化製程蝕刻移除部份半導體疊層103，直到露出部份第一半導體層106，以在半導體疊層103中形成多個凹陷區RES。接著，在半導體疊層103及凹陷區RES上形成另一遮層(圖未示)，再經過微影以及蝕刻等圖案化製程，移除凹陷區RES內部份第一半導體層106，直到露出基板102，而於半導體疊層103之凹陷區RES處再形成一切割道SCR。於本實施例中，凹陷區RES曝露出第二半導體層110的側壁、主動層108的側壁及第一半導體層106的側壁的一部分、及第一半導體層106的上表面；切割道SCR曝露出緩衝層104的側壁(未標示)、第一半導體層106的側壁的另一部分及基板102之正面FNT的一部分。在另一實施例中，切割道SCR僅曝露出緩衝層104之側壁(未標示)的一部分、第一半導體層106的側壁的另一部分及其切割道SCR微影蝕刻製程後的上表面，意即切割道SCR深度僅到達第一半導體層106內部，但未穿過第一半導體層106露出基板102之正面FNT。參照第3A圖，切割道SCR所暴露出的第一半導體層106的側壁及緩衝層104的側壁定義為第一分隔線ISO1。本揭露不限於上述，在另一實施例中，於此製程中，可僅以一道微影蝕刻製程形成凹陷區RES，而不進行形成切割道SCR的微影蝕刻製程，當後續欲進行切割製程時，利用雷射光束直接於凹陷區RES處的基板102內之一預定位置形成雷射切割線而供後續進行劈裂製程所用。

第一電極112設置在第一半導體層106露出的上表面上並與第一半導體層106形成低阻值電接觸，例如歐姆接觸(ohmic contact)。第二電極114設置在第二半導體層110上並與第二半導體層110形成低阻值電接觸，例如歐姆接觸。當適當的電壓施加在第一電極112與第二電極114之間時，可以使載子(電子或電洞)於主動層108中復合(recombination)而放出光。第一電極112與第二電極114可以是數層金屬層堆疊而成。第一電極112與第二電極114的材料選自如金(Au)、銀(Ag)、銅(cu)、鉻(Cr)、鋁(Al)、鉑(Pt)、鎳(Ni)、鈦(Ti)、錫(Sn)、銠(Rh)等金屬或上述材料的合金。在另一實施例中，第一電極112與第二電極114可包括一氧化金屬層，氧化金屬層的材料包括至少選自鋅、銦或錫等金屬的元素，例如ZnO(zinc oxide，氧化鋅)、InO(indium oxide，氧化銦)、SnO(stannous oxide，氧化亞錫)、ITO(indium tin oxide，氧化銦錫)、IZO(indium zinc oxide，氧化銦鋅)或GZO(gallium-doped zinc oxide，氧化鎵鋅)。在另一實施例中，第一電極112與第二電極114可包括一石墨烯材料。

參照第3A圖，在半導體晶圓WF2的正面(形成半導體疊層103側)覆蓋一保護層PRT，保護層PRT覆蓋半導體疊層103、第一電極112與第二電極114；在半導體晶圓WF2的背面，亦即基板102的背面BCK側，形成一遮層MSK。在一實施例中，遮層MSK可為一光阻層，以旋轉塗佈方式，均勻地形成覆蓋於半導體晶圓WF2的背面。在另一實施例中，遮層MSK可以是一無機層，譬如氧化物層或氮化物層，以物理或化學氣相方式，均勻地形成覆蓋於半導體晶圓WF2的背面。

第3B圖接續第3A圖，顯示將遮層MSK圖案化後，以形成一圖案化遮層MSK2，其具有溝槽TNCH1及複數島狀遮層RHA其中，溝槽TNCH1介於兩兩島狀遮層RHA之間，且大致與切割道SCR相對應。在一實施例中，遮層MSK經微影、顯影(或蝕刻)製程後，移除對應切割道SCR處的部分，以形成溝槽TNCH1及複數島狀遮層RHA。溝槽TNCH1曝露出基板102之背面BCK的一部份，由俯視 觀之，溝槽TNCH1則包圍複數島狀遮層RHA。複數島狀遮層RHA在基板102之背面BCK的相對側分別具有一表面SUR，此時島狀遮層RHA的表面SUR大致呈現平坦狀，其結果如同第3B圖所示。

第3C圖接續第3B圖，顯示將島狀遮層RHA之表面SUR粗糙化後的結果。在一實施例中，將第3B圖中的半導體晶圓WF2置入一感應耦合電漿離子蝕刻機台(inductively coupled plasma reactive ion etcher，ICP etcher)中，對島狀遮層RHA的表面SUR進行焦化步驟。舉例來說，利用ICP轟擊所產生的熱能，使島狀遮層RHA的表面SUR焦化，而形成一粗糙表面RHS1，粗糙表面RHS1具有一圖案，其結果如同第3C圖所示。此外，自一俯視圖觀之，具有粗糙表面RHS1的島狀遮層RHA大致被溝槽TNCH1所包圍。

第3D圖接續第3C圖，在同一個ICP機台中，持續ICP轟擊以蝕刻並薄化島狀遮層RHA及溝槽TNCH1所露出之基板102的一部份，而將島狀遮層RHA之粗糙表面RHS1的圖案轉印到基板102的背面BCK上，以及自溝槽TNCH1暴露出的基板102的背面BCK向下蝕刻至一深度，以形成一溝槽TNCH2，藉此將基板102的背面BCK蝕刻形成一圖案化結構，其包含具有粗糙表面RHS2的複數個第二平台區MESA2以及溝槽TNCH2，其中，第二平台區MESA2對應島狀遮層RHA所形成處，且被溝槽TNCH2包圍；溝槽TNCH2則對應溝槽TNCH1所形成處，也對應切割道SCR，溝槽TNCH2具有一大致平坦的底面(未標示)。參照第3D圖，每個第二平台區MESA2的邊緣可視為第二分隔線ISO2，而兩兩第二分隔線ISO2間為溝槽TNCH2所在處。溝槽TNCH2的側面與底面都由基板102所構成。在一實施例中，以一原子力學掃描顯微鏡(atomic force microscope)量測第二平台區MESA2及溝槽TNCH2，可測得第二平台區MESA2之粗糙表面RHS2具有大於10奈米的一第一平均粗糙度，而溝槽TNCH2的底面具有小於10奈米的一第二平均粗糙度。

在圖案化半導體晶圓WF2背面的步驟中，可藉由選擇遮層材料，使得島狀遮層RHA與基板102的ICP蝕刻率選擇比例(etching selectivity ratio)接近1。如此，在ICP轟擊下，可以把島狀遮層RHA之粗糙表面RHS1的圖案及溝槽TNCH1轉印到基板102的背面BCK上，以形成具有粗糙表面RHS2的複數個第二平台區MESA2及溝槽TNCH2。在另一實施例中，於接續第3C圖後，可在不同的ICP機台中，利用ICP的轟擊，進行基板102之背面BCK圖案化的步驟，而將島狀遮層RHA的粗糙表面RHS1及溝槽TNCH1轉印到基板102的背面BCK，結果如同第3D圖所示。

第3E圖接續第3D圖，顯示當半導體晶圓WF2進行切割製程前，先將半導體疊層103上的保護層PRT去除，然後將半導體晶圓WF2之形成半導體疊層103側貼附在保護膜116上，接著以雷射光束LSBM自基板102背面BCK之溝槽TNCH2處射入，而於基板102內產生改質區MD2。雷射光束LSBM沿著對應切割道SCR的溝槽TNCH2前後左右移動，使得基板102中的改質區MD2構成了第2圖中的雷射切割線LA之圖案。

第3F圖接續第3E圖，顯示當半導體晶圓WF2進行劈裂製程時，以劈刀DCL對半導體晶圓WF2之溝槽TNCH2處施加應力。當半導體晶圓WF2受到劈刀DCL的應力，將在基板102內自改質區MD2開始向上及/或向下沿晶格面(lattice plane)產生裂痕CRCK2。

第3G圖接續第3F圖，顯示當半導體晶圓WF2在移除保護膜116、經劈裂製程及擴張製程(expansion process)後，而產生彼此分離的複數半導體單元200。參照第3G圖，每個半導體單元200的基板102具有相對的正面FNT以及背面BCK。基板102的正面FNT上具有半導體疊層103、第一電極112及第二電極114，而基板102的背面BCK上具有一第二平台區MESA2及包圍第二平台區MESA2的凹陷區EVA，其中，基板102的凹陷區EVA係由半導體晶圓WF2階段的 溝槽TNCH2經劈裂後而得。另，在基板102的側表面201上具有因雷射切割製程後遺留的改質區MD2。第二平台區MESA2的粗糙表面RHS2可以破壞內部全反射，使得主動層108中所放出之光線得以離開半導體單元200，增加半導體單元200的光萃取效率(light extraction efficiency)。

第1A圖舉例一習知半導體晶圓WF1，其顯示基板102的背面BCK經過了粗糙製程(roughening process)後，使得基板102的整個背面BCK都具有一粗糙表面RF1。當以雷射光束LSBM自基板102的背面BCK之對應切割道SCR處射入而欲進行切割製程時，因基板102背面BCK之粗糙表面RF1的影響，將使雷射光束LSBM難以於基板102內聚焦，而不易於基板102內形成改質區MD1或所形成的改質區MD1未在預定位置。後續，參照第1B圖，當以劈刀DCL於對應半導體晶圓WF1的切割道SCR處施加應力而欲進行劈裂製程時，因於基板102內改質區MD1不顯著或未在預定位置，使得半導體晶圓WF1無法順利地分割成半導體單元，或是，所產生的裂痕CRCK會超出切割道SCR的範圍而傷到半導體疊層103，進而降低劈裂製程的良率。反觀，如本發明所揭示及第3E圖所示，因半導體晶圓WF2之背面BCK於對應切割道SCR處具有溝槽TNCH2，且溝槽TNCH2具有一大致平坦的底面(未標示)，使得雷射光束LSBM得於基板102內聚焦而產生改質區MD2，當半導體晶圓WF後續進行劈裂製程時，可使得半導體晶圓WF2順利地分割成半導體單元，也不會傷到半導體疊層103，如此，提升劈裂製程的良率。

第4圖係為依本發明一實施例之發光裝置3之示意圖。將前述實施例中的半導體單元200安裝於封裝基板31之第一墊片311、第二墊片312上。第一墊片311及第二墊片312之間藉由一包含絕緣材料之絕緣部33做電性絕緣。晶片安裝係將與電極墊形成面相對之成長基板側向上設為主要的光取出面。為了增加發光裝置3之光取出效率，可於半導體單元200之周圍設置一反射結構34。

第5圖係為依本發明一實施例之發光裝置4之示意圖。發光裝置4為一球泡燈包括一燈罩402、一反射鏡404、一發光模組410、一燈座412、一散熱片414、一連接部416以及一電連接元件418。發光模組410包含一承載部406，以及複數個發光單元408位於承載部406上，其中複數個發光體408可為前述實施例中的半導體單元200或發光裝置3。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

102:基板

103:半導體疊層

104:緩衝層

106:第一半導體層

108:主動層

110:第二半導體層

112:第一電極

114:第二電極

116:保護膜

BCK:背面

FNT:正面

ISO2:第二分隔線

LSBM:雷射光

MD2:改質區

MESA2:第二平台區

RHS2:粗糙表面

SCR:切割道

TNCH2:溝槽

WF2:半導體晶圓

Claims (10)

1. 一種半導體元件之製作方法，包含：提供一基板，該基板包含有彼此相對的一正面以及一背面，該正面上設置有一半導體疊層；在該背面上形成一圖案化遮層，該圖案化遮層包含複數島狀遮層及包圍該複數島狀遮層的第一溝槽，其中，該第一溝槽暴露出該背面的一部分，該複數島狀遮層在與該背面相對側分別具有一第一粗糙表面；以及蝕刻薄化該複數島狀遮層及蝕刻該第一溝槽所露出之該背面的該部分，以使該背面形成一圖案化結構，其中，該圖案化結構包含一第二溝槽以及複數第二粗糙表面，分別對應該第一溝槽以及該複數島狀遮層。
2. 如申請專利範圍第1項之該製作方法，其中，在該背面上形成該圖案化遮層之該步驟包含有：均勻地形成一遮層，覆蓋該背面；圖案化該遮層，以形成該圖案化遮層；以及蝕刻該複數島狀遮層，以產生該複數第一粗糙表面。
3. 如申請專利範圍第2項之該製作方法，其中，蝕刻該複數島狀遮層之該步驟包含使用一ICP蝕刻製程。
4. 如申請專利範圍第2項之該製作方法，其中，該遮層包含一有機光阻層或一無機氧化層。
5. 如申請專利範圍第1項之該製作方法，更包含：以一雷射光於該基板之對應該第二溝槽處形成一雷射切割線，用以切割該基板。
6. 一種半導體元件，包含： 一基板，具有相對的一正面以及一背面，另包含有一側表面，連接該正面以及該背面，且該側表面包含有至少一雷射改質區；以及一半導體疊層，設置於該基板之該正面，該半導體疊層包含一第一導電型半導體層、一主動層及一第二導電型半導體層，其中，該主動層位於該第一導電型半導體層及該第二導電型半導體層之間；其中，該基板的該背面，包含：一平台區，具有一第一表面，該第一表面具有一第一平均粗糙度；以及一外圍區，包圍該平台區，具有一第二表面，該第二表面具有一第二平均粗糙度，該第二平均粗糙度小於該第一平均粗糙度。
7. 如申請專利範圍第6項之該半導體元件，其中，該基板係單一材料所構成。
8. 如申請專利範圍第6項之該半導體元件，其中，該第一表面的該第一平均粗糙度係大於10奈米。
9. 如申請專利範圍第6項之該半導體元件，其中，該第二表面的該第二平均粗糙度係小於10奈米。
10. 如申請專利範圍第6項之該半導體元件，其中該側表面與該正面、以及該側表面與該背面的交界處分別構成一上交界線及一下交界線，該雷射改質區位於該上交界線及該下交界線之間，不與該上交界線或該下交界線相接觸。

Images