TWI786503B - 發光元件及其製造方法 - Google Patents

Abstract

本申請案揭露一種發光元件，包含支撐基板；半導體疊層設置於該支撐基板上，包含第一型半導體層、第二型半導體層、主動層位於第一型半導體層及第二型半導體層之間及未摻雜半導體層設置於第一型半導體層上；以及第一電極設置於未摻雜半導體層及第一型半導體層上；其中，第一型半導體層包含第一區域及第二區域，未摻雜半導體層設置於第一區域上，第二區域未被未摻雜半導體層覆蓋，未摻雜半導體層具有第一粗糙結構及第一型半導體層於第二區域具有第二粗糙結構，第一電極接觸第二粗糙結構。

Description

發光元件及其製造方法

本申請案係關於一種發光元件，更詳言之，係關於一種提升亮度的發光元件。

固態發光元件中的發光二極體(LEDs)具有具低耗電量、低產熱、壽命長、體積小、反應速度快以及良好光電特性，例如具有穩定的發光波長等特性，故已被廣泛的應用於家用裝置、指示燈及光電產品等。

習知的發光二極體包含一基板、一n型半導體層、一活性層及一p型半導體層形成於基板上、以及分別形成於p型/n型半導體層上的p、n-電極。當透過電極對發光二極體通電，且在一特定值的順向偏壓時，來自p型半導體層的電洞及來自n型半導體層的電子在活性層內結合以放出光。然而，隨著發光二極體應用於不同的光電產品，對於發光二極體的亮度規格也提高，如何提升其亮度，為本技術領域人員所研究開發的目標之一。

本申請案揭露一種晶圓載體，包含支撐基板；半導體疊層設置於該支撐基板上，包含第一型半導體層、第二型半導體層、主動層位於第一型半導體層及第二型半導體層之間及未摻雜半導體層設置於第一型半導體 層上；以及第一電極設置於未摻雜半導體層及第一型半導體層上；其中，第一型半導體層包含第一區域及第二區域，未摻雜半導體層設置於第一區域上，第二區域未被未摻雜半導體層覆蓋，未摻雜半導體層具有第一粗糙結構及第一型半導體層於第二區域具有第二粗糙結構，第一電極接觸第二粗糙結構。

本申請案揭露一種發光元件的製造方法，包含提供成長基板；依序形成緩衝層、未摻雜半導體層、第一型半導體層、主動層及第二型半導體層於成長基板上；依序形成反射金屬層及阻障層於第二型半導體層上；提供支撐基板；形成連接層連接阻障層及支撐基板；移除成長基板及緩衝層；圖案化未摻雜半導體層以形成第一粗糙結構；形成絕緣層於未摻雜半導體層上；圖案化絕緣層及未摻雜半導體層形成凹陷區以暴露第一型半導體層的上表面；以及形成第一電極填入凹陷區以接觸上表面。

1、2、3:發光元件

100、200、300:支撐基板

201:成長基板

211:緩衝層

112、212、312:未摻雜半導體層

114、214、314:第一型半導體層

116、216、316:主動層

118、218、318:第二型半導體層

120、220、320:圖案化介電層

130、230、330:反射金屬層

132、232、332:阻障層

134、234、334:連接層

140、240、340:絕緣層

150、250、350:第一電極

C:凹陷

G:凹陷區

P1:第一粗糙結構

P2:第二粗糙結構

R1:第一區域

R2:第二區域

S:上表面

S1:第一表面

S2:凹凸表

〔圖1〕顯示本申請案一實施例發光元件1之截面示意圖。

〔圖2A至圖2K〕顯示本申請案一實施例發光元件2製造方法中於各階段之截面示意圖。

〔圖3〕顯示本申請案一實施例發光元件3之截面示意圖。

下文中，將參照圖示詳細地描述本發明之示例性實施例，已使得本發明領域技術人員能夠充分地理解本發明之精神。本發明並不限於以下之實施例，而是可以以其他形式實施。在本說明書中，有一些相同的符號， 其表示具有相同或是類似之結構、功能、原理的元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再重述。

圖1顯示本申請案一實施例發光元件1之截面示意圖。發光元件1包含支撐基板100，半導體疊層110形成於支撐基板100上且包含上表面S及第一表面S1遠離支撐基板100，圖案化介電層120形成於半導體疊層110朝向支撐基板100的另一表面上，反射金屬層130覆蓋圖案化介電層120，阻障層132覆蓋反射金屬層130及圖案化介電層120，於一實施例中，阻障層132可包覆反射金屬層130的邊緣，阻障層132之一斷面寬度可略寬於半導體疊層110。連接層134覆蓋阻障層132且連接支撐基板100，絕緣層140及第一電極150形成於半導體疊層110上。

如圖1所示，於本實施例中，半導體疊層110包含未摻雜半導體層112、第一型半導體層114、主動層116、第二型半導體層118，沿垂直支撐基板100的方向由上往下依序堆疊，其中第一型半導體層114包含半導體疊層110的上表面S，未摻雜半導體層112形成於第一型半導體層114上，未摻雜半導體層112具有第一表面S1，第一型半導體層114包含被未摻雜半導體層112覆蓋的第一區域R1及未被未摻雜半導體層112覆蓋的第二區域R2，其中第二區域R2具有第一型半導體層114的上表面S，第一電極150形成於第一型半導體層114及未摻雜半導體層112上並接觸第一型半導體層114的上表面S，絕緣層140可順應半導體疊層110之形狀覆蓋於未摻雜半導體層112之第一表面S1，並覆蓋未摻雜半導體層112之側表面及半導體疊層110之側表面，絕緣層140之下端係與圖案化介電層120相接。

於一實施例中，第一型半導體層114和第二型半導體層118，例如為包覆層(cladding layer)或侷限層(confinement layer)，具有不同的導電型 態、電性、極性或用於提供電子或電洞的摻雜元素。例如，第一型半導體層114是n型半導體，以及第二型半導體層118是p型半導體。主動層116形成於第一型半導體層114與第二型半導體層118之間。電子與電洞在電流驅動下在主動層116中結合，將電能轉換成光能以發光。可藉由改變半導體疊層110中一個或多個層別的物理特性和化學組成，來調整發光元件1或半導體疊層110所發出的光之波長。半導體疊層110的材料可包含Al_xIn_yGa_(1-x-y)N或Al_xIn_yGa_(1-x-y)P的III-V族半導體材料，其中0

x，y

1；x+y

1。當半導體疊層110的材料是AlInGaP系列時，可以發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當半導體疊層110的材料是InGaN系列時，可以發出波長介於400nm和490nm之間的藍光或深藍光或波長介於490nm和550nm之間綠光。當半導體疊層110的材料是AlGaN系列時，可以發出波長介於400nm和250nm之間的UV光。主動層116可以是單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙面雙異質結構(double-side double heterostructure；DDH)、多重量子井(multi-quantum well；MQW)。主動層116的材料可以是i型、p型或n型半導體。未摻雜半導體層112的材料可包含GaN、AlGaN或AlN。

如圖1所示，於本實施例中，未摻雜半導體層112之第一表面S1具有第一粗糙結構P1，第一型半導體層114之上表面S具有第二粗糙結構P2，第一粗糙結構P1及第二粗糙結構P2分別可包含角椎、圓錐、圓頂等形狀，其中角錐可包含三角錐、四角錐等多角椎，圓錐可包含正圓錐或/及橢圓椎，圓頂可包含正圓頂或/及橢圓頂，第一粗糙結構P1及第二粗糙結構P2的形狀可不同或相同，第一粗糙結構P1及第二粗糙結構P2的尺寸可不同或相同。於一實施例中，絕緣層140具有順應第一粗糙結構P1之凹凸表面S2。未摻雜半導體層112覆蓋第一型半導體層114上兩側的第一區域R1，未覆蓋 第一型半導體層114上中間的第二區域R2，發光元件1對應第二區域R2具有一凹陷區G，第一電極150形成於第二區域R2及部分第一區域R1上，第一電極150對應第二區域R2具有一凹陷C，絕緣層140位於第一區域上並形成於第一電極150及未摻雜半導體層112之間，第一電極150覆蓋絕緣層140的一部份。於一實施例中，第一電極150對應第一區域R1及第二區域R2具有分別順應第一粗糙結構P1及第二粗糙結構P2的凹凸表面。

於一實施例中，圖案化介電層120之材料可包含一絶緣氧化物、氮化物、矽氧化合物、氧化鈦、氧化鋁、氟化鎂或氮化矽。絕緣層140之材料可包含氮化矽或氧化矽。圖案化介電層120之材料可不同於絕緣層140之材料。於一實施例中，圖案化介電層120之材料可為二氧化鈦(TiO₂)，絕緣層140之材料可為二氧化矽(SiO₂)或氮化矽(SiN_x或Si₃N₄)。第一電極150的材料可包含銀(Ag)、金(Au)、鋁(Al)、鈦(Ti)、鉻(Cr)、銅(Cu)、鎳(Ni)、鉑(Pt)、釕(Ru)、鎢(W)或上述材料之合金或疊層，反射金屬層130的材料可包含銀(Ag)、金(Au)、鋁(Al)、鈦(Ti)、鉻(Cr)、銅(Cu)、鎳(Ni)、鉑(Pt)、釕(Ru)或上述材料之合金或疊層。於一實施例中，發光元件1可包含透明導電層(未圖示)形成於圖案化介電層120與反射金屬層130之間。透明導電層的材料可包含石墨烯、銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)或銦鋅氧化物(IZO)等材料。阻障層132的材料可包含鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)或上述材料之合金或疊層。於一實施例中，當阻障層132為金屬疊層時，阻障層132係由兩層或兩層以上的金屬交替堆疊而形成，例如Cr/Pt、Cr/Ti、Cr/TiW、Cr/W、Cr/Zn、Ti/Pt、Ti/W、Ti/TiW、Ti/Zn、Pt/TiW、Pt/W、Pt/Zn、TiW/W、TiW/Zn、或W/Zn等。連接層134的材料可包含金(Au)、鈦(Ti)、鉻(Cr)、鎢(W)、鋅(Zn)、鉑(Pt)或上述材料之合金或疊層。於一實施例中，當連接層134為金屬疊層時，連接層134係 由兩層或兩層以上的金屬交替堆疊而形成，例如Ti/Au、Cr/Pt、Cr/Ti、Cr/TiW、Cr/W、Cr/Zn、Ti/Pt、Ti/W、Ti/TiW、Ti/Zn、Pt/TiW、Pt/W、Pt/Zn、TiW/W、TiW/Zn、或W/Zn等。支撐基板100的材料可包含導電基板或絕緣基板；導電基板的材料可包含金屬材料或半導體材料，其中金屬材料包含銅(Cu)、金(Au)、鎳(Ni)、鉬(Mo)、鎢化銅(Cu-W)或上述材料之合金或疊層，半導體材料包含Si、Ge、GaAs、ZnO、SiC、或SiSe。絕緣基板的材料可包含藍寶石(Sapphire)、或氮化鋁(AlN)。於一實施例中，支撐基板100為導電基板時，支撐基板100可作為電極提供電能給發光元件1，或另形成一第二電極(圖未示)於支撐基板100遠離半導體疊層110的一表面上。當支撐基板100為絕緣基板時，可另外藉由黃光顯影製程移除部分第一型半導體層114、主動層116，暴露出部份第二型半導體層118或反射金屬層130，並於暴露區其上形成第二電極(圖未示)與第二型半導體層118電性連接。

圖2A至圖2K顯示本申請案一實施例發光元件2製造方法中於各階段之截面示意圖。在圖2A至圖2K的實施例中，發光元件2與圖1所示的發光元件1的結構、材料大致上相同，故於此不再贅述。下述之發光元件2的製程步驟亦適用於上述發光元件1之相關實施例，故於此亦不再贅述。

如圖2A所示，首先，在成長基板201上方依序形成緩衝層211、未摻雜半導體層212、第一型半導體層214、主動層216及第二型半導體層218，成長基板201可包含用於生長磷化鎵銦(AlGaInP)的砷化鎵(GaAs)基板、及磷化鎵(GaP)基板，或用於生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)的藍寶石(Al2O3)基板、氮化鎵(GaN)基板、碳化矽(SiC)基板、及氮化鋁(AlN)基板。成長基板201可以是一圖案化基板，即，成長基板201上具有圖案化結構。於一實施例中，圖案化結構減緩或抑制了成長基板201與半導體疊層210之間因晶格不匹配而導致的錯位，從而改善半導體疊層210的磊晶品質。於一 實施例中，在成長基板201上形成半導體疊層210的方法包含有機金屬化學氣相沉積(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶(HVPE)或離子鍍，例如濺鍍或蒸鍍等。緩衝層211可減小上述的晶格不匹配並抑制錯位，從而改善磊晶品質。緩衝層211的材料可包含GaN、AlGaN或AlN。於一實施例中，緩衝層211包括多個子層(圖未示)，子層包括相同材料或不同材料。於一實施例中，緩衝層211包括兩個子層，其中第一子層的生長方式為濺鍍，第二子層的生長方式為MOCVD。於一實施例中，緩衝層211另包含第三子層。其中第三子層的生長方式為MOCVD，第二子層的生長溫度高於或低於第三子層的生長溫度。於一實施例中，第一、第二及第三子層包括相同的材料或不同材料，例如AlN、GaN、AlGaN。於一實施例中，緩衝層211包括AlN和GaN兩個子層，其中AlN子層可以濺鍍方式生長，GaN子層可以MOCVD方式生長。於一實施例中，AlN子層及GaN子層都以MOCVD方式生長。接著，繼續參照圖2A，於第二型半導體層218上依序形成圖案化介電層220、反射金屬層230及阻障層232。

如圖2B所示，可藉由連接層234將支撐基板200連接於半導體疊層210，阻障層232可介於連接層234與反射金屬層230之間，而連接層234可介於阻障層232與支撐基板200之間。於一實施例中，連接層234連接阻障層232與支撐基板200可透過高溫高壓的製程進行鍵合。接著，如圖2C-2D所示，在支撐基板200連接於半導體疊層210之後，可將成長基板201移除而暴露出緩衝層211。移除成長基板201後暴露出的緩衝層211會因成長基板201的圖案化結構轉印至緩衝層211的表面而形成一圖案化表面。移除成長基板201的方式包含雷射剝離(laser lift off，LLO)或研磨，其中研磨可包含化學機械研磨/平坦(chemical mechanical polishing/planarization，CMP)。支撐基板200的材料可包含導電基板或絕緣基板；導電基板的材料可包含金屬材料或半 導體材料，其中金屬材料包含銅(Cu)、金(Au)、鎳(Ni)、鉬(Mo)、鎢化銅(Cu-W)或上述材料之合金或疊層，半導體材料包含Si、Ge、GaAs、ZnO、SiC、或SiSe。絕緣基板的材料可包含藍寶石(Sapphire)、或氮化鋁(AlN)。於一實施例中，支撐基板200為導電基板時，支撐基板200可作為電極提供電能給發光元件1，或另形成一第二電極(圖未示)於支撐基板200遠離半導體疊層210的一表面上。當支撐基板200為絕緣基板時，可另外藉由黃光顯影製程移除部分第一型半導體層214、主動層216，暴露出部份第二型半導體層218或反射金屬層230，並於暴露區其上形成第二電極(圖未示)與第二型半導體層218電性連接。

如圖2E所示，移除緩衝層211而暴露出未摻雜半導體層212，移除緩衝層211的方式可包含乾式蝕刻或濕式蝕刻，其中乾式蝕刻例如為感應耦合核電漿(inductively coupled plasma，ICP)蝕刻、反應離子蝕刻(reactive ion etching，RIE)等，濕式蝕刻的蝕刻液例如為氫氟酸(HF)、磷酸(HPO₃)、硫酸(H₂SO₄)、氫氧化鉀(KOH)等。於一實施例中，在移除緩衝層211之前，可先磨平緩衝層211表面的圖案化結構，磨平方式可包含研磨、乾式蝕刻等方式，其中研磨可包含化學機械研磨/平坦(chemical mechanical polishing/planarization，CMP)，乾式蝕刻可包含感應耦合核電漿蝕刻、反應離子蝕刻等，如此可減少緩衝層211表面的高低差，例如，高低差介於0到0.5μm之間，以降低後續蝕刻製程產生過蝕刻的情形。於一實施例中，移除緩衝層211暴露出的未摻雜半導體層212因移除緩衝層211的蝕刻製程，使其表面成為一非平坦面。

接著，如圖2F所示，自表面圖案化未摻雜半導體層212以形成第一粗糙結構P1，其中，第一粗糙結構P1的表面構成圖案化未摻雜半導體層212的第一表面S1，且第一表面S1是一粗糙化表面。藉由第一粗糙結構P1可提 高光取出率。圖案化未摻雜半導體層212的方式可包含乾式蝕刻或/及濕式蝕刻，其中乾式蝕刻例如為感應耦合核電漿蝕刻、反應離子蝕刻等，濕式蝕刻的蝕刻液例如為氫氟酸、磷酸、硫酸、氫氧化鉀等。於一實施例中，在圖案化未摻雜半導體層212之前，可先減薄未摻雜半導體層212的厚度，減薄方式可包含研磨、乾式蝕刻等方式，其中乾式蝕刻例如為感應耦合核電漿蝕刻、反應離子蝕刻等，研磨例如為化學機械研磨/平坦等，於一實施例中，圖案化後之未摻雜半導體層212的厚度約為0.5到2.5μm。減薄及圖案化後之未摻雜半導體層212的厚度約為圖2J中之第一電極250厚度的0.1倍到0.7倍，於一實施例中，未摻雜半導體層212的厚度約為第一電極250厚度的0.12倍到0.63倍。藉由調整未摻雜半導體層212的高低差，可使形成第一電極250於未摻雜半導體層212及第一型半導體層214上時，第一電極250的覆蓋率提升，以提升後續電性連接的可靠度。

如圖2G所示，藉由將半導體疊層210圖案化，移除部分半導體疊層210至暴露出圖案化介電層220，來形成晶片分離區域，其中晶片分離區域定義出發光元件2之周圍。圖案化半導體疊層210的方式可包含乾式蝕刻或濕式蝕刻，其中乾式蝕刻例如為感應耦合核電漿蝕刻、反應離子蝕刻等，濕式蝕刻的蝕刻液例如為氫氟酸、磷酸、硫酸、氫氧化鉀等。於一實施例中，被暴露的圖案化介電層220的厚度小於未被暴露的圖案化介電層220的厚度。接著，如圖2H所示，形成絕緣層240於未摻雜半導體層212上，絕緣層240覆蓋未摻雜半導體層212的第一表面S1及半導體疊層210的側表面，且絕緣層240可順應未摻雜半導體層212的第一粗糙結構P1而形成凹凸表面S2，形成絕緣層240的方式可包含電漿增強化學氣相沉積法(plasma-enhanced chemical vapor deposition，PECVD)。

如圖2I所示，圖案化前述絕緣層240及未摻雜半導體層212形成凹陷區G以暴露第一型半導體層214的上表面S，其中第一型半導體層214具有被絕緣層240及未摻雜半導體層212覆蓋的第一區域R1及未被絕緣層240及未摻雜半導體層212覆蓋的第二區域R2，且第二區域R2對應凹陷區G，圖案化前述絕緣層240及未摻雜半導體層212的方式可包含乾式蝕刻或濕式蝕刻，其中乾式蝕刻例如為感應耦合核電漿蝕刻、反應離子蝕刻等，濕式蝕刻的蝕刻液例如為氫氟酸、磷酸、硫酸、氫氧化鉀等。第一型半導體層214於第一區域R1的厚度約為第一電極250厚度的0.1倍到0.6倍，較佳為0.12倍到0.5倍，第一型半導體層214於第二區域R2的厚度約為第一電極250厚度的0.1倍到0.5倍，較佳為0.12倍到0.45倍，其中第一型半導體層214於第二區域R2的厚度小於第一型半導體層214於第一區域R1的厚度。於一實施例中，第一型半導體層214於第一區域R1的厚度約為0.5到2μm，第一型半導體層214於第二區域R2的厚度約為0.5到1.8μm。

如圖2J所示，形成第一電極250填入凹陷區G以接觸第一型半導體層214的上表面S，其中第一電極250覆蓋部分在第一區域R1上的絕緣層240及未摻雜半導體層212，且第一電極250於對應凹陷區G(即第二區域R2)具有凹陷C，形成第一電極250的方式可包含濺鍍(sputtering)或/及電子束蒸鍍(electron-beam gun evaporation)。於一實施例中，在形成第一電極250前可以黃光微影製程定義光阻開口後，再用濺鍍或/及蒸鍍的方式形成第一電極250，而在圖案化前述絕緣層240及未摻雜半導體層212形成凹陷區G前亦可黃光微影製程定義光阻開口，其中用於形成第一電極250的光阻開口大於用於圖案化前述絕緣層240及未摻雜半導體層212的光阻開口，可使第一電極250完全覆蓋第一型半導體層214，可提升抗濕效果。最後，沿著晶 片分離區域切割支撐基板200及其上之疊層，分割成個別晶片，形成如圖2K所示之發光元件2。

圖3顯示本申請案一實施例發光元件3之截面圖。在圖3的實施例中，發光元件3與圖1所示的發光元件1及圖2K所示的發光元件2的結構、材料、製程步驟大致上相同，故於此不再贅述。差異在於發光元件3的絕緣層340除了覆蓋未摻雜半導體層312之部分上表面S1及半導體疊層310之側表面外，更形成於第一電極350上且覆蓋第一電極350之上表面及側表面。

惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請案之申請專利範圍內。

1:發光元件

100:支撐基板

110:半導體疊層

112:未摻雜半導體層

114:第一型半導體層

116:主動層

118:第二型半導體層

120:圖案化介電層

130:反射金屬層

132:阻障層

134:連接層

140:絕緣層

150:第一電極

C:凹陷

G:凹陷區

P1:第一粗糙結構

P2:第二粗糙結構

R1:第一區域

R2:第二區域

S:上表面

S1:第一表面

S2:凹凸表面

Claims (10)

1. 一種發光元件，包含：一支撐基板；一半導體疊層設置於該支撐基板上，包含一第一型半導體層、一第二型半導體層、一主動層位於該第一型半導體層及該第二型半導體層之間及一未摻雜半導體層設置於該第一型半導體層上；以及一第一電極設置於該未摻雜半導體層及該第一型半導體層上；其中，該第一型半導體層包含一第一區域及一第二區域，該未摻雜半導體層設置於該第一區域上，該第二區域未被該未摻雜半導體層覆蓋，該未摻雜半導體層具有一第一粗糙結構，及該第一型半導體層於該第二區域具有一第二粗糙結構，該第一電極接觸該第二粗糙結構。
2. 如申請專利範圍第1項所述的發光元件，其中該第一粗糙結構包含複數個角椎。
3. 如申請專利範圍第1項所述的發光元件，其中該第二粗糙結構包含複數個圓頂。
4. 如申請專利範圍第1項所述的發光元件，更包含一絕緣層設置於該未摻雜半導體層與該第一電極之間，且該第一電極覆蓋該絕緣層的一部分。
5. 如申請專利範圍第1項所述的發光元件，更包含一絕緣層設置於於該未摻雜半導體層與該第一電極上，且該絕緣層覆蓋該第一電極的一部分。
6. 如申請專利範圍第4或5項所述的發光元件，其中該絕緣層覆蓋該半導體疊層的一側表面。
7. 如申請專利範圍第4或5項所述的發光元件，其中該絕緣層具有順應該第一粗糙結構的一凹凸表面。
8. 如申請專利範圍第1項所述的發光元件，其中該第一電極具有對應該第二區域的一凹陷。
9. 如申請專利範圍第1項所述的發光元件，更包含一反射金屬層設置於該第二型半導體層及該支撐基板之間，以及一阻障層設置於該反射金屬層及該支撐基板之間，其中該阻障層包覆該反射金屬層的一邊緣。
10. 一種發光元件的製造方法，包含：提供一成長基板；依序形成一緩衝層、一未摻雜半導體層、一第一型半導體層、一主動層及一第二型半導體層於該成長基板上；依序形成一反射金屬層及一阻障層於該第二型半導體層上；提供一支撐基板；形成一連接層連接該阻障層及該支撐基板；移除該成長基板及該緩衝層；圖案化該未摻雜半導體層以形成一第一粗糙結構；形成一絕緣層於該未摻雜半導體層上；圖案化該絕緣層及該未摻雜半導體層形成一凹陷區以暴露該第一型半導體層的一上表面；以及形成一第一電極填入該凹陷區以接觸該上表面。

Images