JP2009253056A - Ｉｉｉ族窒化物半導体発光素子及びランプ - Google Patents

Ｉｉｉ族窒化物半導体発光素子及びランプ Download PDF

Info

Publication number
JP2009253056A
JP2009253056A JP2008099831A JP2008099831A JP2009253056A JP 2009253056 A JP2009253056 A JP 2009253056A JP 2008099831 A JP2008099831 A JP 2008099831A JP 2008099831 A JP2008099831 A JP 2008099831A JP 2009253056 A JP2009253056 A JP 2009253056A
Authority
JP
Japan
Prior art keywords
layer
group iii
electrode pad
iii nitride
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008099831A
Other languages
English (en)
Inventor
Takehiko Okabe
健彦 岡部
Daisuke Hiraiwa
大介 平岩
Hironao Shinohara
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008099831A priority Critical patent/JP2009253056A/ja
Publication of JP2009253056A publication Critical patent/JP2009253056A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

【課題】駆動電圧を低減させるとともに出力を向上させることが可能なＩＩＩ族窒化物半導体発光素子を提供する。
【解決手段】基板と、積層半導体層と、透明電極層１７と、ｐ型電極パッド１８と、ｎ型電極パッド１９とを具備してなり、平面視形状が四辺形であり、透明電極層１７がＩｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種以上を含む透明導電性酸化物から構成され、ｐ型電極パッド１８とｎ型電極パッド１９の端間距離ｍが０．７Ｌ＜ｍ（Ｌはｐ型電極パッド１８とｎ型電極パッド１９の重心Ｏ１、Ｏ２同士を結ぶ直線ｎ上における透明電極層１７の長さからｐ型電極パッド１８の外径ｄを引いた長さ）を満たすとともに、長辺の長さをＸとし、短辺の長さをＹとしたときに、１．５≦Ｘ／Ｙを満たすＩＩＩ族窒化物半導体発光素子１を採用する。
【選択図】図１

Description

本発明は、ＩＩＩ族窒化物半導体発光素子及びランプに関するものである。
一般的なＩＩＩ族窒化物半導体発光素子は、サファイア基板と、ｎ型半導体層、発光層及びｐ型半導体層を含む積層半導体層と、ｐ型電極パッド及びｎ型電極パッドとから概略構成されている。ｎ型半導体層及びｐ型半導体層としては、例えばＧａＮが用いられている。また、発光層としては、ウエル層とバリア層とが交互に複数積層されたものが使用されている。ウエル層は、ＧａＩｎＮ系化合物から構成されており、ウエル層中のＩｎ濃度を調整することによって、発光色を青色、青緑色、緑色、黄緑色等にすることが可能になっている。
また、積層半導体層のｐ型半導体層のほぼ全面には、透明導電材料からなる透明電極層が積層されており、この透明電極層上にｐ型電極パッドが形成されている。透明電極層は、発光層からの発光を透過させるとともに、電流拡散層としての機能を果たしている。
一方、ｎ型電極パッドは、積層半導体層の一部を除去してｎ型半導体層の一部を露出させた露出面に形成されている。
そして、ＩＩＩ族窒化物半導体発光素子においては、ｎ型電極パッド及びｐ型電極パッド間に駆動電流を印加し、ｎ型半導体層及びｐ型半導体層を介して発光層に電流を流すことで発光層を発光させ、ウエル層中のＩｎ濃度に応じた発光を取り出すようになっている。
上記構成のＩＩＩ族窒化物半導体発光素子においては、ｎ型電極パッドとｐ型電極パッドの間隔を調整することによって、駆動電圧が増減することが知られている。下記特許文献１には、ｐ型電極パッドとｎ型電極パッドの間隔を所定の範囲に限定することで、発光の均一性を改善するとともに駆動電圧を低減する技術が開示されている。
また、下記特許文献２には、発光素子の平面形状が縦横の辺の長さが異なる矩形であり、該窒化ガリウム系化合物半導体層の側面が基板主面に対して垂直でない素子構造に関する技術が開示されている。
特開２００８−１０８４０号公報 特開２００７−３３５５２９号公報
しかしながら、特許文献１において規定された電極パッド間の間隔は、透明電極層としてＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２を用いた場合の間隔であり、他の材質からなる透明電極層を用いた場合には、透明電極層のシート抵抗や結晶構造が異なってくるため、単に、電極パッド間の間隔を規定しただけでは、駆動電圧を必ずしも十分に低下させることができない場合があった。
また、青色または緑色のＩＩＩ族窒化物半導体発光素子においては、駆動電流の大きさによって発光波長が変化する場合があり、駆動電流が変動した場合でも発光波長が変動しないＩＩＩ族窒化物半導体発光素子が望まれていた。
本発明は、上記事情に鑑みてなされたものであって、駆動電流が変動した場合でも発光波長が変動せず、また、駆動電圧を低減させるとともに出力を向上させることが可能なＩＩＩ族窒化物半導体発光素子及びランプを提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
［１］ 基板と、ｎ型半導体層、発光層及びｐ型半導体層が前記基板上に順次積層されてなる積層半導体層と、前記積層半導体層のｐ型半導体層上に形成された透明電極層と、前記透明電極層上に形成されてなるｐ型電極パッドと、前記積層半導体層の一部を除去して前記ｎ型半導体層の一部を露出させた露出面に形成されたｎ型電極パッドと、を具備してなり、平面視形状が四辺形であるＩＩＩ族窒化物半導体発光素子であって、前記透明電極層がＩｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種以上を含む透明導電性酸化物から構成され、前記ｐ型電極パッドと前記ｎ型電極パッドの端間距離ｍが下記式（１）を満たすとともに、前記ＩＩＩ族窒化物半導体発光素子を平面視したときの長辺の長さをＸとし、短辺の長さをＹとしたときに、Ｘ／Ｙで表されるアスペクト比が下記式（２）を満たすことを特徴とするＩＩＩ族窒化物半導体発光素子。
０．７Ｌ＜ｍ … （１）
１．５≦Ｘ／Ｙ … （２）
（上記式（１）及び（２）において、ｍはｐ型電極パッドとｎ型電極パッドの端間距離であり、Ｌはｐ型電極パッドとｎ型電極パッドの重心同士を通る直線上における透明電極層の長さからｐ型電極パッドの外径ｄを引いた長さであり、ＸはＩＩＩ族窒化物半導体発光素子を平面視したときの長辺の長さであり、Ｙは短辺の長さである。ｍ、Ｌ、ｄ、Ｘ及びＹは、同じ長さ単位とする。）
［２］ 前記基板は、（０００１）Ｃ面からなる平面と、前記Ｃ面に非平行の表面からなる複数の凸部とからなる上面を有するものである前項１に記載のＩＩＩ族窒化物半導体発効素子。
［３］ 前記凸部は、基部幅が０．０５〜５μｍ、高さが０．０５〜５μｍ、かつ高さが基部幅の１／４以上のものであって、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍のものであることを特徴とする前項２に記載のＩＩＩ族窒化物半導体発光素子。
［４］ さらに、前記ｎ型半導体層と前記ｐ型半導体層の一方または両方の層に超格子多層膜を含むことを特徴とする前項１乃至前項３の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
［５］ 前記透明電極層が酸化インジウム中にＺｎＯが添加されてなる透明導電性酸化物（ＩＺＯ）から構成されていることを特徴とする前項１乃至前項４の何れかに記載のＩＩＩ族窒化物半導体発光素子。
［６］ 前記透明電極層が、六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含むものであることを特徴とする前項１乃至前項５の何れかに記載のＩＩＩ族窒化物半導体発光素子。
［７］ 前記積層半導体層が、窒化ガリウム半導体を主体として構成されていることを特徴とする前項１乃至前項６の何れかに記載のＩＩＩ族窒化物半導体発光素子。
［８］ 前記発光層の発光波長が３７０ｎｍ〜５７０ｎｍの範囲であることを特徴とする前項１乃至前項７の何れかに記載のＩＩＩ族窒化物半導体発光素子。
［９］ 前項１乃至前項８の何れかに記載のＩＩＩ族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
本発明によれば、駆動電流が変動した場合でも発光波長の変動が無いか、または変動があっても極めて小さく、また、駆動電圧を低減させるとともに出力を向上させることが可能なＩＩＩ族窒化物半導体発光素子及びランプを提供できる。
さらに、好ましく前記ＩＩＩ族窒化物半導体発光素子に用いられる基板が、（０００１）Ｃ面からなる平面と、前記Ｃ面に非平行の表面からなる複数の凸部とからなる上面を有するものである場合、さらに、前記凸部において、基部幅が０．０５〜５μｍ、高さが０．０５〜５μｍ、かつ高さが基部幅の１／４以上のものであって、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍のものである場合には、電流（電流密度）に影響を受ける波長シフト（ブルーシフト）の影響を抑制することができる。
さらに、発光素子において、ｎ型半導体層とｐ型半導体層の少なくとも一種の層に超格子多層膜を含ませた素子構造とすると、電流に影響を受ける波長シフト（ブルーシフト）の影響を抑制することができる。
さらに本発明の素子においては、透明電極層が酸化インジウム中にＺｎＯが添加されてなる透明導電性酸化物（ＩＺＯ）から構成されたものを用いると、上記効果が格段と向上する。
本発明のＩＩＩ族窒化物半導体発光素子は、前述のとおり、基板と、ｎ型半導体層、発光層、ｐ型半導体層及び透明電極層が前記基板上に順次積層されてなる積層半導体層と、前記積層半導体層の前記透明電極層上に形成されてなるｐ型電極パッドと、前記積層半導体層の一部を除去して前記ｎ型半導体層の一部を露出させた露出面に形成されたｎ型電極パッドと、を具備してなり、平面視形状が四辺形であるＩＩＩ族窒化物半導体発光素子であって、前記透明電極層がＩｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種以上を含む透明導電性酸化物から構成され、前記ｐ型電極パッドと前記ｎ型電極パッドの端間距離ｍが下記式（１）を満たすとともに、前記ＩＩＩ族窒化物半導体発光素子を平面視したときの長辺の長さをＸとし、短辺の長さをＹとしたときに、Ｘ／Ｙで表されるアスペクト比が下記式（２）を満たすＩＩＩ族窒化物半導体発光素子である。
０．７Ｌ＜ｍ … （１）
１．５≦Ｘ／Ｙ … （２）
但し、上記式（１）及び（２）において、ｍはｐ型電極パッドとｎ型電極パッドの端間距離であり、Ｌはｐ型電極パッドとｎ型電極パッドの重心同士を通る直線上における透明電極層の長さからｐ型電極パッドの外径ｄを引いた長さであり、ＸはＩＩＩ族窒化物半導体発光素子を平面視したときの長辺の長さであり、Ｙは短辺の長さである。ｍ、Ｌ、ｄ、Ｘ及びＹは、同じ長さ単位とする。
また、本発明のＩＩＩ族窒化物半導体発光素子においては、さらに、好ましく用いられる基板が、（０００１）Ｃ面からなる平面と、前記Ｃ面に非平行の表面からなる複数の凸部とからなる上面を有するものであってもよく、さらに、前記凸部において、基部幅が０．０５〜５μｍ、高さが０．０５〜５μｍ、かつ高さが基部幅の１／４以上のものであって、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍のものであってもよい。
また、本発明のＩＩＩ族窒化物半導体発光素子においては、さらに、前記ｎ型半導体層と前記ｐ型半導体層の一方または両方の層に超格子多層膜を含んだＩＩＩ族窒化物半導体発光素子であってもよい。
以下、本発明の実施の形態を、図面を参照して説明する。図１には、本実施形態のＩＩＩ族窒化物半導体発光素子の平面模式図を示し、図２には、本実施形態のＩＩＩ族窒化物半導体発光素子の断面模式図を示す。また、図３には、本実施形態で好適に用いられる基板の斜視図を示す。
図１及び図２に示すように、本実施形態のＩＩＩ族窒化物半導体発光素子１は、基板１１と、基板１１上に積層された発光層１５を含む積層半導体層２０と、積層半導体層２０の上面に積層された透明電極層１７と、透明電極層１７上に積層されたｐ型電極パッド１８と、ｎ型電極パッド１９とを具備して構成されている。本実施形態の半導体発光素子１は、発光層１５からの光を、積層半導体層２０のｐ型電極パッド１８が形成された側から取り出すフェイスアップマウント型の発光素子である。また、図１に示すように、本実施形態のＩＩＩ族窒化物半導体発光素子１は、p型電極パッド１８及びｎ型電極パッド１９が形成された面から見た平面視形状が四辺形、好ましくは長方形とされている。
図３に示すように、本実施形態において好適に用いられる基板１１は、その上面１００に複数の凸部１１２が形成されている。また、図３に示すように、基板１１の上面１００において凸部１１２の形成されていない部分は、（０００１）Ｃ面からなる平面１１１とされている。従って、図３に示すように、基板１１の上面１００は、（０００１）Ｃ面からなる平面１１１と、複数の凸部１１２とから構成されている。
凸部１１２は、図３に示すように、Ｃ面に非平行の表面１１２ｃからなるものであり、表面１１２ｃに（０００１）Ｃ面が現れていないものである。図３に示す凸部１１２は、基部１１２ａの平面形状が略円形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１１２ｂが外側に向かって湾曲したお椀状（半球状）の形状とされている。また、凸部１１２の平面配置は、図３に示すように、碁盤目状に等間隔に配置されている。
また、凸部１１２は、基板１１と同じ材質のものでもよく、基板１１と異なる材質のものでもよい。たとえば、基板１１がサファイア基板の場合は、凸部１１２をＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、ＺｎＯなどの材質で構成してもよい。
凸部１１２を基板１１と異なる材質で形成する方法としては、たとえば、基板１１上にＳｉＯ２などの膜を形成し、この膜の上にマスクを形成し、マスクをパターニングした後にドライエッチングなどの手法でＳｉＯ２などの膜をパターニングすればよい。
また、図３に示す凸部１１２は、基部幅ｄ１が０．０５〜５μｍ、好ましくは０．０５〜２μｍであり、高さｈが０．０５〜５μｍ、好ましくは０．０５〜１μｍであり、かつ高さｈが基部幅ｄ１の１／４以上のものであって、隣接する凸部１１２間の間隔ｄ２が基部幅ｄ１の０．５〜５倍とされている。ここで、凸部１１２の基部幅ｄ１とは凸部１１２の底辺（基部１１２ａ）における最大幅の長さのことをいう。また、隣接する凸部１１２の間隔ｄ２とは、最近接した凸部１１２の基部１１２ａの縁の間の距離をいう。
隣接する凸部１１２間の間隔ｄ２は、基部幅ｄ１の０．５〜５倍とされることが好ましい。凸部１１２間の間隔ｄ２が基部幅ｄ１の０．５倍未満であると、後述するｎ型半導体層１４の下地層１４ａをエピタキシャル成長させる際に、Ｃ面からなる平面１１１上からの結晶成長が促進され難くなり、凸部１１２を下地層１４ａで完全に埋め込むことが難しくなるし、下地層１４ａあるいはｎ型半導体層１４の表面の平坦性が十分に得られない場合がある。したがって、凸部１１２を埋める下地層１４ａ上にＬＥＤ構造となる半導体層の結晶を形成した場合、ＬＥＤ構造を構成する半導体層の結晶は、当然にピットが多く形成されることとなり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながってしまう。また、凸部１１２間の間隔ｄ２が基部幅ｄ１の５倍を超えると、基板１１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板１１と、基板１１上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。
基部幅ｄ１は０．０５〜５μｍ、好ましくは０．０５〜２μｍとされることが好ましい。基部幅ｄ１が０．０５μｍ未満であると、基板１１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ１が５μｍを超えると、凸部１１２を埋めてｎ型半導体層１４の下地層１４ａをエピタキシャル成長させることが困難になる。
凸部１１２の高さｈは０．０５〜５μｍ、好ましくは０．０５〜１μｍとされることが好ましい。凸部１１２の高さｈが０．０５μｍ未満であると、基板１１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部１１２の高さｈが５μｍを超えると、凸部１１２を埋めてｎ型半導体層１４の下地層１４ａをエピタキシャル成長することが困難になり、下地層１４ａあるいはｎ型半導体層１４の平坦性が十分に得られない場合がある。
また、凸部１１２の高さｈは基部幅ｄ１の１／４以上とされることが好ましい。凸部１１２の高さｈが基部幅ｄ１の１／４未満であると、基板１１を用いてＩＩＩ族窒化物半導体発光素子を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。
なお、凸部１１２の形状は、図３に示す例に限定されるものではなく、Ｃ面に非平行の表面からなるものであれば、いかなる形状であってもよい。例えば、基部の平面形状が略多角形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１１２が外側に向かって湾曲している形状であってもよい。また、側面が上部に向かって徐々に外形が小さくなる斜面からなる略円錐状や略多角錐状とされていてもよい。また、側面の傾斜角度が２段階的変化する形状であってもよい。
また、凸部１１２の平面配置も、図３に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部１１２の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。
積層半導体層２０は、図２に示すように、複数の半導体層が積層されて構成されている。より具体的には、積層半導体層２０は、基板側から、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６がこの順に積層されて構成されている。ｎ型半導体層１４、発光層１５及びｐ型半導体層１６は、化合物半導体を主体としてなることが好ましく、ＩＩＩ族窒化物半導体を主体としてなることが好ましく、窒化ガリウム系を主体としてなることがより好ましい。ｎ型半導体層１４及びｐ型半導体層１６には、それぞれｎ型やｐ型ドーパントを含まない層を含んでいてもよい。
ｐ型半導体層１６及び発光層１５は、その一辺に半円弧状の切欠部を有するようにその一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１４の一部が露出されている。そして、このｎ型半導体層１４の露出面１４ｄにｎ型電極パッド１９が積層されている。ｎ型電極パッド１９によってｎ型電極が構成されている。ｎ型電極パッド１９は、ｐ型半導体層１６及び発光層１５の半円弧状の切欠部に沿うように配置されている。
また、切り欠けられたｐ型半導体層１６の上面１６ｃには、透明電極層１７及びｐ型電極パッド１８が積層されている。これら、透明電極層１７及びｐ型電極パッド１８によって、ｐ型電極が構成されている。
ｐ型半導体層１６の上に積層される透明電極層１７は、材料は限定されないが、ｐ型半導体層１６との接触抵抗が小さいものが好ましい。また、発光層１５からの光をｐ型電極パッド１８が形成された側に取り出すことから、透明電極層１７は光透過性に優れたものが好ましい。また、ｐ型半導体層１６の全面に渡って均一に電流を拡散させるために、透明電極層１７は優れた導電性を有していることが好ましい。
以上のことから、透明電極層１７の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種以上を含む導電性の酸化物からなる透光性の導電性材料が好ましい。導電性の酸化物として、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等が挙げられるが、本発明では特に酸化インジウムにＺｎＯが含有されたＩＺＯを用いることが好ましい。
また、透明電極層１７は、ｐ型半導体層１６の上面１６ｃのほぼ全面を覆うように形成されていることが好ましい。また、透明電極層１７を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
次に、透明電極層１７に積層されるｐ型電極パッド１８の平面視形状は、特に限定されるものではなく、矩形、円形、三角形のいずれでもよいが、好ましくは円形がよい。また、ｎ型電極パッド１９の平面視形状は、ｐ型半導体層１６及び発光層１５の半円弧状の切欠部に沿うように配置されることから、少なくとも一部がこの切欠部に沿う円弧状の外周辺を有することが好ましく、より好ましくは円形がよい。
図１に示すように、ｐ型電極パッド１８及びｎ型電極パッド１９は、ＩＩＩ族窒化物半導体発光素子１の平面視形状である長方形の長辺１ａに沿って並ぶように配置されている。また、ｐ型電極パッド１８は、長方形の短辺１ｂに平行な方向のほぼ中央に配置されることが、透明電極層１７全体に均一に電流を拡散できる点で好ましい。また、ｎ型電極パッド１９は、長方形の短辺１ｂに平行な方向のほぼ中央に配置されるとともに、一方の短辺１ｂ寄りに配置されている。
このように、ｐ型電極パッド１８及びｎ型電極パッド１９がそれぞれ、長方形の短辺１ｂに平行な方向のほぼ中央に配置されることで、ｐ型電極パッド１８とｎ型電極パッド１９の重心Ｏ１、Ｏ２同士を通る直線ｎが、長方形の長辺１ａとほぼ平行になる。
本実施形態のＩＩＩ族窒化物半導体発光素子１は、図１に示すように、ｐ型電極パッド１８とｎ型電極パッド１９の端間距離ｍが、上記式（１）、好ましくは下記式（３）を満たすように設定されている。なお、下記式（３）において、ｍはｐ型電極パッド１８とｎ型電極パッド１９の端間距離であり、Ｌはｐ型電極パッド１８とｎ型電極パッド１９の重心Ｏ１、Ｏ２同士を通る直線ｎ上における透明電極層１７の長さからｐ型電極パッド１８の外径ｄを引いた長さである。
０．７Ｌ＜ｍ≦０．９５Ｌ … （３）
また、本実施形態のＩＩＩ族窒化物半導体発光素子１は、図１に示すように、p型電極パッド１８及びｎ型電極パッド１９が形成された面から見た平面視形状が四辺形、好ましくは長方形とされている。長方形の長辺１ａの長さをＸとし、短辺１ｂの長さをＹとしたときに、Ｘ／Ｙで表されるアスペクト比が、上記式（２）、好ましくは下記式（４）を満たすように形成されている。なお、長辺１ａ及び短辺１ｂを電極パッド１８、１９の配置との関係で説明すると、長辺１ａは、ｐ型電極パッド１８及びｎ型電極パッド１９の各重心Ｏ１、Ｏ２同士を通る直線ｎに対して平行な辺であり、短辺１ｂは、直線ｎに対して直交する辺である。
１．５≦Ｘ／Ｙ≦５ … （４）
本実施形態の半導体発光素子１においては、ｐ型電極パッド１８とｎ型電極パッド１９との間に電流を通じることで、ｐ型電極パッド１８から透明電極層１７を介してｐ型半導体層１６に正孔が注入され、ｎ型電極パッド１９からｎ型半導体層１４に電子が注入され、発光層１５から発光を発せられるようになっている。
ここで、ｐ型電極パッド１８とｎ型電極パッド１９の端間距離ｍは、０．７Ｌを越えるものならば特に制限なく使用でき、好ましくは、０．９５Ｌ以下がよい。端間距離ｍが０．９５Ｌを超えると、透明電極層１７における電流経路が長くなり、透明電極層１７におけるシート抵抗が高くなってＶｆが増大する場合がある。
また、端間距離ｍが０．７Ｌ以下になると、駆動電流の電流経路が、ｐ型電極パッド１８とｎ型電極パッド１９との間の狭い領域に集中されてしまい、発光層１５全体が均一に発光しなくなり、発光量も低下するので好ましくない。端間距離ｍを０．７Ｌ超とすることで、電極パッド間の距離が適切な長さとなり、これにより駆動電流が発光層１５全体に均一に分散され、発光強度が向上する。
また、端間距離ｍが０．７Ｌ以下になると、所謂ブルーシフトが大きくなる。ブルーシフトは、ＩＩＩ族窒化物半導体発光素子１において、高い駆動電圧Ｖｆに伴ってキャリアの注入量が増加したときに、発光層１５のバンドギャップが変化して本来の狙いとする発光色とは短波長側にシフトした発光が局所的に起こる現象であるが、特にアスペクト比が１．５以上の場合において端間距離ｍが０．７Ｌ以下になることによってブルーシフトの影響が顕著となる。従って端間距離ｍは０．７Ｌ超とすることが好ましい。
また、端間距離ｍは、透明電極層１７をＩＺＯにすることによって更に大きくすることができ、例えばＩＺＯからなる透明電極層１７を用いた発光素子１においては、透明電極層１７によるシート抵抗が低下するので、端間距離ｍを、０．７Ｌを越えて使用することができる。これにより上記のブルーシフトを更に緩和することができる。
さらに、本実施形態では、端間距離ｍを０．７３Ｌ〜０．９０Ｌの範囲、より好ましくは０．７５Ｌ〜０．８５Ｌの範囲とすることで、ブルーシフト（Δλ）をより小さくすることができ、ブルーシフトの緩和によって、電流値によって発光色が変色することがなく、常に一定の発光色を得ることができる。
また、ＩＩＩ族窒化物半導体発光素子１を平面視した際の長辺１ａの長さをＸとし、短辺１ｂの長さをＹとしたときのアスペクト比Ｘ／Ｙは、１．５以上であれば制限なく使用できる。アスペクト比Ｘ／Ｙが５超であると、駆動電流の電流経路が長大となり、シート抵抗が大きくなって電圧降下が生じ、発光輝度Ｐに対する駆動電圧Ｖｆの比であるＰ／Ｖｆが低下する場合があり、この場合好ましくない。また、アスペクト比が１．５未満になると、パッド間距離を十分に取ることができず、結果的に出力（Ｐｏ）が低くなり、また発光効率も低くなる。
さらに本発明においては、透明電極層１７は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含む透明電極層を好ましく使用することができる。
六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯを透明電極層１７として使用する場合、エッチング性に優れたアモルファスのＩＺＯ膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から当該結晶を含む構造に転移させることで、アモルファスのＩＺＯ膜よりも透光性の優れた電極に加工することができる。
また、ＩＺＯ膜としては、比抵抗が最も低くなる組成を使用することが好ましい。例えば、ＩＺＯ中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましい。１０質量％であると特に好ましい。
また、ＩＺＯ膜の膜厚は、低比抵抗、高光透過率を得ることができる３５ｎｍ〜１００００ｎｍ（１０μｍ）の範囲であることが好ましい。さらに、生産コストの観点から、ＩＺＯ膜の膜厚は１０００ｎｍ（１μｍ）以下であることが好ましい。
ＩＺＯ膜のパターニングは、後述の熱処理工程を行なう前に行なうことが望ましい。熱処理により、アモルファス状態のＩＺＯ膜は結晶化されたＩＺＯ膜となるため、アモルファス状態のＩＺＯ膜と比較してエッチングが難しくなる。これに対し、熱処理前のＩＺＯ膜は、アモルファス状態であるため、周知のエッチング液（ＩＴＯ−０７Ｎエッチング液（関東化学社製））を用いて容易に精度良くエッチングすることが可能である。
また、アモルファス状態のＩＺＯ膜のエッチングは、ドライエッチング装置を用いて行なっても良い。このとき、エッチングガスにはＣｌ2、ＳｉＣｌ4、ＢＣｌ3等を用いることができる。
アモルファス状態のＩＺＯ膜は、例えば５００℃〜１０００℃の熱処理を行ない、条件を制御することで六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜や、ビックスバイト構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜にすることができる。六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜は前述したようにエッチングし難いので、上述のエッチング処理の後に熱処理することが好ましい。
また、ＩＺＯ膜の熱処理は、Ｏ2を含まない雰囲気で行なうことが望ましく、Ｏ2を含まない雰囲気としては、Ｎ2雰囲気などの不活性ガス雰囲気や、またはＮ2などの不活性ガスとＨ2の混合ガス雰囲気などを挙げることができ、Ｎ2雰囲気、またはＮ2とＨ2の混合ガス雰囲気とすることが望ましい。
ＩＺＯ膜の熱処理をＮ2雰囲気、またはＮ2とＨ2の混合ガス雰囲気中で行なうと、例えば、ＩＺＯ膜を六方晶構造のＩｎ２Ｏ３結晶を含む膜に結晶化させるとともに、ＩＺＯ膜のシート抵抗を効果的に減少させることが可能である。
ＩＺＯ膜の熱処理する場合の温度は、５００℃〜１０００℃が好ましい。５００℃未満の温度で熱処理を行なった場合、ＩＺＯ膜を十分に結晶化できない恐れが生じ、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。１０００℃を超える温度で熱処理を行なった場合には、ＩＺＯ膜は結晶化されているが、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。また、１０００℃を超える温度で熱処理を行なった場合、ＩＺＯ膜の下にある半導体層を劣化させる恐れもある。
また、アモルファス状態のＩＺＯ膜を結晶化させる場合、成膜条件や熱処理条件などが異なるとＩＺＯ膜中の結晶構造が異なる。しかし、本発明においては、接着層との接着性の点において、透明電極層は材料に限定されないが結晶性の材料の方が好ましく、特に結晶性ＩＺＯの場合にはビックスバイト結晶構造のＩｎ２Ｏ３結晶を含むＩＺＯであってもよく、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯであってもよい。特に六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯがよい。
特に、前述のように、熱処理によって結晶化したＩＺＯ膜は、アモルファス状態のＩＺＯ膜に比べて、ｐ型電極パッド１８やｐ型半導体層１６との密着性が良いため、本発明において大変有効である。
次に、ｐ型電極パッド１８は、ボンディングワイヤとの密着性に優れたものがよい。また、ｐ型電極パッド１８は、発光層１５からの光を反射する機能を更に有するものでもよい。従って、ｐ型電極パッド１８は、ボンディング層のみからなる単層構造であってもよく、金属反射層とボンディング層とが積層された積層体でもよい。金属反射層は多層膜であってもよい。
ｐ型電極パッド１８が金属反射層を有する場合には、発光層１５から発した光の一部が、透明電極層１７を透過し、透明電極層１７とｐ型電極パッド１８との界面においてｐ型電極パッド１８によって反射され、再度、積層半導体層２０の内部に導入される。そして、積層半導体層２０に再導入された光は、更に透過と反射を繰り返した後に、ｐ型電極パッド１８の形成領域以外の箇所から半導体発光素子１の外部に取り出される。
金属反射層は、反射率の高い金属で構成することが好ましく、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ等の白金族金属、Ｃｒ、Ａｌ、Ａｇ、およびこれらの金属の少なくも一種を含む合金で構成することがより好ましい。なかでも、Ａｌ、Ａｇ、Ｐｔおよびこれらの金属の少なくも一種を含む合金は、電極用の材料として一般的であり、入手のし易さ、取り扱いの容易さなどの点から、優れている。また、金属反射層は、高い反射率を有する金属で形成した場合、厚さが２０〜３０００ｎｍであることが望ましい。金属反射層が薄すぎると充分な反射の効果が得らない。厚すぎると特に利点は生じず、工程時間の長時間化と材料の無駄を生じるのみである。更に望ましくは、５０〜１０００ｎｍであり、最も望ましいのは１００〜５００ｎｍである。
ｐ型電極パッド１８の最上層となるボンディング層は、ボンディングボールとの密着性の良い材料とすることが望ましい。ボンディングボールには金を使用することが多く、金ボールとの密着性の良い金属としてはＡｕとＡｌが知られている。中でも、特に望ましいのは金である。この最上層の厚さは５０〜１０００ｎｍが望ましく、更に望ましくは１００〜５００ｎｍである。薄すぎるとボンディングボールとの密着性が悪くなり、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。
また、ｐ型電極パッド１８の電極面積としては、できるだけ大きい方がボンディング作業はしやすいものの、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超えるような面積を覆っては、発光の取り出しの妨げとなり、出力が著しく低下する。逆に小さすぎるとボンディング作業がしにくくなり、製品の収率を低下させる。従ってｐ型電極パッド１８は、ボンディングボールの直径よりもわずかに大きい程度が好ましく、外径ｄが１００μｍの円形であることが一般的である。
次に、ｎ型電極パッド１９はボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１４に接するように形成されている。このため、ｎ型電極パッド１９を形成する際には、発光層１５およびｐ半導体層１６の一部を除去してｎ型半導体層１４のｎコンタクト層を露出させ、この露出面１４ｄ上にボンディングパッドを兼ねるｎ型電極パッド１９を形成する。
ｎ型電極パッド１９としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
次に、本実施形態の半導体発光素子１を構成する基板及び積層半導体層２０について説明する。
（基板１１）
本実施形態の半導体発光素子の基板１１としては、上述したように、図３に示されるような凸部１１２を有する基板が好ましく、また、ＩＩＩ族窒化物半導体が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、上面１００がｃ面（０００１）となるサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのｃ面および凸部１１２上に中間層１２（バッファ層）を形成するとよい。
中間層１２をスパッタ法により形成した場合、上記基板の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いることができ、アンモニアを使用せずに中間層１２を成膜することもできる。また、後述のｎ型半導体層１４を構成するために下地層１４ａを、アンモニアを使用する方法により成膜した場合には、中間層１２がコート層としても作用するので、これらの方法は基板１１の化学的な変質を防ぐ点で効果的である。
また、中間層１２をスパッタ法により形成した場合、基板１１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板１１を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
（積層半導体層２０）
本明細書において、積層半導体層２０とは、基板１１上に形成される発光層１５を含む、積層構造の半導体層を指す。具体的には積層半導体層２０は、例えば、図２に示すように、ＩＩＩ族窒化物半導体である場合、ＩＩＩ族窒化物半導体からなる積層半導体であって、基板上のｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層がこの順で積層されてなるものが挙げられる。積層半導体層２０は、さらに下地層１４ａ、中間層１２を含めて呼んでもよい。積層半導体層２０は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られるが、スパッタリング法によっても条件を最適化することで、ＭＯＣＶＤ法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
（中間層１２（バッファ層））
中間層（バッファ層）１２は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のものでもよい。更に、Ｖ族としてＡｓやＰを含んでも構わないが、バッファ層１２をＡｌＮからなる組成とすることで、効率的に単結晶組織からなる層とすることができる。
バッファ層１２は、上述のように、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層１２の厚みが０．０１μｍ未満であると、バッファ層１２により基板１１と下地層１４ａとの格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層１２の厚みが０．５μｍを超えると、バッファ層１２としての機能には変化が無いのにも関わらず、バッファ層１２の成膜処理時間が長くなり、生産性が低下する虞がある。
バッファ層１２は、基板１１と下地層１４ａとの格子定数の違いを緩和し、基板１１の（０００１）面（Ｃ面）上にＣ軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層１２の上に単結晶の下地層１４ａを積層すると、より一層結晶性の良い下地層１４ａが積層できる。なお、本発明においては、バッファ層形成工程を行なうことが好ましいが、行なわなくても良い。
バッファ層１２をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであってもよい。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層１２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなるバッファ層１２とすることができる。このような単結晶構造を有するバッファ層１２を基板１１上に成膜した場合、バッファ層１２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
（下地層）
下地層１４ａとしては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層１４ａを形成できるため好ましい。
下地層１４ａの膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。
下地層１４ａの最大厚さＨは、凸部１１２の高さｈの２倍以上とすると、表面の平坦な下地層１４ａが得られるため好ましい。下地層１４ａの最大厚さＨが凸部１１２の高さｈの２倍より小さいと、凸部１１２を埋め込んで成長した下地層１４ａの表面の平坦性が不十分となり、下地層１４ａ上にＬＥＤ構造を積層した場合にＬＥＤ構造を構成する結晶の結晶性が悪くなる場合がある。
下地層１４ａの結晶性を良くするためには、下地層１４ａは不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することが出来る。
例えば、サファイア基板の表面に単結晶のＩＩＩ族窒化物半導体層をエピタキシャル成長する場合、Ｃ面からはＣ軸方向に配向した単結晶がエピタキシャル成長しやすく、Ｃ面以外の表面上からは単結晶のエピタキシャル成長が生じにくい傾向がある。また、ＭＯＣＶＤ法を用いてサファイア基板の表面に単結晶のＩＩＩ族窒化物半導体層を成長させると、Ｃ面からは単結晶層がエピタキシャル成長するが、Ｃ面以外の表面上には単結晶層がエピタキシャル成長しない。したがって、下地層１４ａの成長は、ＭＯＣＶＤ法により行なうことが好ましい。本実施形態において、バッファ層１２の形成された基板１１の上面１００上に、ＭＯＣＶＤ法により単結晶の下地層１４ａをエピタキシャル成長させると、Ｃ面に非平行の表面１１２ｃからなる凸部１１２の表面１１２ｃからは結晶が成長せず、（０００１）Ｃ面からなる平面１１１からのみＣ軸方向に配向した結晶がエピタキシャル成長する。
下地層１４ａをＭＯＣＶＤ法で積層する場合、キャリアガスとして水素（Ｈ２）または窒素（Ｎ３）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
また、凸部１１２の形成された基板１１は、凸部１１２の形成されていない基板と比較して、上面１００に下地層１４ａをＭＯＣＶＤ法でエピタキシャル成長した場合に、平坦性の良好な下地層１４ａを積層することが困難である。また、凸部１１２の形成された基板１１の上面１００に積層された下地層１４ａは、結晶性を悪化させるＣ軸方向の傾き（チルト）やＣ軸のねじれ（ツイスト）等が生じやすい。
このため、凸部１１２の形成された基板１１の上面１００に下地層１４ａをＭＯＣＶＤ法でエピタキシャル成長させる場合、十分な表面平坦性や良好な結晶性を得るために、以下に示す成長条件とすることが望ましい。
（成長条件）
凸部１１２の形成された基板１１の上面１００に下地層１４ａをＭＯＣＶＤ法でエピタキシャル成長させる場合、成長圧力および成長温度を以下に示す条件とすることが好ましい。成長圧力を低くし成長温度を高くすると、横方向の結晶成長が促進され、成長圧力を高くし成長温度を低くすると、ファセット成長モード（△形状）になる。
また、成長初期の成長圧力を高くすると、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）が小さくなり、結晶性が向上する傾向がある。
したがって、凸部１１２の形成された基板１１の上面１００に下地層１４ａをＭＯＣＶＤ法でエピタキシャル成長させる場合、下地層１４ａの膜厚が２μｍ程度以上になるまで（前半）と、下地層１４ａを２μｍ程度以上積層した後（後半）とで成長圧力を２段階に変化させることが好ましい。
前半は、成長圧力を４０ｋＰａ以上とすることが好ましく、６０ｋＰａ程度とすることがより好ましい。成長圧力を４０ｋＰａ以上とすると、ファセット成長モード（△形状）になり、転位が横方向に屈曲し、エピ表面に貫通しない。このため、成長圧力を高くすると、低転位化され、結晶性が良好となると推定される。また、成長圧力を４０ｋＰａ未満とすると、結晶性が悪化し、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）が大きくなるため好ましくない。
しかし、成長圧力を４０ｋＰａ以上とすると、エピタキシャル成長させた下地層１４ａの表面にピットが発生しやすくなり、十分な表面平坦性が得られない場合がある。このため、成長圧力を４０ｋＰａ以上とする場合、成長温度を１１４０℃以下とすることが好ましく、１１２０℃程度とすることがより好ましい。成長温度を１１４０℃以下とすることで、成長圧力を４０ｋＰａ以上、好ましくは６０ｋＰａ程度とした場合であっても、ピットの発生を十分に抑制できる。
また、後半は、成長圧力を４０ｋＰａ以下とすることが好ましく、２０ｋＰａ程度とすることがより好ましい。後半に成長圧力を４０ｋＰａ以下とすることで、横方向の結晶成長を促進することができ、表面平坦性に優れた下地層１４ａが得られる。
（ｎ型半導体層）
ｎ型半導体層１４は、通常ｎコンタクト層１４ｂとｎクラッド層１４ｃとから構成されるのが好ましい。ｎコンタクト層１４ｂはｎクラッド層１４ｃを兼ねることも可能である。また、前述の下地層１４ａをｎ型半導体層１４に含めてもよい。
ｎコンタクト層１４ｂは、ｎ型電極パッド１９を設けるための層である。ｎコンタクト層１４ｂとしては、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層１４ｂにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極パッド１９との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層１４ｂの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層１４ｂの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層１４ｂと発光層１５との間には、ｎクラッド層１４ｃを設けることが好ましい。ｎクラッド層１４ｃは、発光層１５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎクラッド層１４ｃはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層１４ｃをＧａＩｎＮで形成する場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１４ｃの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
なお、ｎクラッド層１４ｃを、超格子構造（超格子多層膜）を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎクラッド層１４ｃは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、活性層（発光層１５）に接する構成とすれば良い。
上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
（発光層）
ｎ型半導体層１４の上に積層される発光層１５としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層１５がある。図２に示すような、量子井戸構造の井戸層１５ｂとしては、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。井戸層１５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層１５の場合は、上記Ｇａ１−ｙＩｎｙＮを井戸層１５ｂとし、井戸層１５ｂよりバンドギャップエネルギーが大きいＡｌｚＧａ１−ｚＮ（０≦ｚ＜０．３）を障壁層１５ａとする。井戸層１５ｂおよび障壁層１５ａには、設計により不純物をドープしてもしなくてもよい。このような発光層１５を用いることで、発光層１５の発光波長を３７０ｎｍ〜５７０ｎｍの範囲とすることができる。
（ｐ型半導体層）
ｐ型半導体層１６は、通常、ｐクラッド層１６ａおよびｐコンタクト層１６ｂから構成される。また、ｐコンタクト層１６ｂがｐクラッド層１６ａを兼ねることも可能である。
ｐクラッド層１６ａは、発光層１５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。ｐクラッド層１６ａが、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐクラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１６ａは、複数回積層した超格子構造としてもよい。
なお、ｐクラッド層１６ａを、超格子構造（超格子多層膜）を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。
上述のようなｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
ｐコンタクト層１６ｂは、正極を設けるための層である。ｐコンタクト層１６ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。ｐコンタクト層１６ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐコンタクト層１６ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
（半導体発光素子の製造方法）
本実施形態の半導体発光素子１を製造するには、先ず、サファイア基板等の基板１１を用意し、基板１１の上面上にバッファ層１２を積層する。バッファ層１２を基板１１上に形成する場合、基板１１に前処理を施してからバッファ層１２を形成することが望ましい。
前処理としては、例えば、スパッタ装置のチャンバ内に基板１１を配置し、バッファ層１２を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板１１をＡｒやＮ２のプラズマ中に曝す事によって上面を洗浄する前処理を行なってもよい。ＡｒガスやＮ２ガスなどのプラズマを基板１１に作用させることで、基板１１の上面に付着した有機物や酸化物を除去することができる。
基板１１上に、例えばＡｌをターゲットとし、例えば窒素原料を反応ガスとするスパッタ法によってバッファ層１２を成膜する。例えば、スパッタ法によって単結晶構造を有するバッファ層１２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％となるようにすることが望ましい。なお、バッファ層１２は、上述したスパッタ法だけでなく、ＭＯＣＶＤ法で形成することもできる。
次に、バッファ層１２の形成された基板１１の上面上に、下地層１４ａを形成する。成膜方法は、前述した通りである。
下地層１４ａの形成後、ｎコンタクト層１４ｂ及びｎクラッド層１４ｃを積層してｎ型半導体層１４を形成する。ｎコンタクト層１４ｂ及びｎクラッド層１４ｃは、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。
発光層１５の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよいが、特にＭＯＣＶＤ法が好ましい。具体的には、障壁層１５ａと井戸層１５ｂとを交互に繰り返して積層し、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層すればよい。
また、ｐ型半導体層１６の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよい。具体的には、ｐクラッド層１６ａと、ｐコンタクト層１６ｂとを順次積層すればよい。
その後、ｐ型半導体層１６上に透明電極層１７を積層し、例えば一般に知られたフォトリソグラフィの手法によって所定の領域以外の透明電極層１７を除去する。続いて、同様に例えばフォトリソグラフィによりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１４ｂの一部を露出させ、ｎコンタクト層１４ｂの露出面１４ｄにｎ型電極パッド１９を形成する。また、透明電極層１７の上にｐ型電極パッド１８を形成する。ｎ型電極パッド１９、透明電極層１７及びｐ型電極パッド１８の寸法関係は、上記式（１）及び式（２）（式（３）及び式（４））を満たすように調整すればよい。
このようにして、図１〜図２に示す半導体発光素子１が製造される。
上記のＩＩＩ族窒化物半導体発光素子１によれば、ｐ型電極パッド１８とｎ型電極パッド１９の端間距離ｍが上記式（１）（又は式（３））を満たすとともに、Ｘ／Ｙで表されるアスペクト比が上記式（２）（又は式（４））を満たすように構成されているので、Ｖｆが低減されるとともに、発光輝度ＰとＶｆの比であるＰ／Ｖｆを高めることができる。
すなわち、端間距離ｍを０．７Ｌ超とすることで、電極パッド１８、１９間の距離が適切な長さとなり、これにより駆動電流が発光層１５全体に均一に分散され、発光強度を向上できる。また、端間距離ｍを０．９５Ｌ未満とすることで、透明電極層１７における電流経路が比較的短くなり、透明電極層１７におけるシート抵抗が低くなってＶｆを低減できる。従って端間距離ｍを０．７Ｌ超、０．９５Ｌ未満の範囲とすることで、Ｖｆを低くすると同時に発光輝度Ｐが高くなり、Ｐ／Ｖｆを向上できる。
また、端間距離ｍを０．７Ｌ超とすることで、ブルーシフトの影響を低減することができる。
また、アスペクト比Ｘ／Ｙを５以下とすることで、駆動電流の電流経路が比較的短くなり、シート抵抗が低減されて電圧降下が少なくなり、発光輝度Ｐに対する駆動電圧Ｖｆの比であるＰ／Ｖｆを高めることができる。また、アスペクト比を１．５超とすることで、発光層１５を均一に発光させることができる。
さらに、上記のＩＩＩ族窒化物半導体発光素子１によれば、凸部１１２を有する基板１１の上にバッファ層１２を介して積層半導体層２０を形成するので、積層半導体層２０の結晶性が向上し、これにより、ブルーシフトを小さくすることができる。
特に、基部幅ｄ１が０．０５〜２μｍ、凸部１１２の高さｈが０．０５〜１μｍ、かつ高さｈが基部幅ｄ１の１／４以上であり、隣接する凸部１１２間の間隔ｄ２が基部幅ｄ１の０．５〜５倍である基板１１を用いることで、ブルーシフトをより小さくすることができる。
また、上記のＩＩＩ族窒化物半導体発光素子１によれば、透明電極層１７が酸化インジウム中にＺｎＯが添加された透明導電性酸化物から構成されているので、透明電極層１７のシート抵抗を低減することができ、これにより端間距離ｍを大きくすることが可能になり、ブルーシフトの影響をより少なくすることができる。
また、上記のＩＩＩ族窒化物半導体発光素子１によれば、透明電極層１７が、六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含むものであるので、エッチング性に優れたアモルファスのＩＺＯ膜を用いて特定形状に加工してから、熱処理等によりアモルファス状態から当該結晶を含む構造に転移させることができ、アモルファスのＩＺＯ膜よりも透光性の優れた電極に加工することができ、光の取出効率を高めることができる。
（ランプ）
次に、本実施形態のランプは、本実施形態の半導体発光素子１が用いられてなるものである。
本実施形態のランプとしては、例えば、上記の半導体発光素子１と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子１と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来から、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術が知られており、本実施形態のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
図４は、上記の半導体発光素子１を用いて構成したランプの一例を模式的に示した概略図である。図４に示すランプ３は、砲弾型のものであり、図１〜２に示す半導体発光素子１が用いられている。図４に示すように、半導体発光素子１のｐ型電極パッド１８がワイヤー３３で２本のフレーム３１、３２の内の一方（図４ではフレーム３１）に接着され、発光素子１のｎ型電極パッド１９がワイヤー３４で他方のフレーム３２に接合されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプは、上記の半導体発光素子１が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本実施形態のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（試験例１〜１０）
図１〜図２に示す窒化ガリウム系化合物半導体からなる半導体発光素子を製造した。試試験例１〜５の半導体発光素子は、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層１２を介して、厚さ８μｍのアンドープＧａＮからなる下地層１４ａ、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層１４ｂ、厚さ２５０ｎｍのｎ型Ｉｎ0.1Ｇａ0.9Ｎクラッド層１４ｃ、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．１４Ｇａ０．８６Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１５、厚さ１０ｎｍのＭｇドープｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層１６ａ、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮコンタクト層１６ｂを順に積層した。これら窒化ガリウム系化合物半導体の積層は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
また、試験例６〜１０の半導体発光素子については、Ｉｎ０．２Ｇａ０．８Ｎ井戸層を５回積層したほかは、試験例１〜５と同じ条件で製造した。
更に、ｐ型ＧａＮコンタクト層１６ｂ上に、厚さ２００ｎｍのＩＺＯ膜からなる透明電極層１７を形成した。ＩＺＯ膜は、スパッタリング法にて形成した。即ち、ＩＺＯ膜は、ＺｎＯ；１０質量％のＩＺＯターゲットを使用してＤＣマグネトロンスパッタにより約２５０ｎｍの膜厚で成膜した。ここで形成したＩＺＯ膜のシート抵抗は、１７Ω／ｓｑであって、成膜直後のＩＺＯ膜は、Ｘ線回析（ＸＲＤ）にてアモルファスであることを確認した。そして、周知のフォトリソグラフィ法とウェットエッチング法により、ｐ型ＧａＮコンタクト層１６ｂ上にＩＺＯ膜を設けた。
さらにウェットエッチングによるパターニング後、ＲＴＡアニール炉を用いて、７００℃の温度でＮ２ガス雰囲気の熱処理を行ない、３５０〜６００ｎｍの波長領域において成膜直後よりも高い光透過率を示すＩＺＯ膜を得た。シート抵抗は１０Ω／ｓｑであった。また、熱処理後のＸ線回析（ＸＲＤ）の測定では、六方晶構造のＩｎ2Ｏ3結晶からなるＸ線のピークが検出されており、ＩＺＯ膜が六方晶構造で結晶化していることが確認された。
次に、ＩＺＯ膜の上に、２００ｎｍのＡｌからなる金属反射層、８０ｎｍのＴｉからなるバリア層及び２００ｎｍのＡｕからなるボンディング層からなる３層構造のｐ型電極パッド１８を、フォトリソグラフィの手法を用いて形成した。
次に、これもフォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎ型コンタクト層を露出させ、このｎ型ＧａＮコンタクト層上にＴｉ／Ａｕの二層構造のｎ型電極パッド１９を形成し、光取り出し面を半導体側とした。
このようにして、表１に記載のアスペクト比、透明電極層の長さＬ、端間距離ｍ（単位Ｌ）の平面視長方形状のＩＩＩ族窒化物半導体発光素子（試験例１〜１０）を製造した。また、試験例１〜１０の基板１１に設けた凸部１１２は、表１中の「凸部」の欄に示す通りとした。表１中の「凸部」の欄においては、凸部１１２の高さｈが２．０μｍ、間隔ｄ２が３μｍのものを「○」、凸部１１２の高さｈが１．２μｍ、間隔ｄ２が１．５μｍのものを「◎」、凸部１１２を有さない平坦な基板を「×」とそれぞれ表示した。
また、試験例１〜１０の半導体発光素子においては、ｎ型半導体層及びｐ型半導体層を超格子構造とした。すなわち、試験例１〜１０において、超格子多層膜を含むｎ型半導体として、ｎクラッド層をＧａＩｎＮ／ＧａＮの交互構造による超格子構造とした。また、超格子多層膜を含むｐ型半導体層として、ｐクラッド層及びｐコンタクト層の両方をＡｌＧａＮ／ＧａＮの交互構造による超格子構造とした。
試験例１〜１０の発光素子について、公知なＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ（ＰＬ）による発光波長λ（ＰＬ）及び４０ｍＡの駆動電流における発光波長λ（４０ｍＡ）（単位はｎｍ）をそれぞれ測定した。そして、発光波長λ（ＰＬ）、λ（４０ｍＡ）の差の絶対値（Δλ：ブルーシフト）（単位はｎｍ）を求めた。また、駆動電流が２０ｍＡのときの駆動電圧Ｖｆ（Ｖ）、発光出力Ｐｏ（ｍＷ）、Ｐｏ／Ｖｆをそれぞれ求めた。結果を表１に示す。
Figure 2009253056
表１に示すように、青色発光素子の試験例４，５の発光素子は、上記式（１）〜式（４）のアスペクト比及び端間距離ｍの範囲内であるため、Δλが非常に小さくなり、駆動電流の変化に伴う発光波長のシフトが小さくなっていることがわかる。また、Ｐｏ／Ｖｆが格別に高くなっていることがわかる。
図１は、本発明の実施形態であるＩＩＩ族窒化物半導体発光素子の平面模式図の一例である。 図２は、本発明の実施形態であるＩＩＩ族窒化物半導体発光素子の断面模式図の一例である。 図３は、本発明の実施形態であるＩＩＩ族窒化物半導体発光素子を構成する基板の斜視図の一例である。 図４は、本発明の実施形態であるＩＩＩ族窒化物半導体発光素子を備えたランプの断面模式図の一例である。
符号の説明
１…ＩＩＩ族窒化物半導体発光素子、３…ランプ、１１…基板、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透明電極層、１８…ｐ型電極パッド、１９…ｎ型電極パッド、２０…積層半導体層、ｄ…ｐ型電極パッドの外径、Ｌ…透明電極層の長さ、ｍ…端間距離、ｎ…重心Ｏ１、Ｏ２同士を結ぶ直線、Ｘ…長辺の長さ、Ｙ…短辺の長さ、１１１…平面、１１２ｃ…Ｃ面に非平行の表面、１１２…凸部、１００…上面、ｄ１…基部幅、ｈ…高さ、ｄ２…凸部間の間隔

Claims (9)

  1. 基板と、ｎ型半導体層、発光層及びｐ型半導体層が前記基板上に順次積層されてなる積層半導体層と、前記積層半導体層のｐ型半導体層上に形成された透明電極層と、前記透明電極層上に形成されてなるｐ型電極パッドと、前記積層半導体層の一部を除去して前記ｎ型半導体層の一部を露出させた露出面に形成されたｎ型電極パッドと、を具備してなり、平面視形状が四辺形であるＩＩＩ族窒化物半導体発光素子であって、
    前記透明電極層がＩｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、Ｓｎ、Ｎｉのいずれか一種以上を含む透明導電性酸化物から構成され、
    前記ｐ型電極パッドと前記ｎ型電極パッドの端間距離ｍが下記式（１）を満たすとともに、前記ＩＩＩ族窒化物半導体発光素子を平面視したときの長辺の長さをＸとし、短辺の長さをＹとしたときに、Ｘ／Ｙで表されるアスペクト比が下記式（２）を満たすことを特徴とするＩＩＩ族窒化物半導体発光素子。
    ０．７Ｌ＜ｍ … （１）
    １．５≦Ｘ／Ｙ … （２）
    （上記式（１）及び（２）において、ｍはｐ型電極パッドとｎ型電極パッドの端間距離であり、Ｌはｐ型電極パッドとｎ型電極パッドの重心同士を通る直線上における透明電極層の長さからｐ型電極パッドの外径ｄを引いた長さであり、ＸはＩＩＩ族窒化物半導体発光素子を平面視したときの長辺の長さであり、Ｙは短辺の長さである。ｍ、Ｌ、ｄ、Ｘ及びＹは、同じ長さ単位とする。）
  2. 前記基板は、（０００１）Ｃ面からなる平面と、前記Ｃ面に非平行の表面からなる複数の凸部とからなる上面を有するものである請求項１に記載のＩＩＩ族窒化物半導体発光素子。
  3. 前記凸部は、基部幅が０．０５〜５μｍ、高さが０．０５〜５μｍ、かつ高さが基部幅の１／４以上のものであって、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍のものであることを特徴とする請求項２に記載のＩＩＩ族窒化物半導体発光素子。
  4. さらに、前記ｎ型半導体層と前記ｐ型半導体層の一方または両方の層に超格子多層膜を含むことを特徴とする請求項１乃至請求項３の何れかに記載のＩＩＩ族窒化物半導体発光素子。
  5. 前記透明電極層が酸化インジウム中にＺｎＯが添加されてなる透明導電性酸化物（ＩＺＯ）から構成されていることを特徴とする請求項１乃至請求項４の何れかに記載のＩＩＩ族窒化物半導体発光素子。
  6. 前記透明電極層が、六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含むものであることを特徴とする請求項１乃至請求項５の何れかに記載のＩＩＩ族窒化物半導体発光素子。
  7. 前記積層半導体層が、窒化ガリウム半導体を主体として構成されていることを特徴とする請求項１乃至請求項６の何れかに記載のＩＩＩ族窒化物半導体発光素子。
  8. 前記発光層の発光波長が３７０ｎｍ〜５７０ｎｍの範囲であることを特徴とする請求項１乃至請求項７の何れかに記載のＩＩＩ族窒化物半導体発光素子。
  9. 請求項１乃至請求項８の何れかに記載のＩＩＩ族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
JP2008099831A 2008-04-07 2008-04-07 Ｉｉｉ族窒化物半導体発光素子及びランプ Pending JP2009253056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008099831A JP2009253056A (ja) 2008-04-07 2008-04-07 Ｉｉｉ族窒化物半導体発光素子及びランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008099831A JP2009253056A (ja) 2008-04-07 2008-04-07 Ｉｉｉ族窒化物半導体発光素子及びランプ

Publications (1)

Publication Number Publication Date
JP2009253056A true JP2009253056A (ja) 2009-10-29

Family

ID=41313468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008099831A Pending JP2009253056A (ja) 2008-04-07 2008-04-07 Ｉｉｉ族窒化物半導体発光素子及びランプ

Country Status (1)

Country Link
JP (1) JP2009253056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169948A (zh) * 2010-02-08 2011-08-31 Lg伊诺特有限公司 发光设备和照明系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005813A (ja) * 2005-06-24 2007-01-11 Shogen Koden Kofun Yugenkoshi 半導体発光デバイス
JP2007103951A (ja) * 2005-10-07 2007-04-19 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007287845A (ja) * 2006-04-14 2007-11-01 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法およびランプ
JP2008010840A (ja) * 2006-05-29 2008-01-17 Nichia Chem Ind Ltd 窒化物半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005813A (ja) * 2005-06-24 2007-01-11 Shogen Koden Kofun Yugenkoshi 半導体発光デバイス
JP2007103951A (ja) * 2005-10-07 2007-04-19 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007287845A (ja) * 2006-04-14 2007-11-01 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法およびランプ
JP2008010840A (ja) * 2006-05-29 2008-01-17 Nichia Chem Ind Ltd 窒化物半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169948A (zh) * 2010-02-08 2011-08-31 Lg伊诺特有限公司 发光设备和照明系统

Similar Documents

Publication Publication Date Title
JP4986445B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5522032B2 (ja) 半導体発光素子及びその製造方法
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
TWI377698B (en) Gan type semiconductor light emitting element and lamp
WO2010100949A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
JP5232969B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2005277374A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
WO2009142246A1 (ja) 半導体発光素子及びその製造方法、ランプ
JP2007220972A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2005259970A (ja) 半導体発光素子
JP5569480B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2011066073A (ja) 半導体発光素子
JP2011119333A (ja) 窒化物半導体発光素子
JP5434288B2 (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器
JP2007073789A (ja) 半導体発光素子用電極
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
US8816354B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2009253056A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2009246275A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
JP5246081B2 (ja) 半導体発光素子の製造方法
JP2006245555A (ja) 透光性電極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016