JP5522032B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5522032B2
JP5522032B2 JP2010502893A JP2010502893A JP5522032B2 JP 5522032 B2 JP5522032 B2 JP 5522032B2 JP 2010502893 A JP2010502893 A JP 2010502893A JP 2010502893 A JP2010502893 A JP 2010502893A JP 5522032 B2 JP5522032 B2 JP 5522032B2
Authority
JP
Japan
Prior art keywords
layer
bonding
electrode
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010502893A
Other languages
English (en)
Other versions
JPWO2009113659A1 (ja
Inventor
健彦 岡部
大介 平岩
正人 田中
久幸 三木
修大 福永
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010502893A priority Critical patent/JP5522032B2/ja
Publication of JPWO2009113659A1 publication Critical patent/JPWO2009113659A1/ja
Application granted granted Critical
Publication of JP5522032B2 publication Critical patent/JP5522032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子及びその製造方法に関するものであり、特に、ボンディングパッド電極を備えた半導体発光素子及びその製造方法に関するものである。
本願は、2008年3月13日に日本に出願された特願2008−64716号及び2008年4月28日に日本に出願された特願2008−117866号に基づき優先権を主張し、その内容をここに援用する。
近年、短波長光発光素子用の半導体材料として、GaN系化合物半導体が注目を集めている。GaN系化合物半導体は、サファイア単結晶、種々の酸化物やIII−V族化合物等の基板上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等の薄膜形成手段によって形成される。
GaN系化合物半導体薄膜は、薄膜の面内方向への電流拡散が小さいという特性がある。さらに、p型のGaN系化合物半導体は、n型のGaN系化合物半導体に比べて抵抗率が高いという特性がある。従って、p型の半導体層の表面に、金属からなるp型電極を積層しただけでは、p型半導体層の面内方向への電流の広がりがほとんど無い。このため、n型半導体層、発光層、p型半導体層からなるLED構造を有する積層半導体層を形成し、最上部のp型半導体層にp型電極を形成した場合、発光層のうち、p型電極の直下に位置する部分しか発光しないという特性がある。
このため、p型電極の直下で発生した発光を、発光素子の外部に取り出すためには、p型電極に対して発光を透過させて取り出す必要があり、そのためには、p型電極に透光性を持たせる必要がある。p型電極に透光性を持たせるためには、ITO等の導電性の金属酸化物を用いるか、特許文献1に記載されているような、数10nm程度の金属薄膜を用いることになる。特許文献1には、p型電極としてp型半導体層上にNiとAuを各々数10nm程度積層させた後、酸素雰囲気下で加熱して合金化処理を行い、p型半導体層の低抵抗化の促進および透光性とオーミック性を有したp型電極の形成を同時に行なうことが提案されている(特許文献1参照)。
ところで、ITO等の金属酸化物からなる透光性電極や、数10nm程度の金属薄膜からなるオーミック電極は、電極自体の強度が低いため、これら電極自体をボンディングパッドとして用いることが難しい。従って、p型電極上に、ある程度の厚みを持ったボンディング用のパッド電極を配置することが一般的である。しかしながら、このパッド電極はある程度の厚みを持った金属材料であるために透光性がなく、p型電極を透過した発光がパッド電極によって遮られてしまい、結果的に発光の一部を発光素子の外部に取り出せない場合があった。
そこで最近では、パッド電極として、Ag、Al等からなる反射膜を用いることが検討されている。反射膜からなるパッド電極をp型電極上に積層することで、p型電極を透過した発光がパッド電極によって発光素子内に反射されるため、この反射光をパッド電極の形成領域以外の箇所から発光素子の外部に取り出すことができる。(特許文献2)
特許第2803742号公報 特開2006−66903号公報
しかし、p型電極としてITO等の金属酸化物等を用い、パッド電極としてAg等からなる反射膜を用いた発光素子において、パッド電極に対してボンディングワイヤ等を接合しようとすると、ボンディングワイヤ接合時の引張応力にパッド電極が耐えられず、パッド電極が剥がれてしまう場合があった。
本発明は上記事情に鑑みてなされたものであって、ボンディングワイヤ接合時の引張応力によっても剥がれることのないパッド電極を備えた半導体発光素子及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
[1] 基板と、前記基板上に形成されてなる発光層を含む積層半導体層と、前記積層半導体層の上面に形成された透光性電極と、前記透光性電極上に形成された接合層及びボンディングパッド電極とを具備する半導体発光素子であって、前記ボンディングパッド電極は、透光性電極側から順次積層された金属反射層とボンディング層とを含む積層構造からなり、前記金属反射層は、Ag、Al、Ru、Rh、Pd、Os、Ir、Ptからなる群から選択される1種の金属または当該金属を含む合金からなり、前記接合層が、Al、V、Cr、Mn、Co、Zn、Ge、Nb、Mo、Ru、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群から選択される少なくとも一種からなるものである半導体発光素子。
[2] 前記ボンディングパッド電極の全部が、前記接合層上に積層されている前項1に記載の半導体発光素子。
[3] 前記ボンディングパッド電極の一部が前記接合層上に積層され、前記ボンディングパッド電極の残部が前記透光性電極上に接合されている前項1に記載の半導体発光素子。
[4] 前記接合層が、Cr、Co、Ni、TaNからなる群から選択される少なくとも一種からなるものであり、厚みが10Å以上400Å以下の範囲の薄膜であることを特徴とする前項1乃至3の何れか一項に記載の半導体発光素子。
[5] 前記ボンディングパッド電極の素子発光波長における光反射率が60%以上である前項1に記載の半導体発光素子。
[6] 前記透光性電極が、透光性の導電性材料から構成され、当該透光性の導電性材料が、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niからなる群から選択される一種を含む導電性の酸化物、硫化亜鉛または硫化クロムである前項1乃至5の何れか一項に記載の半導体発光素子。
[7] 前記積層半導体層が、前記基板側から、n型半導体層、前記発光層、p型半導体層の順に積層されてなり、前記p型半導体層及び前記発光層の一部が除去されて前記n型半導体層の一部が露出され、露出された前記n型半導体層にn型電極が積層されるとともに、前記p型半導体層の残部の上面に前記透光性電極、前記接合層及び前記ボンディングパッド電極が積層されている前項1乃至6の何れか一項に記載の半導体発光素子。
[8] 前記積層半導体層が、窒化ガリウム系半導体を主体として構成されている前項1乃至7の何れか一項に記載の半導体発光素子。
[9] 基板上に、発光層を含む積層半導体層を形成する工程と、透光性電極を形成する工程と、接合層を形成する工程と、ボンディングパッド電極を形成する工程とを含む半導体発光素子の製造方法であって、前記透光性電極を形成する工程が透光性電極用材料を結晶化させる工程を含み、前記接合層が、Al、V、Cr、Mn、Co、Zn、Ge、Nb、Mo、Ru、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群から選択される少なくとも一種からなるものである半導体発光素子の製造方法。
[10] 前記透光性電極を形成する工程の後に、前記接合層を形成する工程及び前記ボンディングパッド電極を形成する工程が行われる前項9に記載の半導体発光素子の製造方法。
[11] 前記ボンディングパッド電極を形成する工程は、金属反射層を形成する工程及びボンディング層を形成する工程を含み、前記透光性電極を形成する工程の後に、前記接合層を形成する工程、前記金属反射層を形成する工程、及び前記ボンディング層を形成する工程が行なわれ、前記金属反射層がAg、Al、Ru、Rh、Pd、Os、Ir、Ptからなる群から選択される1種の金属または当該金属を含む合金からなる前項10に記載の半導体発光素子の製造方法。
[12] 前記接合層が、Cr、Co、Ni、TaNからなる群から選択される少なくとも一種からなるものであり、厚みが10Å以上400Å以下の範囲の薄膜である前項10または11に記載の半導体発光素子の製造方法。
本発明によれば、発光出力が高く安定した半導体発光素子を提供することができる。さらに、本発明は、ボンディングワイヤ接合時の引張応力によっても剥がれることのないパッド電極を備えた高輝度の半導体発光素子を提供できる。
特に、本発明は、ボンディングパッド電極が、透光性電極側から接合層を介して順次積層された金属反射層とボンディング層とを含む積層構造からなり、金属反射層は、Ag、Al、Ru、Rh、Pd、Os、Ir、Ptからなる群から選択される1種の金属または当該金属を含む合金からなる半導体発光素子であって、さらに好ましくは接合層が、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群より選ばれた少なくとも一種からなる半導体発光素子であるので、ボンディング不良数や高温高湿度試験下での不良率において顕著に優れた効果が得られている。
図1は、本発明の実施形態である半導体発光素子を示す断面模式図の一例である。 図2は、本発明の実施形態である半導体発光素子を示す平面模式図の一例である。 図3は、本発明の実施形態である半導体発光素子を構成する積層半導体層を示す断面模式図の一例である。 図4は、本発明の実施形態である半導体発光素子の変形例を示す断面模式図の一例である。 図5は、本発明の実施形態である半導体発光素子の変形例を示す平面模式図の一例である。 図6は、本発明の実施形態である半導体発光素子を示す断面模式図の別の例である。 図7は、本発明の実施形態である半導体発光素子を備えたランプを示す断面模式図の一例である。
符号の説明
1…半導体発光素子、20…積層半導体層、101…基板、104…n型半導体層、105…発光層、106…p型半導体層、107…ボンディングパッド電極、107a…金属反射層、107b…バリヤー層、107c…ボンディング層、108…n型電極、109…透光性電極、110、120…接合層
以下に、本発明の実施形態である半導体発光素子及び半導体発光素子を備えたランプについて、図面を適宜参照しながら説明する。図1は、本実施形態の半導体発光素子の断面模式図であり、図2は、半導体発光素子の平面模式図であり、図3は、半導体発光素子を構成する積層半導体層の断面模式図である。
また、図4は、本実施形態の半導体発光素子の変形例を示す断面模式図であり、図5は図4に示す半導体発光素子の平面模式図である。
また、図6は、本実施形態の半導体発光素子を示す断面模式図の別の例である。
更に、図7は、本実施形態の半導体発光素子を備えたランプの断面模式図である。尚、以下の説明において参照する図面は、半導体発光素子及びランプを説明する図面であり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。
『半導体発光素子』
図1に示すように、本実施形態の半導体発光素子1は、基板101と、基板101上に積層された発光層105を含む積層半導体層20と、積層半導体層20の上面に積層された透光性電極109と、透光性電極109上に積層された接合層110と、接合層110上に積層されたボンディングパッド電極107と、を具備して構成されている。本実施形態の半導体発光素子1は、発光層105からの光を反射する機能を有するボンディングパッド電極107(反射性ボンディングパッド電極)が形成された側から取り出すフェイスアップマウント型の発光素子である。
図1に示すように、積層半導体層20は、複数の半導体層が積層されて構成されている。より具体的には、積層半導体層20は、基板側から、n型半導体層104、発光層105、p型半導体層106がこの順に積層されて構成されている。p型半導体層106及び発光層105は、その一部がエッチング等の手段によって除去されており、除去された部分からn型半導体層の一部が露出されている。そして、このn型半導体層の露出面104cにn型電極108が積層されている。
また、p型半導体層106の上面106aには、透光性電極109、接合層110及びボンディングパッド電極107が積層されている。これら、透光性電極109、接合層110及びボンディングパッド電極107によって、p型電極111が構成されている。
本実施形態の半導体発光素子1においては、p型電極111とn型電極108との間に電流を通じることで、発光層105から発光を発せられるようになっている。
また、発光層105から発した光の一部は、透光性電極109及び接合層110を透過し、接合層110とボンディングパッド電極107との界面においてボンディングパッド電極107によって反射され、再度、積層半導体層20の内部に導入される。そして、積層半導体層20に再導入された光は、更に透過と反射を繰り返した後に、ボンディングパッド電極107の形成領域以外の箇所から半導体発光素子1の外部に取り出される。
n型半導体層104、発光層105及びp型半導体層106は、化合物半導体を主体としてなることが好ましく、III族窒化物半導体を主体としてなることが好ましく、窒化ガリウム系を主体としてなることがより好ましい。
p型半導体層106の上に積層される透光性電極109は、p型半導体層106との接触抵抗が小さいものが好ましい。また、発光層105からの光をボンディングパッド電極107が形成された側に取り出すことから、透光性電極109は光透過性に優れたものが好ましい。また、p型半導体層106の全面に渡って均一に電流を拡散させるために、透光性電極109は優れた導電性を有していることが好ましい。
以上のことから、透光性電極109の構成材料としては、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が好ましい。また、導電性の酸化物としては、ITO(酸化インジウム錫(In−SnO))、IZO(酸化インジウム亜鉛(In−ZnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al))、GZO(酸化ガリウム亜鉛(ZnO−Ga))、フッ素ドープ酸化錫、酸化チタン等が好ましい。これらの材料を、この技術分野でよく知られた慣用の手段で設けることによって、透光性電極109を形成できる。
また、透光性電極109の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透光性電極109は、p型半導体層106の上面106aのほぼ全面を覆うように形成してもよく、隙間を開けて格子状や樹形状に形成してもよい。透光性電極109を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
さらに本発明においては、透光性電極109は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するIn結晶を含む透光性電極(例えば、ITOやIZO等)を好ましく使用することができる。
例えば、六方晶構造のIn結晶を含むIZOを透光性電極109として使用する場合、エッチング性に優れたアモルファスのIZO膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から当該結晶を含む構造に転移させることで、アモルファスのIZO膜よりも透光性の優れた電極に加工することができる。
また、IZO膜としては、比抵抗が最も低くなる組成を使用することが好ましい。例えば、IZO中のZnO濃度は1〜20質量%であることが好ましく、5〜15質量%の範囲であることが更に好ましい。10質量%であると特に好ましい。
また、IZO膜の膜厚は、低比抵抗、高光透過率を得ることができる35nm〜10000nm(10μm)の範囲であることが好ましい。さらに、生産コストの観点から、IZO膜の膜厚は1000nm(1μm)以下であることが好ましい。
IZO膜のパターニングは、後述の熱処理工程を行なう前に行なうことが望ましい。熱処理により、アモルファス状態のIZO膜は結晶化されたIZO膜となるため、アモルファス状態のIZO膜と比較してエッチングが難しくなる。これに対し、熱処理前のIZO膜は、アモルファス状態であるため、周知のエッチング液(ITO−07Nエッチング液(関東化学社製))を用いて容易に精度良くエッチングすることが可能である。
また、アモルファス状態のIZO膜のエッチングは、ドライエッチング装置を用いて行なっても良い。このとき、エッチングガスにはCl2、SiCl4、BCl3等を用いることができる。
アモルファス状態のIZO膜は、例えば500℃〜1000℃の熱処理を行ない、条件を制御することで六方晶構造のIn結晶を含むIZO膜や、ビックスバイト構造のIn結晶を含むIZO膜にすることができる。六方晶構造のIn結晶を含むIZO膜は前述したようにエッチングし難いので、上述のエッチング処理の後に熱処理することが好ましい。
また、IZO膜の熱処理は、O2を含まない雰囲気で行なうことが望ましく、O2を含まない雰囲気としては、N2雰囲気などの不活性ガス雰囲気や、またはN2などの不活性ガスとH2の混合ガス雰囲気などを挙げることができ、N2雰囲気、またはN2とH2の混合ガス雰囲気とすることが望ましい。
IZO膜の熱処理をN2雰囲気、またはN2とH2の混合ガス雰囲気中で行なうと、例えば、IZO膜を六方晶構造のIn結晶を含む膜に結晶化させるとともに、IZO膜のシート抵抗を効果的に減少させることが可能である。
IZO膜の熱処理する場合の温度は、500℃〜1000℃が好ましい。500℃未満の温度で熱処理を行なった場合、IZO膜を十分に結晶化できない恐れが生じ、IZO膜の光透過率が十分に高いものとならない場合がある。1000℃を超える温度で熱処理を行なった場合には、IZO膜は結晶化されているが、IZO膜の光透過率が十分に高いものとならない場合がある。また、1000℃を超える温度で熱処理を行なった場合、IZO膜の下にある半導体層を劣化させる恐れもある。
また、アモルファス状態のIZO膜を結晶化させる場合、成膜条件や熱処理条件などが異なるとIZO膜中の結晶構造が異なる。しかし、本発明においては、接着層との接着性の点において、透光性電極は材料に限定されないが結晶性の材料の方が好ましく、特に結晶性IZOの場合にはビックスバイト結晶構造のIn結晶を含むIZOであってもよく、六方晶構造のIn結晶を含むIZOであってもよい。特に六方晶構造のIn結晶を含むIZOがよい。
特に、前述のように、熱処理によって結晶化したIZO膜は、アモルファス状態のIZO膜に比べて、接合層110やp型半導体層106との密着性が良いため、本発明において大変有効である。
次に、接合層110は、透光性電極109に対するボンディングパッド電極107の接合強度を高めるために、透光性電極109とボンディングパッド電極107との間に積層される。また、接合層110は、透光性電極109を透過してボンディングパッド電極107に照射される発光層105からの光を損失なく透過させるために、透光性を有していることが好ましい。
接合強度と透光性を同時に発揮させるために接合層110は、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群より選ばれた少なくとも一種からなるものであり、好ましくは、厚みが10Å以上400Å以下の範囲の薄膜であることが望ましい。また、本発明における接合層110は、Ti、Cr、Co、Zr、Nb、Mo、Hf、Ta、W、Rh、Ir、Ni、TiN、TaNからなる群より選ばれた少なくとも一種からなるものが好ましく、さらにTi、Cr、Co、Nb、Mo、Ta、W、Rh、Ni、TiN、TaNからなる群より選ばれた少なくとも一種からなるものが望ましい。
特に、Ti、Cr、Co、Nb、Mo、Ta、若しくはNi等の金属、TiN、又はTaNを用いることによって、透光性電極109に対するボンディングパッド電極107の接合強度を格段に高めることができる。また、厚みを400Å以下、好ましくは10Å以上400Å以下の範囲にすることで、発光層105からの光を遮ることなく効果的に透過させることができる。なお、厚みが10Å未満になると、接合層110の強度が低下し、これにより透光性電極109に対するボンディングパッド電極107の接合強度が低下するので好ましくない。
Ti、Cr、Co、又はNiを用いた接合層110の接合強度は特に高い。このような接合力が強力な接合層110は、ベタ膜状ではなく、ドット状に積層されてもよい。ドットの形成領域以外の領域では、金属反射層107aと透光性電極109が直接接触するので、発光層105からの光が接合層110を透過することなく、金属反射層107aによって反射される。結果、接合層110による透過光強度の減少がなく、反射率が高まる。ドットの直径は数十nmから数百nmである。ドットを形成するためには、接合層110の成長温度を高くすることにより、マイグレーションを発生させるとともに、接合層110の材料を凝集させる。これにより、ドットを形成することができる。
また、図1に示すように、ボンディングパッド電極107の全部が、接合層110上に積層されていることが好ましいが、ワイヤボンディング時の引張応力によってボンディングパッド電極107が剥がれる際には、ボンディングパッド電極107の外周部から剥がれる場合が多い。従って図4及び図5に示すように、ボンディングパッド電極107の一部が接合層210上に積層され、ボンディングパッド電極107の残部が透光性電極109上に接合されていることが好ましい。すなわち、透光性電極109とボンディングパッド電極107の間であって、ボンディングパッド電極107の外周部107dと重なる位置に環状の接合層210を形成してもよい。環状の接合層210を形成することで、透光性電極109とボンディングパッド電極107が外周部107d(一部)を除く中心部107e(残部)で直に接する。これにより、透光性電極109とボンディングパッド電極107の間の接合強度を確保しつつ、透光性電極109とボンディングパッド電極107との間の抵抗を低くすることができ、発光効率が高められる。
次に、ボンディングパッド電極107は、発光層からの光を反射すると同時に、ボンディングワイヤとの密着性に優れたものがよい。従って例えば、ボンディングパッド電極107が積層構造からなるものであって、Ag、Al、Pt属元素のうちの何れかまたはこれら金属の何れかを含む合金からなる金属反射層107aと、ボンディング層107cとが少なくとも含まれるものが好ましい。より具体的には、図1または図4に示すように、ポンディングパッド電極107は、透光性電極109側から順に、金属反射層107a、バリア層107b、ボンディング層107cが順次積層された積層体からなることが好ましい。また、ボンディングパッド電極107は、金属反射層107aのみからなる単層構造であってもよく、金属反射層107aとボンディング層107cとの二層構造であってもよい。
図1または図4に示す金属反射層107aは、反射率の高い金属で構成することが好ましく、Ru、Rh、Pd、Os、Ir、Pt等の白金族金属、Al、Ag、およびこれらの金属の少なくも一種を含む合金で構成することがより好ましい。なかでも、Al、Ag、Ptおよびこれらの金属の少なくも一種を含む合金は、電極用の材料として一般的であり、入手のし易さ、取り扱いの容易さなどの点から、優れている。 また、金属反射層107aを、高い反射率を有する金属で形成した場合には、厚さが20〜3000nmであることが望ましい。金属反射層107aが薄すぎると充分な反射の効果が得らない。厚すぎると特に利点は生じず、工程時間の長時間化と材料の無駄を生じるのみである。更に望ましい厚さは、50〜1000nmであり、最も望ましい厚さは100〜500nmである。
また、金属反射層107aは、接合層110に密着していることが、発光層105からの光を効率良く反射するとともに、ボンディングパッド電極107の接合強度を高められる点で好ましい。このため、ボンディングパッド電極107が充分な強度を得るためには、金属反射層107aが接合層110を介して透光性電極109に強固に接合されていることが必要である。最低限、一般的な方法でボンディングパッドに金線を接続する工程で剥離しない程度の強度が好ましい。特に、Rh、Pd、Ir、Ptおよびこれらの金属の少なくも一種を含む合金は、光の反射性などの点から金属反射層107aとして好適に使用される。
また、ボンディングパッド電極107の反射率は、金属反射層107aの構成材料によって大きく変わるが、60%以上であることが望ましい。更には、80%以上であることが望ましく、90%以上であればなお良い。反射率は、分光光度計等で比較的容易に測定することが可能である。しかし、ボンディングパッド電極107そのものは面積が小さいために反射率を測定することは難しい。反射率の測定方法としては、透明な例えばガラス製の、面積の大きい「ダミー基板」をボンディングパッド電極形成時にチャンバに入れて、同時にダミー基板上に同じボンディングパッド電極を作成して測定するなどの方法が挙げられる。
ボンディングパッド電極107は、上述した反射率の高い金属のみで構成することもできる。即ち、ボンディングパッド電極107は金属反射層107aのみから構成されていてもよい。しかし、ボンディングパッド電極107として各種の材料を用いた各種の構造のものが知られており、これら公知のものの半導体層側(透光性電極側)に上述の金属反射層107aを新たに設けてもよいし、また、これら公知のものの半導体層側の最下層を上述の金属反射層107aに置き換えてもよい。
このような積層構造の場合、金属反射層107aより上の積層構造部については、特に制限されることなく、どのような構造でも用いることが出来る。例えば、ボンディングパッド電極107の金属反射層107aの上に形成される層には、ボンディングパッド電極107全体の強度を強化する役割がある。このため、比較的強固な金属材料を使用するか、充分に膜厚を厚くする必要がある。材料として望ましいのは、Ti、CrまたはAlである。中でも、Tiは材料の強度の点で望ましい。このような機能を付与した場合、この層をバリア層107bと呼ぶ。
バリア層107bは金属反射層107aが兼ねても良い。良好な反射率を持ち、機械的にも強固な金属材料を厚く形成した場合には、敢えてバリア層を形成する必要はない。例えば、AlまたはPtを金属反射層107aとして使用した場合には、バリア層107bは必ずしも必要ではない。
バリア層107bの厚さは20〜3000nmであることが望ましい。バリア層107bが薄すぎると充分な強度強化の効果が得られず、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。更に望ましくは、50〜1000nmであり、最も望ましいのは100〜500nmである。
ボンディングパッド電極107の最上層(金属反射層107aと反対側)となるボンディング層107cは、ボンディングボールとの密着性の良い材料とすることが望ましい。ボンディングボールには金を使用することが多く、金ボールとの密着性の良い金属としてはAuとAlが知られている。中でも、特に望ましいのは金である。この最上層の厚さは50〜2000nmが望ましく、更に望ましくは100〜1500nmである。薄すぎるとボンディングボールとの密着性が悪くなり、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。
ボンディングパッド電極107に向かった光は、ボンディングパッド電極107の最下面(透光性電極側の面)の金属反射層107aで反射され、一部は散乱されて横方向あるいは斜め方向に進み、一部はボンディングパッド電極107の直下に進む。散乱されて横方向や斜め方向に進んだ光は、半導体発光素子1の側面から外部に取り出される。一方、ボンディングパッド電極107の直下の方向に進んだ光は、半導体発光素子1の下面でさらに散乱や反射されて、側面や透光性電極109(上にボンディングパッド電極が存在しない部分)を通じて外部へ取り出される。
ボンディングパッド電極107は、透光性電極109の上であれば、どこへでも形成することができる。例えばn型電極108から最も遠い位置に形成してもよいし、半導体発光素子1の中心などに形成してもよい。しかし、あまりにもn型電極108に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
また、ボンディングパッド電極107の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいものの、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超えるような面積を覆っては、発光の取り出しの妨げとなり、出力が著しく低下する。逆に小さすぎるとボンディング作業がしにくくなり、製品の収率を低下させる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径100μmの円形程度であることが一般的である。
前述の接合層、金属反射層、バリヤ層等の金属元素において、同一の金属元素を組み込んだ場合でもよく、また異なる金属元素の組み合わせによる構成であってもよい。
次に、本実施形態の半導体発光素子1を構成する基板及び積層半導体層20について説明する。
(基板)
本実施形態の半導体発光素子の基板101としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのc面上に中間層102(バッファ層)を形成するとよい。
なお、上記基板の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いることができ、アンモニアを使用せずに中間層102を成膜することもでき、またアンモニアを使用する方法では、後述のn型半導体層104を構成するために下地層103を成膜した場合には、中間層102がコート層としても作用するので、これらの方法は基板101の化学的な変質を防ぐ点で効果的である。
また、中間層102をスパッタ法により形成した場合、基板101の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板101を用いた場合でも、基板101にダメージを与えることなく基板上への各層の成膜が可能である。
(積層半導体層)
本明細書において、積層半導体層とは、基板上に形成される発光層を含む、積層構造の半導体層を指す。具体的には積層半導体層は、例えば、図1及び図3に示すように、III族窒化物半導体である場合、III族窒化物半導体からなる積層半導体であって、基板上のn型半導体層104、発光層105及びp型半導体層106の各層がこの順で積層されてなるものが挙げられる。前記積層半導体層20は、さらに下地層103、中間層102を含めて呼んでもよい。積層半導体層20は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタリング法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
(バッファ層)
バッファ層102は、多結晶のAlGa1−xN(0≦x≦1)からなるものが好ましく、単結晶のAlGa1−xN(0≦x≦1)のものがより好ましい。
バッファ層102は、上述のように、例えば、多結晶のAlGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。バッファ層102の厚みが0.01μm未満であると、バッファ層102により基板101と下地層103との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層102の厚みが0.5μmを超えると、バッファ層102としての機能には変化が無いのにも関わらず、バッファ層102の成膜処理時間が長くなり、生産性が低下する虞がある。
バッファ層102は、基板101と下地層103との格子定数の違いを緩和し、基板101の(0001)C面上にC軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層102の上に単結晶の下地層103を積層すると、より一層結晶性の良い下地層103が積層できる。なお、本発明においては、バッファ層形成工程を行なうことが好ましいが、行なわなくても良い。
バッファ層102は、III族窒化物半導体からなる六方晶系の結晶構造を持つものであってもよい。また、バッファ層102をなすIII族窒化物半導体の結晶は、単結晶構造を有するものであってもよく、単結晶構造を有するものが好ましく用いられる。III族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層102の成膜条件を制御することにより、単結晶構造のIII族窒化物半導体の結晶からなるバッファ層102とすることができる。このような単結晶構造を有するバッファ層102を基板101上に成膜した場合、バッファ層102のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、バッファ層102をなすIII族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶(多結晶)とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
(下地層)
下地層103としては、AlGaInN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)が挙げられるが、AlGa1−xN(0≦x<1)を用いると結晶性の良い下地層103を形成できるため好ましい。
下地層103の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlxGa1−xN層が得られやすい。
下地層103の結晶性を良くするためには、下地層103に不純物をドーピングしない方が望ましい。しかし、p型あるいはn型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することが出来る。
(n型半導体層)
n型半導体層104は、通常nコンタクト層104aとnクラッド層104bとから構成されるのが好ましい。nコンタクト層104aはnクラッド層104bを兼ねることも可能である。また、前述の下地層をn型半導体層104に含めてもよい。
nコンタクト層104aは、n型電極を設けるための層である。nコンタクト層104aとしては、AlGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、nコンタクト層104aにはn型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1020/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、n型電極との良好なオーミック接触の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
nコンタクト層104aの膜厚は、0.5〜5μmとされることが好ましく、1〜3μmの範囲に設定することがより好ましい。nコンタクト層104aの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
nコンタクト層104aと発光層105との間には、nクラッド層104bを設けることが好ましい。nクラッド層104bは、発光層105へのキャリアの注入とキャリアの閉じ込めを行なう層である。nクラッド層104bはAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。nクラッド層104bをGaInNで形成する場合には、発光層105のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
nクラッド層104bの膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。nクラッド層104bのn型ドープ濃度は1×1017〜1×1020/cmが好ましく、より好ましくは1×1018〜1×1019/cmである。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
なお、nクラッド層104bを、超格子構造を含む層とする場合には、詳細な図示を省略するが、100オングストローム以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、該n側第1層と組成が異なるとともに100オングストローム以下の膜厚を有したIII族窒化物半導体からなるn側第2層とが積層された構造を含むものであっても良い。また、nクラッド層104bは、n側第1層とn側第2層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記n側第1層又はn側第2層の何れかが、活性層(発光層105)に接する構成とすれば良い。
上述のようなn側第1層及びn側第2層は、例えばAlを含むAlGaN系(単にAlGaNと記載することがある)、Inを含むGaInN系(単にGaInNと記載することがある)、GaNの組成とすることができる。また、n側第1層及びn側第2層は、GaInN/GaNの交互構造、AlGaN/GaNの交互構造、GaInN/AlGaNの交互構造、組成の異なるGaInN/GaInNの交互構造(本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である)、組成の異なるAlGaN/AlGaNの交互構造であってもよい。本発明においては、n側第1層及びn側第2層は、GaInN/GaNの交互構造又は組成の異なるGaInN/GaInNであることが好ましい。
上記n側第1層及びn側第2層の超格子層は、それぞれ60オングストローム以下であることが好ましく、それぞれ40オングストローム以下であることがより好ましく、それぞれ10オンストローム〜40オングストロームの範囲であることが最も好ましい。超格子層を形成するn側第1層とn側第2層の膜厚が100オングストローム超だと、結晶欠陥が入りやすく好ましくない。
上記n側第1層及びn側第2層は、それぞれドープした構造であってもよく、また、ドープ構造/未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、nクラッド層として、GaInN/GaNの交互構造又は組成の異なるGaInN/GaInNの交互構造のものを用いた場合には、不純物としてSiが好適である。また、上述のようなn側超格子多層膜は、GaInNやAlGaN、GaNで代表される組成が同じであっても、ドーピングを適宜ON、OFFしながら作製してもよい。
(発光層)
n型半導体層104の上に積層される発光層105としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層105がある。図4に示すような、量子井戸構造の井戸層105bとしては、Ga1−yInN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。井戸層105bの膜厚としては、量子効果の得られる程度の膜厚、例えば1〜10nmとすることができ、好ましくは2〜6nmとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層105の場合は、上記Ga1−yInNを井戸層105bとし、井戸層105bよりバンドギャップエネルギーが大きいAlGa1−zN(0≦z<0.3)を障壁層105aとする。井戸層105bおよび障壁層105aには、設計により不純物をドープしてもしなくてもよい。
(p型半導体層)
p型半導体層106は、通常、pクラッド層106aおよびpコンタクト層106bから構成される。また、pコンタクト層106bがpクラッド層106aを兼ねることも可能である。
pクラッド層106aは、発光層105へのキャリアの閉じ込めとキャリアの注入を行なう層である。pクラッド層106aとしては、発光層105のバンドギャップエネルギーより大きくなる組成であり、発光層105へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−xN(0<x≦0.4)のものが挙げられる。pクラッド層106aが、このようなAlGaNからなると、発光層へのキャリアの閉じ込めの点で好ましい。pクラッド層106aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。pクラッド層106aのp型ドープ濃度は、1×1018〜1×1021/cmが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
また、pクラッド層106aは、複数回積層した超格子構造としてもよい。
なお、pクラッド層106aを、超格子構造を含む層とする場合には、詳細な図示を省略するが、100オングストローム以下の膜厚を有したIII族窒化物半導体からなるp側第1層と、該p側第1層と組成が異なるとともに100オングストローム以下の膜厚を有したIII族窒化物半導体からなるp側第2層とが積層された構造を含むものであっても良い。また、p側第1層とp側第2層とが交互に繰返し積層された構造を含んだものであっても良い。
上述のようなp側第1層及びp側第2層は、それぞれ異なる組成、例えば、AlGaN、GaInN又はGaNの内の何れの組成であっても良い、また、GaInN/GaNの交互構造、AlGaN/GaNの交互構造、又はGaInN/AlGaNの交互構造であっても良い。本発明においては、p側第1層及びp側第2層は、AlGaN/AlGaN又はAlGaN/GaNの交互構造であることが好ましい。
上記p側第1層及びp側第2層の超格子層は、それぞれ60オングストローム以下であることが好ましく、それぞれ40オングストローム以下であることがより好ましく、それぞれ10オングストローム〜40オングストロームの範囲であることが最も好ましい。超格子層を形成するp側第1層とp側第2層の膜厚が100オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
上記p側第1層及びp側第2層は、それぞれドープした構造であっても良く、また、ドープ構造/未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、pクラッド層として、AlGaN/GaNの交互構造又は組成の異なるAlGaN/AlGaNの交互構造のものを用いた場合には、不純物としてMgが好適である。また、上述のようなp側超格子多層膜は、GaInNやAlGaN、GaNで代表される組成が同じであっても、ドーピングを適宜ON、OFFしながら作製してもよい。
pコンタクト層106bは、正極を設けるための層である。pコンタクト層106bは、AlGa1−xN(0≦x≦0.4)が好ましい。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。p型不純物(ドーパント)を1×1018〜1×1021/cmの濃度、好ましくは5×1019〜5×1020/cmの濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。pコンタクト層106bの膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。pコンタクト層106bの膜厚がこの範囲であると、発光出力の点で好ましい。
(n型電極)
n型電極108はボンディングパットを兼ねており、積層半導体層20のn型半導体層104に接するように形成されている。このため、n型電極108を形成する際には、発光層105およびp半導体層106の一部を除去してn型半導体層104のnコンタクト層を露出させ、この露出面104c上にボンディングパッドを兼ねるn型電極108を形成する。
n型電極108としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
また、図6に示すように、n型電極108とn型半導体層104との間に、n型電極用の接合層120を積層してもよい。この接合層120は、ボンディングパッド電極107の接合層110と同様に、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群より選ばれた少なくとも一種からなる金属膜であることが望ましい。厚みは特に制限はないが、接合層110と同様に、厚みを1000Å以下、好ましくは500Å以下、さらに望ましくは10Å以上400Å以下の範囲の薄膜であることが望ましい。また、接合層120は、Ti、Cr、Co、Zr、Nb、Mo、Hf、Ta、W、Rh、Ir、Ni、TiN、TaNからなる群より選ばれた少なくとも一種の元素からなるものがより好ましく、Ti、Cr、Co、Nb、Mo、Ta、W、Rh、Ni、TiN、TaNからなる群より選ばれた少なくとも一種の元素からなるものが最も好ましい。
特に、Ti、Cr、Co、Nb、Mo、Ta、若しくはNi等の金属、TiN、又はTaNを用いることによって、n型半導体層104に対するn型電極108の接合強度を格段に高めることができる。
また、接合層120として、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料を用いることもできる。導電性の酸化物としては、ITO(酸化インジウム錫(In−SnO))、IZO(酸化インジウム亜鉛(In−ZnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al))、GZO(酸化ガリウム亜鉛(ZnO−Ga))、フッ素ドープ酸化錫、酸化チタン等が好ましい。これらの材料を、この技術分野でよく知られた慣用の手段で設けることによって、接合層120として用いることができる。
接合層120として、導電性の酸化物を用いる場合は、透光性電極109の場合と同様に、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するIn結晶を含む透光性電極(例えば、ITOやIZO等)を好ましく使用することができる。
例えば、六方晶構造のIn結晶を含むIZOを接合層120として使用する場合、エッチング性に優れたアモルファスのIZO膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から当該結晶を含む構造に転移させることで、アモルファスのIZO膜よりも導電性に優れた層に加工できる。
また、IZO膜としては、比抵抗が最も低くなる組成を使用することが好ましい。例えば、IZO中のZnO濃度は1〜20質量%であることが好ましく、5〜15質量%の範囲であることが更に好ましい。10質量%であると特に好ましい。
また、IZO膜の膜厚は、低比抵抗、高光透過率を得ることができる35nm〜10000nm(10μm)の範囲であることが好ましい。さらに、生産コストの観点から、IZO膜の膜厚は1000nm(1μm)以下であることが好ましい。
IZO膜のパターニングは、透光性電極109の場合と同様に行えばよい。
また、アモルファス状態のIZO膜は、例えば500℃〜1000℃の熱処理を行ない、条件を制御することで六方晶構造のIn結晶を含むIZO膜や、ビックスバイト構造のIn結晶を含むIZO膜にすることができる。六方晶構造のIn結晶を含むIZO膜は前述したようにエッチングし難いので、上述のエッチング処理の後に熱処理することが好ましい。
IZO膜の熱処理は、透光性電極109の場合と同様に行えばよい。
更に、接合層120として、上記の透光性の導電性材料からなる層と、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群より選ばれた少なくとも一種からなる金属膜又は薄膜との積層構造を採用してもよい。この場合、n型半導体層104上に、透光性の導電性材料からなる層と、Cr等の金属膜又は薄膜とを順次積層すればよい。
以上のような接合層120をn型電極108とn型半導体層104との間に積層することによって、n型電極108とn型半導体層104との接合強度を大幅に高めることができる。
また、接合層120を形成する場合は、n型電極108として、ボンディングパッド電極107と同一構成の電極を用いることがより望ましい。すなわち、n型電極108として、Ag、Al、Pt属元素のうちの何れかまたはこれら金属の何れかを含む合金からなる金属反射層と、ボンディング層とが少なくとも含む積層構造からなるものが好ましい。より具体的には、n型半導体層104側から順に、金属反射層、バリア層、ボンディング層が順次積層された積層体からなることが好ましい。また、n型電極108は、金属反射層のみからなる単層構造であってもよく、金属反射層とボンディング層との二層構造であってもよい。
(半導体発光素子の製造方法)
本実施形態の半導体発光素子1を製造するには、先ず、サファイア基板等の基板101を用意する。
次に、基板101の上面上にバッファ層102を積層する。
バッファ層102を基板101上に形成する場合、基板101に前処理を施してからバッファ層102を形成することが望ましい。
前処理としては、例えば、スパッタ装置のチャンバ内に基板101を配置し、バッファ層102を形成する前にスパッタするなどの方法が挙げられる。具体的には、チャンバ内において、基板101をArやN2のプラズマ中に曝す事によって上面を洗浄する前処理を行なってもよい。ArガスやN2ガスなどのプラズマを基板101に作用させることで、基板101の上面に付着した有機物や酸化物を除去することができる。
基板101上に、スパッタ法によってバッファ層102を成膜する。スパッタ法によって、単結晶構造を有するバッファ層102を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が50%〜100%、望ましくは75%となるようにすることが望ましい。
また、スパッタ法によって、柱状結晶(多結晶)有するバッファ層102を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が1%〜50%、望ましくは25%となるようにすることが望ましい。なお、バッファ層102は、上述したスパッタ法だけでなく、MOCVD法で形成することもできる。
次に、バッファ層を形成した後、バッファ層102の形成された基板101の上面上に、単結晶の下地層103を形成する。下地層103は、スパッタ法を用いて成膜することが望ましい。スパッタ法を用いる場合には、MOCVD法やMBE法等と比較して、装置を簡便な構成とすることが可能となる。下地層103をスパッタ法で成膜する際、窒素等のV族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが好ましい。
一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層103をスパッタ法によって成膜する場合、原料となるターゲット材料としてIII族窒化物半導体を用い、Arガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるIII族金属単体並びにその混合物は、III族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層103の結晶性をより向上させることが可能となる。
下地層103を成膜する際の基板101の温度、つまり、下地層103の成長温度は、800℃以上とすることが好ましく、より好ましくは900℃以上の温度であり、1000℃以上の温度とすることが最も好ましい。これは、下地層103を成膜する際の基板101の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。また、下地層103を成膜する際の基板101の温度は、結晶の分解する温度よりも低温である必要があるため、1200℃未満とすることが好ましい。下地層103を成膜する際の基板101の温度が上記温度範囲内であれば、結晶性の良い下地層103が得られる。
下地層103の形成後、nコンタクト層104a及びnクラッド層104bを積層してn型半導体層104を形成する。nコンタクト層104a及びnクラッド層104bは、スパッタ法で形成してもよく、MOCVD法で形成してもよい。
発光層105の形成は、スパッタ法、MOCVD法のいずれの方法でもよいが、特にMOCVD法が好ましい。具体的には、障壁層105aと井戸層105bとを交互に繰り返して積層し、且つ、n型半導体層104側及びp型半導体層106側に障壁層105aが配される順で積層すればよい。
また、p型半導体層106の形成は、スパッタ法、MOCVD法のいずれの方法でもよい。具体的には、pクラッド層106aと、pコンタクト層106bとを順次積層すればよい。
その後、p型半導体層106上に透光性電極を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極を除去する。続いて、同様に例えばフォトリソグラフィーによりパターニングして、所定の領域の積層半導体層の一部をエッチングしてnコンタクト層104aの一部を露出させ、nコンタクト層104aの露出面104cにn型電極108を形成する。
また、透光性電極109の上に接合層110を形成し、次いで、金属反射層107a、バリア層107b及びボンディング層107cを順次積層してボンディングパッド電極107を形成する。接合層110は、例えば、蒸着法やスパッタリング法で形成できる。
接合層110を形成する前処理として、接合層を形成する領域の透光性電極の表面に洗浄を施しても良い。洗浄の方法としてはプラズマなどに曝すドライプロセスによるものと薬液に接触させるウェットプロセスによるものがあるが、工程の簡便さの観点より、ドライプロセスが望ましい。
このようにして、図1〜図3に示す半導体発光素子1が製造される。
また、n型電極108とn型半導体層104との間に接合層120を形成する場合は、透光性電極109及び接合層110を形成するのと同時に、n電極108用の接合層120を形成し、その後、ボンディングパッド電極107を形成するのと同時に、n型電極108を形成すればよい。
本実施形態の半導体発光素子によれば、透光性電極109とボンディングパッド電極107との間に、接合層110が積層されているので、透光性電極109に対するボンディングパッド電極107の接合強度を高めることができる。これにより、反射性ボンディングパッド電極107に対してボンディングワイヤ等を接合する場合でも、ボンディングワイヤ接合時の引張応力による反射性ボンディングパッド電極107の剥がれを防止できる。また、接合層110は、発光層105からの光を透過することが可能とされているので、発光層105からの光を接合層110によって遮ることなく、ボンディングパッド電極107によって効率良く反射させることができる。これにより、半導体発光素子1における光取り出し効率を高めることができる。
また、接合層110として、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Hf、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群より選ばれた少なくとも一種からなる、厚みが10Å以上400Å以下の範囲の薄膜を用いることで、ボンディングパッド電極107の接合強度を高め、かつ、透光性を確保できる。なかでも、Ti、Cr、Co、Zr、Nb、Mo、Hf、Ta、W、Rh、Ir、Ni、TiN、TaNが望ましく、Ti、Cr、Co、Nb、Mo、Ta、W、Rh、Ni、TiN、TaNが最も望ましい。
更に、ボンディングパッド電極107の素子発光波長における光反射率が60%以上なので、発光層105からの光を効率良く反射して、半導体発光素子1における光取り出し効率を高めることができる。
接合層の光透過率と接着強度は膜厚に依存し、透過率は膜厚が薄いほど望ましく、接着強度は膜厚が厚いほど望ましい。膜厚を1nm(10Å)から40nm(400Å)に管理することで、接着強度と透過率を両立することができる。
また、ボンディングパッド電極107は、積層構造からなるものであって、Ag、Al、Ru、Rh、Pd、Os、Ir、Pt等からなる金属反射層107aと、ボンディング層107cとが少なくとも含まれる。なかでも金属反射層107aは、Ag,Al、Rh、Ptが望ましい。金属反射層107aは、透光性電極109側に配される。Ag、Al等の金属は、透光性電極109に対する接合強度がやや低く、特にワイヤボンディング時の引っ張り応力には耐えられない場合がある。このような場合に、Cr等からなる厚みが10〜400Åの接合層110を透光性電極109と金属反射層107aとの間に積層することによって、透光性電極109と金属反射層107aの接合強度を高めることができる。特に、接合層110としてCr薄膜やNi薄膜を用いた場合に、効果がより大きくなる。
透光性電極109に使用される、一般にITO、IZOと呼ばれる材料は、Ag、Al等の金属からなる金属反射層107aに対して接合強度がやや低いものの、接合層110を透光性電極109と金属反射層107aとの間に積層することで、透光性電極109と金属反射層107aの接合強度を高めることができる。
また、熱処理によって結晶化したIZO膜からなる透光性電極109は、アモルファス状態のIZO膜に比べて、接合層110やp型半導体層106との密着性が良いため、本発明において大変有効である。
(ランプ)
次に、本実施形態のランプは、本実施形態の半導体発光素子1が用いられてなるものである。
本実施形態のランプとしては、例えば、上記の半導体発光素子1と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子1と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、半導体発光素子1と蛍光体と組み合わせることによって発光色を変える技術が知られており、本実施形態のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
図7は、上記の半導体発光素子1を用いて構成したランプの一例を模式的に示した概略図である。図7に示すランプ3は、砲弾型のものであり、図1〜5に示す半導体発光素子1が用いられている。図7に示すように、半導体発光素子1のボンディングパッド電極107がワイヤー33で2本のフレーム31、32の内の一方(図7ではフレーム31)に接着され、発光素子1のn型電極108(ボンディングパッド)がワイヤー34で他方のフレーム32に接合されることにより、半導体発光素子1が実装されている。また、半導体発光素子1の周辺は、透明な樹脂からなるモールド35で封止されている。
本実施形態のランプは、上記の半導体発光素子1が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本実施形態のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
図1〜図3に示す窒化ガリウム系化合物半導体からなる半導体発光素子を製造した。実施例1の半導体発光素子では、サファイアからなる基板101上に、AlNからなるバッファ層102を介して、厚さ8μmのアンドープGaNからなる下地層103、厚さ2μmのSiドープn型GaNコンタクト層104a、厚さ250nmのn型In0.1Ga0.9Nクラッド層104b、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層105、厚さ10nmのMgドープp型Al0.07Ga0.93Nクラッド層106a、厚さ150nmのMgドープp型GaNコンタクト層106bを順に積層した。
更に、p型GaNコンタクト層106b上に、厚さ200nmのITOからなる透光性電極109および10ÅのCrからなる接合層110を一般に知られたフォトリソグラフィーの手法により形成した。すなわち、接合層110はベタ膜状に積層された。
そして、接合層110の上に、200nmのAlからなる金属反射層107a、80nmのTiからなるバリア層107b、200nmのAuからなるボンディング層107cからなる3層構造のボンディングパッド構造107を、フォトリソグラフィーの手法を用いて、図2の107に示す領域に形成した。
次に、これもフォトリソグラフィーの手法を用いてエッチングを施し、所望の領域にn型コンタクト層を露出させ、このn型GaNコンタクト層上にTi/Auの二層構造のn型電極108を形成し、光取り出し面を半導体側とした。
窒化ガリウム系化合物半導体層の積層は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
実施例1の発光素子について、順方向電圧を測定したところ、プローブ針による通電で電流印加値20mAにおける順方向電圧が3.0Vであった。
また、その後、TO−18缶パッケージに実装してテスターによって発光出力を計測したところ印加電流20mAにおける発光出力は20mWを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。
更に、本実施例で作製したボンディングパッド電極の反射率は460nmの波長領域で80%であった。この値は、ボンディングパッド電極形成時に同じチャンバに入れたガラス製のダミー基板を用いて、分光光度計で測定した。
また、ボンディングテストを100,000チップについて実施したが(ボンディング不良数)、パッド剥れは1チップもなかった。
(高温高湿度試験)
常法に従って、チップの高温高湿度試験を実施した。試験方法としては、チップを高温高湿器(いすゞ製作所、μ−SERIES)内に入れ、温度85℃、相対湿度85RH%の環境下でそれぞれ100個のチップ数の発光試験(チップへの通電量は5mA、2000時間)をしたところ、表2の結果を得た。
(実施例2〜比較例5)
透光性電極、接合層及びボンディングパッド電極の構成を下記表1に示した通りに変更し、またn型電極108の構成は、n型半導体層104側から順に、下記表1に記載の接合層とボンディングパッド電極(金属反射層、バリア層、ボンディング層)が順次積層された積層体とした以外は、上記実施例1と同様にして、実施例2〜比較例5の発光素子を用意した。
但し、表1中、透光性電極として用いたIZO膜は、スパッタリング法にて形成した。即ち、IZO膜は、10質量%のIZOターゲットを使用してDCマグネトロンスパッタにより約250nmの膜厚で成膜した。ここで形成したIZO膜のシート抵抗は、17Ω/sqであって、成膜直後のIZO膜は、X線回析(XRD)にてアモルファスであることを確認した。そして、周知のフォトリソグラフィー法とウェットエッチング法により、実施例1のITOと同様にp型GaNコンタクト層27上の正極の形成領域にのみにIZO膜を設け、正極とした。
また、実施例22においては、接合層110を、ベタ膜状ではなく、ドット状に積層した。
さらにウェットエッチングによるパターニング後、RTAアニール炉を用いて、700℃の温度でNガス雰囲気の熱処理を行ない、350〜600nmの波長領域において成膜直後よりも高い光透過率を示すIZO膜を得た。シート抵抗は10Ω/sqであった。また、熱処理後のX線回析(XRD)の測定では、六方晶構造のIn23結晶からなるX線のピークが検出されており、IZO膜が六方晶構造で結晶化していることが確認された。
そして、実施例1の場合と同様にして、実施例2〜比較例5の発光素子について、順方向電圧、発光出力、ボンディングパッド電極の反射率及びボンディング不良数を測定した。結果を表2に示す。
Figure 0005522032
Figure 0005522032
表1及び表2に示すように、実施例1〜12、及び18〜22では、発光出力、反射率、ボンディング不良数及び高温高湿度試験での不良数(100個中の不良数)がいずれも良好であった。
一方、比較例1では、接合層がないためにボンディング不良数や高温高湿度試験での不良数がそれぞれ100個と多く、比較例2では反射率が55%と低めであり、比較例3では接合層の厚みが0.5nmと薄いためにボンディング不良数が50個、高温高湿度試験での不良数が65個であり、比較例4では接合層がSiOからなるためにボンディング不良数が50000個とかなり多めであり、比較例5では透光性電極の材質がAuのために発光出力が10mWと低めであった。

Claims (13)

  1. 基板と、 前記基板上に形成されてなる発光層を含む積層半導体層と、
    前記積層半導体層の上面に形成された透光性電極と、
    前記透光性電極上に形成された接合層及びボンディングパッド電極とを具備する半導体発光素子であって、
    前記ボンディングパッド電極は、透光性電極側から順次積層された金属反射層とボンディング層とを含む積層構造からなり、
    前記金属反射層は、Ag、Al、Ru、Rh、Pd、Os、Ir、Ptからなる群から選択される1種の金属または当該金属を含む合金からなり、
    前記接合層が、Cr、Co、Nb、Ta、Ni、TiN、TaNからなる群から選択される少なくとも一種からなり、厚みが10Å以上400Å以下の範囲の薄膜であるものである半導体発光素子。
  2. 前記接合層の厚みが50Å以上400Å以下の範囲の薄膜である請求項1に記載の半導体発光素子。
  3. 前記ボンディングパッド電極の全部が、前記接合層上に積層されている請求項1または2に記載の半導体発光素子。
  4. 前記ボンディングパッド電極の一部が前記接合層上に積層され、
    前記ボンディングパッド電極の残部が前記透光性電極上に接合されている請求項1または2に記載の半導体発光素子。
  5. 前記接合層が、Cr、Co、Ni、TaNからなる群から選択される少なくとも一種からなるものである請求項1または2に記載の半導体発光素子。
  6. 前記ボンディングパッド電極の素子発光波長における光反射率が60%以上である請求項1または2に記載の半導体発光素子。
  7. 前記透光性電極が、透光性の導電性材料から構成され、
    当該透光性の導電性材料が、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ce、Sn、Niからなる群から選択される一種を含む導電性の酸化物、硫化亜鉛または硫化クロムである請求項1または2に記載の半導体発光素子。
  8. 前記積層半導体層が、前記基板側から、n型半導体層、前記発光層、p型半導体層の順に積層されてなり、
    前記p型半導体層及び前記発光層の一部が除去されて前記n型半導体層の一部が露出され、露出された前記n型半導体層にn型電極が積層されるとともに、
    前記p型半導体層の残部の上面に前記透光性電極、前記接合層及び前記ボンディングパッド電極が積層されている請求項1または2に記載の半導体発光素子。
  9. 前記積層半導体層が、窒化ガリウム系半導体を主体として構成されている請求項1乃至請求項の何れか一項に記載の半導体発光素子。
  10. 基板上に、発光層を含む積層半導体層を形成する工程と、
    透光性電極を形成する工程と、
    接合層を形成する工程と、
    ボンディングパッド電極を形成する工程とを含む半導体発光素子の製造方法であって、
    前記透光性電極を形成する工程が透光性電極用材料を結晶化させる工程を含み、
    前記接合層が、Al、V、Cr、Mn、Co、Zn、Ge、Nb、Mo、Ru、Ta、W、Re、Rh、Ir、Ni、TiN、TaNからなる群から選択される少なくとも一種からなり、厚みが10Å以上400Å以下の範囲の薄膜である半導体発光素子の製造方法。
  11. 前記透光性電極を形成する工程の後に、前記接合層を形成する工程及び前記ボンディングパッド電極を形成する工程が行われる請求項10に記載の半導体発光素子の製造方法。
  12. 前記ボンディングパッド電極を形成する工程は、金属反射層を形成する工程及びボンディング層を形成する工程を含み、
    前記透光性電極を形成する工程の後に、前記接合層を形成する工程、前記金属反射層を形成する工程、及び前記ボンディング層を形成する工程が行なわれ、
    前記金属反射層がAg、Al、Ru、Rh、Pd、Os、Ir、Ptからなる群から選択される1種の金属または当該金属を含む合金からなる請求項11に記載の半導体発光素子の製造方法。
  13. 前記接合層が、Cr、Co、Ni、TaNからなる群から選択される少なくとも一種からなるものである請求項11または12に記載の半導体発光素子の製造方法。
JP2010502893A 2008-03-13 2009-03-13 半導体発光素子及びその製造方法 Active JP5522032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010502893A JP5522032B2 (ja) 2008-03-13 2009-03-13 半導体発光素子及びその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008064716 2008-03-13
JP2008064716 2008-03-13
JP2008117866 2008-04-28
JP2008117866 2008-04-28
PCT/JP2009/054873 WO2009113659A1 (ja) 2008-03-13 2009-03-13 半導体発光素子及びその製造方法
JP2010502893A JP5522032B2 (ja) 2008-03-13 2009-03-13 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009113659A1 JPWO2009113659A1 (ja) 2011-07-21
JP5522032B2 true JP5522032B2 (ja) 2014-06-18

Family

ID=41065320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010502893A Active JP5522032B2 (ja) 2008-03-13 2009-03-13 半導体発光素子及びその製造方法

Country Status (5)

Country Link
US (1) US20110018022A1 (ja)
JP (1) JP5522032B2 (ja)
KR (1) KR101221281B1 (ja)
CN (1) CN101971368A (ja)
WO (1) WO2009113659A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986518B1 (ko) 2008-06-16 2010-10-07 엘지이노텍 주식회사 반도체 발광소자
USPP22761P2 (en) 2010-04-23 2012-05-29 Spring Meadow Nursery, Inc. Potentilla plant named ‘White Lady’
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
KR101081166B1 (ko) * 2009-09-23 2011-11-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP5526712B2 (ja) * 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
JPWO2011071100A1 (ja) 2009-12-11 2013-04-22 豊田合成株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
JP5780242B2 (ja) * 2010-12-08 2015-09-16 日亜化学工業株式会社 窒化物系半導体発光素子
US8476649B2 (en) 2010-12-16 2013-07-02 Micron Technology, Inc. Solid state lighting devices with accessible electrodes and methods of manufacturing
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
KR101832165B1 (ko) * 2011-11-15 2018-02-26 엘지이노텍 주식회사 발광소자
KR101872735B1 (ko) 2011-11-15 2018-08-02 엘지이노텍 주식회사 발광소자 패키지
KR101969334B1 (ko) 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
US20140203322A1 (en) * 2013-01-23 2014-07-24 Epistar Corporation Transparent Conductive Structure, Device comprising the same, and the Manufacturing Method thereof
JP2014165337A (ja) 2013-02-25 2014-09-08 Rohm Co Ltd 発光素子、発光素子パッケージおよび発光素子の製造方法
CN103311398A (zh) * 2013-05-22 2013-09-18 上海蓝光科技有限公司 具有电极过渡层的led芯片及其制造方法
CN103594576B (zh) * 2013-10-22 2016-06-29 溧阳市东大技术转移中心有限公司 一种发光器件
KR101561198B1 (ko) * 2013-11-12 2015-10-19 주식회사 세미콘라이트 반도체 발광소자
JP6191453B2 (ja) * 2013-12-27 2017-09-06 日亜化学工業株式会社 発光装置
CN104681678B (zh) * 2015-02-06 2017-08-25 扬州乾照光电有限公司 一种双反射镜结构的发光二极管及其制造方法
CN105932133B (zh) * 2016-04-29 2018-08-14 湘能华磊光电股份有限公司 一种高亮度led芯片及其制备方法
CN106025013A (zh) * 2016-07-28 2016-10-12 合肥彩虹蓝光科技有限公司 一种高亮度led芯片的制备方法
CN206360623U (zh) * 2016-10-21 2017-07-28 亿丰综合工业股份有限公司 一种梯带以及具有该梯带的百叶窗帘
JP2019114650A (ja) * 2017-12-22 2019-07-11 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP7345261B2 (ja) * 2019-02-26 2023-09-15 ローム株式会社 電極構造および半導体発光装置
CN113257973B (zh) * 2020-12-07 2022-05-27 南昌大学 一种具有p面反射电极结构的深紫外led及其制备方法
CN115172561A (zh) * 2021-07-22 2022-10-11 厦门三安光电有限公司 发光二极管及其制备方法
CN113838953A (zh) * 2021-09-26 2021-12-24 湘能华磊光电股份有限公司 一种简易共晶的led芯片结构及其制作方法
CN115064628B (zh) * 2022-08-17 2023-01-06 泉州三安半导体科技有限公司 倒装发光二极管及发光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066903A (ja) * 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
JP2006324511A (ja) * 2005-05-19 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2007287845A (ja) * 2006-04-14 2007-11-01 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法およびランプ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977566A (en) * 1996-06-05 1999-11-02 Kabushiki Kaisha Toshiba Compound semiconductor light emitter
KR100458164B1 (ko) * 2002-03-20 2004-11-26 학교법인 포항공과대학교 탄탈을 포함하는 오믹 전극 및 이를 형성하기 위한 적층구조와 반도체 소자 및 이들의 제조 방법
JP2004111623A (ja) * 2002-09-18 2004-04-08 Toyoda Gosei Co Ltd 発光装置
US20050082575A1 (en) * 2002-10-29 2005-04-21 Lung-Chien Chen Structure and manufacturing method for GaN light emitting diodes
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
CN100590898C (zh) * 2004-07-29 2010-02-17 昭和电工株式会社 用于半导体发光器件的正电极
TWI322461B (en) * 2004-08-30 2010-03-21 Prime View Int Co Ltd Method of fabricating poly-crystal ito thin film and poly-crystal ito electrode
US7042018B2 (en) * 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
JP2006253298A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置
US20070272930A1 (en) * 2006-05-26 2007-11-29 Huan-Che Tseng Light-emitting diode package
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066903A (ja) * 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
JP2006324511A (ja) * 2005-05-19 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2007287845A (ja) * 2006-04-14 2007-11-01 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法およびランプ

Also Published As

Publication number Publication date
WO2009113659A1 (ja) 2009-09-17
US20110018022A1 (en) 2011-01-27
CN101971368A (zh) 2011-02-09
JPWO2009113659A1 (ja) 2011-07-21
KR20100133997A (ko) 2010-12-22
KR101221281B1 (ko) 2013-01-11

Similar Documents

Publication Publication Date Title
JP5522032B2 (ja) 半導体発光素子及びその製造方法
TWI528588B (zh) 半導體發光元件及半導體發光裝置
JP5533675B2 (ja) 半導体発光素子
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
JP5265090B2 (ja) 半導体発光素子およびランプ
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
KR101201035B1 (ko) 반도체 발광 소자 및 그 제조 방법, 램프
JP5526712B2 (ja) 半導体発光素子
TWI472055B (zh) 化合物半導體發光元件及其製造方法、化合物半導體發光元件用導電型透光性電極、燈、電子機器以及機械裝置
US8884329B2 (en) Semiconductor light-emitting element, electrode structure and light-emitting device
WO2010073539A1 (ja) 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2006066903A (ja) 半導体発光素子用正極
JP2011066073A (ja) 半導体発光素子
JP5434288B2 (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器
JP5515431B2 (ja) 半導体発光素子、その電極並びに製造方法及びランプ
JP2002314131A (ja) 透光性電極及びその製造方法並びにそれを用いたiii族窒化物半導体発光素子
JP2010232642A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP5246079B2 (ja) 半導体素子の製造方法
JP2010147097A (ja) 半導体素子および半導体素子の製造方法
JP5057774B2 (ja) 発光素子及び照明装置
JP2009246275A (ja) Iii族窒化物半導体発光素子及びランプ
JP2002313749A (ja) 発光素子用n型電極及びその製造方法並びにそれを用いたIII族窒化物半導体発光素子
JP2010141262A (ja) 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R150 Certificate of patent or registration of utility model

Ref document number: 5522032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150