JP5201566B2 - 化合物半導体発光素子及びその製造方法 - Google Patents

化合物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5201566B2
JP5201566B2 JP2006333582A JP2006333582A JP5201566B2 JP 5201566 B2 JP5201566 B2 JP 5201566B2 JP 2006333582 A JP2006333582 A JP 2006333582A JP 2006333582 A JP2006333582 A JP 2006333582A JP 5201566 B2 JP5201566 B2 JP 5201566B2
Authority
JP
Japan
Prior art keywords
izo film
compound semiconductor
gallium nitride
semiconductor light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006333582A
Other languages
English (en)
Other versions
JP2008147459A (ja
Inventor
修大 福永
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006333582A priority Critical patent/JP5201566B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to PCT/JP2007/073989 priority patent/WO2008072681A1/ja
Priority to EP07850520.3A priority patent/EP2096684B1/en
Priority to US12/095,175 priority patent/US7972952B2/en
Priority to CN2007800380511A priority patent/CN101523626B/zh
Priority to KR1020097007418A priority patent/KR101087601B1/ko
Priority to TW096146953A priority patent/TWI392113B/zh
Publication of JP2008147459A publication Critical patent/JP2008147459A/ja
Priority to US13/114,113 priority patent/US20110220872A1/en
Application granted granted Critical
Publication of JP5201566B2 publication Critical patent/JP5201566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Description

本発明は化合物半導体発光素子、特に窒化ガリウム系化合物半導体発光素子に関し、優れた発光出力を有する化合物半導体発光素子及びその製造方法に関する。
従来から、化合物半導体発光素子の一例としてｐｎ接合型の発光ダイオード（ＬＥＤ）が周知である。例えば、導電性のリン化ガリウム（ＧａＰ）単結晶を基板上にエピタキシャル成長させたＧａＰ層を発光層として利用したＧａＰ系ＬＥＤが知られている。また、砒化アルミニウム・ガリウム混晶（組成式ＡｌXＧａYＡｓ：０≦Ｘ，Ｙ≦１でＸ＋Ｙ＝１）やリン化アルミニウム・ガリウム・インジウム混晶（組成式ＡｌXＧａYＩｎZＰ：０≦Ｘ，Ｙ，Ｚ≦１でＸ＋Ｙ＋Ｚ＝１）を発光層とする、赤色帯、橙黄色帯から緑色帯ＬＥＤがある。また、窒化ガリウム・インジウム（組成式ＧａαＩｎβＮ：０≦α，β≦１、α＋β＝１）等の窒化ガリウム系化合物半導体層を発光層とする、近紫外帯、青色帯または緑色帯の短波長ＬＥＤが知られている。
上記の例えば、ＡｌXＧａYＩｎZＰ系ＬＥＤにあって、導電性のｎ型またはｐ型の発光層は、導電性のｐ型またはｎ型の砒化ガリウム（ＧａＡｓ）単結晶を基板として、その上に形成される。また、青色ＬＥＤでは、電気絶縁性のサファイア（α−Ａｌ2Ｏ3単結晶）等の単結晶が基板として利用されている。また、短波長ＬＥＤには、立方晶（３Ｃ結晶型）或いは六方晶（４Ｈまたは６Ｈ結晶型）の炭化珪素（ＳｉＣ）も基板として利用されている。これらの基板上に半導体層を積層させた半導体ウェハに例えば第１導伝型透明電極と第２導伝型電極を設けて発光素子を形成している。
特に窒化ガリウム系化合物半導体発光素子の場合、サファイア単結晶をはじめとして、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって窒化ガリウム系化合物半導体が形成される。
窒化ガリウム系化合物半導体発光素子の特徴として、横方向への電流拡散が小さいことがある。そのために、電極直下の半導体にしか電流が注入されず、発光層で発光した光は電極にさえぎられて外部に取り出されない。そこで、この窒化ガリウム系化合物半導体発光素子では、通常、正極として透明電極が用いられ、正極を通して光が取り出される。
透明電極にはＮｉ／ＡｕやＩＴＯのような周知の導電材料が用いられる。近年では、透光性に優れることから、Ｉｎ2Ｏ3やＺｎＯ等を主成分とする酸化物系の透明電極を利用することが、例えば特開２００５−１２３５０１号公報で提案されている。透明電極として最も利用されているＩＴＯは、Ｉｎ2Ｏ3に５〜２０質量％のＳｎＯ2をドーピングすることで、２×１０-4Ωｃｍ以下の低比抵抗の導電酸化膜を得ることができる。
また、光取出し効率を向上させるために、光取出し面に凹凸加工を設けることが例えば特開２０００−１９６１５２号工法等に提案されている。低抵抗のＩＴＯは成膜直後に微結晶を形成しており、ＩＴＯに凹凸加工を設けるには、塩化第二鉄（ＦｅＣｌ3）水溶液や塩酸（ＨＣｌ）などのエッチング液を使う必要がある。このような強酸を使用したウェットエッチングでは、エッチング速度が早いため制御が難しく、ＩＴＯのエッジ部分にバリが発生しやすい。また、オーバーエッチングが生じやすく、歩留まりが低くなる。
上記のような問題の解決策として、特開平０８−２１７５７８号公報に記載のＩＺＯ導電膜を使用することができる。スパッタ法により成膜されたＩＺＯ膜はアモルファス（非晶質）であるため、上記のような強酸を使用せずに比較的緩やかにエッチングすることが可能である。そのため、上記に示したエッチングによるバリやオーバーエッチングが発生しにくい。さらに、発光素子の出力向上のための微細加工も容易に実施することができる。
しかしながら、アモルファスのＩＺＯ膜は、熱処理を施したＩＴＯ膜に比べて透光性で劣るために発光素子の出力が低い。また、ｐ型ＧａＮ層との接触抵抗が高いため素子の駆動電圧が高いといった問題がある。さらに、アモルファスであることから耐水性・耐薬品性に劣っており、ＩＺＯ膜成膜後の製造工程での歩留まりが減少し、また、素子の信頼性が低下してしまうといった問題も生じる。
特開２００５−１２３５０１号公報 特開２０００−１９６１５２号公報 特開平０８−２１７５７８号公報
本発明は上述の問題に鑑みてなされたものであり、製造工程での歩留まりの良好な、優れた発光出力を有する化合物半導体発光素子およびその製造方法を提供することを目的とする。
本発明者等は、上記課題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下の発明を提供する。
（１）基板上に、化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導体層が、ｎ型半導体層とｐ型半導体層が発光層を挟むように積層され、第１導伝型透明電極と第２導伝型電極を備えた発光素子において、該第１導伝型透明電極がビクスバイト(Bixbyite)構造のＩｎ2Ｏ3結晶を含むＩＺＯ膜からなることを特徴とする化合物半導体発光素子。
（２）ＩＺＯ膜中のＺｎＯ含有量が１〜２０質量％である上記１項に記載の化合物半導体発光素子。
（３）ＩＺＯ膜の厚さが３５ｎｍ〜１０μｍである上記１または２項に記載の化合物半導体発光素子。
（４）ＩＺＯ膜の表面に凹凸加工がなされている上記１〜３項のいずれか一項に記載の化合物半導体発光素子。
（５）ＩＺＯ膜の表面に複数個の独立した凹部が形成されている上記４項に記載の化合物半導体発光素子。
（６）凹部の合計面積がＩＺＯ膜全体の１／４〜３／４である上記４または５項に記載の化合物半導体発光素子。
（７）凹部におけるＩＺＯ膜の厚さが凸部におけるＩＺＯ膜の厚さの１／２以下である上記４〜６項のいずれか一項に記載の化合物半導体発光素子。
（８）化合物半導体が窒化ガリウム系化合物半導体である上記１〜７項のいずれか一項に記載の化合物半導体発光素子。
（９）ｎ型半導体層、発光層およびｐ型半導体層がこの順序で積層され、第１導伝型透明電極および第２導伝型電極がそれぞれｐ型半導体層およびｎ型半導体層に設けられている上記８項に記載の化合物半導体発光素子。
（１０）下記の（ａ）〜（ｄ）の工程を含むことを特徴とする化合物半導体発光素子の製造方法。
（ａ）基板上に、化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導体層を、ｎ型半導体層とｐ型半導体層が発光層を挟むように積層して、半導体ウェハを作製する工程、
（ｂ）該半導体ウェハにアモルファス状のＩＺＯ膜を積層する工程、
（ｃ）該アモルファス状のＩＺＯ膜をエッチングする工程、および
（ｄ）エッチングされた該アモルファス状のＩＺＯ膜を結晶化する工程。
（１１）アモルファス状のＩＺＯ膜を積層する工程がスパッタリング法によってなされる上記１０項に記載の化合物半導体発光素子の製造方法。
（１２）アモルファス状のＩＺＯ膜を結晶化する工程が熱処理によってなされる上記１０または１１項に記載の化合物半導体発光素子の製造方法。
（１３）熱処理温度が５００〜１０００℃である上記１２項に記載の化合物半導体発光素子の製造方法。
（１４）熱処理温度が７００〜９００℃である上記１３項に記載の化合物半導体発光素子の製造方法。
（１５）化合物半導体が窒化ガリウム系化合物半導体である上記１０〜１４項のいずれか一項に記載の化合物半導体発光素子の製造方法。
（１６）ｎ型半導体層、発光層およびｐ型半導体層がこの順序で積層され、アモルファス状のＩＺＯ膜がｐ型半導体層上に積層されている上記１５項に記載の化合物半導体発光素子の製造方法。
（１７）上記１０〜１６項のいずれか一項に記載の製造方法によって製造された化合物半導体発光素子。
（１８）ビクスバイト(Bixbyite)構造のＩｎ2Ｏ3結晶を含むＩＺＯ膜からなることを特徴とする化合物半導体発光素子用透光性電極。
（１９）上記１〜９および１７項のいずれか一項に記載の化合物半導体発光素子からなるランプ。
（２０）上記１９項に記載のランプが組み込まれている電子機器。
（２１）上記２０項に記載の電子機器が組み込まれている機械装置。
本発明によれば、エッチング性に優れたアモルファスのＩＺＯ膜を用いることで、製造工程での歩留まりの良好な化合物半導体発光素子を作製できる。また、ＩＺＯ膜は熱処理等によりアモルファス状態から結晶を含む構造へ転移させることが可能である（以下、「結晶化」と呼ぶ）。結晶化したＩＺＯ膜はアモルファスのＩＺＯ膜よりも透光性に優れているため、エッチング処理後にＩＺＯ膜を結晶化することで、発光出力の高い化合物半導体発光素子が得られる。
発光素子を構成する化合物半導体としては、例えばサファイア基板或いは炭化珪素またはシリコン基板等上に設けられたＡｌXＧａYＩｎZＮ1-aＭa（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素とは別の第Ｖ族元素を表し、０≦ａ＜１である。）等のＩＩＩ族窒化物半導体層がある。また、砒化ガリウム（ＧａＡｓ）単結晶基板上に設けたＡｌXＧａYＡｓ（０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）層やＡｌXＧａYＩｎZＰ（０≦Ｘ，Ｙ，Ｚ≦１，Ｘ＋Ｙ＋Ｚ＝１）層等がある。また、ＧａＰ基板上に設けたＧａＰ層がある。特に、横方向への電流拡散が小さいＩＩＩ族窒化物半導体の一種である窒化ガリウム系化合物半導体は本発明の効果が顕著である。
これらの化合物半導体層は、目的とする機能に基づき、基板上に適所に配置されているべきである。例えば、ダブルヘテロ（二重異種）接合構造の発光部を構成するには、発光層の上下の両表面側にｎ型とｐ型の化合物半導体層を配置する。そして、駆動電流を供給するために、第１導伝型電極と第２導伝型電極が適所に配置される。本発明は、この第１導伝型電極として、ビクスバイト(Bixbyite)構造のＩｎ2Ｏ3結晶を含むＩＺＯ膜からなる透明電極を用いることを特徴としている。
以下に、本発明の半導体発光素子の一実施形態である窒化ガリウム系化合物半導体発光素子を例にとり、図１〜１０を適宜参照しながら詳細に説明する。しかし、本発明は窒化ガリウム系化合物半導体発光素子に限定されるものではなく、上述の各種化合物半導体を用いた発光素子に適用可能である。
図１は本発明の半導体発光素子の一例を模式的に示した断面図であり、図２は、図１に示す半導体発光素子を模式的に示した平面図である。
図１に示す半導体発光素子１はフェイスアップ型の発光素子であり、基板１１上に、窒化ガリウム系化合物半導体層を構成するｎ型半導体層１２と、発光層１３と、ｐ型半導体層とが積層され、ｐ型半導体層上にＩＺＯ膜からなる第１導伝型電極である正極１５（透明電極）が積層され、概略構成されている。正極１５上の一部には、正極ボンディングパッド１６が形成されている。また、ｎ型半導体層上の第２導伝型電極（負極）形成領域には、ボンディングパッドの負極１７が形成されている。
以下に、本発明の窒化ガリウム系化合物半導体発光素子の各構成について記述する。
「基板」
基板１１には、サファイア単結晶（Ａｌ2Ｏ3；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ2Ｏ4）、ＺｎＯ単結晶、ＬｉＡｌＯ2単結晶、ＬｉＧａＯ2単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶およびＺｒＢ2などのホウ化物単結晶などの公知の基板材料を何ら制限なく用いることができる。
なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
「窒化ガリウム系化合物半導体層」
ｎ型半導体層１２、発光層１３、およびｐ型半導体層１４としては、各種構造のものが周知であり、これら周知のものを何ら制限なく用いることができる。特に、ｐ型半導体層はキャリア濃度が一般的な濃度のものを用いれば良く、比較的キャリア濃度の低い、例えば１×１０17ｃｍ-3程度のｐ型半導体層に対しても、本発明で用いるＩＺＯ膜の正極１５を適用することができる。
また、窒化ガリウム系化合物半導体として、一般式ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体が周知であり、本発明におけるｎ型半導体層、発光層およびｐ型半導体層を構成する窒化ガリウム系化合物半導体としても、一般式ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
これらの窒化ガリウム系化合物半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、など窒化ガリウム系化合物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ2）または窒素（Ｎ2）、Ｇａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｎ源としてアンモニア（ＮＨ3）、ヒドラジン（Ｎ2Ｈ4）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ4）またはジシラン（Ｓｉ2Ｈ6）を、Ｇｅ原料としてゲルマン（ＧｅＨ4）または有機ゲルマニウム化合物を用い、ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）2Ｍｇ）を用いる。
このような窒化ガリウム系化合物半導体を基板上に積層させた半導体ウェハの一例として、図３に示すような積層体構造を有した窒化ガリウム系化合物半導体ウェハ２０のように、サファイアからなる基板２１上に、ＡｌＮからなる図示略のバッファ層を積層して、順次、ＧａＮ下地層２２、ｎ型ＧａＮコンタクト層２３、ｎ型ＡｌＧａＮクラッド層２４、ＩｎＧａＮからなる発光層２５、ｐ型ＡｌＧａＮクラッド層２６、ｐ型ＧａＮコンタクト層２７を積層したものを用いることができる。
「正極（ＩＺＯ膜）」
ｐ型半導体層１４上には、正極１５としてビクスバイト(Bixbyite)構造のＩｎ2Ｏ3結晶を含むＩＺＯ膜が成膜される。ＩＺＯ膜はｐ型半導体層の直上、あるいはｐ型半導体層の上に金属層などを介して形成される。ＩＺＯ膜とｐ型半導体層との間に金属層を挟んだ場合には、発光素子の駆動電圧を低減させることができるが、光透過率が減少して出力を低下させてしまう。したがって、発光素子の用途などに応じて駆動電圧と出力のバランスを取り、ＩＺＯ膜とｐ型半導体層との間に金属層などを挟むかどうか適宜判断される。ここでの金属層としては、ＮｉやＮｉ酸化物、Ｐｔ、Ｐｄ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓなどからなるものを用いることが好ましい。
また、ＩＺＯ膜としては、比抵抗が最も低くなる組成を使用することが好ましい。例えば、ＩＺＯ中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましい。１０質量％であると特に好ましい。
また、ＩＺＯ膜の膜厚は、低比抵抗、高光透過率を得ることができる３５ｎｍ〜１００００ｎｍ（１０μｍ）の範囲であることが好ましい。さらに、生産コストの観点から、ＩＺＯ膜の膜厚は１０００ｎｍ（１μｍ）以下であることが好ましい。
次に、ＩＺＯ膜の形成方法について例を挙げて説明する。
まず、ｐ型半導体層１４上の全域に、アモルファス状態のＩＺＯ膜を形成する。ＩＺＯ膜の成膜方法としては、アモルファス状態のＩＺＯ膜を形成することが可能な方法であれば、薄膜の成膜に使用される周知の如何なる方法を用いても良い。例えば、スパッタ法や真空蒸着法などの方法を用いて成膜することができるが、真空蒸着法に比べて、成膜時に発生するパーティクルやダストなどが少ないスパッタ法を用いるとさらに良い。スパッタ法を用いる場合、Ｉｎ2Ｏ3ターゲットとＺｎＯターゲットをＲＦマグネトロンスパッタ法により公転成膜することで成膜することが可能であるが、より成膜速度を高くするためには、ＩＺＯターゲットをＤＣマグネトロンスパッタ法にて成膜すると良い。また、ｐ型半導体層１４へのプラズマによるダメージを軽減するために、スパッタの放電出力は１０００Ｗ以下であることが好ましい。
このようにして成膜されたアモルファス状態のＩＺＯ膜は、ｐ型半導体層１４上の正極１５を形成する領域である正極形成領域を除く領域が、周知のフォトリソグラフィー法及びエッチングを用いることによりパターニングされ、図２に示すように、正極形成領域にのみ形成された状態となる。
ＩＺＯ膜のパターニングは、後述の熱処理工程を行なう前に行なうことが望ましい。熱処理により、アモルファス状態のＩＺＯ膜は結晶化されたＩＺＯ膜となるため、アモルファス状態のＩＺＯ膜と比較してエッチングが難しくなる。これに対し、熱処理前のＩＺＯ膜は、アモルファス状態であるため、周知のエッチング液を用いて容易に精度良くエッチングすることが可能である。例えば、ＩＴＯ−０７Ｎエッチング液（関東化学社製）を使用した場合、およそ４０ｎｍ／ｍｉｎのエッチング速度でエッチングすることができ、バリやオーバーエッチングはほとんど生じない。
また、アモルファス状態のＩＺＯ膜のエッチングは、ドライエッチング装置を用いて行なっても良い。このとき、エッチングガスにはＣｌ2、ＳｉＣｌ4、ＢＣｌ3等を用いることができる。
アモルファス状態のＩＺＯ膜は、前述のフォトリソグラフィー法とエッチングを用いてＩＺＯ膜表面に凹凸加工を形成することが可能である。例えば、ＩＴＯ−０７Ｎエッチング液を使用した場合、１分間のエッチング時間で４０ｎｍの深さの凹凸を形成することができる。
このエッチングを用いた凹凸加工は、窒化ガリウム系化合物半導体発光素子の発光出力を向上させることができる。凹凸加工により発光出力が向上する原因としては、１．透明電極の薄膜化による光透過率の向上、２．凹凸加工による光取り出し面積（ＩＺＯ膜表面積）の増加、３．透明電極表面での全反射の低減等が考えられる。
凹凸加工の形状には、上述の１〜３の理由により、どのような形状であっても出力向上効果がある。特に、凹凸側面の面積を大きくすることができることから、図４及び図５に示すようなドット形状がより好ましい。
一般的に透明電極は、膜厚を厚くするほどシート抵抗が低く、電極内を流れる電流が電極の全領域に拡散しやすいため、凸部に電流が流れやすいような凹凸形状にすることが良い。したがって、ドット形状には図５のような独立した凸部が存在する形状よりも、図４のような独立した凹部が存在する形状がより好ましい。また、凹部の面積が凸部の面積の１／４以下であると発光出力向上効果が小さく、３／４以上であると電流が拡散しにくくなり駆動電圧が上昇してしまうため、凹部の面積は凸部の面積の１／４〜３／４であることが好ましい。
凹凸の側面からの光の取り出しを大きくするため、凹部の膜厚は凸部の膜厚の１／２以下であることが好ましい。ただし、凹部のＩＺＯ膜を完全にエッチングした場合、すなわち、ＩＺＯ膜の凹部の膜厚が０ｎｍである場合、ＩＺＯ膜を介さずにｐ型ＧａＮ層からの光を取り出すことができるため、出力向上には有効である。また、ＩＺＯ膜のパターニングと同じエッチング時間で処理する事が可能であるため、ＩＺＯ膜のパターニングと凹凸加工を同時に行なうことができ、製造工程を短くすることもできる。しかしながら、凹部のＩＺＯ膜を完全にエッチングした場合、ＩＺＯ膜とｐ型半導体層との接触面積が減少し発光素子の駆動電圧が上昇することがある。したがって、発光素子の駆動電圧よりも発光出力を優先する場合にのみ、凹部の膜厚が０ｎｍのＩＺＯ膜を用いると良い。
凹凸加工には、前述のパターニングと同様にフォトリソグラフィー法を何ら制限なく用いることができるが、さらに発光出力を向上させたい場合には、ｇ線やｉ線のステッパ、ナノインプリント装置、レーザー露光装置、ＥＢ（エレクトロンビーム）露光装置等を用いてより小さな凹凸を形成すると良い。
ＩＺＯ膜の凹凸加工は、ＩＺＯ膜のパターニングと同様に、後述の熱処理工程を行なう前に行なうことが望ましい。
アモルファス状態のＩＺＯ膜は、例えば５００℃〜１０００℃の熱処理を行なうことによって、結晶化したＩＺＯ膜とする（熱処理工程）。結晶化されたＩＺＯ膜とすることで、窒化ガリウム系化合物半導体発光素子の発光波長における光の透過率を向上させることができる。特に、３８０ｎｍ〜５００ｎｍの波長領域において、光透過率の向上が大きい。結晶化したＩＺＯ膜は前述したようにエッチングし難いので、上述のエッチング処理の後に熱処理することが好ましい。
また、ＩＺＯ膜の熱処理は、Ｏ2を含まない雰囲気で行なうことが望ましく、Ｏ2を含まない雰囲気としては、Ｎ2雰囲気などの不活性ガス雰囲気や、またはＮ2などの不活性ガスとＨ2の混合ガス雰囲気などを挙げることができ、Ｎ2雰囲気、またはＮ2とＨ2の混合ガス雰囲気とすることが望ましい。後述の実験例１から明らかな如く、ＩＺＯ膜の熱処理をＮ2雰囲気、またはＮ2とＨ2の混合ガス雰囲気中で行なうと、ＩＺＯ膜を結晶化させるとともに、ＩＺＯ膜のシート抵抗を効果的に減少させることが可能である。特に、ＩＺＯ膜のシート抵抗を減少させたい場合は、ＩＺＯ膜の熱処理をＮ2とＨ2の混合ガス雰囲気中で行なうと良い。混合ガス雰囲気中におけるＮ2とＨ2の比率は、１００：１〜１：１００が好ましい。
これに対し、例えば、Ｏ2を含む雰囲気で熱処理を行なうと、ＩＺＯ膜のシート抵抗が増加してしまう。Ｏ2を含む雰囲気で熱処理を行なうと、ＩＺＯ膜のシート抵抗が増加するのは、ＩＺＯ膜中の酸素空孔が減少するためであると考えられる。ＩＺＯ膜が導電性を示すのは、酸素空孔がＩＺＯ膜中に存在することによりキャリアとなる電子を発生させているためである。キャリア電子の発生源である酸素空孔が熱処理によって減少することで、ＩＺＯ膜のキャリア濃度が減り、シート抵抗が高くなっていると考えられる。
ＩＺＯ膜の熱処理温度は、５００℃〜１０００℃が好ましい。５００℃未満の温度で熱処理を行なった場合、ＩＺＯ膜を十分に結晶化できない恐れが生じ、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。１０００℃を超える温度で熱処理を行なった場合には、ＩＺＯ膜は結晶化されているが、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。また、１０００℃を超える温度で熱処理を行なった場合、ＩＺＯ膜の下にある半導体層を劣化させる恐れもある。
また、アモルファス状態のＩＺＯ膜を結晶化させた場合、成膜条件や熱処理条件などが異なるとＩＺＯ膜中の結晶構造が異なる。例えば、後述の実験例２から明らかな如く、７００℃〜１０００℃の温度で熱処理を行なった場合に、ＩＺＯ膜中にビクスバイト構造のＩｎ2Ｏ3結晶を含んでいることがＸ線回折（ＸＲＤ）の結果からわかる。ビクスバイト構造のＩｎ2Ｏ3結晶を含んだＩＺＯ膜を透明電極として使用した場合、アモルファス状態のＩＺＯ膜を使用した場合よりも窒化ガリウム系化合物半導体発光素子の駆動電圧が低い。そのため、結晶化したＩＺＯ膜中にはビクスバイト構造のＩｎ2Ｏ3結晶を含んでいることが好ましい。ＩＺＯ膜中にビクスバイト構造のＩｎ2Ｏ3結晶を含んでいることで、窒化ガリウム系化合物半導体発光素子の駆動電圧が低くなる原因は明らかではないが、ビクスバイト構造のＩｎ2Ｏ3結晶を含んでいることで、ｐ型半導体層との接触界面における接触抵抗が小さくなったためであると考えられる。
ＩＺＯ膜中にビクスバイト構造のＩｎ2Ｏ3結晶を含むためにはＩＺＯ膜に熱処理を行なうと良いが、熱処理の条件はＩＺＯ膜の成膜方法や組成によって異なる。例えば、ＩＺＯ膜中の亜鉛（Ｚｎ）濃度を減らすと結晶化温度が低くなるため、より低温の熱処理でビクスバイト構造のＩｎ2Ｏ3結晶を含むＩＺＯ膜とすることができる。
なお、本実施形態においては、ＩＺＯ膜を結晶化させるために熱処理を用いているが、本発明の窒化ガリウム系化合物半導体発光素子においては、ＩＺＯ膜を結晶化させることができれば如何なる方法を用いてもよく、例えば、ＲＴＡアニール炉を用いる方法、レーザーアニールを行なう方法、電子線照射を行なう方法などを用いても構わない。
また、熱処理によって結晶化したＩＺＯ膜は、アモルファス状態のＩＺＯ膜に比べて、ｐ型半導体層１４や正極ボンディングパッド１６との密着性が良いため、発光素子の製造過程等における剥がれによる収率低下も防ぐことができる。また、結晶化されたＩＺＯ膜は、アモルファス状態のＩＺＯ膜と比べて、空気中の水分との反応が少なく、酸などの耐薬品性に優れるため、長時間の耐久試験での特性劣化も小さく、好ましい。
「負極」
負極１７は、ＩＺＯ膜の熱処理後、図１に示すようにｐ型半導体層１４、発光層１３、およびｎ型半導体層１２の一部をエッチングによって除去することにより、ｎ型半導体層１２を露出させ、該露出したｎ型半導体層１２上に、例えば、Ｔｉ／Ａｕからなる従来公知の負極１７を設ける。負極１７の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
「正極ボンディングパッド」
正極１５であるＩＺＯ膜層上の一部には、回路基板またはリードフレーム等との電気接続のための正極ボンディングパッド１６が設けられている。正極ボンディングパッド１６は、Ａｕ、Ａｌ、ＮｉおよびＣｕ等の材料を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。また、正極ボンディングパッド１６の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１６の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
「保護層」
ＩＺＯ膜の酸化を防ぐために、ＩＺＯ膜上に保護層を成膜するとさらに良い。この保護層は、正極ボンディングパッドの形成される領域を除くＩＺＯ膜の全領域を覆うため、透光性に優れた材料を用いることが好ましく、さらに、ｐ型半導体層とｎ型半導体層とのリークを防ぐために、絶縁性であることが好ましい。例えば、ＳｉＯ2やＡｌ2Ｏ3等が良い。また、保護層の膜厚はＩＺＯ膜の酸化を防ぐことができ、かつ透光性に優れるような膜厚であれば良く、具体的には、例えば、２０ｎｍ〜５００ｎｍの膜厚が良い。
「ランプ」
以上、説明した本発明の窒化ガリウム系化合物半導体発光素子は、例えば、当業者周知の手段により、透明カバーを設けてランプを構成することができる。また、本発明の窒化ガリウム系化合物半導体発光素子と蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、本発明の窒化ガリウム系化合物半導体発光素子は、従来公知の方法を用いてなんら制限無くＬＥＤランプとして構成することができる。ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
図６は、本発明のランプの一例を説明するための概略構成図である。図６に示すランプ３０は、フェイスアップ型の本発明の窒化ガリウム系化合物半導体発光素子を砲弾型に実装したものである。図６に示すランプ３０では、２本のフレーム３１、３２の一方に、図１に示す窒化ガリウム系化合物半導体発光素子１が樹脂などにより接着され、正極ボンディングパッド１６及び負極１７が金等の材質からなるワイヤー３３、３４で、それぞれフレーム３１、３２に接合されている。また、図６に示すように、窒化ガリウム系化合物半導体発光素子１の周辺には、透明樹脂からなるモールド３５が形成されている。
また、本発明の窒化ガリウム系化合物半導体発光素子から作製したランプは発光出力が高く、駆動電圧が低いので、この技術によって作製したランプを組み込んだ携帯電話、ディスプレイ、パネル類などの電子機器や、その電子機器を組み込んだ自動車、コンピュータ、ゲーム機、などの機械装置類は、低電力での駆動が可能となり、高い特性を実現することが可能である。特に、携帯電話、ゲーム機、玩具、自動車部品などの、バッテリ駆動させる機器類において、省電力の効果を発揮する。
なお、本発明は、上述した実施形態に限定されるものではない。例えば、本発明の半導体発光素子に備えられる半導体層は、上述した窒化ガリウム系化合物半導体層に限定されるものではなく、如何なる化合物半導体層を用いても良い。
以下に実験例および実施例により本発明を詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。
［実験例１］
（ＩＺＯ膜の熱処理における雰囲気）
ＩＺＯ膜の熱処理における雰囲気と、熱処理後のＩＺＯ膜のシート抵抗との関係を以下のように調べた。
すなわち、ガラス基板上にアモルファス状態のＩＺＯ膜（厚さ２５０ｎｍ）を形成し、得られたＩＺＯ膜を３００℃〜８００℃の各温度で、Ｎ2雰囲気中で熱処理した場合と、Ｎ2中にＯ2が２５％含まれる混合ガス雰囲気中で熱処理した場合のシート抵抗を測定した。その結果を表１に示す。なお、シート抵抗は四探針法の測定装置（三菱化学社製Loresta MP MCP-T360）を用いて測定した。
Figure 0005201566
表１より、Ｎ2中にＯ2を含む混合ガス雰囲気中で熱処理した場合には、熱処理温度が高くなるほどシート抵抗が高くなることがわかる。これに対し、Ｎ2雰囲気中で熱処理した場合は、熱処理温度が高くなるほどシート抵抗が減少していることがわかる。なお、熱処理前のアモルファス状態の厚さ２５０ｎｍのＩＺＯ膜のシート抵抗は１５Ω／ｓｑであった。
［実験例２］
（ＩＺＯ膜の熱処理温度）
ＩＺＯ膜の熱処理温度と、ＩＺＯ膜の結晶化との関係を以下のように調べた。
すなわち、ガラス基板上にアモルファス状態のＩＺＯ膜（厚さ２５０ｎｍ）を形成し、得られた熱処理なしのＩＺＯ膜をＸ線回折（ＸＲＤ）法で測定した。また、ガラス基板上に形成したＩＺＯ膜を３００℃〜１０００℃の各温度で、Ｎ2雰囲気中で１分間熱処理し、熱処理後のＩＺＯ膜をＸ線回折（ＸＲＤ）法で測定した。その結果を図７に示す。
図７は、ＩＺＯ膜のＸ線回折（ＸＲＤ）結果を示したグラフであり、横軸は回折角（２θ（°））を示し、縦軸は解析強度（ｓ）を示している。
図７より、熱処理前のＩＺＯ膜及び４００℃以下の温度で熱処理を行なったＩＺＯ膜においてアモルファス状態を表すブロードなＸ線のピークが観察されている。これより、熱処理前のＩＺＯ膜及び４００℃以下の温度で熱処理を行なったＩＺＯ膜が、アモルファス状態であることが容易にわかる。また、７００℃以上の熱処理温度において、ビクスバイト構造のＩｎ2Ｏ3結晶からなるＸ線のピークが観察されており、ＩＺＯ膜中にビクスバイト構造のＩｎ2Ｏ3結晶が存在していることがわかる。
［実験例３］
（ＩＺＯ膜の光透過率）
ＩＺＯ膜の熱処理温度と、熱処理後のＩＺＯ膜の光透過率との関係を以下のように調べた。
すなわち、実験例２で得られた熱処理なしのＩＺＯ膜および、３００℃、６００℃、８００℃、１０００℃の温度で熱処理したＩＺＯ膜の光透過率を測定した。その結果を図８に示す。なお、ＩＺＯ膜の光透過率測定には、島津製作所社製の紫外可視分光光度計ＵＶ−２４５０を用いた。また、光透過率の値は、ガラス基板のみの光透過率を測定して得られた光透過ブランク値を差し引いて算出した。
図８は、ＩＺＯ膜の光透過率を示したグラフであり、横軸は波長（ｎｍ）を示し、縦軸は光透過率（％）を示している。
図８より、６００℃以上の温度でＩＺＯ膜を熱処理した場合、熱処理なしのＩＺＯ膜や３００℃の温度で熱処理したＩＺＯ膜に比べて光透過率が高くなっていることがわかる。特に、６００℃の温度でＩＺＯ膜を熱処理した場合、４００ｎｍ付近の紫外発光領域において光透過率が高く、８００℃の温度でＩＺＯ膜を熱処理した場合、４６０ｎｍ付近の青色発光領域において光透過率が高い。また、１０００℃の温度でＩＺＯ膜を熱処理した場合、ＩＺＯ膜の光透過率が十分に上がりきっていないことがわかる。したがって、ＩＺＯ膜の熱処理温度は９００℃以下であることが特に望ましい。
［実施例１］
（窒化ガリウム系化合物半導体発光素子の作製）
図３に、本実施例の窒化ガリウム系化合物半導体発光素子に用いるために作製した、窒化ガリウム系化合物半導体層からなる半導体ウェハの断面模式図を示す。また、図１及び図２に、本実施例で作製した窒化ガリウム系化合物半導体発光素子の断面模式図、及び平面模式図を示す。以下、これらの図を適宜参照しながら説明する。
窒化ガリウム系化合物半導体ウェハ２０の積層構造体は、サファイアのｃ面（（０００１）結晶面）からなる基板２１上に、ＡｌＮからなるバッファ層（図示せず）を介して、順次、アンドープＧａＮ下地層（層厚＝２μｍ）２２、Ｓｉドープｎ型ＧａＮコンタクト層（層厚＝２μｍ、キャリア濃度＝１×１０19ｃｍ-3）２３、Ｓｉドープｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層（層厚＝１２．５ｎｍ、キャリア濃度＝１×１０18ｃｍ-3）２４、６層のＳｉドープＧａＮ障壁層（層厚＝１４．０ｎｍ、キャリア濃度＝１×１０18ｃｍ-3）と５層のアンドープＩｎ0.20Ｇａ0.80Ｎの井戸層（層厚＝２．５ｎｍ）とからなる多重量子井戸構造の発光層２５、Ｍｇドープｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層（層厚１０ｎｍ）２６、及びＭｇドープｐ型ＧａＮコンタクト層（層厚＝１００ｎｍ）２７を積層して構成した。上記窒化ガリウム系化合物半導体ウェハ２０の各構成層２２〜２７は、一般的な減圧ＭＯＣＶＤ手段で成長させた。
上記窒化ガリウム系化合物半導体ウェハ２０を用いて、窒化ガリウム系化合物半導体発光素子（図１を参照）を作製した。まず、ＨＦ及びＨＣｌを用いて、窒化ガリウム系化合物半導体ウェハ２０のｐ型ＧａＮコンタクト層２７表面を洗浄した後、該ｐ型ＧａＮコンタクト層２７上に、ＩＺＯ膜をスパッタリング法にて形成した。ＩＺＯ膜は、ＤＣマグネトロンスパッタにより約２５０ｎｍの膜厚で成膜した。スパッタには、ＺｎＯ濃度が１０質量％のＩＺＯターゲットを使用し、ＩＺＯ成膜は、７０ｓｃｃｍのＡｒガスを導入し、圧力は約０．３Ｐａとした。
上述の方法で形成したＩＺＯ膜のシート抵抗は１７Ω／ｓｑであった。また、成膜直後のＩＺＯ膜は、ＸＲＤにてアモルファスであることを確認することができた。
ＩＺＯ膜の成膜後、周知のフォトリソグラフィーとウェットエッチングにより、ｐ型ＧａＮコンタクト層２７上の正極を形成する領域にのみＩＺＯ膜が成膜された状態とした。アモルファスのＩＺＯ膜は、エッチング液にＩＴＯ−０７Ｎを使用し、およそ４０ｎｍ／ｍｉｎのエッチング速度にてエッチングを行なった。このようにして、ｐ型ＧａＮコンタクト層２７上に、本発明の正極（図１及び図２の符号１５を参照）を形成した。
ＩＺＯ膜をウェットエッチングにてパターニングした後、ＲＴＡアニール炉を用いて、８００℃１分間の熱処理を行った。なお、熱処理では、Ｎ2ガスによるパージを昇温前に数回行い、ＲＴＡアニール炉内をＮ2ガス雰囲気にした後に行なった。
熱処理後のＩＺＯ膜は、３５０〜６００ｎｍの波長領域において成膜直後よりも高い光透過率を示しており、シート抵抗は１０Ω／ｓｑであった。また、熱処理後のＸＲＤの測定ではビクスバイト構造のＩｎ2Ｏ3結晶からなるＸ線のピークが主に検出されており、ＩＺＯ膜が結晶化していることが確認された。
次に、負極を形成する領域に一般的なドライエッチングを施し、その領域に限り、Ｓｉドープｎ型ＧａＮコンタクト層の表面を露出（図１参照）させた。真空蒸着法により、ＩＺＯ膜層（正極）上の一部、及び露出されたＳｉドープｎ型ＧａＮコンタクト層２３上に、Ｃｒからなる第１の層（層厚＝４０ｎｍ）、Ｔｉからなる第２の層（層厚＝１００ｎｍ）、Ａｕからなる第３の層（層厚＝４００ｎｍ）を順に積層し、それぞれ正極ボンディングパッド１６及び負極１７を形成した。
正極ボンディングパッド及び負極を形成した後、サファイアからなる基板１１（２１）の裏面をダイヤモンド微粒の砥粒を使用して研磨し、最終的に鏡面に仕上げた。その後、ウェハ２０を裁断し、３５０μｍ角の正方形の個別のチップへと分離し、リードフレーム状に載置した後、金（Ａｕ）線でリードフレームと結線した。
（駆動電圧（Ｖｆ）および発光出力（Ｐｏ）の測定）
これらのチップを、プローブ針による通電により、電流印加値２０ｍＡにおける順方向電圧（駆動電圧：Ｖｆ）を測定した。また、一般的な積分球で発光出力（Ｐｏ）及び発光波長を測定した。発光面の発光分布は、正極１５の全面で発光していることが確認できた。
チップは４６０ｎｍ付近の波長領域に発光波長を有しており、Ｖｆは３．２４Ｖ、Ｐｏは１２．６ｍＷであった。
［比較例１および実施例２〜４］
ＩＺＯ膜の熱処理温度をそれぞれ、３００℃（比較例）、５００℃、６００℃、７００℃で行なったことを除き、実施例１と同様に窒化ガリウム系化合物半導体発光素子を作製し、実施例１と同様に評価した。
図９にＩＺＯ膜の熱処理温度と窒化ガリウム系化合物半導体発光素子のＶｆ及びＰｏとの関係を示す。横軸はＩＺＯ膜の熱処理温度（℃）、縦軸はそれぞれ、窒化ガリウム系化合物半導体発光素子のＶｆ（Ｖ）、及び窒化ガリウム系化合物半導体発光素子のＰｏ（ｍＷ）を示している。
図９より、５００℃以上の温度で熱処理を行なった場合、窒化ガリウム系化合物半導体発光素子のＰｏが上昇している。また、７００℃以上の温度で熱処理を行なった場合、窒化ガリウム系化合物半導体発光素子のＶｆが熱処理を行なわない場合に比べておよそ０．１Ｖ低い。
［実施例５］
ＩＺＯ膜のｐ型半導体層と接触しない側の表面に凹凸形状を形成したことを除き、実施例１と同様に窒化ガリウム系化合物半導体発光素子を作製し、実施例１と同様に評価した。
凹凸形状の形成工程は、ＩＺＯ膜の熱処理の前に行なっており、ＩＺＯ膜のパターニングと同様に、ＩＴＯ−０７Ｎエッチング液を用いてウェットエッチングを行なった。凹凸形状は、直径２μｍ、深さ１５０ｎｍの円柱形の凹型であり、円柱形の凹部は、中心ピッチが３μｍで千鳥状に配列した。得られた窒化ガリウム系化合物半導体発光素子のＶｆは３．２３Ｖ、Ｐｏは１３．５ｍＷであった。
［実施例６および７］
円柱形の凹部の深さをそれぞれ、２００ｎｍ、２５０ｎｍにしたことを除き、実施例５と同様に窒化ガリウム系化合物半導体発光素子を作製し、実施例１と同様に評価した。
図１０にＩＺＯ膜表面の凹部の深さと窒化ガリウム系化合物半導体発光素子のＶｆ及びＰｏとの関係を示す。横軸はＩＺＯ膜表面の凹部の深さ（ｎｍ）、縦軸にはそれぞれ、窒化ガリウム系化合物半導体発光素子のＶｆ（Ｖ）、及び窒化ガリウム系化合物半導体発光素子のＰｏ（ｍＷ）を示している。なお、ＩＺＯ膜表面の凹部の深さが０の場合は、凹凸形状を形成していない（実施例１）ことを示している。
図１０より、ＩＺＯ膜のｐ型半導体層と接触しない側の表面に形成した凹部の深さが深いほど窒化ガリウム系化合物半導体発光素子のＰｏが高い。また、凹部の深さが２５０ｎｍ、すなわち窒化ガリウム系化合物半導体発光素子のｐ型半導体層の表面が露出している場合、窒化ガリウム系化合物半導体発光素子のＶｆが上昇する。
［比較例２］
正極１５にＩＴＯ膜を用いたことを除いて実施例１と同様に窒化ガリウム系化合物半導体発光素子を作製した。
ウェハ２０のｐ型ＧａＮコンタクト層２７上に、２５０ｎｍのＩＴＯ膜をスパッタリング法にて形成した。スパッタ後のＸＲＤの測定ではビクスバイト構造のＩｎ2Ｏ3結晶からなるＸ線のピークが主に検出されており、熱処理前のＩＴＯ膜が結晶化していることが確認された。このＩＴＯ膜は実施例１で用いたＩＴＯ−０７Ｎエッチング液ではエッチングされなかったので、ＨＣｌを用いてウェットエッチングし、ｐ型ＧａＮコンタクト層２７上の正極を形成する領域にのみＩＴＯ膜が成膜された状態とした。ＩＴＯ膜をパターニングした後、Ｏ2を２５％含むＮ2ガス雰囲気で６００℃、１分間の熱処理と、Ｎ２ガス雰囲気で５００℃、１分間の熱処理の２度の熱処理を行なった。なお、２度の熱処理後のＩＴＯ膜のシート抵抗は１５Ω／ｓｑであった。
２度の熱処理後、実施例１と同様に窒化ガリウム系化合物半導体発光素子を作製した。得られた窒化ガリウム系化合物半導体発光素子のＶｆは３．３Ｖ、Ｐｏは１２．５ｍＷであった。
本発明の化合物半導体発光素子は、発光出力が高く、かつ駆動電圧も低いので、例えばランプ等として産業上の利用価値は極めて大きい。
本発明の窒化ガリウム系化合物半導体発光素子の一例を模式的に示した断面図である。 図１に示す窒化ガリウム系化合物半導体発光素子を模式的に示した平面図である。 窒化ガリウム系化合物半導体ウェハの一例を模式的に示した断面図である。 ＩＺＯ膜表面の凹型の凹凸加工の一例を模式的に示した図である。 ＩＺＯ膜表面の凸型の凹凸加工の一例を模式的に示した図である。 本発明の窒化ガリウム系化合物半導体発光素子を用いて構成したランプを模式的に示した断面図である。 ＩＺＯ膜のＸ線回折（ＸＲＤ）結果を示したグラフである。 ＩＺＯ膜の光透過率を示したグラフである。 ＩＺＯ膜の熱処理温度と窒化ガリウム系化合物半導体発光素子の駆動電圧及び発光出力との関係を示したグラフである。 ＩＺＯ膜表面の凹部の深さと窒化ガリウム系化合物半導体発光素子の駆動電圧及び発光出力との関係を示したグラフである。
符号の説明
１ 窒化ガリウム系化合物半導体発光素子
１１ 基板
１２ ｎ型半導体層
１３ 発光層
１４ ｐ型半導体層
１５ 第１導伝型透明電極（正極）
１６ 正極ボンディングパッド
１７ 第２導伝型電極（負極）
２０ 窒化ガリウム系化合物半導体ウェハ
２１ 基板
２２ ＧａＮ下地層（ｎ型半導体層）
２３ ｎ型ＧａＮコンタクト層（ｎ型半導体層）
２４ ｎ型ＡｌＧａＮクラッド層（ｎ型半導体層）
２５ 発光層
２６ ｐ型ＡｌＧａＮクラッド層（ｐ型半導体層）
２７ ｐ型ＧａＮコンタクト層（ｐ型半導体層）
３０ ランプ

Claims (13)

  1. 下記の（ａ）〜（ｄ）の工程を含むことを特徴とする窒化ガリウム系化合物半導体発光素子の製造方法。
    （ａ）基板上に、化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導体層を、ｎ型半導体層とｐ型半導体層が発光層を挟むように積層して、半導体ウェハを作製する工程、
    （ｂ）該半導体ウェハにアモルファス状のＩＺＯ膜を積層する工程、
    （ｃ）該アモルファス状のＩＺＯ膜をエッチングする工程、および
    （ｄ）エッチングされた該アモルファス状のＩＺＯ膜を７００〜９００℃の温度で熱処理して結晶化する工程。
  2. アモルファス状のＩＺＯ膜を積層する工程がスパッタリング法によってなされる請求項１に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  3. ｎ型半導体層、発光層およびｐ型半導体層がこの順序で積層され、アモルファス状のＩＺＯ膜がｐ型半導体層上に積層されている請求項１または２に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  4. ＩＺＯ膜中のＺｎＯ含有量が１〜２０質量％である請求項１〜３のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  5. ＩＺＯ膜の厚さが３５ｎｍ〜１０μｍである請求項１〜４のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  6. アモルファス状のＩＺＯ膜をエッチングする工程によって、ＩＺＯ膜の表面に凹凸加工がなされている請求項１〜５のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  7. ＩＺＯ膜の表面に複数個の独立した凹部が形成されている請求項６に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  8. 凹部の合計面積がＩＺＯ膜全体の１／４〜３／４である請求項６または７に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  9. 凹部におけるＩＺＯ膜の厚さが凸部におけるＩＺＯ膜の厚さの１／２以下である請求項６〜８のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。
  10. 請求項１〜９のいずれか一項に記載の製造方法によって製造された窒化ガリウム系化合物半導体発光素子。
  11. 請求項１０に記載の窒化ガリウム系化合物半導体発光素子からなるランプ。
  12. 請求項１１に記載のランプが組み込まれている電子機器。
  13. 請求項１２に記載の電子機器が組み込まれている機械装置。
JP2006333582A 2006-12-11 2006-12-11 化合物半導体発光素子及びその製造方法 Active JP5201566B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006333582A JP5201566B2 (ja) 2006-12-11 2006-12-11 化合物半導体発光素子及びその製造方法
EP07850520.3A EP2096684B1 (en) 2006-12-11 2007-12-06 Compound semiconductor light emitting element and method for producing the compound semiconductor light emitting element
US12/095,175 US7972952B2 (en) 2006-12-11 2007-12-06 Compound semiconductor light-emitting device and method for manufacturing the same
CN2007800380511A CN101523626B (zh) 2006-12-11 2007-12-06 化合物半导体发光元件和其制造方法
PCT/JP2007/073989 WO2008072681A1 (ja) 2006-12-11 2007-12-06 化合物半導体発光素子及びその製造方法
KR1020097007418A KR101087601B1 (ko) 2006-12-11 2007-12-06 화합물 반도체 발광소자 및 그것의 제조방법
TW096146953A TWI392113B (zh) 2006-12-11 2007-12-10 化合物半導體發光元件及其製法
US13/114,113 US20110220872A1 (en) 2006-12-11 2011-05-24 Compound semiconductor light-emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333582A JP5201566B2 (ja) 2006-12-11 2006-12-11 化合物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008147459A JP2008147459A (ja) 2008-06-26
JP5201566B2 true JP5201566B2 (ja) 2013-06-05

Family

ID=39511697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006333582A Active JP5201566B2 (ja) 2006-12-11 2006-12-11 化合物半導体発光素子及びその製造方法

Country Status (7)

Country Link
US (2) US7972952B2 (ja)
EP (1) EP2096684B1 (ja)
JP (1) JP5201566B2 (ja)
KR (1) KR101087601B1 (ja)
CN (1) CN101523626B (ja)
TW (1) TWI392113B (ja)
WO (1) WO2008072681A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260237A (ja) * 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
US20090205707A1 (en) * 2008-02-19 2009-08-20 Showa Denko K.K. Solar cell and method for producing the same
US8021916B2 (en) 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010177586A (ja) * 2009-01-30 2010-08-12 Fujifilm Corp 発光素子及びその製造方法
JP2010232642A (ja) * 2009-03-02 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010232649A (ja) * 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2011001631A1 (ja) 2009-06-30 2011-01-06 出光興産株式会社 透明導電膜
CN102473808B (zh) 2010-05-07 2014-11-26 松下电器产业株式会社 发光二极管
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
CN102738347B (zh) * 2012-01-18 2015-01-14 山西飞虹微纳米光电科技有限公司 具有自组成式纳米结构的白光led芯片结构
TWD173883S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD163754S (zh) * 2014-01-28 2014-10-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD757663S1 (en) * 2014-01-28 2016-05-31 Formosa Epitaxy Incorporation Light emitting diode chip
TWD173888S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745474S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
TWD164809S (zh) * 2014-01-28 2014-12-11 璨圓光電股份有限公司 發光二極體晶片之部分
TWD173887S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745472S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
US11505454B2 (en) * 2019-09-25 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. MEMS structure and manufacturing method thereof
CN116779739A (zh) * 2022-03-11 2023-09-19 深超光电（深圳）有限公司 发光模组、显示装置及发光模组制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3611618B2 (ja) 1995-02-08 2005-01-19 出光興産株式会社 非晶質導電膜のパターニング方法
JP2000128698A (ja) * 1998-10-22 2000-05-09 Toyota Motor Corp Ｉｔｏ材、ｉｔｏ膜及びその形成方法、並びにｅｌ素子
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
KR100849258B1 (ko) * 1999-11-25 2008-07-29 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명한 도전성 산화물
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
JP4259268B2 (ja) 2003-10-20 2009-04-30 豊田合成株式会社 半導体発光素子
WO2005086180A1 (ja) * 2004-03-09 2005-09-15 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法
US7385226B2 (en) * 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device
TWI237903B (en) * 2004-06-24 2005-08-11 Epistar Corp High efficiency light emitting device
JP2005317676A (ja) 2004-04-27 2005-11-10 Sony Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
KR100665120B1 (ko) * 2005-02-28 2007-01-09 삼성전기주식회사 수직구조 질화물 반도체 발광소자
JP5265090B2 (ja) * 2006-04-14 2013-08-14 豊田合成株式会社 半導体発光素子およびランプ
TWI291253B (en) * 2006-04-18 2007-12-11 Univ Nat Central Light emitting diode structure

Also Published As

Publication number Publication date
US7972952B2 (en) 2011-07-05
TW200834995A (en) 2008-08-16
JP2008147459A (ja) 2008-06-26
KR20090054466A (ko) 2009-05-29
WO2008072681A1 (ja) 2008-06-19
CN101523626B (zh) 2012-09-19
EP2096684A1 (en) 2009-09-02
EP2096684A4 (en) 2014-09-03
US20110220872A1 (en) 2011-09-15
CN101523626A (zh) 2009-09-02
US20090267109A1 (en) 2009-10-29
KR101087601B1 (ko) 2011-11-29
TWI392113B (zh) 2013-04-01
EP2096684B1 (en) 2018-02-21

Similar Documents

Publication Publication Date Title
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
TWI472055B (zh) 化合物半導體發光元件及其製造方法、化合物半導體發光元件用導電型透光性電極、燈、電子機器以及機械裝置
JP5265090B2 (ja) 半導体発光素子およびランプ
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP4660453B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5397369B2 (ja) 半導体発光素子、該半導体発光素子の製造方法および該半導体発光素子を用いたランプ
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
KR20080102288A (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
WO2007145300A1 (ja) 窒化ガリウム系化合物半導体発光素子
JP2011009502A (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
JP2006074019A (ja) 半導体発光素子用の透光性電極
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP4252622B1 (ja) 半導体発光素子の製造方法
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子
JP2005340797A (ja) 透光性正極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

R150 Certificate of patent or registration of utility model

Ref document number: 5201566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3