TWI392113B - 化合物半導體發光元件及其製法 - Google Patents

化合物半導體發光元件及其製法 Download PDF

Info

Publication number
TWI392113B
TWI392113B TW096146953A TW96146953A TWI392113B TW I392113 B TWI392113 B TW I392113B TW 096146953 A TW096146953 A TW 096146953A TW 96146953 A TW96146953 A TW 96146953A TW I392113 B TWI392113 B TW I392113B
Authority
TW
Taiwan
Prior art keywords
izo film
compound semiconductor
light
emitting device
layer
Prior art date
Application number
TW096146953A
Other languages
English (en)
Other versions
TW200834995A (en
Inventor
Naoki Fukunaga
Hironao Shinohara
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW200834995A publication Critical patent/TW200834995A/zh
Application granted granted Critical
Publication of TWI392113B publication Critical patent/TWI392113B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

化合物半導體發光元件及其製法
本發明係關於一種化合物半導體發光元件，尤其是一種氮化鎵系化合物半導體發光元件，關於具有優越之發光輸出的化合物半導體發光元件及其製法。
以往，pn接合型發光二極體(LED)作為化合物半導體發光元件之一例為習知的。例如，使導電性之磷化鎵(GaP)單晶予以磊晶成長於基板上的GaP層，習知係將該GaP層作為發光層利用之GaP系LED。另外，習知由紅色帶及橙黃色帶而成的綠色帶LED係將砷化鋁．鎵混晶(組成式：AlX GaY As(0X,Y1且X＋Y＝1))或磷化鋁．鎵．銦混晶(組成式：AlX GaY InZ P(0X,Y,Z1且X＋Y＋Z＝1))作為發光層。另外，習知由近紫外帶、藍色帶或綠色帶之短波長LED係將氮化鎵．銦(組成式：Gaα Inβ N(0α,β1、α＋β＝1))等之氮化鎵系化合物半導體層作為發光層。
上述之例子，在AlX GaY InZ P系LED，導電性的n型或p型之發光層係將導電性的p型或n型之砷化鎵(GaAs)單晶作為基板而於其上予以形成。另外，藍色LED之情形，其係將電絕緣性之藍寶石(α－Al2 O3 單晶)等之單晶作為基板而予以利用。另外，於短波長LED中，也將立方晶(3C結晶型)或六方晶(4H或6H結晶型)之碳化矽(SiC)作為基板而予以利用。將例如第1傳導型透明電極及第2傳導型電極設置於使半導體層積層於此等基板上之半導體晶圓而形成發光元件。
尤其，氮化鎵系化合物半導體發光元件之情形，以藍寶石單晶為首，以各種氧化物或III－V族化合物作為基板，利用有機金屬氣相化學反應法(MOCVD法)或分子線磊晶法(MBE法)，於其上形成氮化鎵系化合物半導體。
氮化鎵系化合物半導體發光元件之特徵：朝橫向之電流擴散有時為小的。因此，電流僅流入電極正下方之半導體，於發光層發出的光將被電極所遮擋而不會被外部所取出。而且，於此氮化鎵系化合物半導體發光元件中，通常採用透明電極作為正極，光將通過正極而被取出。
於透明電極中，採用如Ni/Au或ITO之習知的導電材料。近年來，由於具優越之透光性，利用以In2 O3 或ZnO等作為主要成分之氧化物系的透明電極，例如，已揭示於日本專利特開2005－123501號公報中。作為透明電極所最常被利用之ITO，其係藉由將5~20質量%之SnO2 摻雜於In2 O3 中，能夠得到2×10－4 Ω cm之低比電阻的導電氧化膜。
另外，為了使光取出效率得以提高，例如於日本專利特開2000－196152號公報等已提案將凹凸加工設置在光取出面。低電阻之ITO係於成膜後立即形成微結晶，將凹凸加工設置在ITO，必須使用氯化鐵(III)(FeCl3 )水溶液或鹽酸(HCl)等之蝕刻液。於使用如此強酸的濕蝕刻中’由於蝕刻速度為快的，控制為困難的，在ITO之邊緣部分，毛邊容易發生。另外，過度蝕刻容易發生，良率將變低。
如上述之問題的解決對策，能夠使用記載於日本專利特開平08－217578號公報的IZO導電膜。由於根據濺鍍法所成膜的IZO膜係非晶質(amorphous)，因此可以不使用如上述之強酸而進行較為緩和的蝕刻。因此，因上述所示之蝕刻所造成之毛邊或過度蝕刻將難以發生。再者，也能夠容易地實施為了發光元件之輸出提昇的微細加工。
然而，相較於已實施熱處理之ITO膜，由於非晶質之IZO膜的透光性為差的，發光元件之輸出為低的。另外，由於與p型GaN層之接觸電阻為高的，將有元件之驅動電壓為高的問題。再者，由於為非晶質，耐水性與耐藥品性為差的，IZO膜成膜後之製程中的良率將減少，另外，也將發生元件之信賴性降低的問題。
本發明係有鑑於上述之問題所進行的，其目的在於提供一種化合物半導體發光元件及其製法，其係於製程中之良率良好的、具有優越之發光輸出。
本發明人等係為了解決上述課題，鑽研探討的結果，完成了本發明。
亦即，本發明提供以下之發明：(1)一種化合物半導體發光元件，其特徵在於：在基板上，由化合物半導體所構成的n型半導體層、發光層與p型半導體層係以n型半導體層與p型半導體層挾持發光層之方式來予以積層，於具備第1傳導型透明電極與第2傳導型電極之發光元件中，該第1傳導型透明電極為由含有方鐵錳礦(Bixbyite)構造之In2 O3 結晶的IZO膜所構成。
(2)上述第1項記載之化合物半導體發光元件，其中IZO膜中之ZnO含量為1~20質量%。
(3)上述第1或2項記載之化合物半導體發光元件，其中IZO膜之厚度為35nm~10 μm。
(4)上述第1~3項中任一項記載之化合物半導體發光元件，其中在IZO膜之表面已進行凹凸加工。
(5)上述第4項記載之化合物半導體發光元件，其中在IZO膜之表面已形成複數個獨立的凹部。
(6)上述第4或5項記載之化合物半導體發光元件，其中凹部之合計面積為IZO膜整體之1/4~3/4。
(7)上述第4~6項中任一項記載之化合物半導體發光元件，其中凹部中之IZO膜的厚度係凸部中之IZO膜的厚度之1/2以下。
(8)上述第1~7項中任一項記載之化合物半導體發光元件，其中化合物半導體為氮化鎵系化合物半導體。
(9)上述第8項記載之化合物半導體發光元件，其中n型半導體層、發光層與p型半導體層係依此順序予以積層，第1傳導型透明電極與第2傳導型電極分別已設置於p型半導體層與n型半導體層。
(10)一種化合物半導體發光元件之製法，其特徵係含有下列(a)~(d)之步驟：(a)在基板上，由化合物半導體所構成的n型半導體層、發光層與p型半導體層係以n型半導體層與p型半導體層挾持發光層之方式來加以積層，而製作半導體晶圓的步驟；(b)將非晶質狀之IZO膜積層於該半導體晶圓上的步驟；(c)蝕刻該非晶質狀之IZO膜的步驟；及(d)將所蝕刻的該非晶質狀之IZO膜予以結晶化的步驟。
(11)上述第10項記載之化合物半導體發光元件之製法，其中積層非晶質狀之IZO膜的步驟係藉由濺鍍法所進行。
(12)上述第10或11項記載之化合物半導體發光元件之製法，其中將非晶質狀之IZO膜予以結晶化的步驟係藉由熱處理所進行。
(13)上述第12項記載之化合物半導體發光元件之製法，其中熱處理溫度為500~1000℃。
(14)上述第13項記載之化合物半導體發光元件之製法，其中熱處理溫度為700~900℃。
(15)上述第10~14項中任一項記載之化合物半導體發光元件之製法，其中化合物半導體係氮化鎵系化合物半導體。
(16)上述第15項記載之化合物半導體發光元件之製法，其中n型半導體層、發光層與p型半導體層係依此順序予以積層，非晶質狀之IZO膜係積層於p型半導體層上。
(17)一種化合物半導體發光元件，藉由上述第10~16項中任一項記載之製法所製造。
(18)一種化合物半導體發光元件用透光性電極，其特徵在於：由含有方鐵錳礦(Bixbyite)構造之In2 O3 結晶的IZO膜所構成。
(19)一種燈，其係由上述第1~9項及第17項中任一項記載之化合物半導體發光元件所構成。
(20)一種電子機器，其係已裝入上述第19項記載之燈。
(21)一種機械裝置，其係已裝入上述第20項記載之電子機器。
若根據本發明，藉由使用具優越蝕刻性之非晶質的IZO膜，能夠於製程中製作良率良好的化合物半導體發光元件。另外，根據熱處理等，使IZO膜從非晶質狀態轉移至含有結晶之構造為可能的(以下，稱為「結晶化」)。相較於非晶質之IZO膜，由於經結晶化之IZO膜具優越之透光性，藉由於蝕刻處理後將IZO膜結晶化，可以得到發光輸出高的化合物半導體發光元件。
 用以實施發明之最佳形態
作為構成發光元件之化合物半導體，例如有：於藍寶石基板、碳化矽或矽基板等上所設置的AlX GaY InZ N1－a Ma (0X1、0Y1、0Z1且X＋Y＋Z＝1。記號M係表示氮以外之其他的第V族元素，0a<1。)等之III族氮化物半導體層。另外有，設置於砷化鉀(GaAs)單晶基板上之AlX GaY As(0X,Y＝1、X＋Y＝1)層或AlX GaY InZ P(0X,Y,Z1、X＋Y＋Z＝1)層等。另外有，於GaP基板上設置GaP層。尤其，作為朝橫向之電流擴散為小的III族氮化物半導體之一種的氮化鎵系化合物半導體，本發明之效果為顯著的。
基於所設定目的之機能，應將此等化合物半導體層配置於適合之位置。例如，針對構成雙異質(雙重異種)接合構造之發光部，將n型及p型之化合物半導體層配置於發光層之上下兩表面側。而且，為了供應驅動電流，第1傳導型電極與第2傳導型電極被配置於適合之位置。本發明之特徵係使用由含有方鐵錳礦(Bixbyite)構造之In2 O3 結晶的IZO膜所構成的透明電極作為此第1傳導型電極。
以下，以本發明半導體發光元件之一實施形態的氮化鎵系化合物半導體發光元件為例，適當參照第1~10圖的同時，加以詳細說明。但是，本發明並不受限於氮化鎵系化合物半導體發光元件，可適用於使用上述之各種化合物半導體的發光元件。
第1圖係示意顯示本發明之半導體發光元件之一例的剖視圖，第2圖係示意顯示第1圖所示之半導體發光元件的平面圖。
顯示於第1圖之半導體發光元件1係一種面朝上型之發光元件，其概略構造如下：於基板11上，積層構成氮化鎵系化合物半導體層的n型半導體層12、發光層13與p型半導體層14，於p型半導體上積層由IZO膜構成的第1傳導型電極之正極15(透明電極)。於正極15上之一部分形成正極接合墊16。另外，於n型半導體層上之第2傳導型電極(負極)形成區域形成接合墊之負極17。
以下，針對本發明之氮化鎵系化合物半導體發光元件的各構造加以說明。
「基板」於基板11，能夠無任何限制地使用藍寶石單晶(Al2 O3 ；A面、C面、M面、R面)、尖晶石單晶(MgAl2 O4 )、ZnO單晶、LiAlO2 單晶、LiGaO2 單晶、MgO單晶等之氧化物單晶；Si單晶、SiC單晶、GaAs單晶、AlN單晶、GaN單晶及ZrB2 等硼化物單晶等之習知的基板材料。
還有，基板之面方位並未予以特別限定。另外，可以為恰當(Just)基板，也可以為賦與偏離角之基板。
「氮化鎵系化合物半導體層」n型半導體層12、發光層13及p型半導體層14係習知之各種構造物，能夠無任何限制地使用此等之習知物。尤其，p型半導體層最好使用載體濃度為一般濃度之物，即使相對於載體濃度較低，例如約1×1017 cm－3 的p型半導體層，也能夠適用本發明使用之IZO膜的正極15。
另外，氮化鎵系化合物半導體係通式AlX InY Ga1－X－Y N(0X<1、0Y<1、0X＋Y<1)所示之各種組成的半導體為習知的，即使作為構成本發明中的n型半導體層、發光層及p型半導體層之氮化鎵系化合物半導體，能夠無任何限制地使用通式AlX InY Ga1－X－Y N(0X<1、0Y<1、0X＋Y<1)所示之各種組成之半導體。
此等氮化鎵系化合物半導體之成長方法並未予以特別限定，能夠應用MOCVD(有機金屬化學氣相成長法)、HVPE(氫化物氣相成長法)、MBE(分子線磊晶法)等之使氮化鎵系化合物半導體予以成長所習知之所有方法。基於膜厚控制性、量產性之觀點，較佳之成長方法為MOCVD法。於MOCVD法中，載體氣體使用氫(H2 )或氮(N2 )；Ga源使用三甲基鎵(TMG)或三乙基鎵(TEG)；Al源使用三甲基鋁(TMA)或三乙基鋁(TEA)；In源使用三甲基銦(TMI)或三乙基銦(TEI)；N源使用氨(NH3 )、聯胺(N2 H4 )等。另外，n型之摻雜劑使用一矽烷(SiH4)或二矽烷(Si2 H6 )作為Si原料、以鍺烷(GeH4 )或有機鍺化合物作為Ge原料；p型之摻雜劑使用例如雙環戊二烯鎂(Cp2 Mg)或雙乙基環戊二烯鎂((EtCp)2 Mg)作為Mg原料。
作為使如此之氮化鎵系化合物半導體積層於基板上的半導體晶圓之一例，能夠使用下列構造之物：以具有如第3圖所示之積層體構造的氮化鎵系化合物半導體晶圓20之方式，於由藍寶石構成的基板21上積層由AlN構成的緩衝層(圖示省略)，再依序積層GaN底層22、n型GaN接觸層23、n型AlGaN覆層24、由InGaN構成的發光層25、p型AlGaN覆層26、p型GaN接觸層27。
「正極(IZO膜)」於p型半導體層14上，成膜含有方鐵錳礦(Bixbyite)構造之In2 O3 結晶的IZO膜作為正極15。IZO膜係形成於p型半導體層之正上方、或是於p型半導體層之上，隔著金屬層等予以形成。於IZO膜與p型半導體層之間夾持金屬層之情形下，雖然能夠使發光元件之驅動電壓減低，但是，光透過率將減少而使輸出降低。因而，因應於發光元件之用途等而採取驅動電壓與輸出之平衡，適當判斷是否於IZO膜與p型半導體層之間夾持金屬層等。於此之金屬層，較佳為使用由Ni或Ni氧化物、Pt、Pd、Ru、Rh、Re、Os等構成之物。
另外，IZO膜較佳為使用比電阻成為最低之組成。例如，IZO中之ZnO濃度較佳為1~20質量%，更佳為5~15質量%，特佳為10質量%。
另外，IZO膜之膜厚較佳為能夠得到低比電阻、高光透過率的35nm~10000nm(10 μm)之範圍。再者，基於生產成本之觀點，IZO膜之膜厚較佳為1000nm(1 μm)以下。接著，針對IZO膜之形成方法，舉出例子加以說明。
首先，於p型半導體層14上之全部區域，形成非晶質狀態的IZO膜。IZO膜之成膜方法，只要為可能形成非晶質狀態的IZO膜之方法的話，也可以使用薄膜之成膜所使用之習知任意方法。例如，雖然能夠使用濺鍍法或真空蒸鍍法等之方法而成膜，但相較於真空蒸鍍法，若使用成膜時所發生之顆粒或塵埃等為少的濺鍍法則更佳。使用濺鍍法之情形，藉由利用RF磁控濺鍍法以進行In2 O3 靶與ZnO靶之公轉成膜，進行成膜為可能的，為了進一步提高成膜速度，也可以利用DC磁控濺鍍法以將IZO靶成膜。另外，為了減輕電漿對p型半導體層14所造成之損害，濺鍍之放電輸出較佳為1000W以下。
進行如此方式所成膜之非晶質狀態的IZO膜，除了形成p型半導體層14上之正極15之區域的正極形成區域以外，其餘區域係藉由使用習知之光刻法及蝕刻以形成圖案，如第2圖所示，成為僅於正極形成區域所形成的狀態。
IZO膜之圖案形成係期望於進行後述之熱處理步驟之前進行。藉由熱處理，由於非晶質狀態的IZO膜係成為已結晶化之IZO膜，相較於非晶質狀態的IZO膜，蝕刻將變得更難。針對於此，由於熱處理前之IZO膜係非晶質狀態，使用習知之蝕刻液，容易精確度佳地進行蝕刻將為可能的。例如，使用ITO－07N蝕刻液(關東化學公司製)之情形，能夠以約40nm/min之蝕刻速度進行蝕刻，毛邊或過度蝕刻幾乎不會發生。
另外，非晶質狀態的IZO膜之蝕刻，也可以使用乾蝕刻裝置進行。此時，能夠將Cl2 、SiCl4 、BCl3 等使用於蝕刻氣體。
非晶質狀態的IZO膜係利用上述之光刻法與蝕刻，於IZO膜表面形成凹凸加工為可能的。例如，使用ITO－07N蝕刻液之情形，能夠以1分鐘之蝕刻時間而形成40nm深度之凹凸。
利用此蝕刻之凹凸加工能夠使氮化鎵系化合物半導體發光元件之發光輸出提高。認為藉由凹凸加工而使發光輸出提高之原因如下：1.根據透明電極之薄膜化所造成之光透過率的提高，2.根據凹凸加工所造成之光取出面積(IZO膜表面積)的增加，3.於透明電極表面之全反射的減低等。
根據上述1~3之理由，不論任何形狀，對於凹凸加工之形狀均具有輸出提高效果。尤其，由於能夠擴大凹凸側面之面積，更佳為如第4圖及第5圖所示之點形狀。
一般而言，由於越增加透明電極之膜厚，片電阻越低，流通電極內之電流容易擴散至電極之所有區域，較佳為作成如電流容易流向於凸部之凹凸形狀。因而，針對點形狀，相較於如第5圖之獨立的凸部存在之形狀，更佳為如第4圖之獨立的凹部存在之形狀。另外，因為若凹部面積為凸部面積之1/4以下的話，則提升發光輸出效果為小的，若為3/4以上的話，則電流變得難以擴散，驅動電壓將上升，凹部面積較佳為凸部面積之1/4~3/4。
為了擴大來自於凹凸側面之光取出，凹部之膜厚較佳為凸部之膜厚的1/2以下。但是，完全蝕刻凹部之IZO膜的情形，亦即，IZO膜之凹部的膜厚為0nm之情形，由於能夠不隔著IZO膜而取出來自於p型GaN層之光，對提高輸出為有效。另外，由於利用相同於IZO膜之圖案形成的蝕刻時間進行處理為可能的，能夠同時進行IZO膜之圖案形成與凹凸加工，也能夠縮短製程。然而，完全蝕刻凹部的IZO膜之情形，將有IZO膜與p型半導體層的接觸面積減少、發光元件的驅動電壓上升之情形。因而，僅於使發光輸出較發光元件的驅動電路更為優先之情形，凹部之膜厚可以使用0nm之IZO膜。
針對凹凸加工，能夠無任何限制地使用相同於上述圖案形成之光刻法，欲進一步提高發光輸出之情形下，也能夠使用g線或i線之步進機、奈米壓印裝置、雷射曝光裝置、EB(電子束)曝光裝置等，形成更小的凹凸。
相同於IZO膜之圖案形成，期望IZO膜之凹凸加工係於進行後述之熱處理步驟之前進行。
非晶質狀態的IZO膜係藉由進行例如500℃~1000℃之熱處理，作成已結晶化之IZO膜(熱處理步驟)。藉由作成已結晶化之IZO膜，能夠使氮化鎵系化合物半導體發光元件之發光波長中光的透過率得以提高。尤其，於380nm~500nm之波長區域中，光透過率之提高為大的。已結晶化之IZO膜係如上所述，因為難以蝕刻，較佳於上述之蝕刻處理後進行熱處理。
另外，期望IZO膜之熱處理為於不含O2 之氣體環境中進行，不含O2 之氣體環境，可舉出：N2 氣體環境等之非活性氣體環境、或N2 等之非活性氣體與H2 之混合氣體環境等，期望成為N2 氣體環境、或N2 與H2 之混合氣體環境。如由後述之實驗例1可明確得知：若於N2 氣體環境、或N2 與H2 之混合氣體環境中進行IZO膜之熱處理的話，使IZO膜予以結晶化的同時，有效使IZO膜之片電阻減少也為可能的。尤其，欲使IZO膜之片電阻減少的同時，可以於N2 與H2 之混合氣體環境中進行IZO膜之熱處理。混合氣體環境中之N2 與H2 的比率較佳為100：1~1：100。
針對於此，例如，若於含有O2 之氣體環境中進行熱處理的話，IZO膜之片電阻將增加。若於含有O2 之氣體環境中進行熱處理的話，認為IZO膜之片電阻將增加，其係因為IZO膜中之氧空孔將減少所致。IZO膜顯示導電性，其係藉由氧空孔存在於IZO膜中，而使成為載體之電子發生所致。由於作為載體電子發生源之氧空孔將因熱處理而減少，認為IZO膜之載體濃度減少、片電阻變高。
IZO膜之熱處理溫度較佳為500℃~1000℃。於低於500℃之溫度進行熱處理之情形，將有產生無法使IZO膜充分結晶化之疑慮，有使IZO膜的光透過率達不到充分高之情形。於超過1000℃之溫度進行熱處理之情形下，雖然IZO膜已結晶化，將有IZO膜的光透過率達不到充分高之情形。另外，超過1000℃之溫度進行熱處理之情形，也將有使位於IZO膜下方的半導體層劣化之疑慮。
另外，使非晶質狀態的IZO膜予以結晶化之情形，若成膜條件或熱處理條件等不同，則IZO膜中之結晶構造將不同。例如，如由後述之實驗例2可明確得知，於700℃~1000℃之溫度進行熱處理之情形下，由X線繞射(XRD)之結果得知，於IZO膜中含有方鐵錳礦構造之In2 O3 結晶。相較於使用非晶質狀態的IZO膜之情形，將含有方鐵錳礦構造之In2 O3 結晶的IZO膜作為透明電極使用之情形，其氮化鎵系化合物半導體發光元件之驅動電壓較低。因此，較佳為於已結晶化之IZO膜中含有方鐵錳礦構造之In2 O3 結晶。雖然，藉由於IZO膜中含有方鐵錳礦構造之In2 O3 結晶，而使氮化鎵系化合物半導體發光元件之驅動電壓變低的原因尚未明確，但是認為係藉由含有方鐵錳礦構造之In2 O3 結晶，而使與p型半導體層之接觸界面的接觸電阻變小所致。
由於IZO膜中含有方鐵錳礦構造之In2 O3 結晶，可以對IZO膜進行熱處理，熱處理之條件係因IZO膜之成膜方法或組成而有所不同。例如，一旦減少IZO膜中之鋅(Zn)濃度的話，結晶化溫度將變低，能夠於更低溫之熱處理而作成含有方鐵錳礦構造之In2 O3 結晶。
還有，於本實施形態中，為了使IZO膜得以結晶化而利用熱處理，但是，於本發明之氮化鎵系化合物半導體發光元件中，若能夠使IZO膜予以結晶化的話，可以利用任意之方法，例如，可以使用RTA退火爐之方法、進行雷射退火之方法、進行電子線照射之方法等。
另外，相較於非晶質狀態的IZO膜，根據熱處理而予以結晶化之IZO膜，由於與p型半導體層14及正極接合墊16之緊貼性為良好的，能夠防止因發光元件之製程等之中的剝離所造成之收率降低。另外，相較於非晶質狀態的IZO膜，所結晶化之IZO膜，其與空氣中之水份的反應為少的，由於具優越之酸等耐藥品性，長時間之耐久試驗下的特性劣化也小，故較佳。
「負極」如第1圖所示，負極17係藉由於IZO膜之熱處理後，根據蝕刻以去除p型半導體層14、發光層13及n型半導體層12之一部分，使n型半導體層12予以露出，於該露出的n型半導體層12上，例如設置由Ti/Au構成的習知之負極17。習知之各種組成及構造的負極作為負極17之材料，能夠無任意限制地使用此等習知之負極。
「正極接合墊」於作為正極15之IZO膜層上之一部分，設置用於與電路基板或引線框架等之電性連接的正極接合墊16。正極接合墊16係使用Au、Al、Ni及Cu等材料之各種構造為習知的，能夠無任何限制地使用此等習知之材料、構造之物。另外，正極接合墊16之厚度較佳為100~1000nm之範圍內。另外，接合墊之特性上，由於厚度越大者，接合性變得越高，正極接合墊16之厚度更佳為300nm以上。再者，基於製造成本之觀點，較佳為500nm以下。
「保護層」為了防止IZO膜之氧化，更佳為於IZO膜上成膜保護層。因為此保護層係覆蓋除了正極接合墊所形成區域以外之IZO膜的全部區域，所以較佳為使用具優越透光性之材料，再者，為了防止p型半導體層與n型半導體之漏電，較佳為絕緣性。例如，SiO2 或Al2 O3 等為佳的。另外，保護層之膜厚能夠防止IZO膜之氧化，並且最好為如具優越透光性之膜厚，具體而言，例如20nm~500nm之膜厚為佳的。
「燈」以上，說明的本發明之氮化鎵系化合物半導體發光元件，例如，能夠藉由同業者習知之手段以設置透明罩子而構成燈。另外，藉由組合本發明之氮化鎵系化合物半導體發光元件與具有螢光體之罩子，也能夠構成白色的燈。
另外，本發明之氮化鎵系化合物半導體發光元件能夠使用習知之方法，無任何限制地作成LED燈而構成。燈能夠使用於一般用途之砲彈型、攜帶之背光用途的側視型、顯示器所用之俯視型等之任意用途。
第6圖係為了說明本發明之燈一例的概略構造圖。顯示於第6圖之燈30係將面朝上型之本發明的氮化鎵系化合物半導體發光元件封裝成砲彈型之物。於第6圖所示之燈30中，顯示於第1圖之氮化鎵系化合物半導體發光元件1係藉由樹脂等而黏著於2根框架31、32之一側，正極接合墊16及負極17係利用由金等材質構成的線33、34而分別接合於框架31、32。另外，如第6圖所示，於氮化鎵系化合物半導體發光元件1之周邊，形成由透明樹脂構成的塑模35。
另外，由本發明之氮化鎵系化合物半導體發光元件製得的燈，因為其發光輸出為高的、驅動電壓為低的，組裝根據此技術製作的燈之行動電話、顯示器、面板類等之電子機器，或是組裝此電子機器之汽車、電腦、遊戲機等之機械裝置類，利用低電力之驅動成為可能的，實現高的特性為可能的。尤其，於行動電話、遊戲機、玩具、汽車零件等之予以電池驅動的機器類中，發揮省電之效果。
還有，本發明並不受上述之實施形態所限定。例如，於本發明之半導體發光元件所具備之半導體層並不受上述之氮化鎵系化合物半導體層所限定，也可以使用任意之化合物半導體層。
實施例
以下，根據實驗例及實施例以詳細說明本發明，但本發明並不僅受此等之實施例所限定。
〔實驗例1〕
(IZO膜之熱處理中的氣體環境)如下所述，探討IZO膜之熱處理中的氣體環境與熱處理後之IZO膜片電阻的關係。
亦即，於玻璃基板上形成非晶質狀態的IZO膜(厚度250nm)，於300℃~800℃之各溫度，對所得的IZO膜，測定在N2 氣體環境中熱處理之情形、與在N2 中含有25% O2 之混合氣體環境中熱處理之情形的片電阻。將其結果顯示於表1。還有，片電阻係使用四探針法之測定裝置(三菱化學公司製之Loresta MP MCP－T360)而測定。
由表1，於N2 中含有O2 之混合氣體環境中熱處理之情形，得知熱處理溫度越高，片電阻變得越高。針對於此，N2 氣體環境中熱處理之情形，得知熱處理溫度越高，片電阻越為減少。還有，熱處理前之非晶質狀態的厚度250nm之IZO膜片電阻為15 Ω/sq。
〔實驗例2〕
(IZO膜之熱處理溫度)如下所述，探討IZO膜之熱處理溫度與IZO膜之結晶化的關係。
亦即，於玻璃基板上形成非晶質狀態的IZO膜(厚度250nm)，利用X線繞射(XRD)法以測定所得的未經熱處理之IZO膜。另外，於300℃~1000℃之各溫度，N2 氣體環境中，將於玻璃基板上所形成的IZO膜進行1分鐘熱處理，利用X線繞射(XRD)法以測定熱處理後之IZO膜。將其結果顯示於第7圖。
第7圖係顯示IZO膜之X線繞射(XRD)結果的圖表，橫軸係表示繞射角(2 θ(°))，縱軸係表示解析強度(s)。
由第7圖，熱處理前之IZO膜中及已於400℃以下之溫度進行熱處理之IZO膜中，觀察到表示非晶質狀態之寬廣的X線波峰。藉此，容易得知熱處理前之IZO膜及已於400℃以下之溫度進行熱處理的IZO膜為非晶質狀態。另外，於700℃以上之熱處理溫度，觀察到由方鐵錳礦構造之In2 O3 結晶構成的X線波峰，得知於IZO膜中存在方鐵錳礦構造之In2 O3 結晶。
〔實驗例3〕
(IZO膜之光透過率)如下所述，探討IZO膜之熱處理溫度、與熱處理後之IZO膜的光透過率的關係。
亦即，測定實驗例2所得的未經熱處理之IZO膜及於300℃、600℃、800℃及1000℃之溫度所熱處理之IZO膜的光透過率。將其結果顯示於第8圖。還有，對於IZO膜之光透過率測定，使用島津製造所製之紫外可見光光度計UV－2450。另外，光透過率之值係減去僅測定玻璃基板之光透過率所得的光透過空白值而算出。
第8圖係顯示IZO膜之光透過率的圖表，橫軸係表示波長(nm)，縱軸係表示光透過率(%)。(a)、(b)、(c)、(d)及(e)係分別為熱處理前、300℃、600℃、800℃及1000℃之熱處理後的結果。
由第8圖得知，相較於未經熱處理之IZO膜或於300℃之溫度所熱處理之IZO膜，於600℃以上之溫度熱處理IZO膜之情形，光透過率變高。尤其，於600℃之溫度熱處理IZO膜之情形，於400nm附近之紫外發光區域，光透過率為高的；於800℃之溫度熱處理IZO膜之情形，於460nm附近之藍色發光區域，光透過率為高的。另外，於1000℃之溫度熱處理IZO膜之情形，得知IZO膜之光透過率未充分上升。因而，特別希望IZO膜之熱處理溫度為900℃以下。
〔實施例1〕
(氮化鎵系化合物半導體發光元件之製作)於第3圖，顯示為了用於本實施例之氮化鎵系化合物半導體發光元件所製造之由氮化鎵系化合物半導體層構成的半導體晶圓之剖面示意圖。另外，於第1圖及第2圖，顯示本實施例所製造之氮化鎵系化合物半導體發光元件的剖面示意圖及平面示意圖。以下，茲將一邊適宜參照此等圖式，一邊說明本發明。
氮化鎵系化合物半導體晶圓20之積層構造體係於由藍寶石之c面((0001)結晶面)構成的基板21上，隔著由AlN構成的緩衝層(未以圖示)，依序積層下列薄層而構成：未摻雜之GaN底層(層厚＝2 μm)22、摻雜Si的n型GaN接觸層(層厚＝2 μm、載體濃度＝1×1019 cm－3 )23、摻雜Si的n型Al0.07 Ga0.93 N覆層(層厚＝12.5nm、載體濃度＝1×1018 cm－3 )24、由6層摻雜Si之GaN阻障層(層厚＝14.0nm、載體濃度＝1×1018 cm－3 )與5層未摻雜之In0.20 Ga0.80 N之井層(層厚＝2.5nm)構成的多重量子井構造之發光層25、摻雜Mg的p型Al0.07 Ga0.93 N覆層(層厚＝10nm)26及摻雜Mg的p型GaN接觸層(層厚＝100nm)27。上述氮化鎵系化合物半導體晶圓20之各構造層22~27係利用一般之減壓MOCVD手段予以成長。
使用上述氮化鎵系化合物半導體晶圓20而製作氮化鎵系化合物半導體發光元件(參照第1圖)。首先，使用HF及HCl以洗淨氮化鎵系化合物半導體晶圓20的p型GaN接觸層27表面之後，於該p型GaN接觸層27上，利用濺鍍法以形成IZO膜。IZO膜係利用DC磁控濺鍍法以長成約250nm膜厚之薄膜。於濺鍍中，使用ZnO濃度為10質量%之IZO靶，IZO成膜係導入70sccm之Ar氣體，壓力設為約0.3Pa。
利用上述之方法而形成的IZO膜之片電阻為17 Ω/sq。另外，利用XRD而能夠確認剛成膜後之IZO膜係非晶質。
IZO膜之成膜後，利用習知之光刻與濕蝕刻，僅於形成p型GaN接觸層27上之正極區域，成為IZO膜所形成的狀態。非晶質之IZO膜係將ITO－07N使用於蝕刻液，以約40nm/min之蝕刻速度進行蝕刻。進行如此方式，於p型GaN接觸層27上形成本發明之正型(參照第1圖及第2圖之符號15)。
利用濕蝕刻以進行IZO膜之圖案形成後，使用RTA退火爐，進行800℃ 1分鐘之熱處理。還有，於熱處理中，於升溫前進行數次利用N2 氣體所進行之沖洗，使RTA退火爐內成為N2 氣體環境後進行。
相較於剛成膜後，於350~600nm之波長區域，熱處理後之IZO膜顯示較高的光透過率，片電阻為10 Ω/sq。另外，於熱處理後之XRD的測定中，主要檢測出由方鐵錳礦構造之In2 O3 結晶構成的X線波峰，已確認IZO膜已結晶化。
接著，於形成負極之領域實施一般之乾蝕刻，只限於其區域，使摻雜Si的n型GaN接觸層的表面予以露出(參照第1圖)。利用真空蒸鍍法，於IZO膜層(正極)上之一部分、及所露出之摻雜Si的n型GaN接觸層23上，依序積層由Cr構成的第1層(層厚＝40nm)、由Ti構成的第2層(層厚＝100nm)、由Au構成的第3層(層厚＝400nm)，分別形成正極接合墊16及負極17。
於形成正極接合墊及負極之後，使用鑽石微粒之磨石粒以進行由藍寶石構成的基板11(21)之背面研磨，最後完成為鏡面。之後，切斷晶圓20，分離成邊長350 μm正方形之個別晶片，載置成引線框架狀之後，利用金(Au)線與引線框架連線。
(驅動電壓(Vf)及發光輸出(Po)之測定)藉由利用探針所進行此等晶片之通電，以測定電流施加值20mA之順向電壓(驅動電壓：Vf)。另外，利用一般之積分球以測定發光輸出(Po)及發光波長。發光面之發光分布能夠確認以正極15之整面發光。
晶片係於460nm附近之波長區域具有發光波長，Vf為3.24V，Po為12.6mW。
〔比較例1及實施例2~4〕
除了將IZO膜之熱處理溫度，分別設為於300℃(比較例)、500℃、600℃、700℃進行之外，與實施例1同樣地製作氮化鎵系化合物半導體發光元件，與實施例1同樣地進行評估。
於第9圖，顯示IZO膜之熱處理溫度與氮化鎵系化合物半導體發光元件之Vf及Po之關係。橫軸表示IZO膜之熱處理溫度(℃)，縱軸分別表示氮化鎵系化合物半導體發光元件之Vf(V)及氮化鎵系化合物半導體發光元件的Po(mW)。
由第9圖，於500℃以上之溫度進行熱處理之情形，氮化鎵系化合物半導體發光元件之Po將上升。另外，相較於氮化鎵系化合物半導體發光元件之Vf不進行熱處理之情形，於700℃以上之溫度進行熱處理之情形約較低0.1V。
〔實施例5〕
除了於與IZO膜的p型半導體層不接觸之側的表面形成凹凸形狀之外，與實施例1同樣地製作氮化鎵系化合物半導體發光元件，與實施例1同樣地進行評估。
凹凸形狀之形成步驟係於IZO膜的熱處理之前進行，相同於IZO膜的圖案形成，使用ITO－07N蝕刻液以進行濕蝕刻。凹凸形狀係直徑2 μm、深度150nm之圓柱形的凹型，圓柱形的凹部係以中心間距3 μm配列成千鳥狀。所得的氮化鎵系化合物半導體發光元件之Vf為3.23V，Po為13.5mW。
〔實施例6及7〕
除了將圓柱形的凹部之深度分別設為200nm、250nm之外，與實施例5同樣地製作氮化鎵系化合物半導體發光元件，與實施例1同樣地進行評估。
於第10圖，顯示IZO膜表面的凹部之深度與氮化鎵系化合物半導體發光元件之Vf及Po的關係。橫軸係表示IZO膜表面的凹部之深度(nm)，縱軸係分別表示氮化鎵系化合物半導體發光元件之Vf(V)及氮化鎵系化合物半導體發光元件之Po(mW)。還有，IZO膜表面的凹部之深度為0之情形，表示未形成凹凸形狀(實施例1)。
由第10圖，於與IZO膜的p型半導體層不接觸之側的表面，形成的凹部之深度越深，氮化鎵系化合物半導體發光元件之Po越高。另外，凹部之深度為250nm，亦即，氮化鎵系化合物半導體發光元件的p型半導體層表面已露出之情形，氮化鎵系化合物半導體發光元件之Vf將上升。
〔比較例2〕
除了將ITO膜使用於正極15之外，與實施例1同樣地製作氮化鎵系化合物半導體發光元件。
於晶圓20的p型GaN接觸層27上，利用濺鍍層以形成250nm之ITO膜。於濺鍍後之XRD的測定中，由方鐵錳礦構造之In2 O3 結晶構成的X線之波峰主要被檢測出，確認熱處理前之ITO膜已結晶化。因為此ITO膜並未被實施例1中使用之ITO－07N蝕刻液所蝕刻，使用HCl而進行濕蝕刻，僅於形成p型GaN接觸層27上之正極區域，成為已成膜ITO膜之狀態。進行ITO膜之圖案形成後，於含有25% O2 之N2 氣體環境中，進行600℃、1分鐘之熱處理，與於N2 氣體環境中，再次進行500℃、1分鐘之熱處理。還有，再次的熱處理後之ITO膜的片電阻為15 Ω/sq。
再次的熱處理後，與實施例1同樣地製作氮化鎵系化合物半導體發光元件。所得的氮化鎵系化合物半導體發光元件之Vf為3.3V，Po為12.5mW。
[產業上利用之可能性]
本發明之化合物半導體發光元件，因為發光輸出為高的，並且驅動電壓也為低的，例如，作為燈等之產業上的利用價值極大。
1．．．發光元件
11．．．基板
12．．．n型半導體層
13．．．發光層
14．．．p型半導體層
15．．．正極
16．．．正極接合墊
17．．．負極
20．．．氮化鎵系化合物半導體晶圓
21．．．基板
22．．．GaN底層
23．．．n型GaN接觸層
24．．．n型AlGaN覆層
25．．．由InGaN構成的發光層
26．．．p型AlGaN覆層
27．．．p型GaN接觸層
30．．．燈
31．．．框架
32．．．框架
33．．．線
34．．．線
35．．．塑模
第1圖係示意顯示本發明之氮化鎵系化合物半導體發光元件之一例的剖視圖。
第2圖係示意顯示第1圖所示之氮化鎵系化合物半導體發光元件的平面圖。
第3圖係示意顯示氮化鎵系化合物半導體晶圓之一例的剖視圖。
第4圖(a)、(b)係示意顯示IZO膜表面之凹型的凹凸加工之一例的圖形。
第5圖係示意顯示IZO膜表面之凸型的凹凸加工之一例的圖形。
第6圖係示意顯示使用本發明之氮化鎵系化合物半導體發光元件而構成的燈之剖視圖。
第7圖係顯示IZO膜之X線繞射(XRD)結果的圖表。
第8圖(a)~(e)係顯示IZO膜之光透過率的圖表。
第9圖係顯示IZO膜之熱處理溫度與氮化鎵系化合物半導體發光元件的驅動電壓及發光輸出之關係的圖表。
第10圖係顯示IZO膜表面的凹部深度與氮化鎵系化合物半導體發光元件的驅動電壓及發光輸出之關係的圖表。
1．．．發光元件
11．．．基板
12．．．n型半導體層
13．．．發光層
14．．．p型半導體層
15．．．正極
16．．．正極接合墊
17．．．負極

Claims (8)

  1. 一種化合物半導體發光元件之製法，其特徵係含有下列(a)~(d)之步驟：(a)在基板上，由化合物半導體所構成的n型半導體層、發光層與p型半導體層係以n型半導體層與p型半導體層挾持發光層之方式來加以積層，而製作半導體晶圓的步驟；(b)將非晶質狀之IZO膜積層於該半導體晶圓上的步驟；(c)蝕刻該非晶質狀之IZO膜的步驟；及(d)將所蝕刻的該非晶質狀之IZO膜予以結晶化的步驟。
  2. 如申請專利範圍第1項之化合物半導體發光元件之製法，其中積層非晶質狀之IZO膜的步驟係藉由濺鍍法所進行。
  3. 如申請專利範圍第1項之化合物半導體發光元件之製法，其中將非晶質狀之IZO膜予以結晶化的步驟係藉由熱處理所進行。
  4. 如申請專利範圍第3項之化合物半導體發光元件之製法，其中熱處理溫度為500~1000℃。
  5. 如申請專利範圍第4項之化合物半導體發光元件之製法，其中熱處理溫度為700~900℃。
  6. 如申請專利範圍第1項之化合物半導體發光元件之製法，其中化合物半導體係氮化鎵系化合物半導體。
  7. 如申請專利範圍第6項之化合物半導體發光元件之製法，其中n型半導體層、發光層與p型半導體層係依此順序予以積層，非晶質之IZO膜係積層於p型半導體層上。
  8. 一種化合物半導體發光元件，藉由如申請專利範圍第1項之製法所製造。
TW096146953A 2006-12-11 2007-12-10 化合物半導體發光元件及其製法 TWI392113B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333582A JP5201566B2 (ja) 2006-12-11 2006-12-11 化合物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW200834995A TW200834995A (en) 2008-08-16
TWI392113B true TWI392113B (zh) 2013-04-01

Family

ID=39511697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096146953A TWI392113B (zh) 2006-12-11 2007-12-10 化合物半導體發光元件及其製法

Country Status (7)

Country Link
US (2) US7972952B2 (zh)
EP (1) EP2096684B1 (zh)
JP (1) JP5201566B2 (zh)
KR (1) KR101087601B1 (zh)
CN (1) CN101523626B (zh)
TW (1) TWI392113B (zh)
WO (1) WO2008072681A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260237A (ja) * 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
US20090205707A1 (en) * 2008-02-19 2009-08-20 Showa Denko K.K. Solar cell and method for producing the same
TWI606592B (zh) 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2010177586A (ja) * 2009-01-30 2010-08-12 Fujifilm Corp 発光素子及びその製造方法
JP2010232642A (ja) * 2009-03-02 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010232649A (ja) 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
KR20120031185A (ko) 2009-06-30 2012-03-30 이데미쓰 고산 가부시키가이샤 투명 도전막
WO2011138851A1 (ja) 2010-05-07 2011-11-10 パナソニック株式会社 発光ダイオード
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
CN102738347B (zh) * 2012-01-18 2015-01-14 山西飞虹微纳米光电科技有限公司 具有自组成式纳米结构的白光led芯片结构
USD745474S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
TWD173888S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD163754S (zh) * 2014-01-28 2014-10-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745472S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
USD757663S1 (en) * 2014-01-28 2016-05-31 Formosa Epitaxy Incorporation Light emitting diode chip
TWD173887S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD173883S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD164809S (zh) * 2014-01-28 2014-12-11 璨圓光電股份有限公司 發光二極體晶片之部分
US11505454B2 (en) * 2019-09-25 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. MEMS structure and manufacturing method thereof
CN116779739A (zh) * 2022-03-11 2023-09-19 深超光电（深圳）有限公司 发光模组、显示装置及发光模组制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1233082A1 (en) * 1999-11-25 2002-08-21 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and method for preparing sputtering target
TW200601575A (en) * 2004-06-24 2006-01-01 Epistar Corp A high efficiency light emitting device
TW200614540A (en) * 2004-10-29 2006-05-01 South Epitaxy Corp Method for manufacturing high brightness light-emitting diode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3611618B2 (ja) 1995-02-08 2005-01-19 出光興産株式会社 非晶質導電膜のパターニング方法
JP2000128698A (ja) * 1998-10-22 2000-05-09 Toyota Motor Corp Ｉｔｏ材、ｉｔｏ膜及びその形成方法、並びにｅｌ素子
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
JP4259268B2 (ja) 2003-10-20 2009-04-30 豊田合成株式会社 半導体発光素子
CN1918672B (zh) * 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
US7385226B2 (en) * 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device
JP2005317676A (ja) 2004-04-27 2005-11-10 Sony Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
KR100665120B1 (ko) * 2005-02-28 2007-01-09 삼성전기주식회사 수직구조 질화물 반도체 발광소자
JP5265090B2 (ja) * 2006-04-14 2013-08-14 豊田合成株式会社 半導体発光素子およびランプ
TWI291253B (en) * 2006-04-18 2007-12-11 Univ Nat Central Light emitting diode structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1233082A1 (en) * 1999-11-25 2002-08-21 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and method for preparing sputtering target
TW200601575A (en) * 2004-06-24 2006-01-01 Epistar Corp A high efficiency light emitting device
TW200614540A (en) * 2004-10-29 2006-05-01 South Epitaxy Corp Method for manufacturing high brightness light-emitting diode

Also Published As

Publication number Publication date
EP2096684A4 (en) 2014-09-03
CN101523626B (zh) 2012-09-19
KR20090054466A (ko) 2009-05-29
JP2008147459A (ja) 2008-06-26
JP5201566B2 (ja) 2013-06-05
US20110220872A1 (en) 2011-09-15
US7972952B2 (en) 2011-07-05
TW200834995A (en) 2008-08-16
US20090267109A1 (en) 2009-10-29
EP2096684B1 (en) 2018-02-21
CN101523626A (zh) 2009-09-02
KR101087601B1 (ko) 2011-11-29
EP2096684A1 (en) 2009-09-02
WO2008072681A1 (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
TWI392113B (zh) 化合物半導體發光元件及其製法
TWI472055B (zh) 化合物半導體發光元件及其製造方法、化合物半導體發光元件用導電型透光性電極、燈、電子機器以及機械裝置
TWI359509B (en) Semiconductor light emitting element, process for
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP5533675B2 (ja) 半導体発光素子
TWI416759B (zh) 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
US20120097922A1 (en) Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus
JP2006074019A (ja) 半導体発光素子用の透光性電極
JP2007073789A (ja) 半導体発光素子用電極
WO2007029859A1 (en) Electrode for semiconductor light emitting device
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP4252622B1 (ja) 半導体発光素子の製造方法
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2005340797A (ja) 透光性正極