TWI416759B - 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具 - Google Patents

半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具 Download PDF

Info

Publication number
TWI416759B
TWI416759B TW098107273A TW98107273A TWI416759B TW I416759 B TWI416759 B TW I416759B TW 098107273 A TW098107273 A TW 098107273A TW 98107273 A TW98107273 A TW 98107273A TW I416759 B TWI416759 B TW I416759B
Authority
TW
Taiwan
Prior art keywords
conductive film
transparent conductive
semiconductor light
emitting device
semiconductor layer
Prior art date
Application number
TW098107273A
Other languages
English (en)
Other versions
TW200950157A (en
Inventor
Tokuyuki Nakayama
Yoshiyuki Abe
Original Assignee
Sumitomo Metal Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co filed Critical Sumitomo Metal Mining Co
Publication of TW200950157A publication Critical patent/TW200950157A/zh
Application granted granted Critical
Publication of TWI416759B publication Critical patent/TWI416759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具
本發明係關於半導體發光元件，尤其關於紫外光的發光輸出(Po)優良之半導體發光元件。此外，本發明係關於該半導體發光元件之製造方法及使用該半導體發光元件之燈具。
使用半導體發光元件之發光二極體(LED：Light Emitting Diode)由於具有低消耗電力、長壽命且小型之特性，所以廣泛使用於多種電子機器中。發光二極體係於半導體發光元件中，與砲彈型、可攜式背光用途的側視型、顯示器中所使用之頂視型等之種種透明蓋體(cover)以及具有螢光體之蓋體組合而作為各種用途的光源所使用。
半導體發光元件的構造例如有朝上(face up)型，此係於基板上依序層合有n型半導體層、發光層、p型半導體層而成。對p型半導體層與發光層與n型半導體層之一部分進行蝕刻處理，將負極設置在該n型半導體層上，同時並將導電膜等形成於p型半導體層上作為正極，此外，為了與電路基板或引線架(lead frame)等形成電連接，係於該正極設置焊墊(bonding pad)等。
形成由n型半導體層、發光層、p型半導體層所構成之半導體層的化合物，例如有氮化鎵系化合物、硒化鋅系化合物、磷化鎵系化合物、磷化銦系化合物、或砷化鎵系化合物等。
於此等半導體發光元件中，近年來作為藍色發光的發光元件之氮化鎵系化合物半導體發光元件的定位，乃逐漸變得重要。氮化鎵系化合物半導體發光元件，係藉由在以藍寶石單晶體為首之從種種氧化物或III-V族化合物所選出之基板上，依有機金屬化學氣相成長法(MOCVD法：Metal Organic Chemical Vapor Debosition)或分子束磊晶成長法(MBE法：Molecular Beam Epitaxy)等來形成氮化鎵系化合物半導體而製得。
於氮化鎵系化合物半導體發光元件中，由於往橫向的電流擴散較小，所以電流僅能注入電極正下方的半導體，若電極為不透明，則會有發光層所發出的光被電極所遮蔽而無法取光至外部之不良情況。因此，一般係構成為使用透明電極作為氮化鎵系化合物半導體發光元件的正極，並透過正極來取光。
如此的透明電極係使用Ni/Au或ITO等一般所知的透明導電材料，近年來，透明電極一般係使用透光性優良之以In2 O3 或ZnO為主成分的氧化物系材料。其中的ITO(氧化銦錫)，可藉由將5至20質量%的SnO2 摻入In2 O3 中而製得2×10-4 Ω‧cm左右之低比電阻的透明導電膜，因此最為廣泛地用作為透明電極用材料。
然而，上述低比電阻的ITO膜為晶質膜，會因基板溫度或環境氣體及電漿密度的狀態等而使晶體的狀態產生種種變化，有時會在同一基板上混合存在有晶質膜或非晶質膜。以該混合存在為原因，發生過度蝕刻或蝕刻殘渣的形成等蝕刻不良情形，而有難以達到高精細化之問題。
相對於此，已探討一種當在室溫附近使ITO膜成膜時，藉由將水或氫添加於濺鍍氣體中而使非晶質狀態的ITO膜成膜，對此ITO膜進行蝕刻後，再進行加熱而使晶體化之方法。然而，當在成膜時添加水或氫時，會使膜相對於底層基板之密著性降低，或是所使用的ITO靶材表面被還原而產生大量的突粒(nodule)，導致有電弧(arcing)等的異常放電之問題。
此外，氮化鎵系化合物半導體發光元件係作為較藍色光為更短波長區域之紫外光的發光元件而受到矚目。對於適合此紫外光的發光元件之透明電極，亦進行了種種探討，但由於ITO膜在400nm附近以下的波長區域中，膜中所吸收的光增加，因此該透射率在400nm以下的波長區域中係急遽降低。因此，當使用ITO膜作為發出紫外區域波長的光之發光元件的電極時，會有發光輸出降低之問題。
因此，有人探討利用IZO(Indium Zinc Oxide：氧化銦鋅，註冊商標)來取代上述ITO者。此IZO由於可藉由室溫附近的成膜處理來形成幾乎完全的非晶質膜，所以可容易地藉由弱酸之草酸系蝕刻劑，在不會產生殘渣等問題下進行蝕刻。再者，由IZO所形成之靶材係具有在濺鍍時突粒的產生較少且電弧等的異常放電較少之優點。
相對於此，於專利文獻1中提案將形成非晶質IZO膜並在蝕刻處理後予以晶體化者作為透明電極使用，藉此來提升紫外區域(350nm至420nm)的波長之光的透射率。
於該文獻中記載該非晶質IZO膜之晶體化，必須進行在500℃至900℃的溫度下之退火處理。然而，如專利文獻2所記載般，當進行如此高溫下的退火處理時，在導電氧化膜與p型半導體層之界面附近會產生元素的相互擴散，不僅阻礙導電氧化膜之比電阻的降低，並且導致p型半導體層之比電阻的增大、或導電氧化膜與p型半導體層之接觸電阻的增大之問題。尤其是p型半導體層中的鎵元素往透光性導電氧化膜中的擴散，係造成影響而導致阻礙該比電阻與接觸電阻的低電阻化。
另一方面，在未進行由退火處理所致之晶體化的非晶質IZO膜中，則有於波長400至450nm的可見光區域短波長側的透射率，亦即藍色光的透射率較低之問題。
[專利文獻1]日本特開2007-287845號公報
[專利文獻2]日本特開2007-294578號公報
[非專利文獻1]「透明導電膜之技術(改訂2版)」,Ohm社，2006年12月20日發行，p.72至79
本發明係鑒於上述情形而創作出之發明，目的在於解決上述問題點，並提供能夠有效率地輸出藍色光或紫外光之半導體發光元件及使用該半導體發光元件之燈貝。
本發明之半導體發光元件的一項型態係具備至少包含p型半導體層之化合物半導體層、以及設置於前述p型半導體層上之透明電極的半導體發光元件，其特徵為：前述透明電極係藉由以銦及鎵所組成之氧化物的透明導電膜所形成。又，在以銦及鎵所組成之氧化物中，係包含在此等組成中具有無可避免的雜質之氧化物。
前述透明導電膜的含鎵量較理想是以Ga/(In+Ga)原子數比計為0.10至0.35。
此外，前述透明導電膜較理想為非晶質，亦即未晶體化。
本發明之半導體發光元件的其他型態係具備至少包含p型半導體層之化合物半導體層、以及設置於前述p型半導體層上之透明電極的半導體發光元件，其特徵為：前述透明電極係藉由以銦及鎵及錫所組成之氧化物的透明導電膜所形成；且使該透明導電膜晶體化。又，在以銦及鎵及錫所組成之氧化物中，係包含在此等組成中具有無可避免的雜質之氧化物。
前述透明導電膜的含鎵量較理想是以Ga/(In+Ga+Sn)原子數比計為0.02至0.30，含錫量較理想是以Sn/(In+Ga+Sn)原子數比計為0.01至0.11。
本發明係適合使用於半導體發光元件的化合物半導體層至少於350nm至500nm的範圍內具有發光波長者。
具有如此特性之化合物半導體層，其典型者可列舉如氮化鎵系化合物半導體層。
於本發明中，前述透明導電膜較理想為於450nm附近的波長區域具有85%以上的透射率。
此外，前述透明導電膜較理想為於400nm附近的波長區域具有80%以上的透射率。
再者，前述透明導電膜的表面電阻較理想為20Ω/□(Ohm per Square)以下，此外，前述透明導電膜的厚度較理想為10nm至1000nm。
又，較理想為於前述透明電極上形成有保護層。
本發明之半導體發光元件係適合使用於包含LED燈之燈具。
另一方面，本發明之半導體發光元件之製造方法的特徵為：當製造具備至少包含p型半導體層之化合物半導體層、以及設置於前述p型半導體層上之透明電極的半導體發光元件時，係於前述p型半導體層上，使非晶質狀態之以銦及鎵所組成的氧化物、或非晶質狀態之以銦及鎵及錫所組成的氧化物進行成膜，而形成透明導電膜，之後以200℃至480℃的溫度對前述透明導電膜進行退火處理。
當前述透明導電膜係由前述非晶質狀態之以銦及鎵所組成的氧化物而形成時，藉由前述退火處理而使前述透明導電膜生成微晶體，並維持該非晶質狀態。
另一方面，當前述透明導電膜係由前述非晶質狀態之以銦及鎵及錫所組成的氧化物而形成時，藉由前述退火處理而使前述透明導電膜晶體化。
該退火處理係在不含氧氣之環境氣體中，較理想為在真空環境中、或是氮氣與氫氣之混合氣體環境中進行。
在進行前述退火處理前，前述透明導電膜為非晶質的狀態，可容易地進行圖案化(patterning)。
在前述退火處理後，較理想為使保護層層合於前述透明導電膜。
本發明之半導體發光元件中，作為設置於該p型半導體層上之透明電極，係使用：藉由以銦及鎵所組成之氧化物或以銦及鎵及錫所組成之氧化物而形成，之後在相對低溫的200℃至480℃的溫度下進行退火處理後所得的透明導電膜。
該透明導電膜係於450nm附近的波長區域具有85%以上的透射率，並且於400nm附近的波長區域具有80%以上的透射率。因此，本發明之半導體發光元件的透明電極不論在藍色區域及紫外區域，光的透射性均較使用IZO膜之以往的透明電極更優良。如此，本發明之半導體發光元件，其藍色光及紫外光的發光輸出係較先前者還高，可說是發光特性較優良者。
此外，用以獲得該效果之退火處理，由於是在較IZO膜所要求之500℃至900℃的溫度為更低溫之200℃至480℃的溫度中進行，所以並不會因高溫之退火處理所導致之p型半導體層中的鎵元素於透明導電膜中的擴散，而阻礙比電阻或接觸電阻的低電阻化。因此，藉由前述透明導電膜，可製得藍色光及紫外光的發光特性優良且為低電阻之透明電極。
再者，前述透明導電膜由於在成膜於p型半導體層上時為非晶質狀態，所以蝕刻性優良，而能夠進行高精細的圖案化。
本發明者們係為了解決上述問題進行精心探討，結果發現，以銦及鎵所組成之氧化物的透明導電膜或以銦及鎵及錫所組成之氧化物的透明導電膜，在室溫附近的低溫成膜下容易獲得非晶質狀態，因此具有蝕刻性優良之特徵，並且不僅在紫外區域(350nm至420nm)，在藍色區域(400nm至450nm)的光透射性亦較IZO膜優良。
再者，為了獲得上述透射性而對透明導電膜所進行之退火處理，相較於IZO膜所要求之500℃至900℃的溫度範圍，可在更低溫的200℃至480℃的範圍內進行。
亦即，於IZO膜中，為了在藍色區域及紫外區域獲得充分的光透射性，必須在上述高溫下對非晶質的IZO膜進行退火處理。由於該高溫的退火處理會使p型半導體層中的鎵元素往透光性導電氧化膜擴散，而阻礙比電阻或接觸電阻的低電阻化。相對於此，本發明之透明導電膜可藉由更低溫的退火處理，在藍色區域及紫外區域均可獲得優良的光透射性，所以為低電阻者，且能夠有效率地輸出藍色光及紫外光。具備此透明導電膜之本發明之半導體發光元件，該藍色光及紫外光的發光輸出較高。
因此，本發明者們根據下列見解，亦即若使用上述透明導電膜作為半導體發光元件的透明電極(正極)，則被半導體發光元件的透明電極所吸收之藍色或紫外區域的波長光較少，能夠有效率地輸出藍色光或紫外光，而製得藍色光或紫外光的發光輸出較高之半導體發光元件，因而完成本發明。
本發明係包含朝上型的半導體發光元件，亦即，於基板上，在依序層合有n型半導體層、發光層、p型半導體層所形成之化合物半導體層上形成有透明電極者，並且可適用於具備至少包含p型半導體層之化合物半導體層、以及設置於該p型半導體層上之透明電極的種種構造的半導體發光元件。
本發明的特徵為：藉由以銦及鎵所組成之氧化物的透明導電膜或以銦及鎵及錫所組成之氧化物的透明導電膜且在200℃至480℃之溫度下進行退火處理後的透明導電膜，來取代以往的IZO膜，以形成該透明電極。因此，以下係以該特徵為中心，詳細說明本發明。
1.透明電極(透明導電膜)
於本發明之半導體發光元件中，在p型半導體層13上，形成有以銦及鎵所組成之氧化物的透明導電膜或是以銦及鎵及錫所組成之氧化物的透明導電膜，作為透明電極14(正極)(第1圖)。
更具體而言，上述透明導電膜係形成於p型半導體層13的正上方，或是隔介金屬層等而形成於p型半導體層13上。當於透明電極14與p型半導體層13之間夾持金屬層時，雖可降低半導體發光元件1的驅動電壓(Vf)，但另一方面會使透射率降低並使發光輸出降低。因此，可因應半導體發光元件的用途等，取得驅動電壓(Vf)與輸出之平衡，來適當的判斷是否要設置金屬層。
又，金屬層一般係使用從Ni或Ni氧化物、Pt、Pd、Ru、Rh、Re、Os中所選出之1種以上的金屬。
(組成)
本發明之透明導電膜中，以銦及鎵所組成之氧化物的透明導電膜中之含鎵量，較理想是以Ga/(In+Ga)原子數比計為0.10至0.35的範圍。
當此原子數比未達0.10時，於室溫或低溫下所成膜之透明導電膜的比電阻雖然會變得較低，但可能有難以藉由濕式蝕刻進行圖案化之情形。另一方面，當超過0.35時，作為本發明之半導體發光元件的透明電極時，上述透明導電膜的比電阻會變得較高。此外，為了獲得上述半導體發光元件的優良發光特性，對上述透明導電膜進行退火處理雖為有效，但含鎵量愈多，愈須提高退火處理溫度。因此，當上述原子數比超過0.35時，必須在超過500℃的高溫下對透明導電膜進行退火處理，結果使透明導電膜的表面電阻及接觸電阻增加，難以達到低電阻化。
此外，本發明之透明導電膜中，以銦及鎵及錫所組成之氧化物的透明導電膜中之含鎵量，較理想是以Ga/(In+Ga+Sn)原子數比計為0.02至0.30的範圍，且含錫量較理想是以Sn/(In+Ga+Sn)原子數比計為0.01至0.11的範圍。關於組成範圍的限定，係與以銦及鎵所組成之氧化物的透明導電膜之情形相同，但當復添加錫時，該組成範圍會更往低鎵量側移動。此外，適當組成範圍中之錫的添加，尤其對晶體化之透明導電膜的低電阻化具有效果，同時在紫外區域之光透射性的提升方面亦具有效果。
當此原子數比未達0.10時，無法充分發揮這些效果，另一方面，當超過0.11時，會因過量的錫添加而使效果減半。
此外，於上述組成的透明導電膜中，有時會無可避免地含有由用以製作該透明導電膜之靶材材料的原料所造成之雜質，或是從在該靶材材料的製程中所使用之成形裝置等所混入之雜質等。
(膜厚)
關於上述透明導電膜的膜厚，為了使其成為具有低電阻及高透射率者，較理想為設定在10nm至10000nm的範圍，更理想為設定在100nm至1000nm的範圍。此外，就生產成本的觀點來看，上述透明導電膜的膜厚較理想為1000nm以下。
(特性)
本發明之半導體發光元件的透明電極係藉由經過後述的退火處理，而於450nm附近的波長區域具有85%以上，較理想為90%以上的透射率，並且於400nm附近的波長區域具有80%以上，較理想為85%以上的透射率。如此，本發明之半導體發光元件，不僅在紫外區域(350nm至420nm)，在藍色區域(400nm至450nm)亦具有有效率的發光特性。
因此，當化合物半導體層至少於350nm至500nm的範圍內具有發光波長時，可適當地使用本發明之半導體發光元件。亦即，本發明之半導體發光元件不僅可有效地提升在紫外區域(350nm至420nm)具有中心波長之半導體發光元件的取光效率，且即使例如為中心波長位於400nm至450nm的藍色區域之半導體發光元件，只要在350nm至420nm具有發光區域，亦可提升取光效率。
此外，本發明之半導體發光元件係如後述般，可經由低溫的退火處理而避免產生阻礙透明導電膜之表面電阻或接觸電阻的低電阻化之問題，例如由於可將前述透明導電膜的表面電阻維持在20Ω/□以下，所以，即使提升透明電極本身的透射率，亦不會產生因低電阻化受到阻礙而使半導體發光元件之上述區域的發光輸出降低之問題。
2.透明電極的製造
(透明導電膜的成膜)
接下來說明透明電極的製造，亦即將以銦及鎵所組成之氧化物的透明導電膜或是以銦及鎵及錫所組成之氧化物的透明導電膜形成於p型半導體層上之形成方法。
首先於p型半導體層上的全部區域上，形成非晶質狀態之以銦及鎵所組成之氧化物的透明導電膜或是以銦及鎵及錫所組成之氧化物的透明導電膜。
上述透明導電膜的成膜方法，只要是可形成非晶質狀態的膜之方法，則可使用薄膜的成膜中所使用之一般的任意方法。例如可使用濺鍍法或真空蒸鍍法等方法來成膜，但相較於真空蒸鍍法，以成膜時所產生的粒子或塵埃等較少之濺鍍法為較適用。此外，當使用濺鍍法時，為了以更高之成膜速率來形成良質的非晶質膜，較理想為藉由DC磁控濺鍍法，使用由以銦及鎵所組成之氧化物燒結體或是以銦及鎵及錫所組成之氧化物燒結體而形成之濺鍍靶材來進行成膜。
當上述靶材為以銦及鎵所組成之氧化物燒結體時，其較理想為下列氧化物燒結體：含鎵量以Ga/(In+Ga)原子數比計為0.10以上、0.35以下，且方鐵錳礦(bixbyite)型構造的In2 O3 相為主要的結晶相，當中之β-Ga2 O3 型構造的GaInO3 相、或是GaInO3 相與(Ga,In)2 O3 相作為平均粒徑5μm以下的晶體粒而細微地分散之氧化物燒結體。
此外，當上述靶材為以銦及鎵及錫所組成之氧化物燒結體時，其較理想為下列氧化物燒結體：含鎵量以Ga/(In+Ga+Sn)原子數比計為0.02至0.30，含錫量以Sn/(In+Ga+Sn)原子數比計為0.01至0.11，且方鐵錳礦型構造的In2 O3 相為主要的結晶相，當中之β-Ga2 O3 型構造的GaInO3 相、或是GaInO3 相與(Ga,In)2 O3 相作為平均粒徑5μm以下的晶體粒而細微地分散之氧化物燒結體。推測由於錫的添加，而使較多的Sn取代上述GaInO3 相中的Ga或In部位，當因超過相對於GaInO3 相之固溶極限(solid solubility limit)或是於燒結體製作過程中形成組成上為局部不均一之部分等理由而有未被取代之Sn時，雖然會產生些許由通式：Ga3-x In5+x Sn2 O16 (0.3<x<1.5)所表示之正方晶的複合氧化物相等，但此相較理想為亦作為平均粒徑5μm以下的晶體粒而細微地分散。
藉由使用此等構造的靶材，而容易地形成非晶質膜。具體而言，本發明之透明導電膜中，在以銦及鎵所組成之氧化物透明導電膜，可製得含鎵量以Ga/(In+Ga)原子數比計為0.10至0.35的範圍之非晶質的透明導電膜。此外，在以銦及鎵及錫所組成之氧化物透明導電膜，可製得含鎵量以Ga/(In+Ga+Sn)原子數比計為0.02至0.30的範圍，且含錫量以Sn/(In+Ga+Sn)原子數比計為0.01至0.11的範圍之非晶質的透明導電膜。
此外，當使用此構造的靶材時，幾乎不會產生突粒。此外，為了降低電漿對p型半導體層所造成之破壞，濺鍍的放電輸出較理想為1000W以下。
剛完成成膜時之本發明的透明導電膜為非晶質。該晶體化溫度顯現出220℃以上，較一般ITO之約190℃還高出許多，所以並不存在微晶體等，而完全為非晶質狀態。
(圖案化)
如此成膜之非晶質狀態的上述透明導電膜，除了在p型半導體層上之形成透明電極的區域之正極形成區域之外，其他區域可藉由一般所知的光微影技術及蝕刻來進行圖案化，而成為僅形成在正極形成區域之狀態。
上述透明導電膜的圖案化，較理想為在進行後述的退火處理前進行。退火處理前之上述透明導電膜，由於為非晶質狀態，所以可使用包含屬於弱酸之草酸系蝕刻劑的一般所知的蝕刻液，在不會產生殘渣等問題下，容易且高精度地進行蝕刻。此外，上述透明導電膜的蝕刻可使用乾式蝕刻裝置來進行。
(退火處理)
於本發明中，在將上述以銦及鎵所組成之氧化物的透明導電膜或是以銦及鎵及錫所組成之氧化物的透明導電膜進行圖案化後，係在200℃至480℃的範圍之溫度下進行退火處理。
在如此低溫的退火處理中，於以銦及鎵所組成之氧化物的透明導電膜中，必須因應鎵量，於上述溫度範圍內選擇適當的溫度，並控制成不會晶體化而維持非晶質狀態。於該非晶質狀態的透明導電膜，係成為產生無法以X射線繞射觀察但可藉由依據AFM(Atomic Force Microscope：原子力顯微鏡)等所進行之微視性膜表面觀察而確認之程度的微晶體(極微小的單晶體)之狀態。此微晶體僅由固溶有鎵之氧化銦相所形成，係成為部分地結晶析出於非晶質膜中之形態。當預先使退火處理停留在產生微晶體之溫度時，除了因氧缺損使載子電子(carrier electron)增加之外，更可消除因在室溫附近的低能量成膜中所產生之對載子電子的產生毫無助益的單純缺陷，而有益於新的載子電子產生(或是遷移度的提升)，推測可能可充分地引起低比電阻之效果。
如此，藉由先停留在使透明導電膜中產生無法以X射線繞射觀察之微晶體的程度，則不僅藍色區域(400nm至450nm)，而可提升紫外區域(350nm至420nm)的波長之光的透射率，再者，亦可提升與p型半導體層之接觸性。又，使上述透明導電膜完全地晶體化者係較不理想。此係由於當完全地晶體化時，由於晶格的限制，並無法容許如非晶質那麼多之氧缺損的產生，使載子電子減少而增加比電阻之故。此外，由於載子電子的減少，使表觀上的能帶間隙(band gap)縮小而使透射率降低。
另一方面，當為以銦及鎵及錫所組成之氧化物的透明導電膜時，雖然亦可藉由該低溫的退火處理而維持非晶質狀態，但若使非晶質狀態的透明導電膜晶體化，則更為適合。藉由該晶體化，同樣的，不僅藍色區域(400nm至450nm)，亦可提升紫外區域(350nm至420nm)的波長之光的透射率。又，經晶體化的透明導電膜係僅由固溶有鎵之氧化銦相所形成。燒結體基本上是由In2 O3 相及GaInO3 相所構成，且因情況的不同而可能復包含由通式：Ga3-x In5+x Sn2 O16 (0.3＜x＜1.5)所表示之正方晶的複合氧化物相，相對於此，在薄膜中不會形成GaInO3 相或Ga3-x In5+x Sn2 016 (0.3＜x＜1.5)相。該理由可舉例如：上述2個相的形成係要求極高的能量，以及在薄膜中鎵相對於氧化銦相的固溶極限遠較燒結體更寬廣之故。
上述藉由晶體化所進行之紫外區域的波長之光透射率的提升，係依據添加有錫之晶體膜中之載子電子的顯著增加效果來說明。亦即，雖然藉由晶體化而形成氧化銦相，但在此，當添加有錫時，藉由使四價的錫來取代三價的銦(鎵)之部位，而更進一步地產生載子電子。如此，當藉由錫的部位取代來產生載子電子時，若包含因氧缺損所產生之載子電子，則載子電子濃度會增加至1021 cm-3 。由於此載子電子濃度的增加，而使載子電子的一部分佔據傳導帶底部，使表觀上的能帶間隙變得較原先還大。如非專利文獻1所記載般，此現象係稱為柏斯坦-摩斯(Burstein-Moss：BM)移位。藉此，使電子的光學遷移所需的能量增大。亦即，更能夠使紫外區域的光透射。
因此，藉由該低溫的退火處理，一邊維持透明導電膜的非晶質狀態，一邊產生無法以X射線繞射觀察之微晶體或是使透明導電膜晶體化，因此而提高紫外區域的透射率，此機制亦可藉由上述透明導電膜之能帶間隙的增大而推測出。
將上述透明導電膜的退火處理溫度設定在200℃至480℃之原因為當在未達200℃的溫度下進行退火處理時，會有在上述透明導電膜中產生微晶體或是無法使上述透明導電膜充分地晶體化之疑慮，可能無法充分地提高上述透明導電膜之紫外區域的光透射率。另一方面，當在超過480℃的溫度下進行退火處理時，p型半導體層中的鎵元素會往透明導電膜中擴散，產生阻礙比電阻與接觸電阻的低電阻化之問題。
於專利文獻2中記載有對於ITO、AZO、IZO、GZO等透明導電膜進行雷射退火處理並同時在200℃至300℃進行退火處理之內容，係將退火處理的上限溫度設定成較本發明還低。此係由於專利文獻2中所列舉之透明導電膜的鎵量較低之故。推測此係由於在本發明之透明導電膜含有較多的鎵，且p型半導體層中的鎵之擴散驅動力較低，所以即使在較高溫度下，亦不會引起上述問題之故。
上述透明導電膜的退火處理較理想為在不含氧氣之環境氣體中進行，該不含氧氣之環境氣體可舉例如真空環境、氮氣環境氣體等非活性氣體環境、或是氮氣等非活性氣體與氫氣之混合氣體環境。
當在真空環境中、氮氣環境氣體中、或是氮氣與氫氣之混合氣體環境中進行上述透明導電膜的退火處理時，可促進上述透明導電膜中之微晶體的產生或是透明導電膜的晶體化，同時並能夠有效地降低上述透明導電膜的薄片電阻(sheet resistance)。尤其當欲降低上述透明導電膜的薄片電阻時，可在氮氣與氫氣之混合氣體環境中進行退火處理。混合氣體環境中之氮氣與氫氣的比例，可從適合於所形成之非晶質膜的含氧量之100：1至1：100的範圍中，選擇任意比例。
相對於此，例如當在含氧氣之環境氣體中於300℃以上的高溫下進行退火處理時，會使上述透明導電膜的表面電阻增加。在含氧氣之環境氣體中進行退火處理時會使上述透明導電膜的表面電阻增加者，推測係由於上述透明導電膜的氧空孔(oxygen vacancy)減少之故。上述透明導電膜顯現出導電性者，是由於氧空孔存在於上述透明導電膜中而產生成為載子之電子之故。因此，藉由在含氧氣之環境氣體中的退火處理，而使作為作為載子電子的產生來源之氧空孔減少，使上述透明導電膜的載子濃度降低，因而提高表面電阻。
又，當選擇氮氣環境氣體等非活性氣體環境作為不含氧氣之環境氣體時，當萬一存在有殘留氧氣時，如上述般，會使表面電阻增加。為了避免此情形，有效的方法為先將退火處理所使用之爐內進行真空抽引至10Pa以下，再使純度4N以上的高純度氮氣流通。此外，將氫氣添加於氮氣中以構成混合氣體環境之方法亦較理想。此係由於可期待氫氣之還原效果之故，在將退火處理所使用之爐內進行真空抽引時當然有效，但即使未進行真空抽引時，亦為有效。
此外，作為在上述透明導電膜中產生微晶體或是使上述透明導電膜晶體化之退火處理，可使用任意方法，可舉例如藉由使用RTA退火爐之方法、進行雷射退火之方法、進行電子線照射之方法等而進行的退火處理。
又，當藉由退火處理而使晶體化時，相較於非晶質膜，由於透明導電膜係與p型半導體層或後述的正極焊墊之密著性較良好，所以具有可防止在半導體發光元件之製程中的剝離所造成之良率降低之優點。此外，經晶體化的透明導電膜，由於與空氣中的水分之反應較少，所以亦具有在長時間的耐久性試驗下之特性劣化較小之優點。
3.半導體發光元件的構造
本發明之半導體發光元件的構造係如上所述，一般係適用於在p型半導體層13上形成有透明電極14之構造的半導體發光元件，該構造並無任何限定。亦即，本發明係廣泛適用於上述構造之一般所知的半導體發光元件。惟為了理解本發明，以下簡單說明使用本發明之半導體發光元件的一般構造。
(基板)
基板10可無限制地使用藍寶石單晶體(Al2 O3 ；A面、C面、M面、R面)、尖晶石單晶體(MgAl2 O4 )、ZnO單晶體、LiAlO2 單晶體、LiGaO2 單晶體、MgO單晶體等氧化物單晶體；Si單晶體、SiC單晶體、GaAs單晶體、AlN單晶體、GaN單晶體及ZrB2 等硼化物單晶體等一般所知的基板材料。
又，基板的面方位並無特別限定。此外，基板可使用無偏角基板或具有偏角(off angle)之基板。
(化合物半導體層)
化合物半導體層較理想為氮化鎵系化合物半導體、硒化鋅系化合物半導體、磷化鎵系化合物半導體、磷化銦系化合物半導體、或砷化鎵系化合物半導體等，更理想為氮化鎵系化合物半導體。
例如，於朝上型的構造中，氮化鎵系化合物半導體層係藉由在基板上依序層合n型GaN層、發光層、及p型GaN層而形成。具體而言，氮化鎵系化合物半導體層30係藉由在基板31上層全由AlN所組成之緩衝層、GaN底層32(h型半導體層)、n型GaN接觸層33(n型半導體層)、n型AlGdN敷層(clad layer)34(n型半導體層)、由InGaN所組成之發光層35、p型AlGaN敷層36(p型半導體層)、及p型GaN接觸層37(p型半導體層)而構成(第3圖)。惟氮化鎵系化合物半導體層之各種構造為一般所知者，可無限制地使用此等一般所知者。
尤其是p型半導體層，可使用載子濃度為一般濃度者，即使是載子濃度較低，例如為約1×1017 cm-3 左右之p型GaN層時，亦可適用構成本發明之以銦及鎵所組成之氧化物的透明導電膜或是以銦及鎵及錫所組成之氧化物的透明導電膜作為透明電極。
就氮化鎵系化合物半導體而言，一般所知者係例如以通式Alx Iny Ga1-x-y N(0≦x＜1,0≦y＜1,0≦x+y＜1)所表示之各種組成的半導體，本發明之化合物半導體層可無限制地使用該組成的各種半導體。
此等氮化鎵系化合物半導體的成長方法並無特別限定，可適用MOCVD(有機金屬化學氣相成長法)、HVPE(氫化物氣相磊晶成長法(Hydride Vapor Phase Epitaxy))、MBE(分子束磊晶成長法)等使III族氮化物半導體成長之周知的所有方法。就膜厚控制性及量產性的觀點來看，較理想的成長方法為MOCVD法。
於MOCVD法中，載子氣體係使用氫氣或氮氣，III族原料的Ga來源係使用三甲基鎵(TMG)或三乙基鎵(TEG)，Al來源係使用三甲基鋁(TMA)或三乙基鋁(TEA)，In來源係使用三甲基銦(TMI)或三乙基銦(TEI)，VI族原料的N來源係使用氨(NH3 )、肼(N2 H4 )等。此外，作為摻雜劑，在n型中Si原料係使用單矽烷(SiH4 )或二矽烷(Si2 H6 )，Ge原料係使用鍺烷氣(GeH4 )。在p型中Mg原料例如使用雙(環戊二烯)鎂(Cp2 Mg)或雙(乙基環戊二烯)鎂((EtCp)2 Mg)。
又，本發明並非限定於上述氮化鎵系化合物半導體層，只要是具有發光波長者，均可適用於具有任何化合物半導體層之半導體發光元件。
(負極)
關於負極，在上述透明導電膜的形成或是形成及退火處理後，例如藉由蝕刻去除p型GaN層13、發光層12、及n型GaN層11的一部分而暴露出n型半導體層，該負極16係設置於該暴露出之n型半導體層上(第1圖、第2圖)。負極一般所知者有由Ti/Au所構成者等各種組成及構造，此等一般所知的負極可無限制地使用。
(正極焊墊)
於作為正極之上述透明導電膜層上的一部分，設置有用於與電路基板或引線架進行電連接之正極焊墊。正極焊墊一般所知者有使用Au、Al、Ni及Cu等材料之各種構造，此等一般所知的材料、構造可無限制地使用。此外，正極焊墊的厚度較理想為100至1000nm的範圍內。再者，就焊墊的特性而言，由於厚度愈大者焊接能力愈高，因此，正極焊墊的厚度更理想為300nm以上。此外，就製造成本的觀點來看，較理想為500nm以下。
(保護層)
為了防止由上述透明導電膜所形成之透明電極(正極)的氧化，較理想為以將除了形成有正極焊墊的區域以外之上述透明導電膜上的全部區域予以覆蓋之方式，使保護層成膜。
此保護層較理想為以透光性優良的材料所形成，為了防止p型半導體層與n型半導體層之漏電，較理想為以具有絕緣性的材料所形成。構成保護層之材料係以例如SiO2 或Al2 O3 等為較適用。此外，保護層的膜厚只要可防止上述透明導電膜的氧化且為透光性優良的膜厚即可，具體而言例如為2nm至500nm。
(使用半導體發光元件之燈具)
本發明之半導體發光元件例如可使用該領域業者一般所知的手段，以設置透明蓋體來構成燈具。此外，亦可藉由組合本發明之半導體發光元件與具有螢光體之蓋體，而構成白色燈具。
此外，本發明之半導體發光元件可使用以往一般所知的方法而無限制地構成LED燈具。燈具可使用於一般用途的砲彈型、可攜式背光用途的側視型、顯示器中所使用之頂視型等各種用途。
第4圖為用以說明本發明之燈具的一例之概略構成圖，燈具40為將朝上型之本發明的半導體發光元件安裝為砲彈型之燈具。於此燈具40中，於引線架41、42的一方，藉由樹脂等使第1圖所示之半導體發光元件1黏接，並以由金等材質所組成之引線43、44使正極焊墊15與負極16分別接合於引線架41、42。此外，於半導體發光元件1的周邊，形成有由透明樹脂所構成之封膠(mold)45。
(實施例)
以下藉由實施例更詳細地說明本發明，但本發明並不限定於此等實施例。
[實施例1]
(氮化鎵系化合物半導體層的製造)
以下列方式製造氮化鎵系化合物半導體層。
亦即，在以藍寶石的c面((0001)晶體面)所構成之基板上，隔介由AlN所構成之緩衝層，依序層合：無摻雜GaN底層(層厚2000nm)、摻雜Si之n型GaN接觸層(層厚2000nm，載子濃度=1×1019 cm-3 )、摻雜Si之n型Al0.07 Ga0.93 N敷層(層厚12.5nm，載子濃度=1×1018 cm-3 )、由6層的摻雜Si之GaN阻障層(層厚14.0nm，載子濃度=1×1018 cm-3 )與5層的無摻雜In0.20 Ga0.80 N井層(層厚2.5nm)所組成之多重量子構造的發光層、摻雜Mg之p型Al0.07 Ga0.93 N敷層(層厚10nm)、以及摻雜Mg之p型GaN接觸層(層厚100nm)。上述氮化鎵系化合物半導體層之層合構造體的各構造層係藉由減壓MOCVD手段而使其成長。
(半導體發光元件的製造)
接著，使用所製得之氮化鎵系化合物半導體層來製作氮化鎵系化合物半導體發光元件。首先使用HF及HCl洗淨氮化鎵系化合物半導體層之p型GaN接觸層的表面，於該p型GaN接觸層上，藉由DC磁控濺鍍法，使膜厚220nm之以銦及鎵所組成之氧化物的透明導電膜成膜。
上述透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga)原子數比計為0.15之氧化物燒結體靶材。此外，濺鍍成膜係導入75sccm的Ar氣體及25sccm的Ar-10%O2 混合氣體，全部氣體的壓力調整為0.3Pa，並將基板溫度設定在室溫來進行。
對於藉由上述方法所形成之以銦及鎵所組成之氧化物的透明導電膜(以下稱為「GIO15」)，係使用紫外可見分光光度計(日本分光製V-570)來測定透射率。透射率之值，係減去僅測定玻璃基板的透射率所得之光透射空白值而算出。GIO15膜於非晶質狀態下的透射率，於450nm附近的波長區域為90%以上，於400nm附近的波長區域為75%以上。以(三菱化學製LORESTA-EP MCP-T360)所測定之薄片電阻為24Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GIO15膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
之後，使用光微影技術及以草酸為主的弱酸所進行之濕式蝕刻，將非晶質的GIO15膜予以圖案化，而成為僅在p型GaN接觸層上的正極形成區域使GIO15膜成膜之狀態。非晶質的GIO15膜之蝕刻，係在約40nm/min的蝕刻速率下進行。
在將GIO15膜予以圖案化，使用RTA退火爐，於氮氣環境氣體中，於250℃進行1分鐘的退火處理。
以與退火處理前相同的方式進行測定，結果，退火處理後的GIO15膜於450nm附近的波長區域具有高透光性，於450nm的波長區域之透射率為90%以上。此外，於400nm附近的波長區域中，透光性有所改善，於400nm的波長區域之透射率為80%以上。
此外，GIO15膜的薄片電阻為18Ω/□。又，藉由X射線繞射(XRD)法來測定退火處理後的GIO15膜。第5圖為顯示退火處理後的GIO15膜之X射線繞射(XRD)結果之圖表，橫軸為繞射角(2θ(°))，縱軸為繞射強度(cps)。該結果如第5圖所示，即使在退火處理後的XRD測定中，亦可確認GIO15膜為非晶質。此外，藉由依據原子力顯微鏡(AFM，Digital Instruments製Nanoscope III)所進行之膜表面的觀察，可確認藉由退火處理所進行之微晶體的形成。
接著，對形成n型電極之區域進行乾式蝕刻，而僅在該區域使摻雜Si之n型GaN接觸層的表面暴露出。之後藉由真空蒸鍍法，於GIO15膜層(正極)上的一部分及摻雜Si之n型GaN接觸層上，依序層合由Cr所構成的第1層(層厚40nm)、由Ti所構成的第2層(層厚100nm)、及由Au所構成的第3層(層厚400nm)，而分別形成正極焊墊及負極。在形成正極焊墊及負極後，使用鑽石微粒等研磨粒來研磨由藍寶石所構成之基板的內面，最後加工為鏡面。之後，裁切層合構造體，分離成350μm見方之正方形的個別晶片(chip)，而製得半導體發光元件。
(驅動電壓(Vf)及發光輸出(Po)的測定)
將如此製得之半導體發光元件(晶片)載置於引線架，藉由金(Au)線而與引線架接線。然後，以探針進行通電而藉此測定半導體發光元件於電流施加值20mA時之順向電壓(驅動電壓：Vf)。此外，以一般的積分球來測定發光輸出(Po)及發光波長。
關於發光面的發光分布，可確認為以正極的全面發光。此外，所製得之半導體發光元件，於460nm附近的波長區域具有發光波長，且顯現出Vf為3.2V，Po為12mW之良好的值。
[實施例2]
將氮化鎵系化合物半導體層的p型GaN接觸層上所形成之透明導電膜變更為以銦及鎵及錫所組成之氧化物的透明導電膜，並且將上述透明導電膜於圖案化後的退火處理溫度設定為400℃，且在進行退火處理前先進行真空抽引而使爐內成為1Pa以下後，使純度4N的高純度氮氣流通，除此之外，其他與實施例1相同而製作出半導體發光元件。
在此，上述透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga+Sn)原子數比計為0.15，且含錫量以Sn/(In+Ga+Sn)原子數比計為0.05之氧化物燒結體靶材。
藉由上述方法所形成之以銦及鎵及錫所組成之氧化物的透明導電膜(以下稱為「GITO15」)，於退火處理前，於450nm的波長區域之透射率為85%以上，於400nm的波長區域之透射率為75%以上，乃具有相對較高的透射率，但是表面電阻為稍高的30Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GITO15膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
相對於此，剛結束退火處理後的GITO15膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率亦為85%以上之高透射率，並且表面電阻降低至15Ω/□。此外，如第6圖所示，退火處理後的XRD測定之結果，係觀察到由In2 O3 相所致之繞射峰，而確認出GITO15膜係經晶體化。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.25V，Po為13mW之良好的值。
[實施例3]
將氮化鎵系化合物半導體層的p型GaN接觸層上所形成之透明導電膜變更為以銦及鎵及錫所組成之氧化物的透明導電膜，並且將上述透明導電膜於圖案化後之退火處理的環境氣體設定為真空，並將溫度設定為400℃，除此之外，其他與實施例1相同而製作出半導體發光元件。
在此，上述透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga+Sn)原子數比計為0.05，且含錫量以Sn/(In+Ga+Sn)原子數比計為0.09之氧化物燒結體靶材。
藉由上述方法所形成之以銦及鎵及錫所組成之氧化物的透明導電膜(以下稱為「GITO5」)，於退火處理前，於450nm的波長區域之透射率為85%以上，於400nm的波長區域之透射率為75%以上，乃具有相對較高的透射率，此外，表面電阻為稍高的25Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GITO5膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
相對於此，剛結束退火處理後的GITO5膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率亦為90%以上之高透射率，並且表面電阻急遽降低至10Ω/□。此外，退火處理後的XRD測定之結果，係觀察到由In2 O3 相所致之繞射峰，而確認GITO5膜係經晶體化。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.2V，Po為16mW之良好的值。
[實施例4]
使用氮氣與氫氣之混合氣體作為退火處理的氣體，並且將退火處理的溫度變更為450℃，除此之外，其他與實施例3相同而製作出半導體發光元件。又，剛結束退火處理後的GITO5膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率為90%以上，並且表面電阻為7Ω/□。此外，與實施例3相同，由退火處理後的XRD測定之結果而確認GITO5膜係經晶體化。此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.15V，Po為17mW之良好的值。
[實施例5]
透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga)原子數比計為0.10之氧化物燒結體靶材，並且將上述透明導電膜於圖案化後之退火處理的溫度設定為220℃，除此之外，其他與實施例1相同而製作出半導體發光元件。
藉由上述方法所形成之以銦及鎵所組成之氧化物的透明導電膜(以下稱為「GIO10」)，於退火處理前，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率為75%以上，乃具有相對較高的透射率，表面電阻為20Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GIO10膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
剛結束退火處理後的GIO10膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率亦為80%以上之高透射率，並且表面電阻降低至16Ω/□。此外，退火處理後的XRD測定之結果，並未觀察到繞射峰，而確認GIO10膜為非晶質。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.2V，Po為13mW之良好的值。
[實施例6]
透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga)原子數比計為0.20之氧化物燒結體靶材，並且將上述透明導電膜於圖案化後之退火處理的溫度設定為300℃，除此之外，其他與實施例1相同而製作出半導體發光元件。
藉由上述方法所形成之以銦及鎵所組成之氧化物的透明導電膜(以下稱為「GIO20」)，於退火處理前，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率為80%以上，乃具有相對較高的透射率，表面電阻為29Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GIO20膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
剛結束退火處理後的GIO20膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率亦為85%以上之高透射率，並且表面電阻降低至19Ω/□。此外，退火處理後的XRD測定之結果，並未觀察到繞射峰，而確認GIO20膜為非晶質。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.25V，Po為12mW之良好的值。
[實施例7]
透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga)原子數比計為0.35之氧化物燒結體靶材，並且將上述透明導電膜於圖案化後之退火處理的溫度設定為450℃，除此之外，其他與實施例1相同而製作出半導體發光元件。
藉由上述方法所形成之以銦及鎵所組成之氧化物的透明導電膜(以下稱為「GIO35」)，於退火處理前，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率為80%以上，乃具有相對較高的透射率，表面電阻為39Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GIO35膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
剛結束退火處理後的GIO35膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率亦為85%以上之高透射率，並且表面電阻降低至20Ω/□。此外，退火處理後的XRD測定之結果，並未觀察到繞射峰，而確認GIO35膜為非晶質。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.25V，Po為12mW之良好的值。
[實施例8]
將氮化鎵系化合物半導體層的p型GaN接觸層上所形成之透明導電膜變更為以銦及鎵及錫所組成之氧化物的透明導電膜，並且將上述透明導電膜於圖案化後的退火處理溫度設定為300℃，除此之外，其他與實施例1相同而製作出半導體發光元件。
在此，上述透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga+Sn)原子數比計為0.02，且含錫量以Sn/(In+Ga+Sn)原子數比計為0.11之氧化物燒結體靶材。
藉由上述方法所形成之以銦及鎵及錫所組成之氧化物的透明導電膜(以下稱為「GITO2」)，於退火處理前，於450nm的波長區域之透射率為85%以上，於400nm的波長區域之透射率為75%以上，乃具有相對較高的透射率，表面電阻為24Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GITO2膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
剛結束退火處理後的GITO2膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率亦為90%以上之高透射率，並且表面電阻降低至9Ω/□。此外，退火處理後的XRD測定之結果，觀察到由In2 O3 相所致之繞射峰，而確認GITO2膜係經晶體化。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.2V，Po為16mW之良好的值。
[實施例9]
將氮化鎵系化合物半導體層的p型GaN接觸層上所形成之透明導電膜變更為以銦及鎵及錫所組成之氧化物的透明導電膜，並且將上述透明導電膜於圖案化後的退火處理溫度設定為480℃，除此之外，其他與實施例1相同而製作出半導體發光元件。
在此，上述透明導電膜的濺鍍中，係使用含鎵量以Ga/(In+Ga+Sn)原子數比計為0.30，且含錫量以Sn/(In+Ga+Sn)原子數比計為0.01之氧化物燒結體靶材。
藉由上述方法所形成之以銦及鎵及錫所組成之氧化物的透明導電膜(以下稱為「GITO30」)，於退火處理前，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率為85%以上，乃具有相對較高的透射率，表面電阻為36Ω/□。此外，藉由上述方法所形成之剛完成成膜時的GITO30膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
剛結束退火處理後的GITO30膜，於450nm的波長區域之透射率為90%以上，於400nm的波長區域之透射率亦為90%以上之高透射率，表面電阻為20Ω/□。此外，退火處理後的XRD測定之結果，觀察到由In2 O3 相所致之繞射峰，而確認出GITO30膜係經晶體化。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且顯現出Vf為3.25V，Po為12mW之良好的值。
[比較例1]
將退火處理的溫度設定為500℃來進行，除此之外，其他與實施例2相同而製作出半導體發光元件。又，剛結束退火處理後的GITO15膜具有於450nm的波長區域之透射率為85%以上，於400nm的波長區域之透射率為80%以上，並且表面電阻為21Ω/□之特性。此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，Vf為3.4V，Po為11mW，無法獲得良好的值。
[比較例2]
將氮化鎵系化合物半導體層的p型GaN接觸層上所形成之透明導電膜變更為IZO膜，並且將IZO膜於圖案化後的退火處理溫度設定為600℃，除此之外，其他與實施例2相同而製作出半導體發光元件。在此，IZO膜的濺鍍中，係使用含氧化鋅量為10.7重量%之氧化物燒結體靶材。
藉由上述方法所形成之IZO膜，於450nm的波長區域之透射率為90%，於400nm的波長區域具有約為60%的透射率，表面電阻為19Ω/□。此外，藉由上述方法所形成之剛完成成膜時的IZO膜，藉由X射線繞射(XRD)法進行測定，可確認為非晶質。
剛結束退火處理後的IZO膜，係藉由X射線繞射進行測定而確認為晶體化，但是於400nm的波長區域之透射率僅能提升至75%，此外，表面電阻反而增大至27Ω/□。再者，可知退火處理後的IZO膜之膜厚減少約10%。推測該原因是由於在600℃的高溫下進行退火處理而導致鋅成分揮發之故。
此外，所製得之半導體發光元件，於400nm附近的波長區域具有發光波長，且Vf為3.5V，Po為11mW，無法獲得良好的值。
[評估]
從實施例1、實施例5、實施例6、及實施例7的結果可得知，於適當的溫度範圍進行退火處理後之以銦及鎵所組成之氧化物的透明導電膜，雖然為非晶質，但是在藍色的波長區域中之透射率較高，且表面電阻較低。此外，可得知用作為正極之半導體發光元件，在藍色的波長區域中顯現出優良的發光特性。
從實施例2、實施例3、實施例4、實施例8、及實施例9的結果可得知，於適當的溫度範圍或是環境氣體中進行退火處理後之以銦及鎵及錫所組成之氧化物的透明導電膜，可藉由進行晶體化而使紫外至藍色的波長區域中之透射率變得較高，且表面電阻亦變得較低。此外，可得知將此等透明導電膜用作為正極之半導體發光元件，在紫外至藍色的波長區域中亦顯現出優良的發光特性。
另一方面，從比較例2的結果可推測，當使用IZO膜作為透明導電膜，並在使IZO膜晶體化所需之溫度範圍內(600℃)對其進行退火處理時，設置於IZO膜的正下方之p型半導體層中所存在之鎵元素會往IZO膜擴散，因而阻礙比電阻與接觸電阻的低電阻化。此外，可得知由於在600℃的高溫下進行退火處理，使鋅成分產生揮發而使IZO膜的膜厚減少約10%。因而導致在紫外至藍色的波長區域中之透射率無法提升，且表面電阻反而增加之結果。
此外，如比較例1所示，即使是以銦及鎵及錫所組成之氧化物的透明導電膜，當在超過預定溫度範圍的高溫下進行退火處理時，與比較例2相同，可推測為p型半導體層中所存在之鎵元素會往透明導電膜擴散，而阻礙比電阻與接觸電阻的低電阻化。因而導致在紫外至藍色的波長區域中之透射率無法提升，且表面電阻的降低亦受到限制之結果。
因此，可得知使用此等比較例的透明導電膜作為正極之半導體發光元件，在紫外至藍色的波長區域中無法獲得良好的發光特性。
 (產業利用可能性)
藉由使用本發明之半導體發光元件來構成燈具，可製得能夠有效率地輸出藍色光及紫外光之發光特性優良的燈具。
1．．．半導體發光元件
10．．．基板
11．．．n型GaN層(n型半導體層)
12．．．發光層
13．．．p型GaN層(p型半導體層)
14．．．正極(透光性電極)
15．．．正極焊墊
16．．．負極
30．．．氮化鎵系化合物半導體層
31．．．基板
32．．．GaN底層(n型半導體層)
33．．．n型GaN接觸層(n型半導體層)
34．．．n型AlGaN敷層(n型半導體層)
35．．．發光層
36．．．p型AlGaN敷層(p型半導體層)
37．．．p型GaN接觸層(p型半導體層)
40．．．燈具
41．．．引線架
42．．．引線架
43．．．引線
44．．．引線
45．．．封膠(mold)
第1圖為示意性顯示本發明之半導體發光元件的一例之剖面圖。
第2圖為示意性顯示第1圖所示之半導體發光元件之俯視圖。
第3圖為示意性顯示氮化鎵系化合物半導體層的一例之剖面圖。
第4圖為示意性說明使用本發明之半導體發光元件所構成之燈具之剖面圖。
第5圖為實施例1之退火處理後的透明導電膜之X射線繞射圖。
第6圖為實施例2之退火處理後的透明導電膜之X射線繞射圖。
1．．．半導體發光元件
10．．．基板
11．．．n型GaN層(n型半導體層)
12．．．發光層
13．．．p型GaN層(p型半導體層)
14．．．正極(透光性電極)
15．．．正極焊墊
16．．．負極

Claims (19)

  1. 一種半導體發光元件，為具備至少包含p型半導體層之化合物半導體層、以及設置於前述p型半導體層上之透明電極的半導體發光元件，其特徵為：前述透明電極係藉由以銦及鎵所構成之氧化物的透明導電膜所形成，其中，前述透明導電膜的含鎵量以Ga/(In+Ga)原子數比計為0.10至0.35。
  2. 如申請專利範圍第1項之半導體發光元件，其中，前述透明導電膜為非晶質。
  3. 一種半導體發光元件，為具備至少包含p型半導體層之化合物半導體層、以及設置於前述p型半導體層上之透明電極的半導體發光元件，其特徵為：前述透明電極係藉由以銦及鎵及錫所構成之氧化物的透明導電膜所形成；且該透明導電膜係僅由固溶有鎵之氧化銦相所形成，其中，前述透明導電膜的含鎵量以Ga/(In+Ga+Sn)原子數比計為0.02至0.30，含錫量以Sn/(In+Ga+Sn)原子數比計為0.01至0.11。
  4. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，前述化合物半導體層至少於350nm至500nm的範圍內具有發光波長。
  5. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，前述化合物半導體層為氮化鎵系化合物半導體層。
  6. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，前述透明導電膜於450nm附近的波長區域具有85%以上的透射率。
  7. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，前述透明導電膜於400nm附近的波長區域具有80%以上的透射率。
  8. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，前述透明導電膜的表面電阻為20Ω/□以下。
  9. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，前述透明導電膜的厚度為10nm至1000nm。
  10. 如申請專利範圍第1至3項中任一項之半導體發光元件，其中，於前述透明電極上形成有保護層。
  11. 一種半導體發光元件之製造方法，為具備至少包含p型半導體層之化合物半導體層、以及設置於前述p型半導體層上之透明電極的半導體發光元件之製造方法，其特徵為包含下述步驟：於前述p型半導體層上，將氧化物燒結體作為濺鍍靶，藉由濺鍍法，使非晶質狀態之以銦及鎵所構成的氧化物進行成膜，而形成透明導電膜之步驟，其中，該氧化物燒結果具有下述構造：含鎵量以Ga/(In+Ga)原子數比計為0.10以上、0.35以下，且方鐵錳礦型構造的In2 O3 相為主要的結晶相，當中之β-Ga2 O3 型構造的GaInO3 相、或是GaInO3 相與(Ga,In)2 O3 相作為平均粒徑5μm以下的晶體粒而細微地分散之構造；以及 以200℃至480℃的溫度對前述透明導電膜進行退火處理之步驟。
  12. 一種半導體發光元件之製造方法，為具備至少包含p型半導體層之化合物半導體層、以及設置於前述p型半導體層上之透明電極的半導體發光元件之製造方法，其特徵為包含下述步驟：於前述p型半導體層上，將氧化物燒結體作為濺鍍靶，藉由濺鍍法，使非晶質狀態之以銦及鎵及錫所構成的氧化物進行成膜，而形成透明導電膜之步驟，其中，該氧化物燒結體係具有下述構造：具有含鎵量以Ga/(In+Ga+Sn)原子數比計為0.02至0.30，含錫量以Sn/(In+Ga+Sn)原子數比計為0.01至0.11，且方鐵錳礦型構造的In2 O3 相為主要的結晶相，當中之β-Ga2 O3 型構造的GaInO3 相、或是GaInO3 相與(Ga,In)2 O3 相作為平均粒徑5μm以下的晶體粒而細微地分散之構造，或進一步具有由通式：Ga3-x In5+x Sn2 O16 (0.3<x<1.5)所表示之正方晶的複合氧化物相作為平均粒徑5μm以下的晶體粒而細微地分散之結構；以及以200℃至480℃的溫度對前述透明導電膜進行退火處理之步驟。
  13. 如申請專利範圍第11項之半導體發光元件之製造方法，其中，藉由前述退火處理而使前述透明導電膜生成微晶體，並維持該非晶質狀態。
  14. 如申請專利範圍第12項之半導體發光元件之製造方 法，其中，藉由前述退火處理而使前述透明導電膜晶體化。
  15. 如申請專利範圍第11至14項中任一項之半導體發光元件之製造方法，其中，在進行前述退火處理前，復具備將前述透明導電膜予以圖案化之步驟。
  16. 如申請專利範圍第11至14項中任一項之半導體發光元件之製造方法，其中，在不含氧氣之環境氣體中進行前述退火處理。
  17. 如申請專利範圍第11至14項中任一項之半導體發光元件之製造方法，其中，在真空環境中、氮氣環境氣體中、或是氮氣與氫氣之混合氣體環境中進行前述退火處理。
  18. 如申請專利範圍第11至14項中任一項之半導體發光元件之製造方法，其中，在前述退火處理後，復具備將保護層層合於前述透明導電膜之步驟。
  19. 一種使用半導體發光元件的燈具，其特徵為：使用有申請專利範圍第1至10項中任一項之半導體發光元件。
TW098107273A 2008-03-06 2009-03-06 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具 TWI416759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008057056 2008-03-06
JP2008332316 2008-12-26

Publications (2)

Publication Number Publication Date
TW200950157A TW200950157A (en) 2009-12-01
TWI416759B true TWI416759B (zh) 2013-11-21

Family

ID=41056091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107273A TWI416759B (zh) 2008-03-06 2009-03-06 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具

Country Status (6)

Country Link
US (2) US8222667B2 (zh)
JP (1) JP5397369B2 (zh)
KR (1) KR101481855B1 (zh)
CN (1) CN101960625B (zh)
TW (1) TWI416759B (zh)
WO (1) WO2009110539A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596211B1 (ko) * 2007-07-06 2016-02-22 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결물체와 그 제조 방법, 타겟, 및 그것을 이용해 얻어지는 투명 도전막 및 투명 도전성 기재
KR101091504B1 (ko) * 2010-02-12 2011-12-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광소자 제조방법
JPWO2011102450A1 (ja) * 2010-02-19 2013-06-17 シャープ株式会社 化合物半導体発光素子の製造方法
WO2011132394A1 (ja) * 2010-04-20 2011-10-27 パナソニック株式会社 発光ダイオード
CN102473808B (zh) * 2010-05-07 2014-11-26 松下电器产业株式会社 发光二极管
JP5829014B2 (ja) * 2010-09-30 2015-12-09 シャープ株式会社 化合物半導体発光素子の製造方法
JP4960511B1 (ja) * 2011-01-26 2012-06-27 株式会社東芝 半導体発光素子及びその製造方法
KR101317803B1 (ko) * 2011-01-28 2013-10-15 삼성코닝정밀소재 주식회사 상전이형 산화인듐주석 투명전도막을 전극으로 갖는 액정 디스플레이 장치, 유기 발광 표시장치 및 터치스크린
CN103022308A (zh) * 2011-09-26 2013-04-03 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
TW201409777A (zh) * 2012-08-22 2014-03-01 Syue-Min Li 發光二極體元件
CN103633219A (zh) * 2012-08-28 2014-03-12 李学旻 发光二极管元件
KR102123529B1 (ko) 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP2858118B1 (en) * 2013-10-07 2016-09-14 IMEC vzw Selector for RRAM
JP5705950B2 (ja) * 2013-11-18 2015-04-22 株式会社東芝 半導体発光素子
TWI552976B (zh) * 2014-06-26 2016-10-11 Sumitomo Metal Mining Co An oxide sintered body, a sputtering target, and an oxide semiconductor thin film obtained therefrom
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104077A1 (en) * 2003-11-14 2005-05-19 Samsung Electronics Co., Ltd. Nitride-based light-emitting device and method of manufacturing the same
US20050230701A1 (en) * 2004-04-16 2005-10-20 Wen-Chieh Huang High brightness gallium nitride-based light emitting diode with transparent conducting oxide spreading layer
WO2006030762A1 (ja) * 2004-09-13 2006-03-23 Sumitomo Metal Mining Co., Ltd. 透明導電膜及びその製造方法、並びに透明導電性基材、発光デバイス
JP2007287845A (ja) * 2006-04-14 2007-11-01 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法およびランプ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407602A (en) * 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
JP3583163B2 (ja) * 1994-06-14 2004-10-27 出光興産株式会社 導電性積層体
JPH09259640A (ja) * 1996-03-25 1997-10-03 Uchitsugu Minami 透明導電膜
JP3806521B2 (ja) * 1998-08-27 2006-08-09 旭硝子セラミックス株式会社 透明導電膜、スパッタリングターゲットおよび透明導電膜付き基体
JP4324470B2 (ja) * 2001-08-02 2009-09-02 出光興産株式会社 スパッタリングターゲット、透明導電膜およびそれらの製造法
US8138364B2 (en) * 2001-08-27 2012-03-20 Northwestern University Transparent conducting oxide thin films and related devices
WO2005083722A1 (ja) * 2004-02-27 2005-09-09 Sumitomo Metal Mining Co., Ltd. 透明導電膜及びそれを用いた透明導電性基材
JP4539181B2 (ja) * 2004-06-07 2010-09-08 住友金属鉱山株式会社 透明導電膜、透明導電膜製造用焼結体ターゲット、透明導電性基材及びそれを用いた表示デバイス
DE102004031627A1 (de) 2004-06-30 2006-02-02 Robert Bosch Gmbh Verfahren und Vorrichtung zur werkstoffdurchdringenden Ortung eines Messsignals
JP4137936B2 (ja) * 2005-11-16 2008-08-20 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
KR100794305B1 (ko) * 2005-12-27 2008-01-11 삼성전자주식회사 광학 소자 및 그 제조 방법
JP4816137B2 (ja) * 2006-02-24 2011-11-16 住友金属鉱山株式会社 透明導電膜及び透明導電性基材
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
EP2495215B1 (en) * 2006-10-18 2015-01-14 Mitsubishi Gas Chemical Company, Inc. Apparatus for continuous production of monopersulfuric acid
JP2009260237A (ja) * 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104077A1 (en) * 2003-11-14 2005-05-19 Samsung Electronics Co., Ltd. Nitride-based light-emitting device and method of manufacturing the same
US20050230701A1 (en) * 2004-04-16 2005-10-20 Wen-Chieh Huang High brightness gallium nitride-based light emitting diode with transparent conducting oxide spreading layer
WO2006030762A1 (ja) * 2004-09-13 2006-03-23 Sumitomo Metal Mining Co., Ltd. 透明導電膜及びその製造方法、並びに透明導電性基材、発光デバイス
JP2007287845A (ja) * 2006-04-14 2007-11-01 Showa Denko Kk 半導体発光素子、半導体発光素子の製造方法およびランプ

Also Published As

Publication number Publication date
WO2009110539A1 (ja) 2009-09-11
KR101481855B1 (ko) 2015-01-12
JPWO2009110539A1 (ja) 2011-07-14
CN101960625A (zh) 2011-01-26
US8633046B2 (en) 2014-01-21
US20110062485A1 (en) 2011-03-17
JP5397369B2 (ja) 2014-01-22
KR20100132494A (ko) 2010-12-17
CN101960625B (zh) 2013-01-23
US8222667B2 (en) 2012-07-17
US20120248491A1 (en) 2012-10-04
TW200950157A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
TWI416759B (zh) 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
JP5265090B2 (ja) 半導体発光素子およびランプ
JP5232970B2 (ja) 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
JP5068475B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
US20120097922A1 (en) Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus
TWI412155B (zh) An amorphous transparent conductive film for gallium nitride-based compound semiconductor light-emitting element
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2007073690A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006245555A (ja) 透光性電極
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees