KR101481855B1 - 반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프 - Google Patents

반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프 Download PDF

Info

Publication number
KR101481855B1
KR101481855B1 KR1020107019600A KR20107019600A KR101481855B1 KR 101481855 B1 KR101481855 B1 KR 101481855B1 KR 1020107019600 A KR1020107019600 A KR 1020107019600A KR 20107019600 A KR20107019600 A KR 20107019600A KR 101481855 B1 KR101481855 B1 KR 101481855B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive film
light emitting
semiconductor layer
semiconductor light
Prior art date
Application number
KR1020107019600A
Other languages
English (en)
Other versions
KR20100132494A (ko
Inventor
토쿠유키 나카야마
요시유키 아베
Original Assignee
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 스미토모 긴조쿠 고잔 가부시키가이샤
Publication of KR20100132494A publication Critical patent/KR20100132494A/ko
Application granted granted Critical
Publication of KR101481855B1 publication Critical patent/KR101481855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 청색광이나 자외선광을 효율적으로 출력할 수 있는 반도체 발광소자 및 이 반도체 발광소자를 이용한 램프를 제공한다. 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명전극을 구비하는 반도체 발광소자를 제조함에 있어서, 상기 p형 반도체층 위에 비결정질 상태의 인듐과 갈륨으로 된 산화물 또는 비결정질 상태의 인듐 및 갈륨과 주석으로 이루어진 산화물을 성막하여 투명 도전막을 형성한 후, 상기 투명 도전막에 200℃ ~ 480℃ 온도에 어닐링 처리를 행하는 공정을 포함하는 제조방법으로 반도체 발광 소자를 얻을 수 있다.

Description

반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프{SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR MANUFACTURING THE SEMICONDUCTOR LIGHT EMITTING ELEMENT AND LAMP USING THE SEMICONDUCTOR LIGHT EMITTING ELEMENT}
본 발명은 반도체 발광소자, 특히 자외선의 발광 출력(Po)이 뛰어난 반도체 발광소자에 관한 것이다. 또한, 본 발명은 상기 반도체 발광소자의 제조방법 및 상기 반도체 발광소자를 사용한 램프에 관한 것이다.
반도체 발광소자를 사용한 발광 다이오드(LED)는 저소비전력과 수명이 길고 소형이기 때문에 많은 전자기기에 사용되고 있다. 발광 다이오드는 반도체 발광소자에 포탄형, 휴대용 백라이트 용도의 사이드뷰형, 표시기에 쓰이는 탑뷰(Top view)형 등 다양한 투명 커버 내지 형광체를 갖는 커버와 결합시켜 다양한 용도의 광원으로 이용되고 있다.
반도체 발광소자의 구조로는, 예를 들면, 페이스업형이 있고, 이것은 기판 위에 n형 반도체층, 발광층, p형 반도체층을 순차적으로 적층한 것이다. p형 반도체층과 발광층과 n형 반도체층의 일부를 에칭 처리하여, 이 n형 반도체층 위에 음극을 설치하고 동시에 p형 반도체층 위에 도전막 등을 형성하여 양극으로 하여, 회로 기판 또는 리드 프레임 등과 전기접속을 시키기 위해 이 양극에 본딩패드 등을 설치한다.
n형 반도체층, 발광층, p형 반도체층으로 이루어지는 반도체층을 형성하는 화합물로는 질화갈륨계 화합물, 셀레늄화아연계 화합물, 인화갈륨계 화합물, 인화인듐계 화합물 또는 히화갈륨계 화합물 등이 있다.
이와 같은 반도체 발광소자에 있어서 최근 청색광을 발광소자로 하는 질화갈륨계 화합물 반도체 발광소자의 입지는 점점 중요해지고 있다. 질화갈륨계 화합물 반도체 발광소자는 사파이어 단결정을 위시하여 다양한 산화물과 III-V족 화합물에서 선택된 기판 위에 유기금속기상화학반응법(MOCVD 법)과 분자선 에피택시법(MBE 법) 등에 의해 질화갈륨계 화합물 반도체를 형성함으로써 얻어진다.
질화갈륨계 화합물 반도체 발광소자는 횡방향으로의 전류 확산이 작기 때문에 전극 바로 아래의 반도체에만 전류가 주입되지 않고 전극이 불투명하면 발광층에서 발광하는 빛이 전극에 차단되어 외부로 배출되지 않게 되는 단점이 있다. 이 때문에 통상 질화갈륨계 화합물 반도체 발광소자의 양극에는 투명 전극이 사용되고, 양극을 통해서 빛이 취출되도록 되어있다.
이러한 투명 전극으로는 Ni/Au 및 ITO 등의 주지의 투명전도재료가 사용되고 있다. 최근에는 투명전극으로 투광성이 우수한 In2O3 또는 ZnO 등을 주성분으로 하는 산화물계 재료가 일반적으로 사용되고 있다. 그 중에서도, ITO(인듐주석 산화물)는 In2O3에 5 ~ 20wt%의 SnO2를 도핑함으로써 2 × 10-4Ω·cm 정도의 낮은 비저항의 투명 도전막을 얻을 수 있기 때문에 투명전극용 재료로서 가장 많이 이용되고 있다.
그러나, 이러한 낮은 비저항의 ITO 막은 결정질의 막이고, 기판 온도나 분위기 가스 및 플라즈마 밀도의 상태 등에 의해 결정상태가 다양하게 변화되고, 동일한 기판 위에 결정질의 막과 비결정질의 막이 혼재하게 되는 경우가 있다. 이러한 혼재를 원인으로 하여 오버 에칭이나 에칭 잔사의 발생 등의 에칭 불량이 발생하여, 고정밀화가 어렵게 된다는 문제가 있다.
이에 대해 ITO 막을 실온 부근에서 성막시킬 때에는, 스퍼터링 가스 중에 물이나 수소를 첨가시킴으로서 비결정질 상태의 ITO 막을 성막하게 되고, 이 ITO 막을 에칭시킨 후 가열하여 결정화하는 방법이 검토되고 있다. 그러나, 성막할 때 물이나 수소를 첨가하면, 기초기판에 대한 막의 밀착성이 떨어지거나 또는 사용하는 ITO 타겟 표면이 환원되고 노쥬르가 대량으로 발생하고 아킹 등의 이상 방전의 원인이 되는 문제가 발생한다.
또한, 질화갈륨계 화합물 반도체 발광소자는 청색광에 의해서 더한층 단파장 영역의 자외선광 발광소자로 주목을 받고 있다. 이 자외선광 발광소자에 적합한 투명 전극에 대해서도 여러 가지 검토가 이루어지고 있지만, ITO 막은 400nm 부근 이하의 파장 영역에서 막중에 흡수되는 광이 많아지기 때문에 400nm 이하의 파장 영역에서는 투과율이 급격히 감소하게 된다. 이 때문에, 자외선 영역의 파장의 광을 발광하는 발광소자의 전극으로 ITO 막을 사용하는 경우, 발광 출력이 낮아지는 것이 문제로 제기되고 있다.
따라서, 상기한 ITO 대신에 IZO(Indium Zinc Oxide: 인듐 아연 산화물, 등록 상표)를 이용하는 것이 검토되어 지고 있다. 상기 IZO는 실온 부근에서의 성막처리에 의해 거의 완전한 비결정질 막을 성막할 수 있으므로, 약산인 수산(蓚酸)계 엣첸트에 의하여 잔사 등의 문제점이 발생하지 않고, 용이하게 에칭할 수 있다. 또한, IZO의 타겟은 스퍼터링시 노쥬르의 발생이 적고, 아킹 등의 이상방전이 적어지는 장점도 있다.
이에 대해, 특허문헌 1에서는 비결정질의 IZO 막을 형성하여, 에칭 처리를 한 후 결정화된 것을 투명 전극으로 사용함으로서 자외선 영역(350nm ~ 420nm)의 파장에서 빛의 투과율을 향상시킬 수 있는 것을 제안되고 있다.
이와 같은 비결정질의 IZO 막의 결정화에는 500℃ ~ 900℃의 온도에 의한 어닐링 처리가 필요하다는 것이 기재되어 있다. 그러나, 특허문헌 2에 기재되어 있는 바와 같이, 이러한 고온에서 어닐링 처리를 할 경우, 도전 산화막과 p형 반도체층과의 계면 부근에서 원소의 상호 확산이 발생되어 도전 산화막의 비저항의 감소에 방해가 될 뿐만 아니라, p형 반도체층의 비저항의 증대나 도전 산화막과 p형 반도체층과의 접촉 저항의 증가가 일어나는 등의 문제가 있다는 것을 알게 되었다. 특히, p형 반도체층 중의 갈륨 원소가 투광성 도전 산화막으로 확산하는 것은 이와 같은 비저항과 접촉 저항의 저저항화를 방해하는 방향으로 영향을 주게 된다.
한편, 어닐링 처리에 의한 결정화가 이루어지지 않은 비결정질의 IZO 막에 대해서는 파장 400 ~ 450nm의 가시 영역 단파장의 투과율, 다시 말하면 청색광의 투과율이 떨어지는 결점이 있다.
특허문헌 1: 일본국 특허공개 제2007-287845호 공보 특허문헌 2: 일본국 특허공개 제2007-294578호 공보
비특허문헌 1: 「투명도전막의 기술(개정 2 판)」, 일본국 오오무사, 2006년 12월 20일 발행, p.72 ~ 79
본 발명은 상기한 사정을 감안하여 이루어진 것으로, 상술한 문제점을 해결하고, 청색광 또는 자외선광을 효율적으로 출력할 수 있는 반도체 발광소자 및 이 반도체 발광소자를 이용한 램프를 제공하는 것을 목적으로 하고 있다.
본 발명에 따른 반도체 발광소자의 일 실시형태에서는, 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명전극을 가지며, 상기 투명전극이 인듐 및 갈륨으로 된 산화물의 투명 도전막에 의해 형성되는 것을 특징으로 한다. 더욱이, 인듐 및 갈륨으로 된 산화물로는 이들 조성에 불가피하게 불순물을 함유하는 산화물이 포함된다.
상기 투명 도전막의 갈륨 함량은 Ga/(In + Ga) 원자수 비율로 0.10 ~ 0.35인 것이 바람직하다.
또한, 상기 투명 도전막은 비결정질이고, 다시 말하면 결정화되지 않은 것이 바람직하다.
본 발명에 따른 반도체 발광소자의 다른 실시형태에서는, 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명 전극을 가지며, 상기 투명 전극은 인듐 및 갈륨과 주석으로 된 산화물의 투명 도전막에 의해 형성되며, 또한 이 투명 도전막이 결정화되는 것을 특징으로 한다. 더욱이, 인듐 및 갈륨과 주석으로 이루어진 산화물에는 이러한 조성에 불가피적인 불순물을 가지는 산화물이 포함된다.
상기 투명 도전막의 갈륨 함량은 Ga/(In + Ga + Sn) 원자수 비율로 0.02 ~ 0.30이고, 주석의 함량은 Sn/(In + Ga + Sn) 원자수 비율로 0.01 ~ 0. 11인이 바람직하다.
본 발명은 반도체 발광소자의 화합물 반도체층이 적어도 350nm ~ 500nm의 범위에서 발광파장을 가지는 것이 바람직하다.
이러한 특성이 있는 화합물 반도체층으로는 전형적으로는 질화갈륨계 화합물 반도체층들 수 있다.
본 발명에서는 상기 투명 도전막이 450nm 부근의 파장 영역에서 85% 이상의 투과율을 가지는 것이 바람직하다.
또한, 상기 투명 도전막이 400nm 부근의 파장 영역에서 80% 이상의 투과율을 가지는 것이 바람직하다.
또한 ,상기 투명 도전막의 표면 저항이 20Ω/□(옴 퍼 스퀘어) 이하인 것이 바람직하고, 또한 상기 투명 도전막의 두께가 10nm ~ 1000nm으로 되는 것이 바람직하다.
또한, 상기 투명 전극 위에 보호층을 형성하는 것이 바람직하다.
본 발명에 따른 반도체 발광소자는 LED 램프를 포함하는 램프에 바람직하게 사용된다.
한편, 본 발명에 따른 반도체 발광소자의 제조방법은 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명 전극을 갖는 반도체 발광소자를 제조함에 있어서, 상기 p형 반도체층 위에 비결정질 상태의 인듐 및 갈륨으로 된 산화물 또는 비결정질 상태의 인듐 및 갈륨과 주석으로 된 산화물을 성막하여 투명 도전막을 형성하고, 그 후 상기 투명 도전막에 대하여 200℃ ~ 480℃의 온도에서 어닐링 처리를 수행하는 것을 특징으로 한다.
상기 투명 도전막이 상기 비결정질 상태의 인듐 및 갈륨으로 된 산화물에 의해 형성되는 경우에는 상기 어닐링 처리에 의해 상기 투명 도전막에 미세 결정을 생성시키고, 또 그 비결정질 상태를 유지하도록 한다.
한편, 상기 투명 도전막이 상기 비결정질 상태의 인듐 및 갈륨과 주석으로 된 산화물에 의해 형성되는 경우에는 상기 어닐링 처리에 의해 상기 투명 도전막은 결정화된다.
이와 같은 어닐링 처리는 산소가 없는 분위기 중에서, 바람직하게는 진공 분위기 중에서, 또는 질소와 수소의 혼합 가스 분위기 중에서 실시한다.
상기 어닐링 처리를 하기 전에는 상기 투명 도전막은 비결정질의 상태이고, 용이하게 패터닝하는 것이 가능하다.
상기 어닐링 처리 후, 상기 투명 도전막극에 보호층을 적층하는 것이 바람직하다.
본 발명에 따른 반도체 발광소자는 그 p형 반도체층 위에 설치된 투명전극으로 인듐 및 갈륨으로 된 산화물이나, 인듐 및 갈륨과 주석으로 된 산화물에 의해 형성되고, 이후 비교적 저온의 200℃ ~ 480℃의 온도에서 어닐링 처리된 투명 도전막을 사용하고 있다.
당해 투명 도전막은 450nm 부근의 파장 영역에서 85% 이상의 투과율을 가지며, 또 400nm 부근의 파장 영역에서 80% 이상의 투과율을 가진다. 따라서, 본 발명에 따른 반도체 소자의 투명전극은 청색 영역 및 자외선 영역 중 어느 것에 의해서도 IZO 막을 사용한 종래의 투명전극보다 광의 투과성에서 뛰어나다. 따라서, 본 발명에 따른 반도체 발광소자는 청색광 및 자외선광의 발광 출력이 종래의 것보다 높은 발광 특성에 의하여 우수한 것으로 볼 수 있다.
부가하여, 이러한 효과를 얻기 위한 어닐링 처리가 IZO 막에서 요구되는 500℃ ~ 900℃의 온도와 비교하여보다 저온의 200℃ ~ 480℃의 온도에서 이루어 지기 때문에 고온 어닐링 처리에 의한 p형 반도체층 중의 갈륨 원소가 투명 도전막 중으로 확산하여 비저항과 접촉 저항의 저저항화를 방해하지 않는다. 따라서, 상기 투명 도전막에 의하여 청색광 및 자외선광의 발광특성이 우수하며, 또 낮은 저항 투명전극을 얻을 수 있다.
또한, 상기 투명 도전막은 p형 반도체층 위에 성막되는 시점에서 비결정질 상태이기 때문에 에칭성이 우수하여 아주 미세한 패터닝이 가능하다.
도 1은 본 발명의 반도체 발광소자의 일 예를 모식적으로 나타낸 단면도이다.
도 2는 도 1의 반도체 발광소자를 모식적으로 나타낸 평면도이다.
도 3은 질화갈륨계 화합물 반도체층의 일 예를 모식적으로 나타낸 단면도이다.
도 4는 본 발명의 반도체 발광소자를 사용하여 구성한 램프를 모식적으로 설명하는 단면도이다.
도 5는 실시예 1의 어닐링 처리 후의 투명 도전막의 X 선 회절도이다.
도 6은 실시예 2의 어닐링 처리 후의 투명 도전막의 X 선 회절도이다.
본 발명자들은 상기 문제점을 해결하기 위하여 예의 검토한 결과, 인듐 및 갈륨으로 된 산화물의 투명 도전막, 또는 인듐 및 갈륨과 주석으로 된 산화물의 투명 도전막은 실온 부근의 저온 성막에서 비결정질 상태를 쉽게 얻을 수 있고, 이로 인하여 에칭성이 우수하다는 특징이 있음과 동시에, 자외선 영역(350nm ~ 420nm)뿐만 아니라 청색 영역(400 ~ 450nm)의 광의 투과성이 IZO 막보다 우수한 것을 알게 되었다.
또한, 상기한 투명성을 얻기 위한 투명 도전막에 대한 어닐링 처리가 IZO 막에서 요구되는 500℃ ~ 900℃의 온도 범위와 비교하여 보다 저온의 200℃ ~ 480℃ 정도의 범위에서 가능하다는 연구 결과를 얻었다.
즉, IZO 막에서는 청색 영역 및 자외선 영역에서 충분한 광의 투과성을 얻기 위하여는 비결정질의 IZO 막을 상기한 바와 같은 고온에서 어닐링 처리하는 것이 필요된다. 이러한 고온의 어닐링 처리에 의해 p형 반도체층 중의 갈륨 원소가 반투명 도전 산화막 중으로 확산되고 말아 비저항과 접촉 저항의 낮은 저항화의 방해가 된다. 이에 대하여, 본 발명에 따른 투명 도전막은 보다 저온의 어닐링 처리에 의해 청색 영역 및 자외선 영역에 있어서도 우수한 광의 투과성을 얻을 수 있기 때문에 낮은 저항이고, 또한 청색광 및 자외선 광을 효율적으로 출력할 수 있다. 이러한 투명 도전막을 구비한 본 발명에 따른 반도체 발광소자는 청색광과 자외선광의 발광출력이 높은 것이 된다.
따라서, 본 발명자들은 상기 투명 도전막을 반도체 발광소자의 투명 전극 (양극)으로 사용하면 반도체 발광소자의 투명 전극에 의해 흡수되는 청색 또는 자외선 영역의 파장 광이 적어지고, 청색 또는 자외선 광을 효율적으로 출력할 수 있게 되어, 청색 또는 자외선 광의 발광출력이 높은 반도체 발광소자를 얻을 수 있다는 연구 결과에 근거하여 본 발명을 완성하기에 이르렀다.
본 발명은 페이스업 형 반도체 발광소자, 즉 기판 상에 n형 반도체층, 발광층, p형 반도체층을 순차적으로 적층하여 형성한 화합물 반도체층 위에 투명 전극을 형성하는 것을 포함하고, 적어도 p형 반도체층을 포함하는 화합물 반도체층과 당해 p형 반도체층 위에 설치된 투명전극을 구비하는 다양한 구조의 반도체 발광소자에 적용할 수 있다.
본 발명의 특징은 이러한 투명 전극을 종래의 IZO 막 대신에 인듐 및 갈륨으로 된 산화물 투명 도전막, 또는 인듐 및 갈륨과 주석으로 된 산화물 투명 도전막으로 200℃ ~ 480℃의 온도에서 어닐링 처리를 함에 의해 형성된다는 것이다. 따라서, 이하에서 이러한 특징을 중심으로 본 발명을 상세히 설명한다.
1. 투명 전극(투명 도전막)
본 발명에 따른 반도체 발광소자로는 p형 반도체층 13 위에, 투명 전극 14 (양극)로서 인듐 및 갈륨으로 된 산화물의 투명 도전막, 또는 인듐 및 갈륨과 주석으로 이루어진 산화물의 투명 도전막이 형성된다(도 1).
보다 구체적으로, 상기 투명 도전막은, p형 반도체층 13의 바로 위에, 또는 p형 반도체층 13 위에 금속층에 의하여 형성된다. 투명 전극 14와 p형 반도체층 13과의 사이에 금속 층이 끼워지는 경우 반도체 발광소자 1의 구동 전압(Vf)을 감소시킬 수 있지만, 반면 투과율이 감소하여 발광출력을 저하시켜 버린다. 따라서, 반도체 발광소자의 용도 등에 따라 구동 전압(Vf)과 출력의 밸런스를 잡아 금속 층을 설치 여부에 대해 적절하게 판단한다.
또한, 금속 층으로서는 일반적으로 Ni과 Ni 산화물, Pt, Pd, Ru, Rh, Re, Os에서 선택된 1 종 이상의 금속이 사용될 수 있다.
(조성)
본 발명의 투명 도전막 중 인듐 및 갈륨으로 된 산화물의 투명 도전막 중의 갈륨의 함량은 Ga/(In + Ga) 원자수 비율로 0.10 ~ 0.35의 범위로 되는 것이 바람직하다.
상기의 원자수 비율이 0.10 미만인 경우에 실온 또는 저온에서 성막된 상기 투명 도전막의 비저항은 보다 낮게 된다지만, 습식 에칭에 의한 패터닝이 곤란한 경우가 있다. 한편, 0.35를 초과하면 본 발명의 반도체 발광소자의 투명 전극으로, 상기 투명 도전막의 비저항이 높아지게 된다. 또한, 상기 반도체 발광소자의 우수한 발광 특성을 얻기 위하여는, 상기 투명 도전막을 어닐링 처리하는 것이 유효하지만, 갈륨의 함량이 많을수록 어닐링 처리 온도를 높일 필요가 있다. 따라서, 상기한 원자수 비율이 0.35을 초과하는 경우에는 500℃를 초과하는 고온에서 투명 도전막을 어닐링 처리할 필요가 있고, 그 결과 투명 전극의 표면저항 및 접촉저항을 증가시켜, 그의 낮은 저항화가 곤란하다.
또한, 본 발명의 투명 도전막 중, 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 전도막의 경우에는 갈륨의 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.02 ~ 0.30 범위로 되고, 또 주석의 함량이 Sn/(In + Ga + Sn) 원자수 비율로 0.01 ~ 0.11의 범위로 되는 것이 바람직하다. 조성범위의 한정에 대해서는 인듐 및 갈륨으로 된 산화물의 투명 전도막의 경우와 마찬가지이고, 주석을 더 첨가하는 경우에는 그 조성 범위가 보다 낮은 갈륨의 양 측으로 이동한다. 또한, 적절한 조성범위의 주석의 첨가는 특히 결정화한 투명 도전막의 낮은 저항화에 효과가 있는 동시에 자외선 영역의 광의 투과성 향상에도 효과가 있다.
이 원자수 비율이 0.01 미만으로 되면 이러한 효과가 충분히 발휘되지 않고, 반면에 0.11을 초과하면 과도한 양의 주석 첨가로 효과가 반감하기 때문이다.
또한, 상기 조성의 투명 도전막에는 당해 투명 도전막을 만드는 데 사용한 타겟 재료의 원료에 기인하는 불순물, 혹은 당해 타겟 재료의 제조 공정에서 사용한 성형장치 등에서 혼입하는 불순물 등이 불가피적으로 포함될 수 있다.
(두께)
상기 투명 도전막의 두께는 낮은 비저항으로 높은 투과율의 것을 얻기 위해 10nm ~ 10000nm의 범위로 하는 것이 바람직하고, 100nm ~ 1000nm의 범위로 하는 것이 더욱 바람직하다. 또한, 생산 비용의 관점에서 상기 투명 도전막의 두께는 1000nm 이하로 되는 것이 바람직하다.
(속성)
본 발명에 따른 반도체 발광소자에 있어서 투명 전극은 후술하는 어닐링 처리를 거치는 것으로, 450nm 부근의 파장 영역에 있어서 85% 이상, 더 바람직하기로는 90% 이상의 투과율을 가지며, 또한 400nm 부근의 파장 영역에서 80% 이상, 더 바람직하기로는 85% 이상의 투과율을 가진다. 따라서, 본 발명의 반도체 발광소자는 자외선 영역(350 ~ 420nm) 뿐만 아니라, 청색 영역(400 ~ 450nm)에 있어서도 효율적인 발광 특성이 있다.
따라서, 화합물 반도체층이 적어도 350nm ~ 500nm의 범위에 발광 파장을 가지는 경우에 본 발명의 반도체 발광소자를 이상적으로 사용할 수 있다. 즉, 본 발명의 반도체 발광소자는 자외선 영역(350nm ~ 420nm)에 중심 파장을 가진 반도체 발광소자의 광 추출 효율을 향상시키는 데에 효과적일 뿐만 아니라, 예를 들면, 중심 파장이 400 ~ 450nm 정도 청색 영역의 반도체 발광소자에 있어서도 350nm ~ 420nm 발광 영역을 가지면 광 추출 효율을 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 발광소자는 후술하는 바와 같이 저온 어닐링 처리를 받기 때문에 투명 도전막의 표면 저항 및 접촉 저항의 낮은 저항화를 방해하는 문제가 발생하고, 예를 들면, 상기 투명 도전막의 표면 저항을 20Ω/□ 이하로 유지할 수 있기 때문에 투명 전극 자체의 투과율이 향상됨에도 불구하고 낮은 저항화를 막는 것으로, 반도체 발광소자의 상기 영역에 있어서 발광출력이 저하하는 등의 문제가 발생한다.
2. 투명전극의 제조
(투명 도전막의 성막)
다음에 투명 전극의 제조, 즉 p형 반도체층 위에 인듐 및 갈륨으로 된 산화물의 투명 도전막이나, 인듐 및 갈륨과 주석으로 이루어진 산화물의 투명 도전막의 형성 방법에 대해 설명한다.
먼저, p형 반도체층 위의 전역에 비결정질 상태의 인듐 및 갈륨으로 된 산화물의 투명 도전막이나, 인듐 및 갈륨과 주석으로 이루어진 산화물의 투명 도전막을 형성한다.
상기 투명 도전막의 성막 방법은 비결정질 상태의 막을 형성하는 것이 가능한 방법이라면 박막 성막에 사용되는 널리 알려진 어떠한 방법을 사용해도 좋다. 예를 들면, 스퍼터링 법과 진공 증착법 등의 방법을 사용하여 성막할 수 있지만, 진공 증착법에 비해 성막 시 발생하는 입자와 먼지 등이 적은 스퍼터링 법을 이용하는 것이 더 바람직하다. 또한, 스퍼터링 법을 사용하는 경우에 양질의 비결정질 막을 높은 성막 속도로 형성하기 위하여는 인듐 및 갈륨으로 된 산화물 소결체, 또는 인듐 및 갈륨과 주석으로 이루어진 산화물 소결체에 의해 형성한 스퍼터링 타겟을 DC 마그네트론 스퍼터링 법으로 성막하는 것이 바람직하다.
상기 타겟은 인듐 및 갈륨으로 된 산화물 소결체인 경우 갈륨의 함량이 Ga/(In + Ga) 원자수 비율로 0.10 이상 0.35 이하로 되고, 빅스바이트 형 구조의 In2O3 상이 주된 결정상이며, 그 중 β-Ga2O3 형 구조의 GaInO3 상, 또는 GaInO3 상과 (Ga,In)2O3 상이 평균 입경 5μm 이하의 결정립으로 미세하게 분산되어있는 산화물 소결체로 되어 지는 것이 바람직하다.
또한, 타겟은 인듐 및 갈륨과 주석으로 이루어진 산화물 소결체인 경우 갈륨의 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.02 ~ 0.30이고, 주석 함량이 Sn/(In + Ga + Sn) 원자수 비율로 0.01 ~ 0.11이고, 빅스바이트 형의 구조 In2O3상이 주된 결정상이며, 그 중 β-Ga2O3 형 구조의 GaInO3 상, 또는 GaInO3 상과 (Ga,In)3O3 상이 평균 입경 5μm 이하의 결정립으로 미세하게 분산되어있는 산화물 소결체로 된 것이 바람직하다. 주석의 첨가에 의해 Sn의 대부분은 상기 GaInO3상 중의 Ga 또는 In 사이트로 치환되어 진다고 생각되고, GaInO3 상에 대한 고용 한도를 초과하거나, 또는 소결체 제조 과정에서 성분의 국소적인 불균일 부분이 있다는 등의 이유로 치환되지 않은 Sn이 있는 경우에는 일반식: Ga3 -XIn5+XSn2O16(0.3<X<1.5)으로 나타나는 정방결정의 복합 산화물 상 등이 약간 생성할 수 있지만, 상기 상도 평균 입경 5μm 이하의 결정입자로서 미세하게 분산되어있는 것이 바람직하다.
이러한 구조의 타겟을 사용함으로 인하여 비결정질 막의 형성이 쉽게 된다. 구체적으로는, 본 발명의 투명 도전막 중 인듐 및 갈륨으로 된 산화물의 투명 도전막에서는 갈륨의 함량이 Ga/(In + Ga) 원자수 비율로 0.10 ~ 0.35의 범위의 비결정질의 투명 도전막을 얻을 수 있다. 또한, 인듐 및 갈륨과 주석으로 이루어진 산화물의 투명 전도막의 경우에는 갈륨의 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.02 ~ 0.30의 범위로 되며, 또 주석 함량이 Sn/(In + Ga + Sn) 원자수 비율로 0.01 ~ 0.11의 범위로 되는 비결정질 투명 도전막을 얻을 수 있다.
또한, 이와 같은 타겟을 이용한 경우에는 노쥬르는 거의 발생하지 않는다. 여기서 p형 반도체층의 플라즈마에 의한 데미지를 줄이기 위해 스퍼터링의 방전 출력은 1000W 이하로 하는 것이 바람직하다.
성막 직후, 본 발명의 투명 도전막은 비결정질로 된다. 그 결정화 온도는 220℃ 이상을 나타내며, 일반적인 ITO의 약 190℃와 비교하여 충분히 높기 때문에 미세 결정 등이 존재하지 않고, 완전한 비결정 상태로 된다.
(패터닝)
이렇게 하여 성막되는 비결정질 상태의 상기 투명 도전막은 p형 반도체층 위에 투명 전극을 형성하는 영역인 양극 형성 영역을 제외한 영역이 주지의 포토리쏘그라피법 및 에칭을 사용하는 것에 의하여 패터닝되고, 양극 형성 영역에만 형성된 상태로 된다.
상기 투명 도전막의 패터닝는 후술하는 어닐링 처리를 수행하기 전에 수행하는 것이 바람직하다. 어닐링 처리 전의 상기 투명 도전막은 비결정질 상태이기 때문에 약산으로 된 수산계 엣첸트(식각제)를 함유하게 되고 잘 알려진 에칭 액을 사용하여 잔사에 대한 문제점이 없이 용이하게 고정밀도의 에칭이 가능하다. 또한, 상기 투명 도전막의 에칭은 건식 에칭 장치를 사용하여 행할 수도 있다.
(어닐링 처리)
본 발명에서는 상기 인듐 및 갈륨으로 된 산화물의 투명 도전막이나, 또는 인듐 및 갈륨과 주석을 포함하는 산화물로 이루어진 투명 도전막을 패터닝한 후 200℃ ~ 480℃ 범위의 온도에서 어닐링 처리를 행한다.
이러한 저온 어닐링 처리에서 인듐 및 갈륨으로 된 산화물의 투명 도전막에 있어서는 갈륨의 양에 따라 상기 온도 범위 내에서 적당한 온도를 선택하고 결정화하지 않고 비결정질 상태가 유지되도록 제어해는 것이 필요하다. 이러한 비결정질 상태의 투명 도전막에는 X 선 회절에서 관찰할 수 없지만, AFM(Atomic Force Microscope, 원자힘현미경) 등에 의한 미세하게 막 표면 관찰에서 확인되는 정도의 미세 결정(극히 미세한 단결정)이 생성된 상태로 된다. 이 미세결정은 갈륨이 고용된 산화인듐 상에서만 이루어지고, 비결정질 막 중에 부분적으로 결정의 형태를 가지게 된다. 어닐링 처리를 미세결정이 생성되는 온도에 고정시켜 두면 산소 결핍에 의한 캐리어 전자가 증가하게 되고, 부가하여 실온 부근에서 낮은 에너지로의 성막으로 생성된 캐리어 전자의 생성에 기여하지 않는 단순한 결함이 해소되고, 새로운 캐리어 전자 생성(또는 이동속도의 향상)에 기여한다고 생각되고, 낮은 비저항의 효과를 충분히 이끌어낼 수 있게 된다.
따라서, 투명 도전막 중에 X 선 회절에서 관찰할 수 없는 정도로 미세 결정이 생성되는 정도에서 고정시켜 둠으로서, 청색 영역(400 ~ 450nm)뿐만 아니라 자외선 영역(350nm ~ 420nm)의 파장에 대한 광 투과율을 향상시킬 수 있고, 또한 p형 반도체층과 접촉 효율성을 향상시킬 수 있다. 또한, 상기 투명 도전막을 완전히 결정화하는 것은 바람직하지 않다. 완전하게 결정화하는 경우에는 결정 격자에 의한 제한 때문에 비결정질이 너무 많은 산소 결손의 발생을 허용하지 않으며, 캐리어 전자가 감소하여 비저항이 증가하기 때문이다. 또한, 캐리어 전자의 감소에 의하여 외관상의 밴드갭이 줄어들고 투과율이 낮게 된다.
한편, 인듐 및 갈륨과 주석으로 이루어진 산화물의 투명 도전막의 경우에는 그러한 저온 어닐링 처리에서 비결정질 상태로 유지되는 그대로도 바람직하지만, 비결정질 상태의 투명 도전막을 결정화시키면 더 바람직하다. 이러한 결정화에 따라 마찬가지로 청색 영역(400 ~ 450nm)뿐만 아니라 자외선 영역(350nm ~ 420nm)의 파장에서 광 투과율을 향상시킬 수 있다. 또한, 결정화한 투명 도전막은 갈륨이 고용된 산화인듐 상에 의해서만 구성된다. 소결체는 기본적으로 In2O3 상과 GaInO3 상으로 되며, 경우에 따라서 일반식: Ga3 - XIn5 +XSn2O16(0.3<X<1.5)으로 나타나는 정방 결정의 복합 산화물 상을 더 포함하되, 이에 대하여 박막은 GaInO3 상 또는 Ga3 -XIn5+XSn2O16(0.3<X<1.5) 상이 형성되지 않는다. 이러한 이유로 상기 2 개의 상의 형성에 매우 높은 에너지를 필요로 하는 것으로, 박막으로는 산화 인듐 상에 대한 갈륨의 고용한도가 소결체와 비교하여 훨씬 넓어진다는 것을 들 수 있다.
위와 같은 결정화에 의한 자외선 영역의 파장에서 광 투과율 향상은 주석을 첨가하여 결정 막의 캐리어 전자의 현저한 증가 효과로 설명된다. 즉, 결정화에 의해 산화인듐 상이 형성되지만, 여기에 주석이 첨가되어있는 경우 삼가의 인듐(갈륨)의 사이트에 사가의 주석이 치환됨으로써 캐리어 전자가 더 생성된다. 이에 의해, 주석의 사이트 치환에 따라 캐리어 전자를 발생시킨 경우에는 산소 결손에 의해 생성된 캐리어 전자를 포함하여 캐리어 전자 농도는 1021cm- 3정도까지 증가한다. 캐리어 전자 농도의 이와 같은 증가에 따라 캐리어 전자의 일부가 전도대 저부를 점유하게되고, 명백한 밴드 갭은 종래보다 더 크게 된다. 비특허문헌 1에 기재된 바와 같이, 이와 같은 현상은 버스타인-모스(Burstein-Moss: BM) 시프트로 불린다. 따라서, 전자 광학 천이에 필요한 에너지는 커진다. 즉, 보다 자외선 영역의 광을 투과시키는 것이 가능하게 된다.
따라서, 이러한 저온의 어닐링 처리를 통해 투명 도전막의 비결정질 상태를 유지하면서, X선 회절로에서는 관찰할 수 없는 정도의 미세 결정을 생성하거나, 혹은 투명 도전막을 결정화시켜, 자외선 영역에 대한 투과율을 높게 하는 메커니즘으로 상기 투명 도전막의 밴드갭이 커지도록 하는 것이라고 추정된다.
상기 투명 도전막의 어닐링 처리 온도를 200℃ ~ 480℃로 하는 것은 200℃ 미만의 온도에서 어닐링 처리를 하는 경우에는 상기 투명 도전막 중에 미세 결정을 생성시키거나, 상기 투명 도전막을 충분하게 결정화시키지 못할 우려가 있어, 상기 투명 도전막의 자외선 영역의 광의 투과율을 충분히 크게 하지 못할 가능성이 생긴다. 한편, 480℃를 초과하는 온도에서 어닐링 처리를 수행하는 경우에는 p형 반도체층 중의 갈륨 원소가 투명 도전막 중으로 확산하는 것이 발생하여 비저항과 접촉 저항의 저저항화를 방해하는 문제가 발생한다.
또한, 특허문헌 2에서는 ITO, AZO, IZO, GZO 등의 투명 도전막에 레이저 어닐링 처리와 함께 200℃ ~ 300℃의 온도에서 어닐링 처리하는 것이 기재되어 있으며, 본 발명보다 어닐링 처리의 최대 온도가 낮게 설정되어 있다. 이것은 특허 문헌 2에서 열거하고 있는 투명 도전막의 갈륨의 양이 적기 때문이다. 본 발명의 투명 도전막에는 갈륨이 비교적 많이 포함되어 있기 때문에 p형 반도체층 중에 갈륨의 확산의 구동력이 낮기 때문에 더 높은 온도에서 상기한 문제가 발생하는 것으로 추측된다.
또한, 상기 투명 도전막의 어닐링 처리는 산소가 없는 환경에서 실행하는 것이 바람직하며, 산소가 없는 분위기로는 진공 분위기, 질소 분위기와 같은 불활성 가스 분위기와, 또는 질소 등의 불활성 가스와 수소의 혼합 가스 분위기를 들 수 있다.
상기 투명 도전막의 어닐링 처리를 진공 분위기 중, 질소 분위기 중, 또는 질소와 수소의 혼합 가스 분위기 중에서 수행하면 상기 투명 도전막 중의 미세 결정의 생성 또는 투명 도전막의 결정화와 함께 상기 투명 도전막의 시트 저항을 효과적으로 감소시킬 수 있다. 특히, 상기 투명 도전막의 시트 저항을 낮게 하고자 하는 경우에는 어닐링 처리를 질소와 수소의 혼합 가스 분위기에서 수행하면 좋다. 혼합 가스 분위기 중의 질소와 수소의 비율은 형성된 비결정질 막의 산소 함유량에 적합한 100:1 ~ 1:100의 범위에서 임의의 비율을 선택하면 된다.
이에 대해, 예를 들면, 산소를 포함하는 분위기 중에서 300℃ 이상의 고온에서 어닐링 처리를 수행하면, 상기 투명 도전막의 표면 저항이 증가하게 된다. 산소를 포함하는 분위기 중에서 어닐링 처리를 수행하면, 상기 투명 도전막의 표면 저항이 상승하는 것은 상기 투명 도전막 중의 산소 결손이 감소하기 때문이라고 생각된다. 상기 투명 도전막이 도전성을 나타내는 것은 산소 결손이 상기 투명 도전막 중에 존재하여 캐리어가 되는 전자를 발생하고 있기 때문이다. 따라서, 산소를 포함하는 분위기 중에서 어닐링 처리에 의하여 캐리어 전자의 발생원인 산소 결손이 감소되고 상기 투명 도전막의 캐리어 농도가 감소하여, 표면 저항이 높아지고 있는 것으로 보인다.
또한 산소가 없는 분위기로, 질소 분위기 같은 불활성 가스 분위기를 선택하여 어닐링 처리할 때 만일 잔류 산소가 존재하면 상기와 같이 표면 저항이 증가하게 된다. 이것을 피하기 위하여는, 어닐링 처리에 사용하는 로 내를 일단 최소 10Pa 이하로 진공으로 한 후 순도 4N 이상의 고순도 질소를 흘리는 방법이 효과적이다. 또한, 질소 가스에 수소 가스를 첨가한 혼합 가스 분위기로 한 방법도 바람직하다. 수소 가스에 의한 환원 효과를 기대할 수 있으므로 어닐링 처리에 사용하는 로 내를 진공으로 하는 경우는 물론, 진공으로 하지 않는 경우에도 효과적이다.
또한, 상기 투명 도전막의 미세 결정을 생성할 때, 또는 상기 투명 도전막을 결정화하는 어닐링 처리는 어떠한 방법을 사용해도 좋고, 예를 들면, RTA 어닐링 로를 이용하는 방법, 레이저 어닐링을 하는 방법, 전자선 조사를 하는 방법 등으로 어닐링 처리도 가능하다.
또한, 어닐링 처리를 통해 결정화된 경우 투명 도전막은 비결정질 막에 비해 p형 반도체층이나 후술하는 양극의 본딩 패드와의 밀착성이 양호하데 되므로 반도체 발광소자의 제조과정에 있어서 수율 저하를 방지할 수 있는 장점이 있다. 또한, 결정화된 투명 도전막은 공기 중의 수분과 반응이 적기 때문에 장시간의 내구시험에서의 특성 저하가 작다는 이점도 있다.
3. 반도체 발광소자의 구조
또한, 본 발명의 반도체 발광소자의 구조는 위에서 설명한 바와 같이, p형 반도체층 13의 위에 투명 전극 14가 형성되는 구조의 반도체 발광소자가 일반적으로 적용되고, 그 구조는 아무런 제한이 없다. 즉, 본 발명은 상기 구조의 공지 반도체 발광소자에 광범위하게 적용되는 것이다. 그러나, 본 발명의 이해를 위해, 본 발명이 적용되는 반도체 발광소자의 일반적인 구조를 다음에서 간결하게 언급한다.
(기판)
보드 10에는, 사파이어 단결정(Al2O3; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정 및 ZrB2 등의 붕소화물 단결정과 같은 공지의 기판 재료를 아무런 제한 없이 사용 수 있다.
그리나, 기판의 측면 방향은 특별히 한정하지는 않는다. 또한, 기판으로는 져스트 기판이라도 좋고, 오프각도를 부여한 기판이라도 좋다.
(화합물 반도체층)
화합물 반도체층은 질화갈륨계 화합물 반도체층, 셀렌화아연계 화합물 반도체, 인화갈륨계 화합물 반도체, 인화인듐계 화합물 반도체, 혹은 히화갈륨계 화합물 반도체 등이 바람직하지만, 특히 질화갈륨계 화합물 반도체가 바람직하다.
예를 들면, 페이스업 형의 구조는 질화갈륨계 화합물 반도체층은 n형 GaN 층, 발광층 그리고 p형 GaN 층을 기판 위에 순차적으로 적층하여 형성된다. 구체적으로, 질화갈륨계 화합물 반도체층 30은 보드 31 상에 AlN으로 된 버퍼 층, GaN 하지층 32(n 형 반도체층), n형 GaN 컨택트 층 33(n형 반도체층), n형 AlGaN 클래드 층 34(n형 반도체층), InGaN으로 된 발광층 35, p형 AlGaN 클래드 층 36(p형 반도체층), p형 GaN 컨택트 층 37(p형 반도체층)를 적층하여 구성된다(도 3). 그러나, 질화갈륨계 화합물 반도체층으로는 다양한 구조의 것이 공지되어 져 있고,이 주지의 것들을 아무런 제한 없이 사용할 수 있다.
특히, p형 반도체층은 캐리어 농도가 일반적인 농도의 것을 사용하면 좋고, 비교적 캐리어 농도가 낮은, 예를 들면 1 × 1017cm-3 정도의 p형 GaN 층으로 한 경우에도 본 발명을 구성하는 인듐 및 갈륨으로 된 산화물의 투명 도전막, 또는 인듐 및 갈륨과 주석을 포함하는 산화물로 이루어진 투명 도전막을 투명전극으로 적용할 수 있다.
질화갈륨 화합물 반도체로, 예를 들어, 일반식 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)로 표현되는 각종 성분의 반도체가 주지되어 있으며, 본 발명에 따른 화합물 반도체층으로서 이러한 구성의 각종 반도체를 아무런 제한 없이 사용할 수 있다.
이러한 질화갈륨계 화합물 반도체 성장 방법은 특히 한정되지 않고, MOCVD (유기금속화학기상성장법), HVPE(하이드라이드 기상성장법), MBE(분자선 에피택시법) 등, III족 질화물 반도체를 성장시키는 것으로 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법은 두께 제어성, 양산상의 관점에서 MOCVD 법이다.
MOCVD 법으로는 캐리어 가스로서 수소 또는 질소, III족 원료로 Ga원으로서 트리메틸칼륨(TMG) 또는 트리에틸칼륨(TEG), Al원으로 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로는 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V 족 원료로 N원으로는 암모니아(NH3), 히드라진(N2H4) 등이 사용된다. 또한, 도펀트로는 n형에는 Si 원료로 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge 원료로는 게르만가스(GeH4)를 이용하고, p형에는 Mg 원료로, 예를 들면 비스시클로펜타디에닐마그네슘(Cp2Mg), 또는 비스에틸시클로펜타디에닐마그네슘((EtCp)2Mg)을 사용한다.
또한, 본 발명은 상술한 질화갈륨계 화합물 반도체층에 한정되는 것이 아니라, 발광 파장을 가지는 것이라면 어떤 화합물 반도체층이 있는 반도체 발광소자에 적용이 가능하다.
(음극)
음극 16은 상기 투명 도전막의 형성, 또는 형성 및 어닐링 처리 후, 예를 들면, p형 반도체층 13, 발광층 12, 및 n형 반도체층 11의 일부를 에칭 제거하여 노출된 n형 반도체층 11 위에 설치된다(도 1, 도 2). 음극으로, 예를 들면, Ti/Au로 이루어진 것 등의 다양한 구성과 구조가 널리 알려져 있고, 이러한 주지의 음극을 아무런 제한 없이 사용할 수 있다.
(양극 본딩 패드)
양극인 상기 투명 도전막 층 위의 일부에는 회로 기판 또는 리드 프레임 등과의 전기적 연결을 위한 양극 본딩 패드가 마련된다. 양극 본딩 패드응 Au, Al, Ni 및 Cu 등의 재료를 이용한 다양한 구조가 널리 알려져 있고, 이러한 주지의 재료, 구조를 아무런 제한 없이 사용할 수 있다. 또한, 양극 본딩 패드의 두께는 100~1000nm의 범위 내에 있는 것이 바람직하다. 또한, 본딩 패드의 특성상 두께가 큰 편이 본딩빌리티가 커지므 양극 본딩 패드의 두께는 300nm 이상으로 하는 것이 보다 바람직하다. 또한, 제조 비용의 관점에서 500nm 이하로 하는 것이 바람직하다.
(보호층)
상기 투명 도전막으로 이루어진 투명 전극(양극)의 산화를 방지하기 위해 양극 본딩 패드를 형성하는 영역을 제외한 상기 투명 도전막의 전체 영역을 덮는 것으로 보호층을 성막하는 것이 훨씬 좋다.
이러한 보호층은 투광성이 뛰어난 재료로 형성되는 것이 바람직하고, p형 반도체층과 n형 반도체층과의 리크(leak)를 막기 위해 절연성이 있는 재료로 형성되는 것이 바람직하다. 보호층을 구성하는 재료로서, 예를 들면, SiO2와 Al2O3 등을 이용하는 것이 바람직하다. 또한, 보호층의 두께는 상기 투명 도전막의 산화를 방지할 수 있으며, 또 투광성에서 우수한 두께로 하는 것이 좋고, 구체적으로는, 예를 들면, 2nm ~ 500nm의 두께이다.
(반도체 발광소자를 이용한 램프)
본 발명의 반도체 발광소자는, 예를 들면, 당업자에 널리 알려진 수단을 사용하여 투명 커버를 설치하여 램프를 구성할 수 있다. 또한, 본 발명의 반도체 발광소자와 형광체를 가지는 커버를 결합하여 백색 램프를 구성할 수도 있다.
또한, 본 발명의 반도체 발광소자는 종래의 공지의 방법을 사용하여서 아무런 제한 없이 LED 램프로 구성할 수도 있다. 램프로는 일반 용도의 포탄형, 휴대용 백라이트용 사이드뷰형, 표시기에 사용되는 탑뷰(Top view)형 등 어떠한 용도에도 사용할 수 있다.
도 4는 본 발명의 램프의 일 예를 설명하기 위한 개략 구성도로, 램프 40은 페이지 업 형의 발명의 반도체 발광소자를 포탄형으로 구현하는 것이다. 이 램프 40에서는 프레임 41, 42 중 하나에 도 1에 도시된 반도체 발광소자 1이 수지 등에 따라 접착되고, 양극 본딩 패드 15와 음극 16이 금 등의 재질로 구성된 와이어 43, 44로 각각 프레임 41, 42에 접합된다. 또한, 반도체 발광소자 1의 주변에는 투명 수지로 구성된 몰드 45가 형성되어 있다.
실시예
아래의 실시예는 본 발명을 더욱 상세히 설명하기 위한 것으로, 본 발명이 이러한 실시예에 따라 어떠한 제한도 되는 것은 아니다.
[실시예 1]
(질화갈륨계 화합물 반도체층의 제조)
질화갈륨계 화합물 반도체층을 다음과 같이하여 제조했다.
즉, 사파이어의 c면((0001) 결정면)으로 된 기판 위에 AlN으로 이루어진 버퍼 층을 통해 언드프 GaN 하지층(두께 2000nm), Si 도프 n형 GaN 컨택트 층(두께 2000nm, 캐리어 농도 = 1 × 1019cm-3), Si 도프 n형 Al0 .07Ga0 .93N 클래드 층(두께 12.5nm 캐리어 농도 = 1 × 1018cm-3), 6층의 Si 도프 GaN 장벽층(두께 14.0nm, 캐리어 농도 = 1 × 1018cm-3)과 5층의 언도프 In0 .20Ga0 .80N 우물층(두께 2.5nm)으로 이루어진 다중 양자 구조의 발광층, Mg 도프 p형 Al0 .07Ga0 .93N 클래드 층(두께 10nm) 및 Mg 도프 p형 GaN 컨택트 층(두께 100nm)을 순차적으로 적층했다. 또한, 상기 질화갈륨계 화합물 반도체층의 적층 구조의 각 구성 층은 감압 MOCVD 수단으로 성장시켰다.
(반도체 발광소자의 제조)
다음으로, 주어진 질화갈륨계 화합물 반도체층을 이용하여 질화갈륨계 화합물 반도체 발광소자를 제작하였다. 첫째로, HF와 HCl을 사용하여 질화갈륨계 화합물 반도체층의 p형 GaN 컨택트 층의 표면을 세척하고, 당해 p형 GaN 컨택트 층에 DC 마그네트론 스퍼터링에 의해 두께 220nm의 인듐 및 갈륨 이루어진 산화물의 투명 도전막을 성막했다.
상기 투명 도전막 스퍼터링은 갈륨의 함량이 Ga/(In + Ga) 원자수 비율로 0.15의 산화물 소결체 타겟을 사용했다. 또한, 스퍼터링 성막은 75sccm의 Ar 가스와 25sccm의 Ar - 10% O2 혼합 가스를 도입하여 모든 가스의 압력이 0.3Pa가 되도록 조정하고 기판 온도를 실온으로 했다.
상술한 방법으로 형성된 인듐 및 갈륨으로 구성된 산화물의 투명 도전막(이하, "GIO15"라고 칭함)에 대한 자외선 가시분광광도계(일본분광사 제 V-570)를 사용하여 투과율을 측정했다. 투과율의 값은 유리 기판 전용 투과율을 측정하여 얻어 광투과 블랭크 값을 빼고 계산했다. GIO15 막 비결정질 상태의 투과율은 450nm 부근의 파장 영역에서 90% 이상, 400nm 부근의 파장 영역에서 75% 이상이었다. (미쓰비시화학사 제품 LORESTA-EP MCP-T360)으로 측정하여, 시트 저항은 24Ω/□이었다. 또한, 상술한 방법으로 형성된 성막 직후 GIO15 막은 X-선 회절(XRD) 방식으로 측정하여 비결정질이라는 것이 확인되었다.
그 후, 비결정질 상태 GIO15 막을 포토리쏘그라피법과 수산을 주로 한 약산의 습식 에칭을 이용하여 패터닝하고 p형 GaN 컨택트 층 상의 양극 형성 영역에만 GIO15 막이 성막되는 상태로 했다. 비결정질의 GIO15 막의 에칭은 약 40nm/min 에칭 속도로 했다.
GIO15 막을 패터닝 후 RTA 어닐링 로를 이용하여 질소 가스 분위기에서 250℃, 1min의 어닐링 처리를 했다.
어닐링 처리 전과 마찬가지로 측정을 실시한 결과, 어닐링 처리 후의 GIO15 막은 450nm 부근의 파장 영역에서 높은 투광성을 보유하고 있으며, 450nm의 파장 영역에서 투과율이 90% 이상이었다. 또한 400nm 부근의 파장 영역에서도 투광성이 향상되었으며, 400nm 파장의 영역에서 투과율은 80%였다.
또한, GIO15 막의 시트 저항은 18Ω/□이었다. 또한, 어닐링 처리 후 GIO15 막을 X선 회절(XRD) 법에 의해 측정하였다. 도 5는 어닐링 처리 후 GIO15 막의 X선 회절(XRD) 결과를 나타낸 그래프로, 가로축은 회절 각도(2θ(°))를 나타내며 수직축은 회절 강도(cps)를 나타낸다. 그 결과, 도 5에 도시된 바와 같이 어닐링 처리 후 XRD 측정에도 GIO15 막이 비결정질이다는 것이 확인되었다. 또한, 원자힘현미경 (AFM, Digital Instruments사 제품 Nanoscope III)에 의한 막 표면 관찰을 통해 어닐링 처리에 의한 미세 결정의 형성이 확인되었다.
다음에서는 n형 전극을 형성하는 영역에 드라이 에칭을 실시하여, 그 영역에만 Si 도프 n형 GaN 컨택트 층의 표면을 노출시켰다. 그 후, 진공 증착법에 의해 GIO15 막 층(양극) 상의 일부, 그리고 Si 도프 n형 GaN 컨택트 층 상에 Cr로 된 제1의 층(두께 40nm), Ti로 이루어진 제2의 층(두께 100nm), Au로 이루어진 제3의 층(두께 400nm)를 차례로 적층하여, 각각의 양극 본딩 패드 및 음극을 형성했다. 양극 본딩 패드 및 음극을 형성한 후, 사파이어로 이루어진 기판의 뒷면을 다이아몬드 과립 등의 연마재를 사용하여 연마하고, 최종적으로 경면을 완성했다. 그 후, 적층 구조체를 재단하고, 350μm 각의 정방형의 개별 칩으로 분리하여 반도체 발광소자를 얻었다.
(구동 전압(Vf) 및 발광 출력(Po)의 측정)
이렇게 하여 얻은 반도체 발광소자(칩)를 리드프 레임 상에 재치하고 금(Au) 선으로 리드 프레임과 연결했다. 그리고 프로브(probe) 바늘에 의한 통전으로 반도체 발광소자의 전류인가 값 20mA에서 순방향 전압(구동 전압: Vf)을 측정하였다. 또한, 일반적인 적분구로 발광 출력(Po)과 발광 파장을 측정했다.
발광면의 발광분포는 양극의 전면에서 발광하고 있는 것이 확인되었다. 또한, 반도체 발광소자는 460nm 부근의 파장 영역에 발광 파장을 보유하고 있으며 Vf는 3.2V, Po는 12mW라는 양호한 값을 보여주었다.
[실시예 2]
질화갈륨계 화합물 반도체층의 p형 GaN 컨택트 층 위에 형성하는 투명 도전막을 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막 변경하는 것과 그리고 상기 투명 도전막의 패터닝 후의 어닐링 처리 온도를 400℃로 한 것과, 어닐링 처리에 앞서 로 안을 1Pa 이하가 되도록 진공으로 한 후, 순도 4N의 고순도 질소 가스를 유입시킨 것을 제외하고는 실시예 1과 동일하게 하여 반도체 발광소자를 제작하였다.
여기서, 상기 투명 도전막의 스퍼터링에서는 갈륨의 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.15, 그리고 주석 함량은 Sn/(In + Ga + Sn) 원자수 비율로 0.05의 산화물 소결체 타겟을 사용했다.
상기한 방법으로 형성된 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막(이하, "GITO15"라고 칭함)은 어닐링 처리 전에서 450nm의 파장 영역에서의 투과율은 85% 이상으로, 400nm 부근의 파장 영역에서는 75% 이상의 비교적 높은 투과율을 가지만, 표면 저항은 30Ω/□로 다소 높았다. 또한, 상기한 방법으로 형성된 성막 직후 GITO15 막은 X선 회절(XRD) 방식으로 측정하여 비결정질이다는 것을 확인하였다.
이에 대해 어닐링 처리 직후 GITO15 막은 450nm 파장 영역에서 투과율은 90% 이상이고, 400nm 부근의 파장 영역에서도 85% 이상의 높은 투과율을 나타내고, 또한 표면 저항이 15Ω/□으로 떨어졌다. 또한, 도 6에 도시된 바와 같이, 어닐링 처리 후 XRD 측정 결과 In2O3 상에 의한 회절 피크가 인정되어 GITO15 막은 결정화하는 것이 확인되었다.
또한, 주어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.25V, Po는 13mW라는 양호한 값을 나타내었다.
[실시예 3]
질화갈륨계 화합물 반도체층의 p형 GaN 컨택트 층 위에 형성하는 투명 도전막을 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막 변경하는 것과 그리고 상기 투명 도전막의 패터닝 후 어닐링 처리 분위기를 진공으로 하고, 또한 온도를 400℃로 한 것을 제외하고는 실시예 1과 동일하게 하여 반도체 발광소자를 제작하였다.
여기서, 상기 투명 도전막 스퍼터링에서는 갈륨의 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.05, 그리고 주석 함량은 Sn/(In + Ga + Sn) 원자수 비율로 0.09의 산화물 소결체 타겟을 사용했다.
상기한 방법으로 형성된 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막(이하, "GITO5"라고 칭함)은 어닐링 처리 전에서 450nm의 파장 영역에서의 투과율은 85% 이상으로, 400nm 부근의 파장 영역에서 75% 이상의 비교적 높은 투과율을 가지고 있었다. 또, 표면 저항은 25Ω/□로 다소 높았다. 또한, 상기한 방법으로 형성된 성막 직후의 GITO5 막은 X선 회절(XRD)법으로 측정한 결과 비결정질이었다는 것을 확인하였다.
이에 대해 어닐링 처리 직후의 GITO5 막은 450nm 파장 영역에서 투과율은 90% 이상으로, 400nm 부근의 파장 영역에서 90% 이상의 높은 투과율을 나타내고, 또한 표면 저항이 10Ω/□으로 극단적으로 저하하였다. 또한, 어닐링 처리 후의 XRD 측정 결과 In2O3 상에 의한 회절 피크가 인정되어 GITO5 막은 결정화하는 것이 확인되었다.
또한, 얻은 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.2V, Po는 16mW라는 매우 양호한 값을 나타내었다.
[실시예 4]
어닐링 처리 가스에 질소와 수소의 혼합 가스를 사용하는 것과, 그리고 어닐링 처리 온도를 450℃로 변경한 것을 제외하고는 실시예 3과 동일하게 하여 반도체 발광소자를 제작하였다. 또한, 어닐링 처리 직후 GITO5 막은 450nm 파장 영역에서 투과율은 90% 이상, 400nm 부근의 파장 영역에서 투과율이 90% 이상, 표면 저항은 7Ω/□이었다. 또한, 실시예 3과 동일하게 어닐링 처리 후 XRD 측정 결과, GITO5 막은 결정화하는 것이 확인되었다. 또한, 주어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.15V, Po는 17mW라는 매우 양호한 값을 나타내었다.
[실시예 5]
투명 도전막의 스퍼터링에 갈륨의 함량이 Ga/(In + Ga) 원자수 비율로 0.10 산화물 소결체 타겟을 사용하는 것과, 그리고 상기 투명 도전막의 패터닝 후 어닐링 처리 온도 220℃로 한 것을 제외하고는 실시예 1과 마찬가지로 반도체 발광소자를 제작하였다.
상기한 방법으로 형성된 인듐 및 갈륨으로 구성된 산화물 투명 도전막(이하 "GIO10"라고 칭함)은 어닐링 처리 전에서 450nm의 파장 영역에서의 투과율은 90% 이상, 400nm 부근의 파장 영역에서 75% 이상의 비교적 높은 투과율을 가지고 있으며, 표면 저항은 20Ω/□이었다. 또한, 상기 방법으로 형성된 성막 직후 GIO10 필름은 X선 회절(XRD) 방식으로 측정하여 비결정질이다는 것을 확인하였다.
어닐링 처리 직후 GIO10 필름은 450nm의 파장 영역에서 투과율이 90% 이상이고, 400nm 부근의 파장 영역에서도 80% 이상의 높은 투과율을 보여주고, 또한 표면 저항이 16Ω/□으로 저하하였다. 또한, 어닐링 처리 후 XRD 측정 결과, 회절 피크는 인정되지 아니하며, GIO10 막이 비결정질이다는 것이 확인되었다.
또한, 주어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.2V, Po는 13mW라는 양호한 값을 나타내었다.
[실시예 6]
투명 도전막의 스퍼터링에 갈륨의 함량이 Ga/(In + Ga) 원자수 비율로 0.20의 산화물 소결체 타겟을 사용하는 것과, 그리고 상기 투명 도전막의 패터닝 후 어닐링 처리 온도를 300℃로 한 것을 제외하고는 실시예 1과 마찬가지로 하여 반도체 발광소자를 제작하였다.
상기한 방법으로 형성된 인듐 및 갈륨으로 구성된 산화물 투명 도전막(이하, "GIO20"라고 칭함)은 단련 처리 전에서 450nm의 파장 영역에서의 투과율은 90% 이상이고, 400nm 부근의 파장 영역에서 80% 이상의 비교적 높은 투과율을 가지고 있으며, 표면 저항은 29Ω/□이었다. 또한, 상기 방법으로 형성된 성막 직후 GIO20 필름은 X선 회절(XRD) 방식으로 측정하여 비결정질이다는 것이 확인되었다.
어닐링 처리 직후 GIO20 필름은 450nm의 파장 영역에서 투과율이 90% 이상이고, 400nm 부근의 파장 영역에서도 85% 이상의 높은 투과율을 보여주고, 또한 표면 저항이 19Ω/□으로 저하하였다. 또한, 어닐링 처리 후 XRD 측정 결과, 회절 피크는 인정되지 아니하며, GIO20 막이 비결정질이다는 것이 확인되었다.
또한, 주어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.25V, Po는 12mW라는 양호한 값을 나타내었다.
[실시예 7]
투명 도전막의 스퍼터링에 갈륨의 함량이 Ga/(In + Ga) 원자수 비율로 0.35의 산화물 소결체 타겟을 사용하는 것과, 그리고 상기 투명 도전막의 패터닝 후 어닐링 처리 온도를 450℃로 한 것을 제외하고는 실시예 1과 동일하게 하여 반도체 발광소자를 제작하였다.
상기한 방법으로 형성된 인듐 및 갈륨으로 구성된 산화물 투명 도전막(이하, "GIO35"라고 칭함)은 어닐링 처리 전에서 450nm의 파장 영역에서의 투과율은 90% 이상, 400nm 부근의 파장 영역에서 80% 이상의 비교적 높은 투과율을 가지고 있으며, 표면 저항은 39Ω/□이었다. 또한, 상기 방법으로 형성된 성막 직후 GIO35 막은 X선 회절(XRD) 방식으로 측정하여 비결정질이다는 것이 확인되었다.
어닐링 처리 직후 GIO35 막은 450nm의 파장 영역에서 투과율이 90% 이상이고, 400nm 부근의 파장 영역에서도 85% 이상의 높은 투과율을 보여주고, 또한 표면 저항이 20Ω/□으로 저하하였다. 또한, 어닐링 처리 후 XRD 측정 결과, 회절 피크는 인정되지 아니하며, GIO35 막이 비결정질이다는 것이 확인되었다.
또한, 주어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.25V, Po는 12mW라는 양호한 값을 나타내었다.
[실시예 8]
질화갈륨계 화합물 반도체층의 p형 GaN 컨택트 층 위에 형성하는 투명 도전막을 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막 변경하는 것과, 그리고 상기 투명 도전막의 패터닝 후 단련 처리 온도를 300℃로 한 것을 제외하고는 실시예 1과 동일하게 하여 반도체 발광소자를 제작하였다.
여기서 상기 투명 도전막의 스퍼터링에서는 갈륨의 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.02이고, 그리고 주석 함량이 Sn/(In + Ga + Sn) 원자수 비율로 0.11의 산화물 소결체 타겟을 사용했다.
상기한 방법으로 형성된 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막(이하, "GITO2"라고 칭함)은 어닐링 처리 전에서 450nm의 파장 영역에서의 투과율은 85% 이상이고, 400nm 부근의 파장 영역에서 75% 이상의 비교적 높은 투과율을 가지고 있으며, 표면 저항은 24Ω/□이었다. 또한, 위의 방법으로 형성된 성막 직후 GITO2 필름은 X선 회절(XRD) 방식으로 측정하여 비결정질이다는 것이 확인되었다.
어닐링 처리 직후 GITO2 막은 450nm의 파장 영역에서 투과율이 90% 이상이고, 400nm 부근의 파장 영역에서 90% 이상의 높은 투과율을 보여주고, 또한 표면 저항이 9Ω/□으로 저하하였다. 또한, 어닐링 처리 후 XRD 측정 결과 In2O3 상에 의한 회절 피크가 인정되어 GITO2 막은 결정화하는 것이 확인되었다.
또한, 주어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.2V, Po는 16mW라는 양호한 값을 보여주었다.
[실시예 9]
질화갈륨계 화합물 반도체층의 p형 GaN 컨택트 층 위에 형성하는 투명 도전막을 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막 변경하는 것과, 그리고 상기 투명 도전막의 패터닝 후 어닐링 처리 온도를 480℃로 한 것을 제외하고는 실시예 1과 동일하게 하여 반도체 발광소자를 제작하였다.
여기서 상기 투명 도전막의 스퍼터링에서는 갈륨의 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.30, 그리고 주석 함량이 Sn/(In + Ga + Sn) 원자수 비율로 0.01의 산화물 소결체 타겟을 사용했다.
상기한 방법으로 형성된 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막(이하, "GITO30"라고 칭함)은 어닐링 처리 전에서 450nm의 파장 영역에서 투과율이 90% 이상, 400nm 부근의 파장 영역에서 85% 이상의 비교적 높은 투과율을 가지고 있으며, 표면 저항은 36Ω/□이었다. 또한, 상기 방법으로 형성된 성막 직후 GITO30 막은 X선 회절(XRD) 방식으로 측정하여 비결정질이다는 것이 확인되었다.
어닐링 처리 직후 GITO30 막은 450nm의 파장 영역에서 투과율이 90% 이상이고, 400nm 부근의 파장 영역에서 90% 이상의 높은 투과율을 나타내고 표면 저항은 20Ω/□이었다. 또한, 어닐링 처리 후 XRD 측정 결과 In2O3 상에 의한 회절 피크가 인정되어 GITO30 막은 결정화하는 것이 확인되었다.
또한, 주어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.25V, Po는 12mW라는 양호한 값을 나타내었다.
[비교예 1]
어닐링 처리 온도를 500℃에서 수행한 것을 제외하고는 실시예 2와 마찬가지로 반도체 발광소자를 제작하였다. 또한, 어닐링 처리 후 GITO15 막은 450nm 파장 영역에서 투과율은 85% 이상, 400nm 부근의 파장 영역에서 투과율이 약 80% 이상이고, 표면 저항이 21Ω/□ 정도의 특성을 가진다. 또한, 얻어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광 파장을 보유하고 있으며, Vf는 3.4V, Po는 11mW으로 양호한 값을 얻을 수 없었다.
[비교예 2]
질화갈륨계 화합물 반도체층의 p형 GaN 컨택트 층 위에 형성하는 투명 도전막을 IZO 필름으로 변경하는 것과, 그리고 IZO 막의 패터닝 후의 어닐링 처리 온도를 600℃로 한 것을 제외하고는 실시예 2와 같이 하여 반도체 발광소자를 제작하였다. 여기서 IZO 막의 스퍼터링은 산화 아연의 함량이 10.7 중량%의 산화물 소결체 타겟을 사용했다.
상기한 방법으로 형성된 IZO 막은 450nm의 파장 영역에서의 투과율은 90%, 400nm 부근의 파장 영역에서 약 60%의 투과율을 가지고 있으며, 표면 저항은 19Ω/□이었다 . 또한, 상기 방법으로 형성된 성막 직후 IZO 막은 X선 회절(XRD) 방법으로 측정하여 비결정질이다는 것이 확인되었다.
어닐링 처리 직후 IZO 막은 결정화되어 있다는 것이 X선 회절법에 의한 측정에서 확인되었지만, 400nm 부근의 파장 영역에서의 투과율은 75% 정도 밖에 증가하지 않으며, 표면 저항도 27Ω/□로 오히려 증가했다. 또한, 어닐링 처리 후 IZO 막은 두께가 10% 정도 감소하고 있는 것으로 밝혀졌다. 600℃라는 고온에서 어닐링 처리에 의해서 아연 성분이 휘발한 것이 원인임을 알 수 있게 되었다.
또한, 얻어진 반도체 발광소자는 400nm 부근의 파장 영역에 발광파장을 보유하고 있으며, Vf는 3.5V, Po는 11mW으로 양호한 값을 얻을 수 없었다.
[평가]
실시예 1, 실시예 5, 실시예 6 및 실시예 7의 결과에 의해 적당한 온도 범위에서 어닐링 처리한 인듐 및 갈륨으로 된 산화물 투명 도전막은 비결정질이지만, 청색의 파장 영역에서의 투과율이 높고 표면 저항도 낮아진다는 것이 밝혀졌다. 또한, 양극으로 사용한 반도체 발광소자도 청색의 파장 영역에서 우수한 발광 특성을 나타내는 것도 밝혀졌다.
실시예 2, 실시예 3, 실시예 4 실시예 8 및 실시예 9의 결과에 의해 적당한 온도이나 분위기에서 어닐링 처리한 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막은 결정화될 수 있도록 함으로써, 자외선부터 청색의 파장 영역에서 투과율이 높고 표면 저항도 낮다는 것이 밝혀졌다. 또한, 이러한 투명 도전막을 양극으로 사용한 반도체 발광소자도 자외선부터 청색의 파장 영역에서 우수한 발광 특성을 나타내는 것이 분명하다.
반면에, 비교예 2의 결과에 의해 IZO 막을 투명 도전막으로 사용하고 이것을 IZO 막을 결정화하는 데 필요한 온도 범위(600℃)에서 어닐링 처리하는 경우에는 IZO 막 아래에 형성된 p형 반도체층에 존재하는 갈륨 원소의 IZO 막 사이로의 확산이 발생하여 비저항과 접촉 저항의 낮은 저항화를 방해하는 것으로 생각된다. 또한, 600℃라는 고온에서의 어닐링 처리는 아연 성분의 휘발이 일어나 IZO 막의 두께가 10% 정도 감소하는 것도 밝혀졌다. 따라서, 자외선부터 청색 파장 영역에서 투과율이 향상되지 않고 표면 저항이 오히려 증가하는 결과를 초래하였다.
또한, 비교예 1과 같이, 인듐 및 갈륨과 주석으로 이루어진 산화물 투명 도전막에서도 소정의 온도 범위를 초과하는 높은 온도에서 어닐링 처리를 하는 경우에는 비교예 2와 마찬가지로 p형 반도체층에 존재하는 갈륨 원소의 투명 도전막 중으로 확산이 발생하여 비저항과 접촉 저항의 낮은 저항화를 방해하는 것으로 생각된다. 따라서, 자외선부터 청색 파장 영역에서 투과율이 향상되지 않고 표면 저항의 저하도 제한하는 결과가 되고 있다.
따라서, 이러한 비교예에 의한 투명 전도성 막을 양극으로 사용한 반도체 발광소자는 자외선부터 청색 파장 영역에서 우수한 발광 특성을 얻지 못하는 것이 분명하다.
산업상 이용 가능성
본 발명의 반도체 발광소자를 사용하여 램프를 구성하므로, 청색광 및 자외선 광을 효율적으로 출력할 수 있는 발광 특성이 우수한 램프가 얻어진다.
1 --- 반도체 발광소자
10, 31 --- 기판
11 --- n형 GaN 층(n형 반도체층)
12 --- 발광층
13 --- p형 GaN 층(p형 반도체층)
14 --- 양극(투광성 전극)
15 --- 양극 본딩 패드
16 --- 음극
30 --- 질화갈륨계 화합물 반도체층
32 --- GaN 하지층(n형 반도체층)
33 --- n형 GaN 컨택트 층(n형 반도체층)
34 --- n형 AlGaN 클래드 층(n형 반도체층)
35 --- 발광층
36 --- p형 AlGaN 클래드 층(p형 반도체층)
37 --- p형 GaN 컨택트 층(p형 반도체층)
40 --- 램프

Claims (20)

  1. 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명 전극을 구비하는 반도체 발광소자로서,
    상기 투명 전극은 인듐 및 갈륨으로 된 산화물 투명 도전막에 의해 형성되며, 상기 투명 도전막의 갈륨 함량이 Ga/(In + Ga) 원자수 비율로 0.10 이상 0.35 미만으로 되고, 또한 상기 투명 도전막은 비결정질 막 중에 갈륨이 고용된 산화 인듐 상에서만 미세결정이 정출된 구조를 가지는 것이고,
    상기 투명 도전막이 400nm ~ 450nm의 파장 영역에서 85% 이상, 350nm ~ 420nm의 파장 영역에서 80% 이상의 투과율을 가지고, 또한 표면 저항이 20Ω/□ 이하인 것을 특징으로 하는 반도체 발광소자.
  2. 삭제
  3. 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명 전극을 구비하는 반도체 발광소자로서, 상기 투명 전극은 인듐 및 갈륨과 주석으로 이루어진 산화물의 투명 도전막에 의해 형성되고, 상기 투명 도전막의 갈륨 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.02 ~ 0.30이고, 주석의 함유량이 Sn/( In + Ga + Sn) 원자수 비율로 0.01 ~ 0.11이고, 또한 상기 투명 도전막은 갈륨이 고용된 산화 인듐 상에서만 구성되는 것이고,
    상기 투명 도전막이 400nm ~ 450nm의 파장 영역에서 85% 이상, 350nm ~ 420nm의 파장 영역에서 80% 이상의 투과율을 가지고, 또한 표면 저항이 20Ω/□ 이하로 되는 것을 특징으로 하는 반도체 발광소자.
  4. 삭제
  5. 제1항 또는 제3항에 있어서, 상기 화합물 반도체층이 적어도 350nm ~ 500nm 범위에 있는 발광 파장을 가지는 것을 특징으로 하는 반도체 발광소자.
  6. 제1항 또는 제3항에 있어서, 상기 화합물 반도체층이 질화갈륨계 화합물 반도체층인 것을 특징으로 하는 반도체 발광소자.
  7. 제1항 또는 제3항에 있어서, 상기 투명 도전막의 두께가 10nm ~ 1000nm인 것을 특징으로 하는 반도체 발광소자.
  8. 삭제
  9. 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명 전극을 구비하는 청구항 1에 따른 반도체 발광소자의 제조방법에 있어서,
    갈륨 함량이 Ga/(In + Ga) 원자수 비율로 0.10 이상 0.35 미만으로 되고, 빅스바이트 형 구조의 In2O3 상이 주된 결정상이며, 그 중 β-Ga2O3 형 구조의 GaInO3 상, 또는 GaInO3 상과 (Ga,In)2O3 상이 평균 입경 5μm 이하의 결정립으로 미세하게 분산되어있는 산화물 소결체를 타겟으로 하여 스퍼터링 법에 의해, 상기 p형 반도체층 위에 비결정 상태의 인듐 및 갈륨으로 된 산화물을 성막하여 투명 도전막을 형성하는 공정과,
    상기 투명 도전막에 대하여 200℃ ~ 480℃의 온도에서 어닐링 처리를 행하는 공정을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  10. 적어도 p형 반도체층을 포함하는 화합물 반도체층과, 상기 p형 반도체층 위에 설치된 투명 전극을 구비하는 청구항 3에 따른 반도체 발광소자의 제조방법에 있어서,
    갈륨 함량이 Ga/(In + Ga + Sn) 원자수 비율로 0.02 ~ 0.30이고, 또한 주석의 함유량이 Sn/( In + Ga + Sn) 원자수 비율로 0.01 ~ 0.11로 되고, 빅스바이트 형 구조의 In2O3 상이 주된 결정상이며, 그 중 β-Ga2O3 형 구조의 GaInO3 상, 또는 GaInO3 상과 (Ga,In)2O3 상이 평균 입경 5μm 이하의 결정립으로 미세하게 분산되어있는 산화물 소결체를 타겟으로 하여 스퍼터링 법에 의해, 상기 p형 반도체층 위에 비결정 상태의 인듐 및 갈륨과 주석으로 된 산화물을 성막하여 투명 도전막을 형성하는 공정과,
    상기 투명 도전막에 대하여 200℃ ~ 480℃의 온도에서 어닐링 처리를 행하는 공정을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  11. 제9항에 있어서, 상기 투명 도전막이, 상기 어닐링 처리에 의해, 상기 투명 도전막에 미세 결정을 생성시키고, 또한 그 비결정 상태가 유지되도록 하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  12. 제10항에 있어서, 상기 투명 도전막이, 상기 어닐링 처리에 의해, 상기 투명 도전막을 결정화시키는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 어닐링 처리하기 전에 상기 투명 도전막을 패터닝하는 공정을 더 갖는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  14. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 어닐링 처리는 산소를 함유하지 않는 분위기 중에서 하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  15. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 어닐링 처리는 진공 분위기 중에서, 질소 분위기 중에서, 또는 질소와 수소의 혼합 가스 분위기 중에서 하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  16. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 어닐링 처리 후, 상기 투명 도전막에 보호층을 적층하는 공정을 더 포함함을 특징으로 하는 반도체 발광소자의 제조방법.
  17. 청구항 제1항 또는 제3항에 기재된 반도체 발광소자가 사용되고 있는 램프.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020107019600A 2008-03-06 2009-03-05 반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프 KR101481855B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008057056 2008-03-06
JPJP-P-2008-057056 2008-03-06
JP2008332316 2008-12-26
JPJP-P-2008-332316 2008-12-26
PCT/JP2009/054143 WO2009110539A1 (ja) 2008-03-06 2009-03-05 半導体発光素子、該半導体発光素子の製造方法および該半導体発光素子を用いたランプ

Publications (2)

Publication Number Publication Date
KR20100132494A KR20100132494A (ko) 2010-12-17
KR101481855B1 true KR101481855B1 (ko) 2015-01-12

Family

ID=41056091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019600A KR101481855B1 (ko) 2008-03-06 2009-03-05 반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프

Country Status (6)

Country Link
US (2) US8222667B2 (ko)
JP (1) JP5397369B2 (ko)
KR (1) KR101481855B1 (ko)
CN (1) CN101960625B (ko)
TW (1) TWI416759B (ko)
WO (1) WO2009110539A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101646488B1 (ko) * 2007-07-06 2016-08-08 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결물체와 그 제조 방법, 타겟, 및 그것을 이용해 얻어지는 투명 도전막 및 투명 도전성 기재
KR101091504B1 (ko) * 2010-02-12 2011-12-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광소자 제조방법
US8865494B2 (en) 2010-02-19 2014-10-21 Sharp Kabushiki Kaisha Manufacturing method for compound semiconductor light-emitting element
WO2011132394A1 (ja) * 2010-04-20 2011-10-27 パナソニック株式会社 発光ダイオード
JP4806112B1 (ja) 2010-05-07 2011-11-02 パナソニック株式会社 発光ダイオード
JP5829014B2 (ja) * 2010-09-30 2015-12-09 シャープ株式会社 化合物半導体発光素子の製造方法
JP4960511B1 (ja) * 2011-01-26 2012-06-27 株式会社東芝 半導体発光素子及びその製造方法
KR101317803B1 (ko) * 2011-01-28 2013-10-15 삼성코닝정밀소재 주식회사 상전이형 산화인듐주석 투명전도막을 전극으로 갖는 액정 디스플레이 장치, 유기 발광 표시장치 및 터치스크린
CN103022308A (zh) * 2011-09-26 2013-04-03 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
TW201409777A (zh) * 2012-08-22 2014-03-01 Syue-Min Li 發光二極體元件
CN103633219A (zh) * 2012-08-28 2014-03-12 李学旻 发光二极管元件
KR102123529B1 (ko) 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP2858118B1 (en) * 2013-10-07 2016-09-14 IMEC vzw Selector for RRAM
JP5705950B2 (ja) * 2013-11-18 2015-04-22 株式会社東芝 半導体発光素子
CN106414366A (zh) * 2014-06-26 2017-02-15 住友金属矿山株式会社 氧化物烧结体、溅射靶及使用该靶得到的氧化物半导体薄膜
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09259640A (ja) * 1996-03-25 1997-10-03 Uchitsugu Minami 透明導電膜
JP2000077358A (ja) * 1998-08-27 2000-03-14 Asahi Glass Co Ltd 透明導電膜、スパッタリングターゲットおよび透明導電膜付き基体
KR20070068534A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 광학 소자 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407602A (en) * 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
JP3583163B2 (ja) * 1994-06-14 2004-10-27 出光興産株式会社 導電性積層体
EP2280092A1 (en) * 2001-08-02 2011-02-02 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and their manufacturing method
US8138364B2 (en) * 2001-08-27 2012-03-20 Northwestern University Transparent conducting oxide thin films and related devices
KR100647279B1 (ko) * 2003-11-14 2006-11-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
WO2005083722A1 (ja) * 2004-02-27 2005-09-09 Sumitomo Metal Mining Co., Ltd. 透明導電膜及びそれを用いた透明導電性基材
US7061026B2 (en) * 2004-04-16 2006-06-13 Arima Optoelectronics Corp. High brightness gallium nitride-based light emitting diode with transparent conducting oxide spreading layer
JP4539181B2 (ja) * 2004-06-07 2010-09-08 住友金属鉱山株式会社 透明導電膜、透明導電膜製造用焼結体ターゲット、透明導電性基材及びそれを用いた表示デバイス
DE102004031627A1 (de) 2004-06-30 2006-02-02 Robert Bosch Gmbh Verfahren und Vorrichtung zur werkstoffdurchdringenden Ortung eines Messsignals
KR101511231B1 (ko) * 2004-09-13 2015-04-17 스미토모 긴조쿠 고잔 가부시키가이샤 투명도전막과 그 제조방법 및 투명도전성 기재, 발광디바이스
JP4137936B2 (ja) * 2005-11-16 2008-08-20 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP4816137B2 (ja) * 2006-02-24 2011-11-16 住友金属鉱山株式会社 透明導電膜及び透明導電性基材
JP5265090B2 (ja) * 2006-04-14 2013-08-14 豊田合成株式会社 半導体発光素子およびランプ
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
EP2075230B1 (en) * 2006-10-18 2014-04-30 Mitsubishi Gas Chemical Company, Inc. Process for producing monopersulfuric acid and monopersulfuric acid
JP2009260237A (ja) * 2008-01-24 2009-11-05 Showa Denko Kk 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09259640A (ja) * 1996-03-25 1997-10-03 Uchitsugu Minami 透明導電膜
JP2000077358A (ja) * 1998-08-27 2000-03-14 Asahi Glass Co Ltd 透明導電膜、スパッタリングターゲットおよび透明導電膜付き基体
KR20070068534A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 광학 소자 및 그 제조 방법

Also Published As

Publication number Publication date
TWI416759B (zh) 2013-11-21
KR20100132494A (ko) 2010-12-17
JPWO2009110539A1 (ja) 2011-07-14
CN101960625A (zh) 2011-01-26
US20120248491A1 (en) 2012-10-04
CN101960625B (zh) 2013-01-23
TW200950157A (en) 2009-12-01
US8633046B2 (en) 2014-01-21
US8222667B2 (en) 2012-07-17
JP5397369B2 (ja) 2014-01-22
US20110062485A1 (en) 2011-03-17
WO2009110539A1 (ja) 2009-09-11

Similar Documents

Publication Publication Date Title
KR101481855B1 (ko) 반도체 발광소자, 반도체 발광소자의 제조방법 및 이 반도체 발광소자를 사용한 램프
JP5265090B2 (ja) 半導体発光素子およびランプ
JP5201566B2 (ja) 化合物半導体発光素子及びその製造方法
KR101151158B1 (ko) 화합물 반도체 발광 소자 및 그 제조 방법, 화합물 반도체 발광 소자용 도전형 투광성 전극, 램프, 전자 기기 및 기계 장치
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
WO2010150501A1 (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
TWI412155B (zh) An amorphous transparent conductive film for gallium nitride-based compound semiconductor light-emitting element
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee