KR101091504B1

KR101091504B1 - 발광소자, 발광소자 패키지 및 발광소자 제조방법

Info

Publication number: KR101091504B1
Application number: KR1020100013539A
Authority: KR
Inventors: 김성균; 임우식; 김명수; 추성호
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-02-12
Filing date: 2010-02-12
Publication date: 2011-12-08
Also published as: TW201145586A; EP2365546A2; EP2365546A3; US20110198563A1; EP2365546B1; CN102163672A; KR20110093472A; TWI437735B; US8373178B2

Abstract

실시 예는 발광소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.
실시 예에 따른 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 활성층; 및 상기 활성층 위에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 및 상기 복수의 화합물 반도체층의 위 및 아래 중 적어도 하나에 투광성 전극층을 포함하며, 상기 투광성 전극층의 두께는 30nm ~ 70nm의 범위를 포함한다.

Description

발광소자, 발광소자 패키지 및 발광소자 제조방법{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND FABRICATION METHOD THEREOF}

실시 예는 발광소자, 발광소자 패키지 및 그 제조방법에 관한 것이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.

실시 예는 투광성전극층의 투과율을 개선시켜 줄 수 있는 발광 소자, 발광소자 패키지 및 그 제조방법을 제공한다.

실시 예는 투광성전극층의 두께를 조절하여 광 추출 효율을 개선시켜 줄 수 있도록 한 발광 소자, 발광소자 패키지 및 그 제조방법을 제공한다.

실시 예에 따른 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 활성층; 및 상기 활성층 위에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 및 상기 복수의 화합물 반도체층 위 및 아래 중 적어도 하나에 투광성 전극층을 포함하며, 상기 투광성 전극층의 두께는 30nm ~ 70nm의 범위를 포함한다.

실시 예에 따른 발광 소자 패키지는, 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 활성층, 및 상기 활성층 위에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층, 상기 복수의 화합물 반도체층 위에 투광성 전극층, 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극, 및 상기 제2도전형 반도체층에 전기적으로 연결된 제2전극을 포함하는 발광 소자; 상기 발광 소자가 선택적으로 배치되고, 복수의 전극과 전기적으로 연결된 복수의 리드 전극; 및 상기 발광 소자 위에 수지층을 포함하며, 상기 투광성 전극층의 두께는 30nm ~ 70nm의 범위를 포함한다.

실시 예에 따른 발광 소자 제조방법은, 기판 위에 제1도전형 반도체층을 형성하는 단계; 상기 제1도전형 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제2도전형 반도체층을 형성하는 단계; 및 상기 제2도전형 반도체층 위에 투광성 전극층을 형성하는 단계를 포함하며, 상기 투광성 전극층은 30nm~70nm의 두께를 형성된다.

실시 예는 투광성 전극층에서의 반사율은 낮추고 투과율은 개선시켜 줄 수 있다.

실시 예는 발광 소자의 광 추출 효율을 개선시켜 줄 수 있다.

실시 예는 반도체 발광소자 및 발광소자 패키지의 신뢰성을 개선시켜 줄 수 있다.

도 1은 실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 2는 도 1을 이용한 발광 소자 패키지를 나타낸 단면도이다.
도 3은 각 층에서의 반사 예를 나타내기 위한 도면이다.
도 4는 실시 예에 있어서, ITO층이 60nm일 때 반사율을 나타낸 그래프이다.
도 5는 실시 예에 있어서, ITO층이 220nm일 때 반사율을 나타낸 그래프이다.
도 6은 실시 예에 있어서, ITO층의 두께에 따른 투과도와 반사도를 비교한 그래프이다.
도 7은 실시 예에 따른 UV 광원을 이용한 투과율을 측정하기 위한 도면이다.
도 8은 도 7의 발광 소자로부터 측정된 투과율과 비교 대상 소자로부터 측정된 투과율의 차를 파장대별로 나타낸 그래프이다.
도 9내지 도 16은 실시 예에 있어서, ITO층의 증착 전 또는 후에 따른 발광 소자의 광 투과율을 ITO층의 두께에 따라 각각 나타낸 도면이다.
도 17 및 도 18은 실시 예에 따른 ITO층의 두께에 따른 발광 소자들의 색좌표 상에서의 광도와 이의 박스 플롯을 나타낸 도면이다.

상기의 실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 각 실시 예의 기술적 특징은 각 실시 예로 한정하지 않고 다른 실시 예에 선택적으로 적용될 수 있다.

이하, 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 제1실시 예에 따른 발광소자를 나타낸 단면도이다.

도 1을 참조하면, 발광소자(100)는 기판(111), 반도체층(112), 제1도전형 반도체층(113), 활성층(114), 제2도전형 반도체층(115), 투광성 전극층(120), 제1전극(116) 및 제2전극(117)을 포함한다.

상기 반도체 발광소자(100)는 복수의 화합물 반도체층 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. 상기 LED의 방출 광은 실시 예의 기술적 범위 내에서 다양한 반도체를 이용하여 구현될 수 있다.

상기 기판(111)은 화합물 반도체가 성장될 수 있는 절연 재질 또는 전도성 재질의 성장 기판이다. 상기 기판(111)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP, InP, Ga₂0₃, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이하, 실시 예에서는 상기 기판으로서 사파이어와 같은 절연 기판을 그 예로 설명하기로 한다.

상기 기판(111) 위에는 요철 패턴 또는 광 추출 구조가 형성될 수 있으며, 이러한 형상은 렌즈 형상, 기둥 형상, 뿔 형상 등으로 형성될 수 있다. 상기 기판(111)의 두께는 100~400㎛ 정도이며, 상기 기판 하면의 래핑 또는/및 폴리싱에 따라 달라질 수 있다.

상기 기판(111) 위에는 반도체층(112)이 형성될 수 있다. 상기 반도체층(112)은 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴으로 형성될 수 있으며, 그 재질은 ZnO, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 형성될 수 있다. 상기 반도체층(112)은 예컨대, 버퍼층 또는 언도프드 반도체층으로 형성될 수 있으며, 상기 버퍼층은 기판과의 격자 상수의 차이를 줄여주게 된다. 상기 언도프드 반도체층(미도시)은 예컨대, 도핑하지 않는 GaN계 반도체로 형성될 수 있다. 상기 반도체층(112)은 형성하지 않을 수 있으며, 이하 설명의 편의를 위해 반도체층(112)을 개재한 구조로 설명하기로 한다.

상기 반도체층(112)의 위에는 제1도전형 반도체층(113)이 형성되며, 상기 제1도전형 반도체층(113) 위에 활성층(114)이 형성되고, 상기 활성층(114) 위에 제2도전형 반도체층(115)이 형성될 수 있다. 상기 각 층의 위 또는 아래에는 다른 반도체층 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1도전형 반도체층(113)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(113)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(113)은 활성층(114)과 동일한 면적 또는 다른 면적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1도전형 반도체층(113) 위에는 활성층(114)이 형성되며, 상기 활성층(114)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(114)은 양자 선(Quantum wire) 또는 양자점(Quantum dot) 구조로 형성될 수 있다. 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다.

상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성되거나 상기 활성층(114)와 밴드 갭이 다른 물질로 형성될 수 있다.

상기 활성층(114) 위에는 상기 제2도전형 반도체층(115)이 형성되며, 상기 제 2도전형 반도체층(115)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.

또한 상기 제2도전형 반도체층(115) 위에는 제3도전형 반도체층 예컨대, 제2도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다. 이에 따라 상기 발광 소자(100)는 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나가 형성될 수 있다. 이하의 설명에서는 발광 소자의 상층에는 제2도전형 반도체층(115)이 배치된 구조를 일 예로 설명하기로 한다. 상기 발광 소자의 상층 예컨대, 상기 제2도전형 반도체층의 상면은 러프니스 또는 패턴이 형성될 수 있다.

상기 제2도전형 반도체층(115) 위에는 투광성 전극층(120)이 형성되며, 상기 투광성 전극층(120)은 상기 제2도전형 반도체층(115)의 상면 중 적어도 50% 이상의 영역에 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 투광성 전극층(120)은 상기 기판(111) 및 반도체층(112)이 제거된 경우, 상기 제1도전형 반도체층(113)의 하면에 적어도 50% 이상 형성될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예는 상기 투광성 전극층(120)이 상기 제1도전형 반도체층(113)의 아래 및 상기 제2도전형 반도체층(115)의 위 중 적어도 하나에 형성될 수 있으며, 설명의 편의를 위해 상기 투광성 전극층(120)은 상기 제2도전형 반도체층(115) 위에 배치된 예로 설명하기로 한다. 상기 투광성 전극층(120)은 상기 제2도전형 반도체층(115)의 상면에 러프니스 또는 패턴이 형성된 경우, 불규칙한 표면 상태로 형성될 수 있다. 또한 상기 투광성 전극층(120)을 형성한 다음 100~1150℃의 범위 내에서 열 처리를 수행할 수 있다.

상기 투광성 전극층(120)은 반도체층으로 인가되는 전류를 확산시켜 주기 위한 전류 확산층으로 기능할 수 있으며, 그 물질은 투광성 및 전도성의 물질을 포함할 수 있다. 상기 투광성 전극층(120)은 투광성 금속 산화물 또는 투광성 금속 질화물 계열을 포함하며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ITON(ITO Nitride), IZON(IZO Nitride) 와 같은 물질 중에서 선택적으로 형성될 수 있다. 이하 실시 예는 투광성 전극층을 ITO를 그 예로 하여 설명하기로 한다. 상기 투광성 전극층(120)의 위 또는 아래 등에는 다른 물질층 예컨대, 금속층, 절연층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.

상기 투광성 전극층(120)의 두께는 30nm ~ 70nm의 범위이며, 그 굴절률은 1.7~2.1의 굴절률을 가질 수 있다. 상기 투광성 전극층(120)의 투과율은 소정의 파장예컨대, 430nm~500nm에 대해 80%이상이며, 상기 투광성 전극층(120)의 반사율은 소정의 파장예컨대, 430nm~500nm에 대해 5~10% 사이를 가질 수 있다. 상기 활성층(114)으로부터 방출된 광은 430nm~500nm를 포함할 수 있다. 또한 상기 투광성 전극층(120)의 두께는 150nm~190nm이며, 이때의 투과율은 435~500nm의 파장에 대해 80% 이상이다. 상기 파장은 활성층(114)으로부터 발생된 광이거나 다른 광일 수 있다.

상기 투광성 전극층(120)의 투과율은 광 추출 효율을 개선시켜 줄 수 있다. 이러한 투광성 전극층(120)은 스퍼터링, e-beam, MOCVD 등과 같은 장비를 선택적으로 이용하여 증착될 수 있다.

상기 투광성 전극층(120) 위에는 제2전극(117)이 형성된다. 상기 제2전극(117)은 상기 투광성 전극층(120)의 일부 위에 배치되며, 상기 투광성 전극층(120) 및 상기 제2도전형 반도체층(115) 중 적어도 하나에 연결될 수 있다.

상기 제2전극(117)은 적어도 하나의 패드를 포함할 수 있다. 상기 제2전극(117)은 Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다. 실시 예는 상기 제2전극(117)이 상기 투광성 전극층(120) 위에 배치한 구조를 그 예로 설명하였으나, 상기 제2전극(117)은 칩의 소정 위치에 배치되고 상기 투광성 전극층(120) 및/또는 상기 제2도전형 반도체층(115)에 전기적으로 연결되는 형태로 구현될 수 있다. 상기 제2전극(117)의 일부는 라인 형상을 갖고 상기 제2도전형 반도체층(115) 또는/및 상기 투광성 전극층(120) 상에 배치될 수 있다.

상기 제1도전형 반도체층(113) 위에는 제1전극(116)이 형성되며, 상기 제1전극(116)은 상기 제1도전형 반도체층(113)에 전류를 공급해 준다. 상기 제1전극(116)의 재질은 Cu, Ti, Cr, Ta, Al, In, Pd, Co, Ni, Ge, Ag, 및 Au 중 어느 하나 또는 복수의 물질을 혼합한 금속으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예는 제1전극(116)이 상기 제1도전형 반도체층(113) 위에 형성하였으나, 상기 제1도전형 반도체층(113)의 위, 아래, 측면 등에 전기적으로 연결되는 전극 패턴으로 구현할 수 있으며, 이에 대해 한정하지는 않는다.

도 2는 도 1의 칩을 패키징한 발광 소자 패키지를 나타낸 도면이다.

도 2를 참조하면, 발광 소자 패키지는 몸체부(20)와, 상기 몸체부(20)에 설치된 제1 리드 전극(31) 및 제2리드 전극(32)과, 상기 몸체부(20)에 설치되어 상기 제1리드전극(31) 및 제2리드전극(32)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 수지층(40)을 포함한다.

상기 몸체부(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 또한 상기 몸체부(20)는 세라믹 기판, 금속 기판, 플렉시블 기판 등을 포함할 수 있다.

상기 몸체부(20)에는 소정 깊이의 홈인 캐비티를 형성하거나 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.

상기 몸체부(20)의 캐비티에는 발광 소자(100)의 주위에 경사면이 제공할 수 있으며, 이에 대해 한정하지는 않는다.

상기 제1리드 전극(31) 및 제2리드 전극(32)은 상기 몸체부(20)에 배치되며 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(31) 및 제2 리드 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광 소자(100)는 상기 몸체부(20) 상에 설치되거나 상기 제1 리드전극(31) 또는 제2리드 전극(32) 상에 설치될 수 있다.

상기 발광 소자(100)는 상기 제1 리드 전극(31) 및 제2리드 전극(32)에 복수의 와이어를 이용한 본딩 방식, 하나의 와이어와 다이본딩 방식을 이용한 방식, 플립 칩 방식, 와이어 없이 다이 본딩하는 방식 중에서 선택적으로 사용할 수 있으며, 이에 대해 한정하지는 않는다.

상기 수지층(40)은 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 수지층(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 수지층(40)은 캐비티에 배치되거나 렌즈 형상으로 돌출될 수 있으며, 이에 대해 한정하지는 않는다.

도 1의 투광성 전극층(120) 위에 배치되며, 상기 투광성 전극층(120)의 굴절률보다 낮은 굴절률을 갖는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있다. 상기 수지층(40)은 발광 소자 위에 1000nm 이상으로 형성될 수 있다.

실시 예는 발광 소자는 칩 상부에 투광성 전극층이 배치되고, 상기 투광성 전극층의 상부에 상기의 수지층이 배치된다. 이하, 실시 예는 발광 소자의 투광성 전극층은 그 두께에 따른 투과율, 반사율 등을 고려하여 최적의 두께로 형성할 수 있다.

실시 예에 따른 발광소자 또는 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. 상기 실시 예(들)에 따른 발광소자는 수지 재질이나 실리콘과 같은 반도체 기판, 절연 기판, 세라믹 기판 등에 패키징되고, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다. 또한 상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다.

도 3은 실시 예에 따른 발광 소자가 패지킹된 패키지에서의 반사 특성을 나타낸 도면이다.

도 3을 참조하면, 광은 GaN층, 투광성 전극층(예: ITO층), 및 수지층(Resin layer)을 통해 공기로 방출된다. 여기서, 상기 GaN층은 복수의 화합물 반도체층의 일 예로서, 활성층을 통해 광을 방출하게 된다.

여기서, 발광 소자 즉, 상기 활성층으로부터 방출된 광은 450nm 파장을 방출하게 된다. 여기서, 상기 활성층으로부터 방출된 파장은 청색 파장의 재료에 따라 430nm ~ 480nm 범위로 달라질 수 있으며, 또한 활성층은 적색 또는 녹색, 자외선의 파장에 따라 상기의 그 성장 물질은 변경될 수 있다.

상기 GaN층의 굴절률(refractive index)은 2.5이며, ITO는 2.0이며, 수지층은 1.5이다. 여기서, 상기 GaN 등과 같은 반도체층의 굴절률은 2.3~2.5 범위로 변경될 수 있고, 상기 ITO층은 파장에 따라 1.7~2.1의 범위로 변경될 수 있고, 상기 수지층은 1.5±0.2 범위로 변경될 수 있다. 이하, 실시 예의 설명의 편의를 위해 GaN층의 굴절률은 2.5, ITO층은 2, 및 수지층은 1.5를 그 예로 설명하기로 한다.

광은 GaN층, ITO층, 및 수지층을 거쳐 공기로 방출되는데, 각 계면에서의 굴절률 차이에 따라 일부 광은 투과되고 일부 광은 반사된다. 상기 반사율(R)은 GaN층과 ITO층 사이의 계면에서 반사율(r1)과, 상기 ITO층과 상기 수지층 사이의 계면에서의 굴절률 차이에 의한 반사율(r2)에 의해 결정된다.

여기서, 스넬의 법칙에 따라 한 물질에서 다른 물질로 빛이 굴절하며 진행할 때 입사각에 따라 굴절각이 달라져도 sin(입사각)을 sin(굴절각)으로 나눈 값은 모두 같다. 이와 같이 두 물질 사이에서 빛이 진행할 때 항상 일정한 sin(입사각)/sin(굴절각)의 값을 굴절률이라고 한다. 굴절률은 sin(입사각)/sin(굴절각)로 표현된다.

상기의 반사(ρ)는 프레넬(fresnel's) 방정식을 이용하게 되며, 인접한 두 투광성 매체의 굴절률(n1,n2)에 따라 달라질 수 있다.

상기 반사율은 반사된 광의 반사 광량의 퍼센트지(percentage)로 구할 수 있다.

여기서, 상기 ITO의 두께 변화에 따른 반사도는 다음과 같다.

TMM(Transfer matrix method)을 적용한 반사율(R(λ))을 계산하면 다음의 수식 1과 같다. 여기서, 파장(λ)은 420nm ~ 480nm의 범위를 적용하며, 파장 반사율(λDBR(distributed bragg reflection))은 450nm, ITO의 굴절률(N_ITO)은 2.00, 수지의 굴절률(N_Resin)은 1.5, 기판의 굴절률(N_sub) =2.5인 경우이다. 또한 ITO층의 두께(d_ITO)는 60nm이며, 수지층의 두께(d_Resin)는 3000nm의 값으로 계산하게 된다. 그리고, yO는 입사 광의 파장을 나타내며, θ0는 매질의 입사각을 나타낸다.

상기 수학식 1의 각 파라미터를 보면, Ys는 기판을 통과할 때의 광 출력을 나타내며, Yo는 공기를 통과할 때의 광 출력을 나타내며, YL은 수지층을 통과할 때의 광 출력을 나타내며, YH는 ITO층을 통과할 때의 광 출력을 나타내며, ΦL(λ)는 수지층의 두께에 따른 위상 변화를 나타내며, ΦH(λ)는 ITO층의 두께 변화에 따른 위상 변화를 나타낸 것이다.

상기 ITO층, 수지층, 및 공기를 통과한 광의 출력 광량(M(λ))은 상기 각 파라미터를 TMM 방정식에 적용하여 측정하게 된다. 이때 반사도(R(λ))는 입사 광량(M((λ)_1.1)과 출력 광량(M((λ)_2.1)의 비를 통해 계산할 수 있다.

상기와 같은 TMM 방정식의 반사도에 광의 파장(420nm~480nm)을 변화시켜 적용하면, 도 4에 도시된 바와 같이, 450nm일 때의 광 반사도는 5.5%로 나타난다. 여기서, 광 반사도는 430nm일 때와 460nm에서는 광 반사도가 5% 이하로 나타난다.

도 5는 ITO층의 두께를 220nm로 한 경우, 광의 파장을 변화(420nm~480nm)시켜 적용하면, 450nm일 때의 광 반사도는 18.1%를 나타내게 된다. 여기서, 광 반사도는 440nm, 460nm일 때 최소의 값으로 나타난다.

도 4 및 도 5를 비교하면, 광의 파장이 450nm일 때, ITO층은 그 두께가 60nm의 두께일 때, 220nm의 두께에 비해 반사도가 1/3 이하로 감소됨을 알 수 있다. 또한 상기의 ITO층의 두께는 광의 반사도를 감소시켜 주므로, 광의 출력 효율을 개선시켜 줄 수 있다.

여기서, 수지층의 두께는 임의의 두께 예컨대, 3000nm로 할 수 있다. 여기서, 수지층이 없더라도 광의 반사도는 220nm의 두께에 비해 낮기 때문에 광 추출 효율은 개선될 수 있다. 상기 1nm는 10Å을 나타낸다.

도 6은 실시 예에서 450nm의 광 파장에서 ITO층의 두께(0~5000Å)를 변화시킬 때 투과도와 반사도를 나타낸 그래프이다.

도 6을 참조하면, 투과도(T₄₅₀,k)와 반사도(R₄₅₀,k)의 그래프에서 ITO층이 T1(600Å), T2(1700Å), 및 T3(2200Å)일 때 비교한 경우, ITO층이 600Å(=60nm)의 두께(T1)와 1700Å(170nm)의 두께(T2) 근처에서 투과도는 가장 높고 반사도가 가장 낮음을 알 수 있다. 이에 따라 ITO층은 600Å와 1700Å일 때 투과도와 반사도의 차이를 통해 광 추출 효율이 가장 크다는 것을 알 수 있다.

도 7 및 도 8은 ITO층을 갖는 발광 소자에서 ITO 두께별 투과율을 측정한 그래프를 나타낸 도면이다.

도 7을 참조하면, 발광 소자는 기판(111), 반도체층(112), 제1도전형 반도체층(113), 활성층(114), 제2도전형 반도체층(115), 투광성 전극층(120)을 형성하여 제공하게 된다. 상기 기판(111)은 양면이 투명한 사파이어 기판이며, 그 두께는 400nm 정도이다. 입사 광은 UV 광원을 사용하며, 광 검출기(130)는 UV(ultraviolet)-VIS(Visible)-NIR(Near infrared) 스펙트로포터미터(spectrophotometer)로 측정하게 된다. 여기서, UV영역 λ< 390nm이며, UV-visible Boundary 390~410nm이고, VISIBLE 영역 λ>410nm ~ 780nm, Near Infra Red는 780~4000nm 정도이다.

여기서, 상기 발광 소자는 455nm, 450nm, 445nm의 파장의 광을 방출하는 소자들로 제공되며, 상기한 발광 소자는 ITO층의 두께를 40nm ~ 220nm까지 변화시켜 각각의 투과 량을 측정하게 된다. 상기 각 발광 소자의 투과 량으로부터 비교 대상 소자의 투과 량을 값(투과도 차이(Delta T) = 발광소자의 투과 량 - 비교대상 소자의 투과 량)으로 도 8과 같은 투과도 차이를 그래프로 나타낼 수 있다. 그리고, 상기 비교 대상 소자는 도 7의 발광 소자에서 ITO층을 제거한 소자들을 이용하게 된다.

도 8의 그래프는 ITO층의 두께를 40nm ~ 220nm까지의 변화시킨 도 7의 발광 소자와 비교 대상 소자의 차를 계산한 그래프이다.

도 8을 참조하면, 발광 소자는 ITO층이 제 1두께 범위(T4: 30~70nm)일 때와 제2두께 범위(T5 : 150nm~190nm)일 때 가장 큰 투과도 차이(Delta T)를 나타내게 된다. 제1두께 범위 중에서 40nm~60nm의 범위(T41)일 때 가장 높은 투과도 차이를 나타내며, 제2두께 범위 중에서 160nm~170nm의 범위(T51)일 때 가장 높은 투과도 차이를 나타내게 된다.

도 9는 내지 도 16은 ITO의 증착 전(before sputtering) 또는 증착 후(40nm, 60nm, 80nm, 100nm, 120nm, 160nm, 170nm, 220nm)의 ITO층의 두께에 따른 발광 소자에서의 투과도의 변화를 나타낸 도면이다. 여기서, 다항식(before sputtering)은 오차에 따른 추세선을 수식으로 나눈 평균을 값을 얻기 위한 수식으로 구한 값이다. 후술되는 ITO층의 두께에 대한 오차는 ±5nm정도로 할 수 있다.

도 9를 참조하면, ITO층을 증착한 발광 소자는 ITO층의 두께가 약 40nm정도일 때 430nm~500nm의 범위의 파장 대에서 ITO층의 증착 전보다 10% 정도의 투과율 차이가 있게 된다. 실시 예는 ITO층의 두께가 40nm~70nm이고, 광의 파장이 430~500nm의 범위에서 광 투과율은 80% 이상으로 나타나게 된다. 즉, ITO층을 상기의 두께로 증착함으로써, 광 투과율은 10% 정도 개선될 수 있다.

도 10을 참조하면, ITO층을 증착한 발광 소자는 ITO층의 두께가 60nm일 때 440nm~500nm의 파장 대에서 ITO층의 증착 전보다 10% 정도의 투과율 차이가 있게 된다. 실시 예는 ITO층의 두께가 40nm~70nm이고, 광의 파장이 430~500nm의 범위에서 광 투과율은 75% 이상으로 나타나게 된다. 즉, ITO층을 상기의 두께로 증착함으로써, 광 투과율은 10% 정도 개선될 수 있다.

도 11을 참조하면, ITO층을 증착한 발광 소자는, ITO층의 두께가 80nm일 때 440nm 이상의 파장 대에서 ITO층의 증착 전보다 약 5% 정도의 개선된 75% 이상의 투과율을 갖게 된다. 즉, ITO층을 상기의 두께로 증착함으로써, 광 투과율은 5% 정도 개선될 수 있다.

도 12를 참조하면, ITO층을 증착한 발광 소자는 ITO층이 100nm일 때와 ITO층의 증착 전보다 투과도의 차이는 없으며, 도 13과 같이 ITO층이 120nm일 때 440nm 이하의 파장대에서 ITO층의 증착 전보다 투과율이 좋게 나타난다.

도 14를 참조하면, ITO층을 증착한 발광 소자는 ITO층의 두께가 160nm일 때 430nm ~ 500nm 의 파장 대에서 ITO층의 증착 전보다 5% 정도의 투과율 차이가 있게 된다. 즉, ITO층을 상기의 두께로 증착함으로써, 광 투과율은 5% 정도 개선될 수 있다.

도 15를 참조하면, ITO층을 증착한 발광 소자는 ITO층의 두께가 170nm일 때 435nm ~ 500nm의 파장 대에서 ITO층의 증착 전보다 약 5% 정도의 개선된 80% 이상의 투과율로 나타난다. 실시 예는 ITO층을 160nm~190nm의 두께로 증착하여 상기의 80% 이상의 투과율을 가지게 되며, 광 투과율은 ITO 증착전에 비해 5% 정도 개선될 수 있다.

도 16을 참조하면, ITO층을 증착한 발광 소자는 ITO층의 두께가 220nm일 때 430nm ~ 500nm의 파장 대에서 ITO층의 증착 전보다 투과율 차이가 거의 없게 된다. 즉, ITO층을 상기의 두께로 증착하거나 증착하지 않거나 투과율의 차이는 없게 된다.

이와 같이, 실시 예는 발광 소자에서 ITO층의 두께가 30nm~70nm일 때와 160nm~190nm일 때, 다른 두께 예컨대, 220nm의 ITO층의 두께에 비해 광 출력이 6% 정도 개선될 수 있다.

도 17은 ITO층의 두께가 600Å일 때와 2200Å일 때의 CIE 색좌표 상에서 발광 소자들의 광 분포도를 비교한 도면이며, 도 18은 도 17의 두께에 따른 광도(Luminous intensity)를 박스 플롯(boxplot)를 비교한 도면이다.

도 17 및 도 18에서와 같이 ITO층의 두께가 600Å일 때의 광 분포도가 Cx = 0.322~0.327, 광도는 2.0~2.05 사이에 존재하게 된다. 이에 따라 ITO층의 두께가 600Å 정도를 갖는 발광 소자는 ITO층이 1000Å 이상의 두께를 갖는 발광 소자에 비해 광도가 6% 정도 개선됨을 알 수 있다.

상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100 : 발광소자, 111:기판, 112:반도체층, 113: 제1도전형 반도체층, 114: 활성층, 115: 제2도전형 반도체층, 120: 투광성 전극층, 116: 제1전극, 117: 제2전극

Claims

제1도전형 반도체층; 상기 제1도전형 반도체층 위에 활성층; 및 상기 활성층 위에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 및
상기 복수의 화합물 반도체층의 위 및 아래 중 적어도 하나에 투광성 전극층을 포함하며,
상기 투광성 전극층은 1.7~2.1 범위의 굴절률을 갖는 투광성 물질을 포함하고, 상기 투광성 전극층의 두께는 30nm ~ 70nm의 범위를 포함하는 발광소자.
제1도전형 반도체층, 상기 제1도전형 반도체층 위에 활성층, 및 상기 활성층 위에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 및
상기 복수의 화합물 반도체층의 위 및 아래 중 적어도 하나에 투광성 전극층을 포함하며,
상기 투광성 전극층은 1.7~2.1 범위의 굴절률을 갖는 투광성 물질을 포함하고, 상기 투광성 전극층의 두께는 150nm ~ 190nm의 범위를 포함하는 발광소자.
삭제
제1항 또는 제2항에 있어서, 상기 투광성 전극층은 금속 산화물 계열의 전도성 물질을 포함하는 발광소자.
제1항 또는 제2항에 있어서, 상기 투광성 전극층은 상기 제2도전형 반도체층 위에 배치되며,
상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및 상기 투광성 전극층 및 상기 제2도전형 반도체층 중 적어도 하나에 전기적으로 연결된 제2전극을 포함하는 발광소자.
제1항에 있어서, 상기 투광성 전극층의 두께는 40nm±5nm을 포함하며,
상기 투광성 전극층의 투과율은 430nm~500nm 범위의 파장에 대해 80% 이상인 발광소자.
제1항에 있어서, 상기 투광성 전극층의 두께는 60nm±5nm을 포함하며,
상기 투광성 전극층의 투과율은 440~480nm 범위의 파장에 대해 75% 이상인 발광소자.
제2항에 있어서, 상기 투광성 전극층의 두께는 170nm±5nm을 포함하며,
상기 투광성 전극층의 투과율은 435~500nm의 파장에 대해 80% 이상인 발광소자.
삭제
제1항 또는 제2항에 있어서, 상기 투광성 전극층은 상기 제1도전형 반도체층의 하면 또는 상기 제2도전형 반도체층의 상면 중 50% 이상의 영역에 형성되는 발광소자.
제1항 또는 제2항에 있어서, 상기 투광성 전극층의 반사율은 5~10% 사이의 범위를 갖는 발광소자.
제1항에 있어서, 상기 제1도전형 반도체층 아래에 2족 내지 6족 화합물을 포함하는 반도체층; 및 상기 반도체층의 아래에 기판을 포함하는 발광소자.
제1도전형 반도체층, 상기 제1도전형 반도체층 위에 활성층, 및 상기 활성층 위에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 상기 복수의 화합물 반도체층 위에 투광성 전극층; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및 상기 제2도전형 반도체층에 전기적으로 연결된 제2전극을 포함하는 발광 소자;
상기 제1전극 및 상기 제2전극 각각에 전기적으로 연결된 복수의 리드 전극; 및
상기 발광 소자 위에 수지층을 포함하며,
상기 투광성 전극층은 1.7~2.1 범위의 굴절률을 갖는 투광성 물질을 포함하고, 상기 투광성 전극층의 두께는 30nm ~ 70nm의 범위 또는 150nm ~ 190nm의 범위를 포함하는 발광소자 패키지.
제13항에 있어서, 상기 투광성 전극층의 굴절률은 상기 복수의 화합물 반도체층의 굴절률 미만이고, 상기 수지층의 굴절률은 상기 투광성 전극층의 굴절률 이하인 발광소자 패키지.
제13항에 있어서, 상기 수지층의 굴절률은 1.5 ±0.2의 범위를 갖는 발광 소자 패키지.
제13항에 있어서, 상기 수지층은 실리콘 또는 에폭시를 포함하는 발광 소자 패키지.
제13항에 있어서, 상기 수지층의 두께는 적어도 2000nm인 발광 소자 패키지.
기판 위에 제1도전형 반도체층을 형성하는 단계;
상기 제1도전형 반도체층 위에 활성층을 형성하는 단계;
상기 활성층 위에 제2도전형 반도체층을 형성하는 단계; 및
상기 제2도전형 반도체층 위에 투광성 전극층을 형성하는 단계를 포함하며,
상기 투광성 전극층은 30nm~70nm 또는 150nm~190nm의 두께로 형성되고, 상기 투광성 전극층은 1.7~2.1 범위의 굴절률을 갖는 투광성 물질을 포함하는 발광 소자 제조방법.
제18항에 있어서, 상기 투광성 전극층을 형성한 다음 100~1150℃의 범위 내에서 열 처리하는 발광 소자 제조방법.