KR20120060992A - 발광 소자, 발광 소자 패키지 및 조명 시스템 - Google Patents

발광 소자, 발광 소자 패키지 및 조명 시스템 Download PDF

Info

Publication number
KR20120060992A
KR20120060992A KR1020100106337A KR20100106337A KR20120060992A KR 20120060992 A KR20120060992 A KR 20120060992A KR 1020100106337 A KR1020100106337 A KR 1020100106337A KR 20100106337 A KR20100106337 A KR 20100106337A KR 20120060992 A KR20120060992 A KR 20120060992A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
light
emitting device
Prior art date
Application number
KR1020100106337A
Other languages
English (en)
Inventor
홍준희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100106337A priority Critical patent/KR20120060992A/ko
Publication of KR20120060992A publication Critical patent/KR20120060992A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는 제1반도체층; 상기 제1반도체층 아래에 활성층 및 상기 활성층 아래에 제2반도체층을 포함하는 발광 구조층; 상기 제1반도체층 위에 전극; 상기 발광 구조층 아래에 복수의 전도층; 및 상기 제1반도체층 내에 삽입되는 투광성 구조물을 포함한다.

Description

발광 소자, 발광 소자 패키지 및 조명 시스템{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}
실시 예는 발광 소자, 발광 소자 패키지 및 조명 시스템에 관한 것이다.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있는 추세이다.
실시 예는 새로운 광 추출 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.
실시 예는 배광 분포를 개선한 발광 소자 및 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자는, 제1반도체층; 상기 제1반도체층 아래에 활성층 및 상기 활성층 아래에 제2반도체층을 포함하는 발광 구조층; 상기 제1반도체층 위에 전극; 상기 발광 구조층 아래에 복수의 전도층; 및 상기 제1반도체층 내에 삽입되는 투광성 구조물을 포함한다.
실시 예에 따른 발광 소자는, 몸체; 상기 몸체에 구비된 제1 리드 전극과 제2 리드 전극; 및 상기 제1 리드 전극 및 상기 제2 리드 전극과 전기적으로 연결되는 발광 소자를 포함하며, 상기 발광 소자는, 제1반도체층; 상기 제1반도체층 아래에 활성층 및 상기 활성층 아래에 제2반도체층을 포함하는 발광 구조층; 상기 제1반도체층 위에 전극; 상기 발광 구조층 아래에 복수의 전도층; 및 상기 제1반도체층 내에 삽입되는 투광성 구조물을 포함한다.
실시 예에 따른 발광 소자는 광 추출 효율이 개선될 수 있다.
실시 예에 따른 발광 소자는 넓은 각도의 배광 패턴을 제공할 수 있다.
실시 예에 따른 발광 소자의 표면부터 활성층에 가까운 영역까지 반도체층 보다 낮은 굴절률을 갖는 구조물을 배치하여 광 추출 효율과 배광 패턴을 개선시켜 줄 수 있다.
실시 예는 발광 소자, 발광 소자 패키지 및 조명 시스템에 대한 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1 실시 예에 따른 발광 소자의 단면도;
도 2는 제2 실시 예에 따른 발광 소자의 단면도;
도 3은 제3 실시 예에 따른 발광 소자의 단면도;
도 4는 제4 실시 예에 따른 발광 소자의 단면도;
도 5는 내지 도 16는 도 2의 발광 소자의 제조방법을 도시한 도면;
도 17은 비교예와 실시 예의 배광 패턴을 나타낸 도면;
도 18은 실시 예에 따른 발광 소자 패키지의 단면도;
도 19는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 표시장치를 도시한 도면;
도 20은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 표시장치의 다른 예를 나타낸 도면;
도 21는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 도시한 도면.
하기에서 실시 예들을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한, 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)" 또는 하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.
도 1은 제1 실시 예에 따른 발광 소자의 단면도이다.
도 1을 참조하면, 본 실시 예에 따른 발광 소자(100)는, 빛을 생성하는 발광 구조층(110), 전극(118), 채널층(131), 전류 차단층(132), 복수의 전도층(130), 지지 기판(136)을 포함한다.
상기 발광 구조층(110)은 ?족-?족 원소의 화합물 반도체로 형성될 수 있으며, 적어도 제1 반도체층(103), 활성층(105) 및 제2 반도체층(107)을 포함한다.
상기 활성층(105)은 상기 제1 반도체층(103)과 상기 제2 반도체층(107) 사이에 배치되며, 상기 제1 반도체층(103)은 상기 활성층(105) 위에 배치되고, 상기 제2반도체층(107)은 상기 제1반도체층(103)의 반대측인 상기 활성층(105)의 아래에 배치될 수 있다.
상기 제1 반도체층(103)은 제1 도전형 도펀트가 도핑된 ?족-?족 원소의 화합물 반도체를 포함할 수 있다. 상기 제1 반도체층(103)은 예컨대, n형 반도체층일 수 있으며, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 반도체층(103)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되지는 않는다.
상기 제1반도체층(103)은 서로 다른 반도체층을 적층한 초격자 구조(SLS: Super lattice structures)를 포함할 수 있으며, 상기 초격자 구조는 예컨대 GaN/InGaN, GaN/AlGaN, InGaN/InGaN, AlGaN/InGaN의 주기 중에서 선택될 수 있다. 상기 초격자 구조는 수Å 이상의 서로 다른 두 층을 적어도 2 주기 이상 교대로 적층한 구조를 포함할 수 있다. 상기 초격자 구조는 상기 제1반도체층(103)의 상면보다는 상기 활성층(105)에 더 가깝게 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1반도체층(103)의 두께는 상기 활성층(105) 및 상기 제2반도체층(107)의 두께보다 적어도 두껍게 형성될 수 있다.
상기 제1반도체층(103)의 상면 중 적어도 일부에는 광 추출 구조(113)가 형성되며, 상기 광 추출 구조(113)는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 울퉁불퉁한 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.
상기 광 추출 구조(113)는 표면에서 전 반사되는 빛의 양을 최소화하여 발광 소자의 광 추출 효율을 향상시킬 수 있다. 상기 광 추출 구조(113)는 불규칙한 형상 및 배열을 갖거나, 규칙적인 형상 및 배열을 갖도록 형성될 수 있다. 예를 들어, 상기 광 추출 구조(113)는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1반도체층(103)의 상면은 n-face로서, 광 추출 구조(113) 및 투광성 구조물(115)에 의해 광 추출 효율을 개선시켜 줄 수 있다. 또한 투광성 구조물(115)은 발광 구조층(110)의 두께 방향에 대응되는 축(Y1)에 대해 입사 및 투과되는 광을 굴절시켜 줌으로써, 제1반도체층(103) 내에서 상부로 진행하는 광의 임계각을 변화시켜 주어, 외부로 추출시켜 줄 수 있다.
상기 제1반도체층(103)의 상부에는 적어도 하나의 투광성 구조물(115)을 포함하며, 상기 투광성 구조물(115)은 상기 질화물 반도체층 예컨대, 제1반도체층(103)과 다른 물질로서, 상기 제1반도체층(103)의 굴절률보다 낮은 굴절률을 갖는 물질로서, 절연성 물질 또는/및 전도성 물질을 포함할 수 있다. 상기 절연성 물질은 SiO2, SiOx, SiN, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함하며, 상기 전도성 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx, RuOx/ITO 중 적어도 하나를 포함할 수 있다.
상기 투광성 구조물(115)은 실리콘 또는 에폭시와 같은 투광성 수지 계열로 형성될 수 있으며, 다른 예로서 적어도 일부는 공기로 채워질 수 있다.
여기서, 상기 화합물 반도체층의 굴절률은 GaN인 경우 약 2.4이며, 상기 투광성 구조물의 굴절률은 1.8~2.1일 수 있다. 이러한 굴절률 차이는 광의 추출 효율을 개선시켜 줄 수 있다.
상기 투광성 구조물(115)은 복수개이며 서로 이격되게 배치될 수 있다. 상기 투광성 구조물(115)은 상기 제1반도체층(103) 내에 임베디드(Embeded) 또는 삽입된 구조로 배치될 수 있으며, 적어도 상면은 개방된다. 상기 투광성 구조물(115)의 두께는 0.1~3㎛ 정도이며, 너비는 1~5㎛일 수 있다.
상기 투광성 구조물(115)은 상면 면적(또는 너비)이 상면 면적(또는 너비)이 하면의 면적(또는 너비)과 비교하여 넓거나 같은 형상으로 형성될 수 있다. 상기 투광성 구조물(115)은 예컨대, 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광성 구조물(115)은 탑 측에서 볼 때, 원형, 다각형 형상의 도트들이 서로 이격되거나, 스트라이프 형상이거나, 연속적인 또는 불연속적인 루프 형상으로 형성될 수 있다.
상기 투광성 구조물(115)은 상기 광 추출 구조(113)가 형성되지 않는 영역이나 광 추출 구조(113) 사이에 배치될 수 있다.
상기 제1반도체층(103)와 상기 활성층(105) 사이에는 제1도전형 클래드층이 형성될 수 있으며, 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 상기 활성층(105) 내의 장벽층의 밴드 갭 보다 큰 밴드 갭을 갖고, 캐리어를 구속시켜 주는 역할을 한다.
상기 활성층(105)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(105)의 적어도 한 층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(105)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(105)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 상기 활성층(105)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기에서 선택될 수 있으며, 이에 대해 한정하지는 않는다. 상기 장벽층의 밴드 갭은 상기 우물층의 밴드 갭보다 높게 형성될 수 있다.
상기 활성층(105) 아래에는 상기 제2반도체층(107)이 형성되며, 상기 제 2반도체층(107)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 상기 제2반도체층(107)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형의 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2반도체층(107)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2반도체층(107)이 다층인 경우, 적어도 한 층은 n형 반도체층보다 낮은 전도성을 갖는 언도프드 층을 포함할 수 있다.
상기 제2반도체층(107)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 AlGaN/GaN의 주기를 포함할 수 있다.
상기 제 1반도체층(103), 활성층(105), 및 제 2반도체층(107)은 발광 구조층(110)으로 정의할 수 있다.
또한 상기 제 2반도체층(107) 아래에 상기 제1도전형과 반대의 극성을 갖는 반도체층 예컨대, N형 반도체층을 더 포함할 수 있다. 또한 상기 제 1반도체층(103)이 P형 반도체층이고, 상기 제 2반도체층(107)이 N형 반도체층으로 구현될 수도 있다. 상기 발광 구조층(110)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다. 여기서, N은 N형 반도체층이며, P는 P형 반도체층이며, -은 서로 다른 극성이 직접 또는 간접적으로 적층된다는 의미이다.
상기 발광 구조층(110)의 적어도 한 측면은 상기 발광 구조층(110)의 하면으로부터 수직하거나 경사지게 형성될 수 있다.
상기 제1반도체층(103)에 전기적으로 연결된 전극(118)을 포함하며, 상기 전극(118)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함한다. 상기 전극(118)은 상기 제1반도체층(103)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 패드에는 적어도 하나의 핑거(finger) 패턴을 갖는 전극이 연결될 수 있다. 상기 전극(118)은 상기 제1반도체층(110)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극(118)은 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 전극(118)은 평탄한 상면 위에 배치될 수 있다. 다른 예로서, 상기 전극(118)은 평탄하지 않는 광 추출 구조 위에 배치될 수 있다.
상기 발광 구조층(110)의 아래에는 채널층(131), 전류 차단층(132) 및 전류 차단층(133) 중 적어도 하나가 배치될 수 있다.
상기 채널층(131)의 적어도 일부는 상기 발광 구조층(110)의 아래에 배치될 수 있다. 상기 채널층(131)의 내측부는 상기 발광 구조층(110)의 아래 둘레에 배치되며, 외측부는 상기 발광 구조층(110)의 측면보다 더 외측으로 연장된다. 상기 채널층(131)의 폭 또는 두께는 2㎛ 이하로 형성될 수 있다.
상기 채널층(131)은 상기 제2반도체층(107)의 아래에서 다각형 형상 또는 원형 형상을 갖는 띠 형상, 고리 형상, 프레임 형상 등으로 형성될 수 있다.
상기 채널층(131)은 투광성 물질 예컨대, 절연물질 또는 전도성 물질로 형성될 수 있으며, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다. 상기 채널층(131)은 투광성 물질을 예로 설명하였으나, 질화물 반도체의 굴절률보다 낮은 굴절률을 갖는 물질로 배치될 수 있다. 상기 채널층(131)은 다른 예로서, 접착성이 좋은 금속성 물질을 포함할 수 있다.
상기 채널층(131)은 상기 제2반도체층(130)과의 접착력을 개선시켜 줄 수 있으며, 상기 발광 구조층(110)의 외측이 박리되는 것을 방지할 수 있으며, 습기가 침투하는 것을 방지할 수 있다.
상기 채널층(131)은 제3전도층(135)과 상기 제2반도체층(130) 사이의 간격을 이격시켜 줄 수 있다. 이에 따라 발광 구조층(110)의 측면에서의 층간 쇼트를 방지할 수 있다.
상기 전류 차단층(132)의 적어도 일부는 상기 전극(118)과 상하(즉, 수직) 방향으로 오버랩되도록 배치되어, 전류를 분산시켜 줄 수 있다. 상기 전류 차단층(132)은 전극(115)과의 최단 거리로 전류가 집중되는 현상을 완화하여 내부 양자 효율을 개선시켜 줄 수 있다. 상기 전류 차단층(132)은 ZnO, SiO2, SiON, Si3N4, Al2O3, TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
상기 발광 구조층(110)의 아래에는 복수의 전도층(130)이 배치되며, 상기 복수의 전도층(130)은 제1전도층(133), 제2전도층(134) 및 제3전도층(135)을 포함하며, 상기 제1전도층(133)은 상기 제2반도체층(107) 아래에 오믹 접촉되며, 제2전도층(134)은 상기 제1전도층(133) 아래에 반사율이 높은 금속 물질로 형성되며, 상기 제3전도층(135)은 본딩 또는 접합용 금속 물질로 형성될 수 있다.
상기 제1전도층(133)은 예컨대, 오믹층으로 사용될 수 있으며, 상기 발광 구조층(110)의 최 하층 예컨대, 제2반도체층(107)의 하면과 오믹 접촉될 수 있다. 상기 제1전도층(133)은 상기 전류 차단층(132) 아래에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전도층(133)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다.
상기 제2전도층(134)은 예컨대 반사층으로 사용될 수 있으며, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 또는 합금 중에서 적어도 하나로 형성될 수 있다. 상기 제2전도층(134)은 단층 또는 다층을 포함하며, 이에 대해 한정하지는 않는다.
상기 제2전도층(134)은 입사되는 광을 반사시켜 주어, 상기 활성층(105)로부터 발생된 광의 손실을 줄일 수 있다.
상기 제2전도층(134)은 상기 채널층(131)의 하면에 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3전도층(135)은 본딩층, 접합층, 씨드층 또는 베리어층 중 적어도 하나로 사용될 수 있으며, 예컨대, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni 포함하며, 단층 또는 복수로 형성될 수 있다.
상기 제3전도층(135) 아래에는 지지부재(136)가 배치되며, 상기 지지부재(136)는 전도성 부재 또는 절연성 부재를 포함하며, 지지 기판으로 사용될 수 있다.
상기 지지부재(136)는 예컨대, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt 중 적어도 한 금속 또는 합금으로 형성되거나, 캐리어 웨이퍼(Si, Ge, GaAs, ZnO, SiC)로 형성될 수 있다.
상기 지지부재(136)는 전해 도금 방식, 웨이퍼 본딩(wafer bonding) 방식, 또는 스퍼터 방식으로 형성될 수 있다. 다른 예로서, 상기 지지부재(136)는 금속 플레이트로 본딩될 수 있다. 상기 지지부재(136)의 두께는 30~500㎛로 형성될 수 있다.
상기 발광 구조층(110)의 적어도 한 측면에는 패시베이션층(120)이 형성될 수 있으며, 상기 패시베이션층(120)은 상기 발광 구조층(110)의 둘레에 배치되며, 상기 채널층(131)의 위에 연장될 수 있다. 상기 패시베이션층(120)은 상기 발광 구조층(110)의 최 상층 예컨대, 제1반도체층(103)의 상면 둘레에 연장될 수 있다. 상기 패시베이션층(120)은 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 적어도 하나를 포함할 수 있다.
도 2는 제2실시 예에 따른 발광 소자의 측 단면도이다.
도 2를 참조하면, 전극(118)의 아래에 투광성 구조물(115) 및 광 추출 구조(113)가 배치될 수 있다.
상기 전극(118)의 하면은 상기 광 추출 구조(113) 및 상기 투광성 구조물(115)의 표면 형상을 따라 평탄하지 않는 면으로 형성될 수 있다.
상기 전극(118)의 아래에 투광성 구조물(115)이 배치됨으로써, 전극 방향으로 진행하는 광을 다른 방향으로 굴절시켜 줄 수 있다. 또한 상기 전극(118)의 아래에 광 추출 구조(113)이 배치됨으로써, 입사되는 광의 방출 각도를 변화시켜 줄 수 있다.
상기 전극(118)과 상기 투광성 구조물(115)의 계면에서의 전류 흐름을 변화시켜 줄 수 있어, 내부 양자 효율을 개선시켜 줄 수 있다.
도 3는 도 1의 다른 예를 나타낸 도면이다.
도 3을 참조하면, 발광 소자는 투광성 구조물(115A)의 상면이 상기 제1반도체층(103)의 상면보다 더 돌출된다. 상기 투광성 구조물(115A)의 상부는 상기 제1반도체층(103)의 상면으로부터 상기 활성층(105)의 반대측 방향으로 상기 제1반도체층(103)의 상면보다 더 돌출됨으로써, 광의 추출 면적을 더 개선시켜 줄 수 있다.
도 1의 구조에 비해 센터 측 빔보다는 사이드 빔의 분포를 향상시켜 줄 수 있다. 이는 수직형 전극 구조를 갖는 발광 소자는 발광 구조층(103)의 상면과 제2전도층(134) 사이의 간격이 수평형 전극 구조가 갖는 성장 기판의 두께보다는 짧고 광이 확산될 수 있는 거리가 제한되기 때문에 광의 방출에 제한이 있다. 이에 따라 도 3과 같은 발광 구조층(110)의 상면에 광 추출 구조(113) 및 투광성 구조물(115A)이 배치됨으로써, 내부 전반사 비율을 억제하여 광 추출 효율을 개선시켜 줄 수 있다.
도 4는 도 1의 다른 예를 나타낸 도면이다.
도 4를 참조하면, 발광 소자는 투광성 구조물(115)의 하면(115B)은 제1반도체층(103)의 오목부 상면과 요철 면으로 접촉될 수 있다. 상기 투광성 구조물(115)의 하면(115B)이 요철 면 또는 거칠기를 갖도록 형성됨으로써, 입사되는 광의 임계각을 변화시켜 줄 수 있다. 이에 따라 발광 구조층(110)의 상면을 통해 추출되는 광 추출 효율은 더 개선될 수 있다.
도 17과 같이, 실시 예에 따른 발광 소자의 배광 패턴은 비교 예(A)와 실시 예(B)를 비교할 때, 비교 예(A)의 배광 패턴은 센터 측(C) 분포 영역이 다른 영역에 비해 더 넓고, 실시 예(B)의 배광 패턴은 센터 측(C)로부터 센터 측 분포 영역보다는 센터 측으로부터 타켓 방향으로 이격된 D1 영역에서의 분포 영역이 더 크게 된다. 이에 따라 수직형 전극 구조를 갖는 발광 소자의 배광 패턴은 타켓 방향이 더 넓은 패턴으로 제공될 수 있다. 따라서, 발광 소자를 갖는 발광 소자 패키지, 보드 상에서의 배광 패턴을 더 넓게 해 줌으로써, 발광 소자의 신뢰성을 개선시켜 줄 수 있다.
이하, 실시 예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 5 내지 도 16는 제1 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면이다.
도 5를 참조하면, 기판(101) 상에 발광 구조층(110)을 형성한다.
상기 기판(101)은 성장 기판으로서, 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 기판(101)은 바람직하게, 사파이어 기판이 사용될 수도 있다. 상기 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조층(110)은 상기 기판(101) 상에 상기 제1 반도체층(103), 활성층(105) 및 제2 반도체층(107)을 순차적으로 성장시켜 줄 수 있다.
상기 발광 구조층(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 발광 구조층(110) 및 상기 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 반도체층(미도시)이 형성될 수도 있다. 상기 언도프트 반도체층은 의도적으로 제1 도전형의 불순물을 주입하지는 않았으나, 제1 도전형의 전도 특성을 가질 수도 있는 질화물층이며, 예를 들어, 상기 언도프트 질화물층은 Undoped-GaN층으로 형성될 수도 있다. 상기 언도프트 반도체층과 상기 기판(101) 사이에 버퍼층이 형성될 수도 있다. 또한, 상기 언도프트 반도체층은 반드시 형성되어야 하는 것은 아니며, 형성되지 않을 수도 있다.
상기 제1 반도체층(103)은 제1 도전형 도펀트가 도핑된 ?족-?족 원소의 화합물 반도체를 포함할 수 있다. 상기 제1 반도체층(103)은 예컨대, n형 반도체층일 수 있으며, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다.
상기 제1반도체층(103)와 상기 활성층(105) 사이에는 제1도전형 클래드층이 형성될 수 있으며, 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 상기 활성층(105) 내의 장벽층의 밴드 갭 보다 큰 밴드 갭을 갖고, 캐리어를 구속시켜 주는 역할을 한다.
상기 활성층(105)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(105)의 적어도 한 층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(105)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(105)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 상기 활성층(105)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기에서 선택될 수 있으며, 이에 대해 한정하지는 않는다. 상기 장벽층의 밴드 갭은 상기 우물층의 밴드 갭보다 높게 형성될 수 있다.
상기 활성층(105) 위에는 상기 제2반도체층(107)이 형성되며, 상기 제 2반도체층(107)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 상기 제2반도체층(107)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형의 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2반도체층(107)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
도 6을 참조하면, 상기 발광 구조층(110) 상에 단위 칩 영역에 대응하여 채널층(131) 및 전류 차단층(132)이 형성된다.
상기 채널층(131) 및 상기 전류 차단층(132)은 마스크 패턴을 이용하여 제2 반도체층(107) 상에 형성될 수 있다. 상기 채널층(131) 및 상기 전류 차단층(132)은 다양한 증착 방법을 이용하여 형성할 수 있다.
상기 채널층(131)은 전기 절연성을 가지는 물질, 다른 전도층 보다 전기 전도성이 낮은 물질, 또는 제2 반도체층(107)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 채널층(131)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
상기 전류 차단층(132)은 전극(도 2의 118)의 상하(즉, 수직) 방향에 대응되는 영역에 형성되며, 전기 전도성이 낮은 물질, 또는 상기 제2반도체층(107)과 쇼트키 접촉을 형성하는 금속 물질 등에서 선택될 수 있다. 상기 전류 차단층(132)은 ZnO, SiO2, SiON, Si3N4, Al2O3, TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
상기 전류 차단층(132)과 상기 채널층(131)은 동일한 물질 또는 서로 다른 물질로 형성될 수 있으며, 동일한 물질인 경우 제조 공정을 줄일 수 있다.
도 7을 참조하면, 상기 발광 구조층(110)의 최 상층 예컨대, 제2반도체층(107) 위에는 복수의 전도층(130)이 형성되며, 상기 복수의 전도층(130) 위에는 지지부재(136)가 형성될 수 있다.
상기 복수의 전도층(120)은 적어도 3개의 전도층을 포함하며, 상기 제2반도체층(107) 위에 제1전도층(133)이 형성되며, 상기 제1전도층(133) 위에 제2전도층(134)이 형성되며, 상기 제2전도층(134) 위에 제3전도층(135)이 형성될 수 있다.
상기 제 1내지 제3전도층(133,134,135)는 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.
상기 제1전도층(133)은 채널층(131) 위를 마스크 패턴을 형성한 후, 상기 제2반도체층(107)과 상기 전류 차단층(132) 상에 형성될 수 있다. 상기 제1전도층(133)은 상기 제2반도체층(107)의 상면과 오믹 접촉될 수 있다.
상기 제1전도층(133)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다.
상기 제2전도층(134)은 상기 제1전도층(133)보다 반사율이 높은 물질로서, 상기 제1전도층( 133) 및 상기 채널층(131)의 위에 형성될 수 있다.
상기 제2전도층(134)은 예컨대 반사층으로 사용될 수 있으며, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 또는 합금 중에서 적어도 하나로 형성될 수 있다. 상기 제2전도층(134)은 단층 또는 다층을 포함하며, 이에 대해 한정하지는 않는다.
상기 제1전도층(133) 및 상기 제2전도층(134)의 상면은 단차진 구조를 포함하며, 상기 단차진 구조는 상기 전류 차단층(132) 및 상기 제2반도체층(107)의 하면 구조에 의해 형성될 수 있으며, 광 지향 분포를 변화시켜 줄 수 있다. 상기 제2전도층(134)은 입사되는 광을 반사시켜 주어, 상기 활성층(105)로부터 발생된 광의 손실을 줄일 수 있다.
상기 채널층(131)의 하면은 상기 제2전도층(134)이 접촉되는 것으로 설명하였으나, 제1전도층(133), 제3전도층(134) 및 지지 부재(136) 중 적어도 하나는 상기 채널층(131)의 하면에 접촉되거나 상기 채널층(131)을 감싸는 구조로 형성될 수 있다.
상기 제3전도층(135)은 본딩층, 접합층, 씨드층 또는 베리어층 중 적어도 하나로 사용될 수 있으며, 예컨대, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P, Pd-Ni 포함하며, 단층 또는 복수로 형성될 수 있다.
상기 제3전도층(135) 위에는 지지부재(136)가 배치되며, 상기 지지부재(136)는 전도성 부재 또는 절연성 부재를 포함하며, 지지 기판으로 사용될 수 있다.
상기 지지부재(136)는 예컨대, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt 중 적어도 한 금속 또는 합금으로 형성되거나, 캐리어 웨이퍼(Si, Ge, GaAs, ZnO, SiC)로 형성될 수 있다.
상기 지지부재(136)는 전해 도금 방식, 웨이퍼 본딩(wafer bonding) 방식, 또는 스퍼터 방식으로 형성될 수 있다. 다른 예로서, 상기 지지부재(136)는 금속 플레이트로 본딩될 수 있다. 상기 지지부재(136)의 두께는 30~500㎛로 형성될 수 있다.
상기 지지 부재(136)는 상기 제3전도층(135)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 지지 부재(136)을 도금 방식 또는 증착 방식으로 형성할 수도 있다.
도 7 및 도 8을 참조하면, 상기 기판(101)을 상기 발광 구조층(110)으로부터 제거한다. 도 7의 구조를 뒤집은 후, 상기 기판(101)을 물리적 또는/및 화학적 방법을 제거하게 된다. 여기서, 상기 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다. 상기 버퍼층 및 언도프트 반도체층과 같은 층들은 습식 에칭으로 제거할 수 있다.
도 8 및 도 9를 참조하면, 제1반도체층(103)의 상면에 마스크 패턴(111)을 형성하며, 상기 마스크 패턴(111)은 매트릭스 형상, 스트라이프 형상 등으로 형성될 수 있다. 상기 마스크 패턴(111)은 투광성 구조물이 형성될 제1영역(112A)을 제외한 영역에 형성된다. 상기 제1영역(112A)은 하나 또는 복수로 배치될 수 있다.
도 9 및 도 10을 참조하면, 에칭 과정을 수행한다. 이때 상기 마스크 패턴(111)이 형성되지 않는 제1반도체층(103)의 제1영역(112A)을 에칭하여 소정 깊이의 오목부(112)를 형성한다. 상기 오목부(112)의 에칭 깊이는 상기 제1반도체층(103)의 상면으로부터 0.1~3㎛ 정도로 형성되며, 또는 상기 활성층(105)으로부터 적어도 1㎛로 이격될 수 있으며, 너비는 1~5㎛일 수 있으며, 이러한 오목부(112)의 크기는 에칭 시간, 마스크 패턴에 의해 달라질 수 있다. 상기 에칭 과정은 건식 에칭 또는/및 습식 에칭 과정으로 수행될 수 있다. 예를 들면, 마스크 패턴이 개방된 제1영역 간의 간격이 동일하거나, 제1반도체층(103)의 중심으로부터 외측으로 갈수록 더 좁아지거나 넓어질 수 있으며, 또는 동심원 형상으로 형성될 수 있다. 이러한 제1영역 간의 간격에 의해 투광성 구조물 간의 간격은 동일한 간격으로 갖거나, 제1반도체층(103)의 중심으로부터 외측으로 갈수록 더 좁아지거나 넓어질 수 있으며, 동심원 형상으로도 형성될 수 있다.
상기 제1반도체층(103)의 상면 즉, n-face에 대해 에칭을 수행함으로써, 상기 에칭된 면은 n-face에 의해 러프하게 형성될 수 있다.
상기 오목부(112) 형상은 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 오목부(112)의 배열 형태는 규칙적인 배열 또는 불규칙적인 배열로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 마스크 패턴(111)을 제거하게 된다.
여기서, 상기 발광 구조층(110)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 하여 발광 구조층(110)의 외곽부에 채널층(131)을 노출시켜 준다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 상기 발광 구조층(110)의 측면은 상기 발광 구조층(110)의 하면으로부터 수직하거나 경사지게 배치될 수 있다.
도 10 및 11을 참조하면, 상기 오목부(112)에는 투광성 구조물(115)이 형성된다. 상기 투광성 구조물(115)은 다양한 증착 방식으로 형성될 수 있으며, 절연성 물질 또는 전도성 물질을 포함할 수 있다. 상기 투광성 구조물(115)은 상기 제1반도체층(103) 내의 오목부(112)에 임베디드되며, 적어도 상면은 개방될 수 있다.
상기 투광성 구조물(115)은 상기 화합물 반도체층의 굴절률보다 낮은 굴절률을 갖는 물질로서, 절연성 물질 또는/및 전도성 물질을 포함할 수 있다. 상기 절연성 물질은 SiO2, SiOx, SiOxNy, SiN,Si3N4, Al2O3, TiO2 중 적어도 하나를 포함하며, 상기 전도성 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx 중 적어도 하나를 포함할 수 있다.
여기서, 상기 화합물 반도체층의 굴절률은 GaN인 경우 약 2.4이며, 상기 투광성 구조물(115)의 굴절률은 1.8~2.1일 수 있다. 이러한 굴절률 차이는 화합물 반도체층과 투광성 구조물(115) 사이의 계면에서의 방출 각도를 증가시켜 줌으로써, 광의 전 반사를 억제하고 추출 효율을 개선시켜 줄 수 있다. 상기 발광 구조층(110)의 상면은 플랫한 면(103A)로 형성될 수 있다.
도 12을 참조하면, 상기 발광 구조층(110)의 상면 예컨대, 제1반도체층(103)의 상면에 대해 에칭을 수행하게 된다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 상기 에칭 면은 n-face로서, 습식 에칭에 의해 용이하게 에칭될 수 있으며, Ga-face에 비해 표면 거칠기가 향상될 수 있다. 상기 표면 거칠기는 광 추출 구조(113)로서, 그 높이는 0.1~3㎛ 정도로 형성될 수 있다. 상기 광 추출 구조(113)는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 광 추출 구조(113)는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.
상기 광 추출 구조(113)는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.
상기 광 추출 구조(113)은 상기 투광성 구조물(115)이 형성되지 않는 영역에 형성될 수 있으나, 상기 투광성 구조물(115)의 상면에 광 추출 구조와 같은 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광성 구조물(115) 및 상기 광 추출 구조(113)는 상기 제1반도체층(103)의 상부로 진행하는 광의 임계각을 변화시켜 주게 되고, 이러한 광의 임계각의 변화는 내부 전반사를 억제하여 광 추출 효율을 개선시켜 줄 수 있다.
도 13 및 도 14를 참조하면, 전극 형성 영역(117)을 제외한 영역에 마스크 패턴(116)을 형성한 후, 전극 형성 영역(117)에 전극(118)을 형성하게 된다. 상기 전극(118)은 상기 제1반도체층(103)과 오믹 접촉될 수 있다. 상기 전극(118)은 예컨대, In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 전극(118)은 증착 방식 또는/및 도금 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 마스크 패턴(116) 및 그 위에 형성된 전극 물질을 제거하게 된다.
도 15를 참조하면, 상기 전극(118)의 아래에는 투광성 구조물(115) 및 광 추출 구조(113)이 배치될 수 있으며, 상기 전극(118)의 하면은 광 추출 구조(113) 및 상기 투광성 구조물(115)의 표면 형상을 따라 형성될 수 있다. 상기 전극(118)의 아래에 투광성 구조물(115)이 배치됨으로써, 전극 방향으로 진행하는 광을 사이드 방향으로 굴절시켜 줄 수 있고, 상기 투광성 구조물(115)의 주변에서의 전류 흐름을 변화시켜 줄 수 있다. 또한 상기 전극(118)의 아래에 광 추출 구조(113)이 배치됨으로써, 다른 방향으로 방출 각도를 변화시켜 줄 수 있다.
도 16을 참조하면, 상기 발광 구조층(110)의 둘레에 패시베이션층(120)을 형성하게 된다. 상기 패시베이션층(120)은 절연 물질로 형성되며, 질화물 반도체의 굴절률보다 낮은 굴절률로 형성될 수 있다. 상기 발광 구조층(110)의 상면부터, 상기 발광 구조층(110)의 측면 및 상기 채널층(131)의 상면까지 연장되어 각 층의 둘레를 보호할 수 있다. 이러한 패시베이션층(120)은 발광 구조층(110)의 측면으로의 습기 침투를 방지하고, 층간 쇼트를 방지할 수 있다.
이후, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다.
상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.
도 18은 도 1의 발광소자를 갖는 발광 소자 패키지의 단면도이다.
도 18을 참조하면, 발광 소자 패키지(30)는 몸체(20)와, 상기 몸체(20)에 구비된 제1리드전극(31) 및 제2리드전극(32)과, 상기 몸체(20)에 구비되어 상기 제1리드전극(31) 및 제2리드전극(32)과 전기적으로 연결되는 도1에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상부가 개방된 캐비티 구조를 갖고 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1리드 전극(31) 및 제2리드 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(31) 및 제2 리드 전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(20) 상에 배치되거나 상기 제1 리드전극(31) 또는 제2리드 전극(32) 상에 배치될 수 있다.
상기 발광 소자(100)는 와이어를 통해 상기 제1 리드 전극(31)과 전기적으로 연결되며, 제2리드 전극(32)와는 다이 본딩 형태로 연결될 수 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 몰딩 부재(40) 위에는 렌즈가 직접 또는 소정 간격을 두고 이격될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자는 상기와 같이 몰딩 부재로 패키징한 후, 렌즈를 상기 몰딩 부재 위에 형성하거나, 접착할 수 있으며, 이에 대해 한정하지는 않는다.
<조명 시스템>
실시예에 따른 발광 소자 또는 발광 소자 패키지는 조명 시스템에 적용될 수 있다. 상기 조명 시스템은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 19 및 도 20에 도시된 표시 장치, 도 21에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등에 사용될 수 있다.
도 19는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 19를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지(30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 복수의 발광 소자 패키지(30)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 20은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 20을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(30)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(30)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 21은 실시 예에 따른 조명 장치의 사시도이다.
도 21을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 배치된 발광모듈(1530)과, 상기 케이스(1510)에 배치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(30)를 포함할 수 있다. 상기 발광 소자 패키지(30)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(30)가 탑재될 수 있다. 상기 발광 소자 패키지(30) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(30)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
실시 예는 발광 소자의 광 추출 효율을 개선시켜 줄 수 있으며, 이러한 발광 소자를 구비한 발광 소자 패키지 및 조명 시스템의 신뢰성을 개선시켜 줄 수 있다.
상기에서 개시된 실시 예의 특징은 각 실시 예로 한정되지 않고, 다른 실시 예에 선택적으로 적용될 수 있으며, 이는 실시 예의 기술적 범위 내에서 선택적인 조합을 통해 다른 변형과 응용이 가능하다.
100: 발광 소자, 110: 발광 구조층, 118:전극, 131:채널층, 132: 전류 차단층, 130: 복수의 전도층, 136:지지 기판, 115A:투광성 구조물

Claims (14)

  1. 제1반도체층; 상기 제1반도체층 아래에 활성층 및 상기 활성층 아래에 제2반도체층을 포함하는 발광 구조층;
    상기 제1반도체층 위에 전극;
    상기 발광 구조층 아래에 복수의 전도층; 및
    상기 제1반도체층 내에 삽입되는 투광성 구조물을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 투광성 구조물은 도전성 물질로 이루어지는 발광 소자.
  3. 제 1항에 있어서,
    상기 투광성 구조물은 상기 제1반도체층의 굴절률보다 낮은 굴절률을 갖는 물질을 포함하는 발광 소자.
  4. 제 1항에 있어서, 상기 제1반도체층의 적어도 일면은 광 추출 구조를 포함하는 발광 소자.
  5. 제 1항 또는 제4항에 있어서,
    상기 투광성 구조물의 상면 및 하면 중 적어도 한 면은 거칠기를 가지는 발광 소자.
  6. 제 1항에 있어서,
    상기 투광성 구조물의 상면의 면적이 하면의 면적과 비교하여 넓거나 같은 발광 소자.
  7. 제 1항에 있어서,
    상기 투광성 구조물의 상면이 상기 제1반도체층의 상면보다 더 돌출되는 발광 소자.
  8. 제 1항에 있어서,
    상기 투광성 구조물 중 적어도 하나는 상기 전극 아래에 배치되는 발광 소자.
  9. 제 4항에 있어서,
    상기 제1반도체층 상의 상기 전극 하부에 상기 광 추출 구조를 가지는 발광 소자.
  10. 제1항에 있어서,
    상기 복수의 전도층과 상기 제2반도체층 사이에 전류 차단층을 포함하며,
    상기 전류 차단층의 영역은 상기 전극과 상하 방향으로 서로 대응되는 발광 소자.
  11. 제1항에 있어서, 상기 제1반도체층은 상기 제2반도체층과 반대의 극성을 갖으며,
    상기 투광성 구조물의 하면은 N-face인 상기 제1 반도체층의 상면과 접하는 발광 소자.
  12. 제 1항에 있어서,
    상기 투광성 구조물은 SiO2, SiOx, SiN, SiOxNy, Si3N4, Al2O3, TiO2 , ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx 중 적어도 하나를 포함하는 발광 소자.
  13. 제 11항에 있어서,
    상기 복수의 전도층 아래에 지지 부재를 포함하는 발광 소자.
  14. 몸체;
    상기 몸체에 구비된 제1 리드 전극과 제2 리드 전극; 및
    상기 제1 리드 전극 및 상기 제2 리드 전극과 전기적으로 연결되는 발광 소자를 포함하며,
    상기 발광 소자는, 제1반도체층; 상기 제1반도체층 아래에 활성층 및 상기 활성층 아래에 제2반도체층을 포함하는 발광 구조층;
    상기 제1반도체층 위에 전극;
    상기 발광 구조층 아래에 복수의 전도층; 및
    상기 제1반도체층 내에 삽입되는 투광성 구조물을 포함하는 발광 소자 패키지.
KR1020100106337A 2010-10-28 2010-10-28 발광 소자, 발광 소자 패키지 및 조명 시스템 KR20120060992A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106337A KR20120060992A (ko) 2010-10-28 2010-10-28 발광 소자, 발광 소자 패키지 및 조명 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106337A KR20120060992A (ko) 2010-10-28 2010-10-28 발광 소자, 발광 소자 패키지 및 조명 시스템

Publications (1)

Publication Number Publication Date
KR20120060992A true KR20120060992A (ko) 2012-06-12

Family

ID=46611685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106337A KR20120060992A (ko) 2010-10-28 2010-10-28 발광 소자, 발광 소자 패키지 및 조명 시스템

Country Status (1)

Country Link
KR (1) KR20120060992A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180006188A1 (en) * 2016-07-01 2018-01-04 Korea University Research And Business Foundation Lateral Light Emitting Diode Device and Method For Fabricating the Same
US10403791B2 (en) 2016-07-01 2019-09-03 Korea University Research And Business Foundation Vertical light-emitting diode device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180006188A1 (en) * 2016-07-01 2018-01-04 Korea University Research And Business Foundation Lateral Light Emitting Diode Device and Method For Fabricating the Same
US10333026B2 (en) * 2016-07-01 2019-06-25 Korea University Research And Business Foundation Lateral light emitting diode device and method for fabricating the same
US10403791B2 (en) 2016-07-01 2019-09-03 Korea University Research And Business Foundation Vertical light-emitting diode device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
TWI420705B (zh) 發光裝置及發光裝置封裝件
EP2378572B1 (en) Electrode configuration for a light emitting device
KR101826982B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
JP2016026390A (ja) 発光素子
KR20130021300A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101795038B1 (ko) 발광 소자 및 발광 소자 패키지
KR20140097898A (ko) 발광소자
KR101865918B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20120060992A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20120137180A (ko) 발광 소자 및 발광 소자 패키지
KR101836373B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101818771B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR101865934B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101886130B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101765912B1 (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20130016948A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal