KR101865919B1 - 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법 - Google Patents

발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법 Download PDF

Info

Publication number
KR101865919B1
KR101865919B1 KR1020110067074A KR20110067074A KR101865919B1 KR 101865919 B1 KR101865919 B1 KR 101865919B1 KR 1020110067074 A KR1020110067074 A KR 1020110067074A KR 20110067074 A KR20110067074 A KR 20110067074A KR 101865919 B1 KR101865919 B1 KR 101865919B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
emitting structure
emitting device
Prior art date
Application number
KR1020110067074A
Other languages
English (en)
Other versions
KR20130005589A (ko
Inventor
박경욱
정명훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110067074A priority Critical patent/KR101865919B1/ko
Publication of KR20130005589A publication Critical patent/KR20130005589A/ko
Application granted granted Critical
Publication of KR101865919B1 publication Critical patent/KR101865919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

실시 예에 따른 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 제1 전극; 상기 발광구조물 아래에 제2 전극; 을 포함하고, 상기 발광구조물의 측면은 제1 경사면과 제2 경사면을 포함하고, 상기 제1 경사면과 상기 제2 경사면은 단차를 가지고 연결된다.

Description

발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, LIGHT UNIT, AND METHOD OF FABRICATING LIGHT EMITTING DEVICE}
실시 예는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 라이트 유닛 및 발광 소자 제조방법에 관한 것이다.
발광 소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 자외선 또는 가시광선과 같은 빛의 형태로 변환한다.
최근, 발광 소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 사용되고 있다.
실시 예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 라이트 유닛을 제공한다.
실시 예는 광 추출 효율을 향상시키고 제조 수율을 높일 수 있는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛을 제공한다.
실시 예에 따른 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 제1 전극; 상기 발광구조물 아래에 제2 전극; 을 포함하고, 상기 발광구조물의 측면은 제1 경사면과 제2 경사면을 포함하고, 상기 제1 경사면과 상기 제2 경사면은 단차를 가지고 연결된다.
실시 예에 따른 발광 소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광 소자; 상기 발광 소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 제1 전극; 상기 발광구조물 아래에 제2 전극; 을 포함하고, 상기 발광구조물의 측면은 제1 경사면과 제2 경사면을 포함하고, 상기 제1 경사면과 상기 제2 경사면은 단차를 가지고 연결된다.
실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광 소자; 상기 발광 소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광 소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 제1 전극; 상기 발광구조물 아래에 제2 전극; 을 포함하고, 상기 발광구조물의 측면은 제1 경사면과 제2 경사면을 포함하고, 상기 제1 경사면과 상기 제2 경사면은 단차를 가지고 연결된다.
실시 예에 따른 발광 소자 제조방법은, 성장기판에 식각을 수행하여 격벽 및 상기 격벽 사이에 리세스를 형성하는 단계; 상기 격벽 위에 성장 방지층을 형성하는 단계; 상기 리세스에 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 활성층, 상기 활성층 위에 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물의 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극을 형성하는 단계; 상기 제2 전극이 형성된 발광구조물을 상기 성장기판 및 상기 성장 방지층으로부터 분리시키는 단계; 상기 발광구조물의 제1 도전형 반도체층에 전기적으로 연결된 제1 전극을 형성하는 단계; 를 포함한다.
실시 예는 새로운 구조를 갖는 발광 소자, 발광 소자 패키지 및 라이트 유닛을 제공할 수 있다.
실시 예는 광 추출 효율을 향상시키고 제조 수율을 높일 수 있는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛을 제공할 수 있다.
도 1은 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 2 내지 도 13은 실시 예에 따른 발광 소자 제조방법을 나타낸 도면이다.
도 14는 다른 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 15 내지 도 29는 다른 실시 예에 따른 발광 소자 제조방법을 나타낸 도면이다.
도 30은 실시 예에 따른 발광 소자가 적용된 발광 소자 패키지를 나타낸 도면이다.
도 31은 실시 예에 따른 발광 소자가 적용된 표시장치의 예를 나타낸 도면이다.
도 32는 실시 예에 따른 발광 소자가 적용된 표시장치의 다른 예를 나타낸 도면이다.
도 33은 실시 예에 따른 발광 소자가 적용된 조명 장치의 예를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
삭제
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 패키지, 라이트 유닛 및 발광 소자 제조방법에 대해 상세히 설명하도록 한다.
도 1은 실시 예에 따른 발광 소자를 나타낸 도면이다.
실시 예에 따른 발광 소자는, 도 1에 도시된 바와 같이, 발광구조물(40), 오믹접촉층(53), 제1 전극(73), 제2 전극(55)을 포함할 수 있다.
상기 발광구조물(40)은 제1 도전형 반도체층(41), 활성층(43), 제2 도전형 반도체층(45)을 포함할 수 있다. 예로써, 상기 제1 도전형 반도체층(41)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(41)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(41)은 예를 들어 n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(41)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(41)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(43)은 상기 제1 도전형 반도체층(41)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(45)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(43)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(43)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(43)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(43)이 상기 다중 양자 우물 구조로 구현된 경우, 상기 활성층(43)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.
상기 제2 도전형 반도체층(45)은 예를 들어 p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(45)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(45)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(41)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(45)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(45) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(40)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(41) 및 상기 제2 도전형 반도체층(45) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(40)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(41)과 상기 활성층(43) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(45)과 상기 활성층(43) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
상기 발광구조물(40) 아래에 상기 오믹접촉층(53)과 상기 제2 전극(55)이 배치될 수 있다. 상기 발광구조물(40) 위에 상기 제1 전극(73)이 배치될 수 있다. 상기 제1 전극(73)과 상기 제2 전극(55)은 상기 발광구조물(40)에 전원을 제공할 수 있다. 상기 오믹접촉층(53)은 상기 발광구조물(40)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제2 전극(55)은 상기 발광구조물(40)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.
상기 오믹접촉층(53)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(53)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 제2 전극(55)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 전극(55)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제2 전극(55)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 전극(55)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
상기 발광구조물(40)과 상기 오믹접촉층(53) 사이에 전류차단층(CBL: Current Blocking Layer)(51)이 배치될 수 있다. 상기 전류차단층(51)은 상기 제1 전극(73)과 수직 방향으로 적어도 일부가 중첩되는 영역에 형성될 수 있다. 이에 따라 상기 제1 전극(73)과 상기 제2 전극(53) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.
상기 전류차단층(51)은 전기 절연성을 갖거나, 상기 발광구조물(40)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류차단층(51)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 전류차단층(51)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
상기 전류차단층(51)은 상기 발광구조물(40) 아래의 제1 영역에 배치될 수 있으며, 상기 오믹접촉층(53)은 상기 발광구조물(40) 아래의 제2 영역 및 상기 전류차단층(51) 아래에 배치될 수 있다. 상기 오믹접촉층(53)은 상기 발광구조물(40)과 상기 제2 전극(55) 사이에 배치될 수 있다. 또한 상기 오믹접촉층(53)은 상기 전류차단층(51)과 상기 제2 전극(55) 사이에 배치될 수 있다.
상기 제2 전극(55) 아래에 확산 배리어층(57), 본딩층(59), 전도성 지지부재(61)가 배치될 수 있다. 상기 확산 배리어층(57)은 상기 본딩층(59)이 제공되는 공정에서 상기 본딩층(59)에 포함된 물질이 상기 제2 전극(55) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 배리어층(57)은 상기 본딩층(59)에 포함된 주석(Sn) 등의 물질이 상기 제2 전극(55) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산 배리어층은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다. 상기 본딩층(59)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(61)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(40)에 전원을 제공할 수 있다. 상기 전도성 지지부재(61)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 한편, 상기 전도성 지지부재(61)는 제공되지 않을 수도 있다.
상기 발광구조물(40) 위에는 보호층(71)이 더 배치될 수 있다. 상기 보호층(71)은 산화물 또는 질화물로 구현될 수 있다. 상기 보호층(71)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 보호층(71)은 상기 발광구조물(40)의 측면에 제공될 수 있다. 또한 상기 보호층(71)은 상기 발광구조물(40)의 측면뿐만 아니라 상부에도 제공될 수 있다. 상기 보호층(71)의 상부 표면에 제1 요철이 제공될 수 있다. 이와 같이 상기 보호층(71)의 상부 표면이 요철 형상으로 제공됨에 따라 광추출 효율을 향상시킬 수 있게 된다.
또한, 상기 제1 전극(73)에는 상기 제1 요철에 대응되는 제2 요철이 제공될 수 있다. 즉, 상기 제1 전극(73)의 바닥면은 상기 제1 요철에 대응되는 형상으로 요철이 형성될 수 있다.
실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 35도 내지 70도로 제공될 수 있다. 또는 실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 40도 내지 50도로 제공될 수 있다. 이와 같이, 상기 발광구조물(40)의 측면이 예를 들어 45도 내외로 기울어지게 형성됨으로써 광 추출 효율을 더욱 향상시킬 수 있게 된다. 상기 발광구조물(40)의 측면 경사 각도를 제어하기 위한 방안은 이하 실시 예에 따른 발광 소자 제조방법을 설명하면서 상세히 설명하기로 한다.
그러면 도 2 내지 도 13을 참조하여 실시 예에 따른 발광 소자 제조방법을 설명하기로 한다.
실시 예에 따른 발광 소자 제조방법에 의하면, 도 2에 나타낸 바와 같이, 성장기판(10)에 패터닝을 위한 제1 마스크(21)를 형성한다. 상기 제1 마스크(21)는 예로서 포토리소그래피 공정을 통하여 원하는 패턴으로 형성될 수 있다. 상기 성장기판(10)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이어서, 도 3에 나타낸 바와 같이, 식각을 수행하여 격벽(13) 및 격벽들 사이에 리세스(recess)(22)가 형성된 성장기판(10a)을 제공한다. 이때, 식각은 예로서 건식 식각을 이용하여 수행될 수 있다. 이때, 식각 조건의 제어를 통하여 상기 성장기판(10a)의 격벽(13)의 경사 각도를 제어할 수 있게 된다. 도 3에는 하나의 리세스(22)가 형성된 성장기판(10a)이 도시되었으나 상기 성장기판(10a)에는 복수의 리세스(22)가 어레이될 수 있다.
다음, 도 4에 도시된 바와 같이, 상기 제1 마스크(21)를 제거한 뒤, 상기 성장기판(10a) 위에 성장 방지층(31)을 형성한다. 상기 성장 방지층(31)은 예컨대 산화막으로 형성될 수 있다. 상기 성장 방지층(31)은 SiO2, Al2O3 등을 포함할 수 있다.
그리고, 도 5에 도시된 바와 같이, 상기 성장기판(10a) 및 상기 성장 방지층(31) 위에 제2 마스크(35)를 형성하고 식각을 수행하여 격벽(13) 사이의 상기 성장 방지층(31)을 노출한다. 상기 제2 마스크(35)는 예컨대 포토리소그래피 공정을 통하여 원하는 형상으로 형성될 수 있다. 상기 제2 마스크(35)는 감광성 물질로 형성될 수 있다.
이에 따라, 도 6에 도시된 바와 같이, 상기 제2 마스크(35)를 사용하여 식각함으로써 상기 리세스(22)의 바닥면에는 상기 성장기판(10a)이 노출되게 되며, 상기 성장 방지층(31a)은 상기 성장기판(10a)의 격벽(13)에 존재하게 된다. 이후에 상기 제2 마스크(35)는 제거된다. 이와 같은 공정을 통하여 상기 성장기판(10a)은 경사를 갖는 측벽을 구비할 수 있게 된다.
이어서, 도 7에 도시된 바와 같이, 상기 성장기판(10a)의 리세스(22) 내에 상기 제1 도전형 반도체층(41), 상기 활성층(43), 상기 제2 도전형 반도체층(45)을 성장시킨다. 상기 제1 도전형 반도체층(41), 상기 활성층(43), 상기 제2 도전형 반도체층(45)은 발광구조물(40)로 정의될 수 있다. 상기 성장기판(10a)의 격벽(13)에는 상기 성장 방지층(31a)이 존재하므로, 상기 리세스(22)의 바닥면에서만 성장이 시작될 수 있게 된다.
상기 제1 도전형 반도체층(41)과 상기 성장기판(10a) 사이에는 버퍼층이 더 형성될 수 있다.
예로써, 상기 제1 도전형 반도체층(41)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(41)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(41)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(41)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(41)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(43)은 상기 제1 도전형 반도체층(41)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(45)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(43)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(43)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(43)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(43)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(43)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
상기 제2 도전형 반도체층(45)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(45)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(45)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(41)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(45)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(45) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(40)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(41) 및 상기 제2 도전형 반도체층(45) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(40)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(41)과 상기 활성층(43) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(45)과 상기 활성층(43) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
이어서, 도 8에 도시된 바와 같이, 상기 제2 도전형 반도체층(13) 위에 전류차단층(51), 오믹접촉층(53), 제2 전극(55), 확산 배리어층(57), 본딩층(59), 전도성 지지부재(61)를 형성할 수 있다.
상기 전류차단층(51)은 전기 절연성을 갖거나, 상기 발광구조물(40)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류차단층(51)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 전류차단층(51)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
상기 오믹접촉층(53)은 상기 발광구조물(40)과 오믹 접촉이 되도록 형성될 수 있다. 상기 오믹접촉층(53)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(53)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 제2 전극(55)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 전극(55)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제2 전극(55)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 전극(55)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
상기 확산 배리어층(57)은 상기 본딩층(59)이 제공되는 공정에서 상기 본딩층(59)에 포함된 물질이 상기 제2 전극(55) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 배리어층(57)은 상기 본딩층(59)에 포함된 주석(Sn) 등의 물질이 상기 제2 전극(55) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산 배리어층은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(59)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(61)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(40)에 전원을 제공할 수 있다. 상기 전도성 지지부재(61)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판인 캐리어 웨이퍼(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다.
다음으로, 도 9에 도시된 바와 같이, 상기 발광구조물(40)로부터 상기 성장기판(10a)을 제거한다. 하나의 예로서, 상기 성장기판(10a)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 성장기판(10a)의 하면에 레이저를 조사하여, 상기 성장기판(10a)과 상기 발광구조물(40)을 서로 박리시키는 공정이다.
일반적으로 리프트 오프 공정을 통하여 상기 발광구조물(40)과 상기 성장기판(10a)을 분리시키면, 분리 과정에서 상기 발광구조물(40)에 스트레스가 전달되면서 상기 발광구조물(40)에 손상이 발생 될 수 있다. 상기 스트레스는 상기 발광구조물(40)의 성장과정에서 발생 되어 상기 성장기판(10a)과 상기 발광구조물(40)의 계면에 집중될 수 있다. 상기 스트레스는 상기 성장기판(10a)의 크기가 클수록 더 커질 수 있으며, 이에 따라 상기 성장기판(10a)의 크기가 클수록 분리 과정에서 손상되는 발광구조물(40)이 더 많이 발생 될 수 있다.
한편, 실시 예에 의하면, 상기 리프트 오프 공정을 통하여 상기 발광구조물(40)과 상기 성장기판(10a)이 분리됨에 있어, 상기 발광구조물(40)에 전달되는 스트레스의 크기는 상기 리세스(23)의 크기에 대응될 수 있다. 즉, 실시 예에 의하면 상기 리세스(23) 크기에 대응되어 칩 크기로 상기 발광구조물(40)이 성장되므로, 상기 발광구조물(40)의 성장에 따라 상기 성장기판(10a)의 계면에 발생되는 스트레스의 크기는 종래에 비하여 현저하게 줄어들 수 있게 된다. 이에 따라, 리프트 오프 공정을 통하여 상기 성장기판(10a)과 상기 발광구조물(40)을 분리시킴에 있어, 상기 발광구조물(40)이 손상되는 것을 현저하게 줄일 수 있게 된다. 이와 같이 실시 예에 따른 발광 소자 제조방법에 의하면 제조 수율을 향상시킬 수 있게 된다.
이어서, 도 10에 도시된 바와 같이, 상기 제1 도전형 반도체층(41)의 상부 표면에 제1 요철을 형성한다. 이에 따라 광추출 효율을 향상시킬 수 있게 된다.
그리도, 도 11에 도시된 바와 같이, 상기 발광구조물(40)에 보호층(71) 및 제1 전극(73)을 형성한다. 상기 보호층(71)은 산화물 또는 질화물로 구현될 수 있다. 상기 보호층(71)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 보호층(71)은 예를 들어, 전자빔 증착, PECVD, 스퍼터링과 같은 증착 방식에 의해 형성될 수 있다. 상기 발광구조물(40)에 전기적으로 연결된 상기 제1 전극(73)을 형성한다. 상기 제1 전극(73)은 상기 제2 전극(55)과 함께 상기 발광구조물(40)에 전원을 제공하며, 상기 전류차단층(51)과 적어도 일부가 수직 방향으로 중첩되도록 형성될 수 있다.
다음으로, 도 12 및 도 13에 도시된 바와 같이, 발광 소자의 경계를 따라 아이솔레이션 에칭을 수행한다. 이에 따라 실시 예에 따른 개별 발광 소자가 제조될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 35도 내지 70도로 제공될 수 있다. 또는 실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 40도 내지 50도로 제공될 수 있다. 이와 같이, 상기 발광구조물(40)의 측면이 예를 들어 45도 내외로 기울어지게 형성됨으로써 광 추출 효율을 더욱 향상시킬 수 있게 된다.
도 14는 다른 실시 예에 따른 발광 소자를 나타낸 도면이다.
실시 예에 따른 발광 소자는, 도 14에 도시된 바와 같이, 발광구조물(40), 오믹접촉층(53), 제1 전극(73), 제2 전극(55)을 포함할 수 있다.
상기 발광구조물(40)은 제1 도전형 반도체층(41), 활성층(43), 제2 도전형 반도체층(45)을 포함할 수 있다. 예로써, 상기 제1 도전형 반도체층(41)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(41)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(41)은 예를 들어 n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(41)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(41)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(43)은 상기 제1 도전형 반도체층(41)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(45)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(43)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(43)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(43)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(43)이 상기 다중 양자 우물 구조로 구현된 경우, 상기 활성층(43)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.
상기 제2 도전형 반도체층(45)은 예를 들어 p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(45)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(45)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(41)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(45)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(45) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(40)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(41) 및 상기 제2 도전형 반도체층(45) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(40)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(41)과 상기 활성층(43) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(45)과 상기 활성층(43) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
상기 발광구조물(40) 아래에 상기 오믹접촉층(53)과 상기 제2 전극(55)이 배치될 수 있다. 상기 발광구조물(40) 위에 상기 제1 전극(73)이 배치될 수 있다. 상기 제1 전극(73)과 상기 제2 전극(55)은 상기 발광구조물(40)에 전원을 제공할 수 있다. 상기 오믹접촉층(53)은 상기 발광구조물(40)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제2 전극(55)은 상기 발광구조물(40)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.
상기 오믹접촉층(53)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(53)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 제2 전극(55)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 전극(55)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제2 전극(55)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 전극(55)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
상기 발광구조물(40)과 상기 오믹접촉층(53) 사이에 전류차단층(CBL: Current Blocking Layer)(51)이 배치될 수 있다. 상기 전류차단층(51)은 상기 제1 전극(73)과 수직 방향으로 적어도 일부가 중첩되는 영역에 형성될 수 있다. 이에 따라 상기 제1 전극(73)과 상기 제2 전극(53) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.
상기 전류차단층(51)은 전기 절연성을 갖거나, 상기 발광구조물(40)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류차단층(51)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 전류차단층(51)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
상기 전류차단층(51)은 상기 발광구조물(40) 아래의 제1 영역에 배치될 수 있으며, 상기 오믹접촉층(53)은 상기 발광구조물(40) 아래의 제2 영역 및 상기 전류차단층(51) 아래에 배치될 수 있다. 상기 오믹접촉층(53)은 상기 발광구조물(40)과 상기 제2 전극(55) 사이에 배치될 수 있다. 또한 상기 오믹접촉층(53)은 상기 전류차단층(51)과 상기 제2 전극(55) 사이에 배치될 수 있다.
상기 제2 전극(55) 아래에 확산 배리어층(57), 본딩층(59), 전도성 지지부재(61)가 배치될 수 있다. 상기 확산 배리어층(57)은 상기 본딩층(59)이 제공되는 공정에서 상기 본딩층(59)에 포함된 물질이 상기 제2 전극(55) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 배리어층(57)은 상기 본딩층(59)에 포함된 주석(Sn) 등의 물질이 상기 제2 전극(55) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산 배리어층은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다. 상기 본딩층(59)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(61)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(40)에 전원을 제공할 수 있다. 상기 전도성 지지부재(61)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 한편, 상기 전도성 지지부재(61)는 제공되지 않을 수도 있다.
상기 발광구조물(40) 위에는 보호층(71)이 더 배치될 수 있다. 상기 보호층(71)은 산화물 또는 질화물로 구현될 수 있다. 상기 보호층(71)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 보호층(71)은 상기 발광구조물(40)의 측면에 제공될 수 있다. 또한 상기 보호층(71)은 상기 발광구조물(40)의 측면뿐만 아니라 상부에도 제공될 수 있다. 상기 보호층(71)의 상부 표면에 제1 요철이 제공될 수 있다. 이와 같이 상기 보호층(71)의 상부 표면이 요철 형상으로 제공됨에 따라 광추출 효율을 향상시킬 수 있게 된다.
또한, 상기 제1 전극(73)에는 상기 제1 요철에 대응되는 제2 요철이 제공될 수 있다. 즉, 상기 제1 전극(73)의 바닥면은 상기 제1 요철에 대응되는 형상으로 요철이 형성될 수 있다.
실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 35도 내지 70도로 제공될 수 있다. 또는 실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 40도 내지 50도로 제공될 수 있다. 이와 같이, 상기 발광구조물(40)의 측면이 45도 내외로 기울어지게 형성됨으로써 광추출 효율을 더욱 향상시킬 수 있게 된다.
또한 실시 예에 따른 발광 소자는, 상기 발광구조물(40)의 측면은 제1 경사면과 제2 경사면을 포함하고, 상기 제1 경사면와 상기 제2 경사면의 단차를 가지고 연결된다. 이때, 상기 제1 경사면과 상기 제2 경사면은 서로 평행하게 제공될 수 있다. 상기 제1 경사면과 상기 제2 경사면의 단차는 5 마이크로 미터 이내로 제공될 수 있다. 예컨대 상기 제1 경사면과 상기 제2 경사면의 단차는 1 마이크로 미터 내지 5 마이크로 미터로 제공될 수 있다.
상기 발광구조물(40)의 측면 경사 각도 및 단차를 제어하기 위한 방안은 이하 실시 예에 따른 발광 소자 제조방법을 설명하면서 더욱 상세히 설명하기로 한다.
그러면 도 15 내지 도 29를 참조하여 실시 예에 따른 발광 소자 제조방법을 설명하기로 한다.
실시 예에 따른 발광 소자 제조방법에 의하면, 도 15에 나타낸 바와 같이, 성장기판(10)에 패터닝을 위한 제1 마스크(21)를 형성한다. 상기 제1 마스크(21)는 예로서 포토리소그래피 공정을 통하여 원하는 패턴으로 형성될 수 있다. 상기 성장기판(10)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이어서, 도 16에 나타낸 바와 같이, 식각을 수행하여 제1 격벽(15) 및 제1 격벽들 사이에 제1 리세스(recess)(22)가 형성된 성장기판(10a)을 제공한다. 이때, 식각은 예로서 건식 식각을 이용하여 수행될 수 있다. 이때 식각 조건의 제어를 통하여 상기 성장기판(10a)의 제1 격벽(15)의 경사 각도를 제어할 수 있게 된다.
그리고, 도 17에 나타낸 바와 같이, 상기 성장기판(10a)의 제1 격벽(15) 상부의 일부 영역에 제2 마스크(23)를 형성한다. 상기 제2 마스크(23)는 예로서 포토리소그래피 공정을 통하여 원하는 패턴으로 형성될 수 있다.
다음으로, 도 18에 나타낸 바와 같이, 식각을 수행하여 제2 격벽(17) 및 상기 제2 격벽들 사이에 제2 리세스(24)가 형성된 성장기판(10b)을 제공한다. 이때, 식각을 예로서 건식 식각을 이용하여 수행될 수 있다. 이때 식각 조건의 제어를 통하여 상기 성장기판(10b)의 경사 각도를 제어할 수 있게 된다.
이어서, 도 19 및 도 20에 나타내 바와 같이, 상기 성장기판(10b)의 제2 격벽(17) 상부의 일부 영역에 제3 마스크(25)를 형성하고 식각을 수행하여 제3 격벽(19) 및 상기 제3 격벽들 사이에 제3 리세스(26)가 형성된 성장기판(10c)을 제공한다. 이때 식각 조건의 제어를 통하여 상기 성장기판(10c)의 경사 각도를 제어할 수 있게 된다. 도 20에는 하나의 제3 리세스(26)가 형성된 성장기판(10c)이 도시되었으나 상기 성장기판(10c)에는 복수의 제3 리세스(26)가 어레이될 수 있다.
다음, 도 21에 도시된 바와 같이, 상기 제3 마스크(25)를 제거한 뒤, 상기 성장기판(10c) 위에 성장 방지층(31)을 형성한다. 상기 성장 방지층(31)은 예컨대 산화막으로 형성될 수 있다. 상기 성장 방지층(31)은 SiO2, Al2O3 등을 포함할 수 있다.
그리고, 도 21에 도시된 바와 같이, 상기 성장기판(10c) 및 상기 성장 방지층(31) 위에 제4 마스크(35)를 형성하고 식각을 수행하여 상기 제3 격벽(19) 사이의 상기 성장 방지층(31)을 노출한다. 상기 제4 마스크(35)는 예컨대 포토리소그래피 공정을 통하여 원하는 형상으로 형성될 수 있다. 상기 제4 마스크(35)는 감광성 물질로 형성될 수 있다.
이에 따라, 도 26에 도시된 바와 같이, 상기 제4 마스크(35)를 사용하여 식각함으로써 상기 제3 리세스(26)의 바닥면에는 상기 성장기판(10c)이 노출되게 되며, 상기 성장 방지층(31a)은 상기 성장기판(10c)의 상기 제3 격벽(19)에 존재하게 된다. 이후에 상기 제4 마스크(35)는 제거한다. 이와 같은 공정을 통하여 상기 성장기판(10c)은 경사 및 단차를 갖는 측벽을 구비할 수 있게 된다.
이어서, 도 23에 도시된 바와 같이, 상기 성장기판(10c)의 제3 리세스(26) 내에 상기 제1 도전형 반도체층(41), 상기 활성층(43), 상기 제2 도전형 반도체층(45)을 성장시킨다. 상기 제1 도전형 반도체층(41), 상기 활성층(43), 상기 제2 도전형 반도체층(45)은 발광구조물(40)로 정의될 수 있다. 상기 성장기판(10c)의 측벽에는 상기 성장 방지층(31a)이 존재하므로, 상기 제3 리세스(26)의 바닥면에서만 성장이 시작될 수 있게 된다.
상기 제1 도전형 반도체층(41)과 상기 성장기판(10c) 사이에는 버퍼층이 더 형성될 수 있다.
예로써, 상기 제1 도전형 반도체층(41)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(41)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(45)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(41)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(41)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(41)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(43)은 상기 제1 도전형 반도체층(41)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(45)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(43)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(43)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(43)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(43)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(43)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
상기 제2 도전형 반도체층(45)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(45)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(45)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(41)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(45)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(45) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(40)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(41) 및 상기 제2 도전형 반도체층(45) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(40)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(41)과 상기 활성층(43) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(45)과 상기 활성층(43) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
이어서, 도 24에 도시된 바와 같이, 상기 제2 도전형 반도체층(13) 위에 전류차단층(51), 오믹접촉층(53), 제2 전극(55), 확산 배리어층(57), 본딩층(59), 전도성 지지부재(61)를 형성할 수 있다.
상기 전류차단층(51)은 전기 절연성을 갖거나, 상기 발광구조물(40)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류차단층(51)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 전류차단층(51)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
상기 오믹접촉층(53)은 상기 발광구조물(40)과 오믹 접촉이 되도록 형성될 수 있다. 상기 오믹접촉층(53)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(53)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 제2 전극(55)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 전극(55)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제2 전극(55)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 전극(55)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
상기 확산 배리어층(57)은 상기 본딩층(59)이 제공되는 공정에서 상기 본딩층(59)에 포함된 물질이 상기 제2 전극(55) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산 배리어층(57)은 상기 본딩층(59)에 포함된 주석(Sn) 등의 물질이 상기 제2 전극(55) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산 배리어층은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(59)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(61)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(40)에 전원을 제공할 수 있다. 상기 전도성 지지부재(61)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판인 캐리어 웨이퍼(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다.
다음으로, 도 25에 도시된 바와 같이, 상기 발광구조물(40)로부터 상기 성장기판(10c)을 제거한다. 하나의 예로서, 상기 성장기판(10c)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 성장기판(10c)의 하면에 레이저를 조사하여, 상기 성장기판(10c)과 상기 발광구조물(40)을 서로 박리시키는 공정이다.
일반적으로 리프트 오프 공정을 통하여 상기 발광구조물(40)과 상기 성장기판(10c)을 분리시키면, 분리 과정에서 상기 발광구조물(40)에 스트레스가 전달되면서 상기 발광구조물(40)에 손상이 발생 될 수 있다. 상기 스트레스는 상기 발광구조물(40)의 성장과정에서 발생 되어 상기 성장기판(10c)과 상기 발광구조물(40)의 계면에 집중될 수 있다. 상기 스트레스는 상기 성장기판(10c)의 크기가 클수록 더 커질 수 있으며, 이에 따라 상기 성장기판(10c)의 크기가 클수록 분리 과정에서 손상되는 발광구조물(40)이 더 많이 발생 될 수 있다.
한편, 실시 예에 의하면, 상기 리프트 오프 공정을 통하여 상기 발광구조물(40)과 상기 성장기판(10c)이 분리됨에 있어, 상기 발광구조물(40)에 전달되는 스트레스의 크기는 상기 제3 리세스(26)의 크기에 대응될 수 있다. 즉, 실시 예에 의하면 상기 제3 리세스(26) 크기에 대응되어 칩 크기로 상기 발광구조물(40)이 성장되므로, 상기 발광구조물(40)의 성장에 따라 상기 성장기판(10c)의 계면에 발생되는 스트레스의 크기는 종래에 비하여 현저하게 줄어들 수 있게 된다. 이에 따라, 리프트 오프 공정을 통하여 상기 성장기판(10c)과 상기 발광구조물(40)을 분리시킴에 있어, 상기 발광구조물(40)이 손상되는 것을 현저하게 줄일 수 있게 된다. 이와 같이 실시 예에 따른 발광 소자 제조방법에 의하면 제조 수율을 향상시킬 수 있게 된다.
이어서, 도 26에 도시된 바와 같이, 상기 제1 도전형 반도체층(41)의 상부 표면에 제1 요철을 형성한다. 이에 따라 광추출 효율을 향상시킬 수 있게 된다.
그리도, 도 27에 도시된 바와 같이, 상기 발광구조물(40)에 보호층(71) 및 제1 전극(73)을 형성한다. 상기 보호층(71)은 산화물 또는 질화물로 구현될 수 있다. 상기 보호층(71)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 보호층(71)은 예를 들어, 전자빔 증착, PECVD, 스퍼터링과 같은 증착 방식에 의해 형성될 수 있다. 상기 발광구조물(40)에 전기적으로 연결된 상기 제1 전극(73)을 형성한다. 상기 제1 전극(73)은 상기 제2 전극(55)과 함께 상기 발광구조물(40)에 전원을 제공하며, 상기 전류차단층(51)과 적어도 일부가 수직 방향으로 중첩되도록 형성될 수 있다.
다음으로, 도 28 및 도 29에 도시된 바와 같이, 발광 소자의 경계를 따라 아이솔레이션 에칭을 수행한다. 이에 따라 실시 예에 따른 개별 발광 소자가 제조될 수 있게 된다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 35도 내지 70도로 제공될 수 있다. 또는 실시 예에 따른 발광 소자는 상기 발광구조물(40)의 측면과 상기 발광구조물(40)의 바닥면이 이루는 각도(θ)가 40도 내지 50도로 제공될 수 있다. 이와 같이, 상기 발광구조물(40)의 측면이 45도 내외로 기울어지게 형성됨으로써 광추출 효율을 더욱 향상시킬 수 있게 된다.
또한 실시 예에 따른 발광 소자는, 상기 발광구조물(40)의 측면은 제1 경사면과 제2 경사면을 포함하고, 상기 제1 경사면와 상기 제2 경사면의 단차를 가지고 연결된다. 이때, 상기 제1 경사면과 상기 제2 경사면은 서로 평행하게 제공될 수 있다. 상기 제1 경사면과 상기 제2 경사면의 단차는 5 마이크로 미터 이내로 제공될 수 있다. 예컨대 상기 제1 경사면과 상기 제2 경사면의 단차는 1 마이크로 미터 내지 5 마이크로 미터로 제공될 수 있다.
도 30은 실시 예에 따른 발광 소자가 적용된 발광 소자 패키지를 나타낸 도면이다.
도 30을 참조하면, 실시 예에 따른 발광 소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(31) 및 제2 리드전극(32)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(140)를 포함한다.
상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.
상기 발광 소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(140)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자 또는 발광 소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
실시 예에 따른 발광 소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자가 어레이된 구조를 포함하며, 도 31 및 도 32에 도시된 표시 장치, 도 33에 도시된 조명 장치를 포함할 수 있다.
도 31을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광 소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 다수의 발광 소자(100)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 32는 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 32를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1020)과 상기 발광 소자(100)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 33은 실시 예에 따른 조명 장치의 사시도이다.
도 33을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광 소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532)에는 적어도 하나의 발광 소자(100)가 배치될 수 있다. 상기 발광 소자(100) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자(100)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
실시 예는 상기 발광 소자(200)가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
40: 발광구조물 41: 제1 도전형 반도체층
43: 활성층 45: 제2 도전형 반도체층
51: 전류차단층 53: 오믹접촉층
55: 제2 전극 57: 확산 배리어층
59: 본딩층 71: 보호층
73: 제1 전극

Claims (15)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물 위에 제1 전극; 및
    상기 발광구조물 아래에 제2 전극을 포함하고,
    상기 발광구조물의 측면은 제1경사면과 제2경사면과 제3경사면을 포함하며,
    상기 제1경사면은 상기 제1도전형 반도체층에 배치되며,
    상기 제2경사면은 상기 제1도전형 반도체층의 일부와 상기 활성층과 상기 제2도전형 반도체층의 일부에 배치되며,
    상기 제3경사면은 상기 제2도전형 반도체층에 배치되며,
    상기 제1경사면과 상기 제2경사면은 단차를 가지고 연결되며,
    상기 제2경사면과 상기 제3경사면은 단차를 가지고 연결되며,
    상기 제1도전형 반도체층의 상부 표면에 제1요철을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 발광구조물의 제1 경사면과 상기 제2 경사면은 평행한 발광 소자.
  3. 제2항에 있어서, 상기 발광구조물의 제1 경사면과 상기 발광구조물의 바닥면이 이루는 각도는 35도 내지 70도인 발광 소자.
  4. 제1항에 있어서, 상기 제1경사면과 상기 제2경사면 사이에 형성된 단차는 1 마이크로 미터 내지 5 마이크로 미터이며,
    상기 발광구조물의 제2경사면과 상기 발광구조물의 바닥면이 이루는 각도는 40도 내지 50도인 발광소자.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 발광구조물과 상기 제2 전극 사이에 전류차단층, 오믹접촉층을 더 포함하는 발광 소자.
  6. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 제2 전극 아래에 확산 배리어층, 본딩층을 더 포함하는 발광 소자.
  7. 제6항에 있어서, 상기 확산 배리어층은 경사면을 포함하는 발광 소자.
  8. 제5항에 있어서,
    상기 전류차단층은 상기 제1전극과 수직으로 중첩되며,
    상기 오믹접촉층은 상기 전류차단층에 대응되어 돌출되는 발광 소자.
  9. 제8항에 있어서, 상기 제1 전극에 상기 제1 요철에 대응되는 제2 요철이 제공된 발광 소자.
  10. 몸체;
    상기 몸체 위에 배치되며, 제1항 내지 제4항 중의 어느 한 항에 의한 발광 소자;
    상기 발광 소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극;
    을 포함하는 발광 소자 패키지.
  11. 기판;
    상기 기판 위에 배치되며, 제1항 내지 제4항 중의 어느 한 항에 의한 발광 소자;
    상기 발광 소자로부터 제공되는 빛이 지나가는 광학 부재;
    를 포함하는 라이트 유닛.
  12. 성장기판 상에 제1마스크를 형성하고 식각을 수행하여 상기 성장 기판에 제1격벽과 상기 제1격벽 사이에 리세스를 형성하는 단계;
    상기 성장기판 상에 제2마스크를 형성하고 식각을 수행하여 상기 성장기판에 제2격벽을 형성하는 단계;
    상기 성장기판 상에 제3마스크를 형성하고 식각을 수행하여 상기 성장기판에 제3격벽을 형성하는 단계;
    상기 제3마스크를 제거한 뒤 상기 성장 기판 위에 성장방지층을 형성하는 단계;
    상기 성장기판 및 상기 성장방지층 상에 제4마스크를 형성하고 식각을 수행하여 상기 제3격벽 사이의 상기 성장방지층을 노출하는 단계;
    상기 리세스에 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 활성층, 상기 활성층 위에 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;
    상기 발광구조물의 상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극을 형성하는 단계;
    상기 제2 전극이 형성된 발광구조물을 상기 성장기판 및 상기 성장 방지층으로부터 분리시키는 단계;
    상기 제1도전형 반도체층 상부 표면에 요철을 형성하는 단계; 및
    상기 발광구조물의 제1 도전형 반도체층에 전기적으로 연결된 제1 전극을 형성하는 단계를 포함하고,
    상기 제1격벽 하에 상기 제2격벽이 배치되고 상기 제2격벽 하에 상기 제3격벽이 배치되며,
    상기 제1격벽은 상기 제2도전형 반도체층에 배치되며,
    상기 제2격벽은 상기 제2도전형 반도체층의 일부와 상기 활성층과 상기 제1도전형 반도체층의 일부에 배치되며,
    상기 제3격벽은 상기 제1도전형 반도체층에 배치되고,
    상기 제1격벽과 상기 제2격벽은 단차를 가지고 연결되며,
    상기 제2격벽과 상기 제3격벽은 단차를 가지고 연결되는 발광 소자 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020110067074A 2011-07-06 2011-07-06 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법 KR101865919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110067074A KR101865919B1 (ko) 2011-07-06 2011-07-06 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110067074A KR101865919B1 (ko) 2011-07-06 2011-07-06 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20130005589A KR20130005589A (ko) 2013-01-16
KR101865919B1 true KR101865919B1 (ko) 2018-06-08

Family

ID=47836831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110067074A KR101865919B1 (ko) 2011-07-06 2011-07-06 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법

Country Status (1)

Country Link
KR (1) KR101865919B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302745B2 (en) 2019-10-29 2022-04-12 Samsung Electronics Co., Ltd. LED module and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226085A (ja) * 2009-02-26 2010-10-07 Kyocera Corp 発光装置およびその製造方法
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226085A (ja) * 2009-02-26 2010-10-07 Kyocera Corp 発光装置およびその製造方法
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302745B2 (en) 2019-10-29 2022-04-12 Samsung Electronics Co., Ltd. LED module and method of fabricating the same
US11728371B2 (en) 2019-10-29 2023-08-15 Samsung Electronics Co., Ltd. Method of fabricating LED module

Also Published As

Publication number Publication date
KR20130005589A (ko) 2013-01-16

Similar Documents

Publication Publication Date Title
KR101826982B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130021300A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101795038B1 (ko) 발광 소자 및 발광 소자 패키지
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR101956019B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101914077B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101795037B1 (ko) 발광 소자 및 발광 소자 패키지
KR101826983B1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101865923B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101818771B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101869553B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101896680B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956016B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101914081B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102099314B1 (ko) 발광소자 및 이를 포함하는 조명장치
KR101886130B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101865934B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101926499B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101926479B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101952435B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101921150B1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
KR101873590B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873589B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right