KR101865934B1 - 발광소자, 발광소자 패키지 및 라이트 유닛 - Google Patents

발광소자, 발광소자 패키지 및 라이트 유닛 Download PDF

Info

Publication number
KR101865934B1
KR101865934B1 KR1020110136824A KR20110136824A KR101865934B1 KR 101865934 B1 KR101865934 B1 KR 101865934B1 KR 1020110136824 A KR1020110136824 A KR 1020110136824A KR 20110136824 A KR20110136824 A KR 20110136824A KR 101865934 B1 KR101865934 B1 KR 101865934B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
pec
etch control
Prior art date
Application number
KR1020110136824A
Other languages
English (en)
Other versions
KR20130069207A (ko
Inventor
정환희
김소정
송다정
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110136824A priority Critical patent/KR101865934B1/ko
Publication of KR20130069207A publication Critical patent/KR20130069207A/ko
Application granted granted Critical
Publication of KR101865934B1 publication Critical patent/KR101865934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층과 전기적으로 연결된 반사전극; 상기 제1 도전형 반도체층과 전기적으로 연결된 전극; 상기 제1 도전형 반도체층 내부에 배치된 PEC 식각 제어층; 을 포함한다.

Description

발광소자, 발광소자 패키지 및 라이트 유닛 {LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}
실시 예는 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법에 관한 것이다.
발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.
발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.
실시 예는 PEC 식각 방법을 이용해서 발광구조물에 요철을 형성하여 광 추출 효율을 향상시키고, 발광구조물을 이루는 활성층이 손상되는 것을 방지할 수 있는 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법을 제공한다.
실시 예에 따른 발광소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층과 전기적으로 연결된 반사전극; 상기 제1 도전형 반도체층과 전기적으로 연결된 전극; 상기 제1 도전형 반도체층 내부에 배치된 PEC 식각 제어층; 을 포함한다.
실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층과 전기적으로 연결된 반사전극; 상기 제1 도전형 반도체층과 전기적으로 연결된 전극; 상기 제1 도전형 반도체층 내부에 배치된 PEC 식각 제어층; 을 포함한다.
실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층과 전기적으로 연결된 반사전극; 상기 제1 도전형 반도체층과 전기적으로 연결된 전극; 상기 제1 도전형 반도체층 내부에 배치된 PEC 식각 제어층; 을 포함한다.
실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법은 PEC 식각 방법을 이용해서 발광구조물에 요철을 형성하여 광 추출 효율을 향상시키고, 발광구조물을 이루는 활성층이 손상되는 것을 방지할 수 있는 장점이 있다.
도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 7은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 8 내지 도 10은 실시 예에 따른 발광소자의 변형 예를 나타낸 도면이다.
도 11은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 12는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 13은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 14는 실시 예에 따른 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.
도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
실시 예에 따른 발광소자는, 도 1에 나타낸 바와 같이, 발광구조물(10), 반사전극(17), PEC 식각 제어층(30), 전극(80)을 포함할 수 있다. 상기 반사전극(17)은 상기 발광구조물(10) 아래에 배치될 수 있으며, 상기 발광구조물(10)과 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 발광구조물(10)과 전기적으로 연결될 수 있다. 상기 PEC 식각 제어층(30)은 상기 발광구조물(10) 내부에 배치될 수 있다.
상기 발광구조물(10)은 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 순차적으로 적층되어 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예로서, 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.
상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예로서, 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
상기 발광구조물(10) 아래에 오믹접촉층(15)과 상기 반사전극(17)이 배치될 수 있다. 상기 반사전극(17)은 상기 발광구조물(10)의 아래에 배치될 수 있다. 상기 오믹접촉층(15)은 상기 발광구조물(10)과 상기 반사전극(17) 사이에 배치될 수 있다. 상기 오믹접촉층(15)은 상기 제2 도전형 반도체층(13)에 접촉될 수 있다.
상기 오믹접촉층(15)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
상기 오믹접촉층(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 반사전극(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.
상기 발광구조물(10)의 하부에 전류스프래딩층(20)이 배치될 수 있다. 상기 전류스프래딩층(20)은 상기 제2 도전형 반도체층(13) 하부면에 제공될 수 있다. 상기 오믹접촉층(15)의 일부 영역이 상기 전류스프래딩층(20)에 접촉될 수 있다. 상기 전류스프래딩층(20)은 상기 제2 도전형 반도체층(12)에 비하여 캐리어 모빌리티가 작은 물질로 구현될 수 있다. 상기 전류스프래딩층(20)은 예컨대 절연성 이온주입층으로 구현될 수 있다. 상기 전류스프래딩층(20)은 이온 임플란테이션 공정, 플라즈마 처리, 레이저 처리 등을 통하여 구현될 수 있다. 상기 전류스프래딩층(20)은 상기 반사전극(17)과 상기 전극(80) 사이의 일부 영역에 전류흐름이 집중되는 것을 방지할 수 있다. 예컨대, 상기 전류스프래딩층(20)의 두께는 10 나노미터 이하로 구현될 수 있다.
상기 발광구조물(10)의 측면에 보호층(40)이 배치될 수 있다. 상기 발광구조물(10)의 상부에 상기 보호층(40)이 배치될 수 있다. 상기 보호층(40)은 산화물 또는 질화물로 구현될 수 있다. 상기 보호층(40)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2, AlN와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다.
상기 반사전극(17) 둘레에 확산장벽층(50)이 배치될 수 있다. 상기 확산장벽층(50) 아래에 본딩층(60), 지지부재(70)가 배치될 수 있다. 상기 확산장벽층(50)은 상기 발광구조물(10) 하부에 배치될 수 있다. 상기 확산장벽층(50)은 상기 오믹접촉층(15) 둘레에 배치될 수 있다. 상기 확산장벽층(50)의 일부 영역은 상기 전류스프래딩층(20)에 접촉될 수 있다. 상기 확산장벽층(50)의 일부 영역은 상기 보호층(40)에 접촉될 수 있다.
상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사전극(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 반사전극(17)에 전원을 제공할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.
상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.
한편, 상기 제1 도전형 반도체층(11) 위에 전극(80)이 배치될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11) 상부면에 접촉될 수 있다.
이에 따라, 상기 전극(80) 및 상기 반사전극(17)에 의하여 상기 발광구조물(10)에 전원이 제공될 수 있게 된다. 이에 따라, 상기 전극(80) 및 상기 반사전극(17)을 통하여 전원이 인가되면 상기 발광구조물(10)에서 빛이 제공될 수 있게 된다.
실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.
상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철(33)이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.
상기 요철(33)은 예를 들어 PEC(Photo Electro Chemical) 식각 방법에 의하여 형성될 수 있다. 상기 요철(33)의 폭 또는 간격은 1 마이크로미터 내지 2 마이크로미터로 형성될 수 있다. 예컨대, 상기 전극(80)은 상기 요철(33)에 접촉될 수 있다. 상기 제1 도전형 반도체층(11)이 GaN층인 경우, 성장 방향 및 식각 방향을 고려할 때 상기 요철(33)이 형성된 면은 N면(N-face) 일 수 있다.
종래 발광소자에서 상기 요철을 형성하기 위하여 PEC 식각 방법을 적용하는 경우, PEC 식각 공정에서 상기 발광구조물(10)이 손상되는 문제점이 발생될 수 있다. 예컨대, PEC 식각 공정에서 과식각이 발생되는 경우 활성층이 손상될 수도 있다.
실시 예에 따른 발광소자는 PEC 식각 제어층(30)을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 PEC 식각 공정에서 과식각에 의하여 상기 활성층(12)이 손상되는 것을 방지할 수 있다. 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11)과 식각율이 다른 물질층으로 구현될 수 있다.
상기 PEC 식각 제어층(30)은 상기 발광구조물(10) 내부에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11) 내부에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 활성층(12) 위에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 일정 거리 이격되어 배치될 수 있다. 예컨대, 상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 적어도 100 나노미터 이격되어 배치될 수 있다. 상기 PEC 식각 제어층(30)은 예컨대 10 나노미터 내지 2000 나노미터의 두께로 제공될 수 있다.
상기 PEC 식각 제어층(30)은 예를 들어 이온 임플란테이션 공정에 의하여 제공될 수 있다. 예로서, 상기 PEC 식각 제어층(30)은 산소(O) 이온 또는 질소(N) 이온의 임플란테이션 공정을 통하여 형성될 수 있다. 상기 PEC 식각 제어층(30)은 절연성 이온주입층으로 제공될 수 있다. 예를 들어, 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11)을 구성하는 물질과 산소(O) 이온 또는 질소(N) 이온이 결합되어 제공된 물질을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 GaO, AlN 중에서 적어도 하나의 물질을 포함할 수 있다.
상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11)에 비해 식각율이 낮기 때문에 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11)에 대해 PEC 식각 수행 중에 식각이 되지 않는 층으로 구현될 수 있다. 이에 따라 상기 PEC 식각 제어층(30) 하부에 위치된 상기 활성층(12)이 PEC 식각되는 것을 방지할 수 있게 된다.
이에 따라, 상기 PEC 식각 제어층(30)은 PEC 식각 수행 중에 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 실시 예에 의하면 PEC 식각을 이용하여 상기 요철(33)을 형성함에 있어, 상기 활성층(12)이 손상되는 것을 방지할 수 있게 되어 발광소자의 광 효율을 향상시킬 수 있게 된다.
상기 PEC 식각 제어층(30)은 캐리어 농도가 0인 층으로 구현될 수 있다. PEC 식각 시에 전자 교환에 따른 식각이 수행되는데, 상기 PEC 식각 제어층(30)이 캐리어 농도가 0으로 구현됨에 따라 상기 활성층(12)에 PEC 과식각이 진행되는 것을 방지할 수 있게 된다. 즉, 상기 PEC 식각 제어층(30)은 활성화된 도핑 농도가 0인 층으로 표현될 수 있다.
그러면 도 2 내지 도 7을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.
실시 예에 따른 발광소자 제조방법에 의하면, 도 2에 도시된 바와 같이, 기판(5) 위에 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 형성한다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.
상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다.
예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 예로서, 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
다음으로, 도 3에 나타낸 바와 같이, 상기 제2 도전형 반도체층(13)에 전류스프래딩층(20)을 형성할 수 있다. 상기 전류스프래딩층(20)은 상기 제2 도전형 반도체층(12)에 비하여 캐리어 모빌리티가 작은 물질로 구현될 수 있다. 상기 전류스프래딩층(20)은 예컨대 절연성 이온주입층으로 구현될 수 있다. 상기 전류스프래딩층(20)은 이온 임플란테이션 공정, 플라즈마 처리, 레이저 처리 등을 통하여 구현될 수 있다. 예컨대, 상기 전류스프래딩층(20)의 두께는 10 나노미터 이하로 구현될 수 있다.
이어서, 도 4에 나타낸 바와 같이, 상기 발광구조물(10) 위에 오믹접촉층(15), 반사전극(17)이 형성될 수 있다. 상기 오믹접촉층(15)의 일부 영역은 상기 전류스프래딩층(20)에 접촉될 수 있다.
상기 오믹접촉층(15)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
상기 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.
다음으로, 도 5에 도시된 바와 같이, 상기 반사전극(17)의 둘레 및 위에 확산장벽층(50)이 형성될 수 있다. 상기 확산장벽층(50) 위에 본딩층(60), 지지부재(70)가 형성될 수 있다.
상기 확산장벽층(50)은 상기 발광구조물(10) 위에 배치될 수 있다. 상기 확산장벽층(50)은 상기 오믹접촉층(15) 둘레에 배치될 수 있다. 상기 확산장벽층(50)의 일부 영역은 상기 전류스프래딩층(20)에 접촉될 수 있다.
상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사전극(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지하며, 외부 전극과 전기적으로 연결되어 상기 반사전극(17)에 전원을 제공할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.
상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.
한편, 위에서 설명된 각 층의 형성 공정은 하나의 예시이며, 그 공정 순서는 다양하게 변형될 수 있다.
다음으로 상기 제1 도전형 반도체층(11)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 반도체층(11)을 서로 박리시키는 공정이다.
그리고, 도 6에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 발광구조물(10)을 형성한다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의하여 상기 확산장벽층(50)의 일부 영역이 노출될 수 있게 된다.
실시 예에 의하면, 도 6에 도시된 바와 같이, 상기 발광구조물(10) 내에 PEC 식각 제어층(30)을 형성할 수 있다. 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11) 내부에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 활성층(12) 위에 배치될 수 있다.
상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 일정 거리 이격되어 배치될 수 있다. 예컨대, 상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 적어도 100 나노미터 이격되어 배치될 수 있다. 상기 PEC 식각 제어층(30)은 예컨대 10 나노미터 내지 2000 나노미터의 두께로 제공될 수 있다.
상기 PEC 식각 제어층(30)은 예를 들어 이온 임플란테이션 공정에 의하여 제공될 수 있다. 예로서, 상기 PEC 식각 제어층(30)은 산소(O) 이온 또는 질소(N) 이온의 임플란테이션 공정을 통하여 형성될 수 있다. 상기 PEC 식각 제어층(30)은 절연성 이온주입층으로 제공될 수 있다. 예를 들어, 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11)을 구성하는 물질과 산소(O) 이온 또는 질소(N) 이온이 결합되어 제공된 물질을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 GaO, AlN 중에서 적어도 하나의 물질을 포함할 수 있다.
상기 PEC 식각 제어층(30)은 PEC 식각 수행 중에 식각이 되지 않는 층으로 구현될 수 있다. 이에 따라 상기 PEC 식각 제어층(30) 하부에 위치된 상기 활성층(12)이 PEC 식각되는 것을 방지할 수 있게 된다.
다음으로, 도 7에 도시된 바와 같이, 상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철(33)이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.
상기 요철(33)은 예를 들어 PEC(Photo Electro Chemical) 식각 방법에 의하여 형성될 수 있다. 상기 요철(33)의 폭 또는 간격은 1 마이크로미터 내지 2 마이크로미터로 형성될 수 있다. 상기 제1 도전형 반도체층(11)이 GaN층인 경우, 성장 방향 및 식각 방향을 고려할 때 상기 요철(33)이 형성된 면은 N면(N-face) 일 수 있다. 실시 예에 의하면, 상기 발광구조물(10)의 상부면이 N 면으로 형성될 수 있으며, Ga 면으로 형성되는 경우에 비하여 표면 거칠기가 크므로 광 추출 효율이 더 향상될 수 있게 된다.
종래 발광소자에서 상기 요철을 형성하기 위하여 PEC 식각 방법을 적용하는 경우, PEC 식각 공정에서 상기 발광구조물(10)이 손상되는 문제점이 발생될 수 있다. 예컨대, PEC 식각 공정에서 과식각이 발생되는 경우 활성층이 손상될 수도 있다.
실시 예에 따른 발광소자는 상기 PEC 식각 제어층(30)을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 PEC 식각 공정에서 과식각에 의하여 상기 활성층(12)이 손상되는 것을 방지할 수 있다.
이에 따라, 상기 PEC 식각 제어층(30)은 PEC 식각 수행 중에 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 실시 예에 의하면 PEC 식각을 이용하여 상기 요철(33)을 형성함에 있어, 상기 활성층(12)이 손상되는 것을 방지할 수 있게 되어 발광소자의 광 효율을 향상시킬 수 있게 된다.
상기 PEC 식각 제어층(30)은 캐리어 농도가 0인 층으로 구현될 수 있다. PEC 식각 시에 전자 교환에 따른 식각이 수행되는데, 상기 PEC 식각 제어층(30)이 캐리어 농도가 0으로 구현됨에 따라 상기 활성층(12)에 PEC 과식각이 진행되는 것을 방지할 수 있게 된다. 즉, 상기 PEC 식각 제어층(30)은 활성화된 도핑 농도가 0인 층으로 표현될 수 있다.
다음으로, 도 7에 도시된 바와 같이, 보호층(50)이 형성될 수 있다. 상기 보호층(50)은 상기 발광구조물(10) 둘레에 형성될 수 있다. 상기 보호층(50)은 상기 발광구조물(10)의 상부에 형성될 수 있다. 상기 보호층(50)은 산화물 또는 질화물로 구현될 수 있다.
한편, 상기 발광구조물(10)에 전기적으로 연결된 전극(80)이 형성될 수 있다. 상기 제1 도전형 반도체층(11) 위에 전극(80)이 형성될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11) 상부면에 접촉될 수 있다.
이에 따라, 상기 전극(80) 및 상기 반사전극(17)에 의하여 상기 발광구조물(10)에 전원이 제공될 수 있게 된다. 상기 전극(80) 및 상기 반사전극(17)을 통하여 전원이 인가되면 상기 발광구조물(10)에서 빛이 제공될 수 있게 된다.
실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.
도 8 및 도 9는 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 8 및 도 9에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.
상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철(33)이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.
상기 요철(33)은 예를 들어 PEC(Photo Electro Chemical) 식각 방법에 의하여 형성될 수 있다. 상기 요철(33)의 폭 또는 간격은 1 마이크로미터 내지 2 마이크로미터로 형성될 수 있다. 예컨대, 상기 전극(80)은 상기 요철(33)에 접촉될 수 있다. 상기 제1 도전형 반도체층(11)이 GaN층인 경우, 성장 방향 및 식각 방향을 고려할 때 상기 요철(33)이 형성된 면은 N면(N-face) 일 수 있다.
실시 예에 의하면, 도 8 및 도 9에 도시된 바와 같이, PEC 식각 제어층(30)의 일부 영역은 제1 도전형 반도체층(11)의 상부면에 접촉될 수 있다. 상기 PEC 식각 제어층(30)의 일부 영역은 도 8에 나타낸 바와 같이 상기 요철(33)의 볼록 영역에 접촉될 수 있다. 또한 상기 PEC 식각 제어층(30)의 일부 영역은 도 9에 나타낸 바와 같이 상기 요철(33)의 오목 영역에 접촉될 수 있다.
종래 발광소자에서 상기 요철을 형성하기 위하여 PEC 식각 방법을 적용하는 경우, PEC 식각 공정에서 상기 발광구조물(10)이 손상되는 문제점이 발생될 수 있다. 예컨대, PEC 식각 공정에서 과식각이 발생되는 경우 활성층이 손상될 수도 있다.
실시 예에 따른 발광소자는 PEC 식각 제어층(30)을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 PEC 식각 공정에서 과식각에 의하여 상기 활성층(12)이 손상되는 것을 방지할 수 있다.
상기 PEC 식각 제어층(30)은 상기 발광구조물(10) 내부에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11) 내부에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 활성층(12) 위에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 일정 거리 이격되어 배치될 수 있다. 예컨대, 상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 적어도 100 나노미터 이격되어 배치될 수 있다. 상기 PEC 식각 제어층(30)은 예컨대 10 나노미터 내지 2000 나노미터의 두께로 제공될 수 있다.
상기 PEC 식각 제어층(30)은 예를 들어 이온 임플란테이션 공정에 의하여 제공될 수 있다. 예로서, 상기 PEC 식각 제어층(30)은 산소(O) 이온 또는 질소(N) 이온의 임플란테이션 공정을 통하여 형성될 수 있다. 상기 PEC 식각 제어층(30)은 절연성 이온주입층으로 제공될 수 있다. 예를 들어, 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11)을 구성하는 물질과 산소(O) 이온 또는 질소(N) 이온이 결합되어 제공된 물질을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 GaO, AlN 중에서 적어도 하나의 물질을 포함할 수 있다.
상기 PEC 식각 제어층(30)은 PEC 식각 수행 중에 식각이 되지 않는 층으로 구현될 수 있다. 이에 따라 상기 PEC 식각 제어층(30) 하부에 위치된 상기 활성층(12)이 PEC 식각되는 것을 방지할 수 있게 된다.
이에 따라, 상기 PEC 식각 제어층(30)은 PEC 식각 수행 중에 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 실시 예에 의하면 PEC 식각을 이용하여 상기 요철(33)을 형성함에 있어, 상기 활성층(12)이 손상되는 것을 방지할 수 있게 되어 발광소자의 광 효율을 향상시킬 수 있게 된다.
상기 PEC 식각 제어층(30)은 캐리어 농도가 0인 층으로 구현될 수 있다. PEC 식각 시에 전자 교환에 따른 식각이 수행되는데, 상기 PEC 식각 제어층(30)이 캐리어 농도가 0으로 구현됨에 따라 상기 활성층(12)에 PEC 과식각이 진행되는 것을 방지할 수 있게 된다. 즉, 상기 PEC 식각 제어층(30)은 활성화된 도핑 농도가 0인 층으로 표현될 수 있다.
도 10은 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 10에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.
실시 예에 따른 발광소자에 의하면, 상기 발광구조물(10) 아래에 오믹 반사전극(19)이 배치될 수 있다. 상기 오믹 반사전극(19)은 도 1에서 설명된 반사전극(17)과 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 오믹 반사전극(19)은 상기 제2 도전형의 제2 반도체층(13)에 오믹 접촉되며, 상기 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다. 상기 오믹 반사전극(19) 아래에 제1 금속층(30)이 배치될 수 있다. 상기 오믹 반사전극(19) 둘레에 절연성 금속산화물층(40)이 배치될 수 있다.
상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철(33)이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.
상기 요철(33)은 예를 들어 PEC(Photo Electro Chemical) 식각 방법에 의하여 형성될 수 있다. 상기 요철(33)의 폭 또는 간격은 1 마이크로미터 내지 2 마이크로미터로 형성될 수 있다. 예컨대, 상기 전극(80)은 상기 요철(33)에 접촉될 수 있다. 상기 제1 도전형 반도체층(11)이 GaN층인 경우, 성장 방향 및 식각 방향을 고려할 때 상기 요철(33)이 형성된 면은 N면(N-face) 일 수 있다.
종래 발광소자에서 상기 요철을 형성하기 위하여 PEC 식각 방법을 적용하는 경우, PEC 식각 공정에서 상기 발광구조물(10)이 손상되는 문제점이 발생될 수 있다. 예컨대, PEC 식각 공정에서 과식각이 발생되는 경우 활성층이 손상될 수도 있다.
실시 예에 따른 발광소자는 PEC 식각 제어층(30)을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 PEC 식각 공정에서 과식각에 의하여 상기 활성층(12)이 손상되는 것을 방지할 수 있다.
상기 PEC 식각 제어층(30)은 상기 발광구조물(10) 내부에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11) 내부에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 활성층(12) 위에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 일정 거리 이격되어 배치될 수 있다. 예컨대, 상기 PEC 식각 제어층(30)은 상기 활성층(12)으로부터 적어도 100 나노미터 이격되어 배치될 수 있다. 상기 PEC 식각 제어층(30)은 예컨대 10 나노미터 내지 2000 나노미터의 두께로 제공될 수 있다.
상기 PEC 식각 제어층(30)은 예를 들어 이온 임플란테이션 공정에 의하여 제공될 수 있다. 예로서, 상기 PEC 식각 제어층(30)은 산소(O) 이온 또는 질소(N) 이온의 임플란테이션 공정을 통하여 형성될 수 있다. 상기 PEC 식각 제어층(30)은 절연성 이온주입층으로 제공될 수 있다. 예를 들어, 상기 PEC 식각 제어층(30)은 상기 제1 도전형 반도체층(11)을 구성하는 물질과 산소(O) 이온 또는 질소(N) 이온이 결합되어 제공된 물질을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 GaO, AlN 중에서 적어도 하나의 물질을 포함할 수 있다.
상기 PEC 식각 제어층(30)은 PEC 식각 수행 중에 식각이 되지 않는 층으로 구현될 수 있다. 이에 따라 상기 PEC 식각 제어층(30) 하부에 위치된 상기 활성층(12)이 PEC 식각되는 것을 방지할 수 있게 된다.
이에 따라, 상기 PEC 식각 제어층(30)은 PEC 식각 수행 중에 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 실시 예에 의하면 PEC 식각을 이용하여 상기 요철(33)을 형성함에 있어, 상기 활성층(12)이 손상되는 것을 방지할 수 있게 되어 발광소자의 광 효율을 향상시킬 수 있게 된다.
상기 PEC 식각 제어층(30)은 캐리어 농도가 0인 층으로 구현될 수 있다. PEC 식각 시에 전자 교환에 따른 식각이 수행되는데, 상기 PEC 식각 제어층(30)이 캐리어 농도가 0으로 구현됨에 따라 상기 활성층(12)에 PEC 과식각이 진행되는 것을 방지할 수 있게 된다. 즉, 상기 PEC 식각 제어층(30)은 활성화된 도핑 농도가 0인 층으로 표현될 수 있다.
도 11은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.
도 11을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함한다.
상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.
상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 12 및 도 13에 도시된 표시 장치, 도 14에 도시된 조명 장치를 포함할 수 있다.
도 12를 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 13은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 13을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 14는 실시 예에 따른 조명장치의 사시도이다.
도 14를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532)에는 적어도 하나의 발광소자 패키지(200)가 배치될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
실시 예는 발광소자가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 발광구조물 11: 제1 도전형 반도체층
12: 활성층 13: 제2 도전형 반도체층
15: 오믹접촉층 17: 반사전극
20: 전류스프래딩층 30: PEC 식각 제어층
33: 요철 40: 보호층
50: 확산장벽층 60: 본딩층
70: 지지부재 80: 전극

Claims (18)

  1. 상부면에 요철을 포함하는 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광구조물;
    상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층과 전기적으로 연결된 반사전극;
    상기 제1 도전형 반도체층과 전기적으로 연결된 전극; 및
    상기 제1 도전형 반도체층 내부에 상기 활성층의 상부면으로부터 이격되어 삽입되며 상기 제1 도전형 반도체층에 비해 식각율이 낮은 PEC 식각 제어층을 포함하고,
    상기 PEC 식각 제어층은 2개 이상의 식각 제어 구조물을 포함하고,
    상기 식각 제어 구조물들 각각은 서로 이격되고 상기 요철의 볼록 영역 또는 오목 영역에 대응되도록 상기 제1도전형 반도체층에 삽입된 발광 소자.
  2. 제1항에 있어서,
    상기 요철의 간격은 1마이크로미터 내지 2마이크로미터인 발광소자.
  3. 제2항에 있어서,
    상기 식각 제어 구조물들은 산소(O) 또는 질소(N) 이온이 결합되어 제공된 물질을 포함하고,
    상기 제1도전형 반도체층이 GaN층인 경우, 상기 요철이 형성된 면은 N면(N-face)인 발광소자.
  4. 제3항에 있어서,
    상기 PEC 식각 제어층은 절연성 이온주입층이며,
    상기 PEC 식각 제어층은 활성화된 도핑 농도가 O인 발광소자.
  5. 제4항에 있어서,
    상기 PEC 식각 제어층은 GaO, AlN 중 적어도 하나의 물질을 포함하는 발광소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020110136824A 2011-12-16 2011-12-16 발광소자, 발광소자 패키지 및 라이트 유닛 KR101865934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110136824A KR101865934B1 (ko) 2011-12-16 2011-12-16 발광소자, 발광소자 패키지 및 라이트 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110136824A KR101865934B1 (ko) 2011-12-16 2011-12-16 발광소자, 발광소자 패키지 및 라이트 유닛

Publications (2)

Publication Number Publication Date
KR20130069207A KR20130069207A (ko) 2013-06-26
KR101865934B1 true KR101865934B1 (ko) 2018-06-11

Family

ID=48864640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110136824A KR101865934B1 (ko) 2011-12-16 2011-12-16 발광소자, 발광소자 패키지 및 라이트 유닛

Country Status (1)

Country Link
KR (1) KR101865934B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068863B1 (ko) * 2008-05-06 2011-09-30 삼성엘이디 주식회사 수직구조 반도체 발광소자 및 그 제조방법
KR20100002488A (ko) * 2008-06-30 2010-01-07 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
KR20100122998A (ko) * 2009-05-14 2010-11-24 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110118333A (ko) * 2010-04-23 2011-10-31 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템

Also Published As

Publication number Publication date
KR20130069207A (ko) 2013-06-26

Similar Documents

Publication Publication Date Title
KR20130021300A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20140009649A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956033B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956019B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20180107060A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101914077B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101826983B1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101826984B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지 및 라이트 유닛
KR101897059B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101865923B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101896680B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101914081B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956016B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101902525B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101865934B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101886130B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101926499B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101926479B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101952435B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101956043B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873589B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873590B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right